JP6096442B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6096442B2
JP6096442B2 JP2012198529A JP2012198529A JP6096442B2 JP 6096442 B2 JP6096442 B2 JP 6096442B2 JP 2012198529 A JP2012198529 A JP 2012198529A JP 2012198529 A JP2012198529 A JP 2012198529A JP 6096442 B2 JP6096442 B2 JP 6096442B2
Authority
JP
Japan
Prior art keywords
metal film
semiconductor wafer
main surface
plating
dicing line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012198529A
Other languages
English (en)
Other versions
JP2014053549A (ja
Inventor
浩之 沼口
浩之 沼口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012198529A priority Critical patent/JP6096442B2/ja
Priority to US14/018,518 priority patent/US8945988B2/en
Priority to CN201310408666.6A priority patent/CN103681238B/zh
Publication of JP2014053549A publication Critical patent/JP2014053549A/ja
Priority to US14/580,341 priority patent/US9564401B2/en
Application granted granted Critical
Publication of JP6096442B2 publication Critical patent/JP6096442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置および半導体装置の製造に関する。
近年のシステムインパッケージの普及に伴い、半導体ウエハの薄型加工技術が注目されている。例えば、携帯電話等で使われているスタックパッケージの分野では、パッケージの内部に１００μｍ以下に薄化した複数のチップを積層させた製品が開発されている。半導体ウエハの薄化加工は、半導体ウエハに回路素子などを形成した後、バックグラインディングホイールを使ってウエハ裏面を研削することにより行われる。半導体ウエハの薄化が進むとチッピング、チップ割れ、半導体ウエハの反りなどが発生し、歩留まりの低下や生産性の低下といった問題が発生する。この問題を解消するために、半導体ウエハを研削する際、半導体ウエハの外縁から例えば３ｍｍ程度の外周部を残し、内周部のみを研削して薄化する技術が知られている。かかる技術の導入によりウエハの搬送リスクの低減や反りの低減を図ることが可能となる。
特許文献１には、ウエハの裏面の外周にリング状補強部を有し、裏面全体に金属膜が被覆されたウエハにおいて、該リング状補強部における金属膜を除去することによりウエハ表面に形成されたストリートの位置を検出し、検出したストリートに沿ってウエハを裏面側から切削することが記載されている。
また、特許文献２には、半導体ウエハの裏面を外周端部から所定幅を残して所定深さまで除去してリブ構造を形成し、リブ構造が形成された半導体ウエハの裏面に金属電極膜を形成し、半導体ウエハの表面側に設けられたカメラによって撮影された表面側素子構造部の形成位置に基づいて半導体ウエハの切断位置調節用マークを半導体ウエハの裏面に形成し、この切断位置調節用マークを用いて半導体ウエハをチップ状に切断することが記載されている。
特許第４７４９８４９号公報 特開２００８−１８７１４８号公報
半導体ウエハをチップ状に個片化するダイシング工程では、通常、半導体ウエハはその裏面側にダイシングテープが貼り付けられて、該ダイシングテープ上に支持された状態でダイシング装置にセットされる。その後、半導体ウエハの表面において画定されているダイシングラインまたはスクライブラインに沿ってダイシングブレードを走査させることによりダイシングが行われる。
しかしながら、上記したような半導体ウエハの裏面の内周部分のみを研削することにより薄化した半導体ウエハでは、外周部と内周部との間に段差を有する。このような段差を有する半導体ウエハの裏面にダイシングテープを貼り付けて半導体ウエハを安定的に支持することは困難である。このため、裏面電極形成工程や検査工程などを経た後に更なる研削工程において半導体ウエハの裏面の外周部分の研削が行われ、ウエハ裏面が平坦化される。しかしながら、この場合、２度の研削工程が必要となりコストアップを招来する。このため、段差を有しないウエハ表面側にダイシングテープを貼り付けてウエハ裏面側からダイシングを行うことが望ましい。なお、ウエハ裏面側からダイシングを行う場合、ウエハ表面側において画定されているダイシングラインに沿ってダイシングブレードを走査させる必要がある。
ここで、半導体チップの裏面から電流を出力するデバイスでは半導体ウエハをチップ状に個片化する前にウエハ裏面に裏面電極を構成する金属膜が形成される。この金属膜は、半導体チップの裏面側にはんだ濡れ性や導電性を付与する役割を担う。従って、ダイシング工程では、半導体ウエハとともに裏面電極を構成する金属膜も同時に切断される。しかしながら、ダイシングブレードは半導体ウエハとともに金属膜を切断すると目詰まりを起こし易く、寿命が短くなるという問題がある。
本発明は、上記した点に鑑みてなされたものであり、一方の主面の内周部のみを研削することにより薄化され且つ当該一方の面に金属膜が形成された半導体ウエハを、該一方の面からダイシングすることを可能とするとともに、ダイシングブレードの目詰まりを防止することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体ウエハの第１の主面の想定されたダイシングラインに囲まれた複数の素子領域の各々に半導体素子を形成する素子工程と、前記半導体ウエハの前記第１の主面とは反対側の第２の主面の外周部が内周部よりも厚くなるように前記第２の主面を研削する研削工程と、前記研削工程において研削された前記第２の主面に前記ダイシングラインに対応する部分を露出する第１の開口部を備えた第１の金属膜を形成する第１の金属膜形成工程と、前記ダイシングラインに対応する部分を露出する第２の開口部を備えると共に前記第１の金属膜を被覆する第２の金属膜を形成する第２の金属膜形成工程と、前記ダイシングライン上における前記金属膜の非形成部に沿って前記半導体ウエハを前記第２の主面側から切断する切断工程と、を含む。
本発明に係る半導体装置および半導体装置の製造方法によれば、一方の主面の内周部のみを研削することにより薄化され且つ当該一方の面に金属膜が形成された半導体ウエハを、該一方の面からダイシングすることを可能とするとともに、ダイシングブレードの目詰まりを防止することが可能となる。
本発明の実施形態に係る半導体装置の製造方法を示す製造工程フロー図である 本発明の実施形態に係る半導体装置の製造に使用する半導体ウエハを第１の主面Ｐ１側からみた平面図である。 研削処理が施された半導体ウエハを第２の主面Ｐ２側からみた平面図である。 図４（ａ）〜図４（ｄ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 図５（ａ）〜図５（ｃ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 両面アライナーを用いたガラスマスクの位置合せ方法を示す模式図である。 本発明の実施形態に係るめっき層が形成された半導体ウエハを第２の主面側からみた平面図である。 図８（ａ）は、本発明の実施形態に係る個片化された半導体装置の斜視図、図８（ｂ）は、該半導体装置の断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。
以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素には同一の参照符号を付与している。
図１は、本発明の実施形態に係る半導体装置の製造方法を示す製造工程フロー図である。図２は、本発明の実施形態に係る半導体装置の製造に使用する半導体ウエハ１０を第１の主面Ｐ１側からみた平面図である。半導体ウエハ１０は、例えばシリコンウエハであり、第１の主面Ｐ１と、第１の主面Ｐ１の反対側に第２の主面Ｐ２（図３参照）を有する。第１の主面Ｐ１は、半導体ウエハ１０に半導体素子を形成するためのイオン注入や配線形成などの種々の処理が行われる素子形成面である。半導体ウエハ１０の第２の主面Ｐ２は、個片化された半導体装置を実装基板等のパッケージ部材に電気的および機械的に接合するための接合面に相当する。
半導体ウエハ１０の第１の主面Ｐ１には、複数の素子形成領域１２が定められている。複数の素子形成領域１２の各々は、互いに隣接するもの同士が所定の間隔を隔てて配列されている。複数の素子形成領域１２の配列に応じて半導体ウエハ１０の第１の主面Ｐ１において、ダイシングライン２０が画定される。ダイシングライン２０は、素子形成領域１２の各々の間を通過する格子状ラインであり、半導体ウエハ１０内に形成された複数の半導体装置をチップ状に個片化する際の分割ラインである。
はじめに、複数の素子形成領域１２の各々に、半導体素子を形成する（ステップＳ１）。半導体素子は、例えばＭＯＳＦＥＴ等のディスクリート素子であり、第１の主面Ｐ１側にゲート領域およびソース領域が設けられ、第２の主面Ｐ２側にドレイン領域が設けられる。なお、素子形成領域１２の各々に形成される半導体素子は、バイポーラトランジスタ、ＩＧＢＴ等の他のディスクリート素子であってもよく、ＣＭＯＳ回路等の集積回路であってもよい。これらの半導体素子は、成膜工程、イオン注入工程、エッチング工程、配線工程などを含む公知のプロセスによって形成される。
次に、半導体ウエハ１０の第２の主面Ｐ２を研削して半導体ウエハ１０を薄化する（ステップＳ２）。図３は、研削処理が施された半導体ウエハ１０を第２の主面Ｐ２側からみた平面図、図４（ａ）は、図３における４ａ−４ａ線に沿った断面図である。本工程において、半導体ウエハ１０は、第１の主面Ｐ１の全面を覆う保護用のテープが貼り付けられ、第２の主面Ｐ２側を上に向けた状態で、バックグラインド装置の支持台（図示せず）に載置される。そして、バックグラインド装置のグラインディングホイールを回転させた状態でこれを半導体ウエハ１０の第２の主面Ｐ２に当接させることにより半導体ウエハ１０を第２の主面Ｐ２側から研削する。グラインディングホイールは半導体ウエハ１０の第２の主面Ｐ２の内周部Ａ２にのみ当接され、内周部Ａ２のみが研削される。これにより、半導体ウエハ１０の外縁から約３ｍｍ程度の外周部Ａ１においては半導体ウエハ１０の初期の厚さ（例えば５００μｍ）が維持される一方、内周部Ａ２は例えば５０μｍ程度にまで薄化される。これにより、半導体ウエハ１０の第２の主面Ｐ２側の内周部Ａ２に凹部が形成される。このように、半導体ウエハ１０の外周部Ａ１の厚みを確保しつつ半導体ウエハ１０を研削することにより、半導体ウエハ１０の反りの発生を抑制するとともに薄化後における半導体ウエハ１０の強度を確保することが可能となる。これにより、半導体ウエハ１０のハンドリング性を向上させることができ、本工程以降における処理が容易となる。
次に、図４（ｂ）に示すように、研削処理が行われた半導体ウエハ１０の第２の主面Ｐ２に蒸着法やスパッタ法などにより、アルミニウム（Ａｌ）を堆積させ、第２の主面Ｐ２の全面にめっきシード層（第１の金属膜）３０を形成する（ステップＳ３）。めっきシード層３０は、後述するめっき層５０を形成するための被めっき層としての役割を担う。
次に、半導体ウエハ１０の第１の主面Ｐ１側において画定されているダイシングライン２０と重なる部分におけるめっきシード層３０を除去する。すなわち、めっきシード層３０を除去する部分がダイシングライン２０と重なる格子ライン状となるように、めっきシード層３０を部分的に除去する（ステップＳ４）。図４（ａ）〜図４（ｄ）および図５（ａ）は、本ステップＳ４に対応する断面図である。以下、これらの図を参照しつつ本工程について説明する。
メッキシード層３０の上に図４（ｃ）に示すように感光性レジスト４０を形成する。次に、ダイシングライン２０の格子状ラインに対応した透光部を有するガラスマスク１００（図６参照）を介して感光性レジスト４０を露光する。ガラスマスク１００は、例えば、両面アライナーを用いて半導体ウエハ１０に対する位置合せがなされる。
図６は、両面アライナーを用いたガラスマスク１００の位置合せ方法を示す模式図である。両面アライナーは、半導体ウエハ１０を載置するためのステージ２０１と、ステージ２０１の上方に配置された２つの対物レンズ２０２と、ステージ２０１の下方に配置された２つの対物レンズ２０３と、を含んでいる。本工程では、半導体ウエハ１０は、第２の主面Ｐ２側が上方に向くように（すなわち第１の主面Ｐ１がステージ２０１と接するように）ステージ２０１上に載置される。半導体ウエハ１０の第１の主面Ｐ１には、ガラスマスク１００の位置合せを行うためのアライメントマークＭが予め形成されている。
ステージ２０１は、ガラス等の透明部材で構成されており、ステージ２０１に載置された半導体ウエハ１０の第１の主面Ｐ１に形成されたアライメントマークＭは、ステージ２０１の下方に設けられた対物レンズ２０３によって観察することが可能となっている。ガラスマスク１００にも、このアライメントマークＭに対応するマーカｍが形成されており、このマーカｍは、ステージ２０１の上方に設けられた対物レンズ２０２によって観察することが可能となっている。また、対物レンズ２０２によって観察された半導体ウエハ１０上のアライメントマークＭと、対物レンズ２０３によって観察されたガラスマスク１００上のマーカｍは、視野上に重ねて観察することが可能となっている。そして、半導体ウエハ１０上のアライメントマークＭとガラスマスク１００上のマーカｍとが重なるようにガラスマスク１００の位置合せを行う。これにより、半導体ウエハ１０の第１の主面Ｐ１側において画定されているダイシングライン２０に対してガラスマスク１００がアライメントされる。
このようにして位置合せされたガラスマスク１００を介して感光性レジスト４０を露光する。その後、図４（ｄ）に示すように、現像処理によって感光性レジスト４０の露光部分を除去することにより感光性レジスト４０に、半導体ウエハ１０の主面方向において、第１の主面Ｐ１側のダイシングライン２０と重なる格子状の開口部４０ａを形成する。
次に、図５（ａ）に示すように、感光性レジスト４０のダイシングライン２０に沿った格子状の開口部４０ａにおいて露出しているめっきシード層３０をエッチングにより除去する。すなわち、めっきシード層３０は、第１の主面Ｐ１において画定されているダイシングライン２０と重なる格子状領域が除去される。めっきシード層３０が除去された部分において半導体ウエハ１０の基材が露出する。めっきシード層３０のダイシングライン２０に沿って除去された部分の幅Ｗは、半導体ウエハ１０をダイシングする際の切削幅（ダイシングブレードの幅）よりも大きいことが好ましい。
次に、図５（ｂ）に示すように、めっきシード層３０上にめっき層（第２の金属膜）５０を形成する（ステップＳ５）。本実施形態において、めっき層５０は、ニッケル（Ｎｉ）めっき層上に金（Ａｕ）めっき層を積層することにより形成される。めっき層５０は、例えば無電界めっき法によりめっきシード層３０上にのみ選択的に形成される。めっき層５０は、例えば以下のようにして形成される。
はじめに、めっきシード層３０上に無電解めっき法によりＮｉめっき層を形成する。ニッケルめっき浴は、例えば硫酸ニッケル（ＮｉＳＯ４）に次亜燐酸ナトリウム（Ｈ２ＮａＯ２Ｐ）を還元剤として添加したものを用いることができる。このニッケルめっき処理により、めっきシード層３０上に選択的にニッケルめっき層を形成することができる。すなわち、半導体ウエハ１０のめっきシード層３０が存在する部分おいてのみＮｉめっき層が形成され、めっきシード層３０が除去された部分においてはＮｉめっき層は形成されない。Ｎｉめっき層は、後述するＡｕめっき層を形成するための下地層として機能する。
次に、無電解めっき法によりＮｉめっき層上にＡｕめっき層を形成する。Ａｕめっき層は、例えば、無電解めっき法の一種である置換Ａｕめっき法および還元Ａｕめっき法を併用して形成することができる。置換Ａｕめっき法は、めっき処理される下地金属（本実施形態ではＮｉ）のイオン化傾向とめっき材料であるＡｕのイオン化傾向の差を利用するものである。Ｎｉめっき層が形成された半導体ウエハ１０をシアン系又は非シアン系の置換金めっき浴に浸漬する。めっき浴中では、比較的イオン化傾向の大きい下地のＮｉが溶解し、Ｎｉめっき層上にＡｕが析出する反応が起る。置換Ａｕめっき法においては、下地のＮｉめっき層がＡｕで被覆された時点で反応が停止するため、析出するＡｕの膜厚は薄くなってしまう。そこで、本実施例においては、置換めっき処理に引き続き還元めっき処理を行い、Ａｕめっき層の膜厚を確保することとしている。なお、Ａｕめっき層の膜厚を確保する必要がない場合には置換めっき処理のみを行うこととしてもよい。
還元Ａｕめっき法は、めっき浴中に含まれる還元剤の酸化によって放出される電子がＡｕイオンに転位して被めっき材にＡｕ皮膜を形成するめっき法である。例えばテトラヒドロほう酸カリウム（ＫＢＨ４）等を還元剤とし、ＫＡｕ（ＣＮ）２を金塩として用いためっき浴中に半導体ウエハ１０を浸漬することにより、置換Ａｕめっき層上に更に還元Ａｕめっき層が形成される。
このＡｕめっき処理により、Ｎｉめっき層上に選択的にＡｕめっき層を形成することができる。すなわち、半導体ウエハ１０のめっきシード層３０が存在する部分おいてのみＮｉめっき層およびＡｕめっき層からなるめっき層５０が形成され、めっきシード層３０が除去された部分においてはめっき層５０は形成されない。
図７は、めっき層５０が形成された半導体ウエハ１０を第２の主面Ｐ２側からみた平面図である。半導体ウエハ１０の第２の主面Ｐ２において、めっき層５０の非形成部が第１の主面Ｐ１側において画定されているダイシングライン２０と重なるようにめっき層５０がパターニングされる。換言すれば、半導体ウエハ１０の第２の主面Ｐ２おいて、第１の主面Ｐ１側において画定されているダイシングライン２０を回避するようにめっき層５０が形成される。めっき層５０の非形成部において、半導体ウエハ１０の基材が露出している。
次に、図５（ｃ）に示すように、半導体ウエハ１０を第２の主面Ｐ２側からめっき層５０の非形成部に沿って切断し、半導体装置を個片化する（ステップＳ６）。本工程では、半導体ウエハ１０は、表面が平坦な第１の主面Ｐ１にダイシングテープが貼り付けられて支持され、ダイシング装置（図示せず）にセットされる。ダイシング装置に備えられたダイシングブレード３００は、第２の主面Ｐ２側から半導体ウエハ１０に挿入される。ダイシング装置は、半導体ウエハ１０の第２の主面Ｐ２上のめっき層５０のパターンを画像認識し、めっき層５０の非形成部に沿ってダイシングブレード３００を走査させる。これにより、半導体ウエハ１０の第１の主面Ｐ１において画定されているダイシングライン２０に沿って半導体ウエハ１０が切断され、半導体装置の各個片（半導体チップ）が切り出される。ダイシングブレード３００の走査ライン上には、めっきシード層３０およびめっき層５０が形成されていないので、ダイシングブレード３００における目詰まりを防止することができる。以上の各工程を経ることにより、半導体装置が完成する。
図８（ａ）は、上記のダイシング工程において個片化された半導体装置２の斜視図である。なお、図８（ａ）において半導体装置２は、第２の主面Ｐ２側が上方に向けられた状態で示されている。半導体装置２は、半導体ウエハ１０がダイシングライン２０に沿って切断されることにより表出した切断面Ｅ１〜Ｅ４を有している。
本実施形態に係る半導体装置の製造方法によれば、第２の主面Ｐ２上においてダイシングライン２０上にはめっき層５０は形成されないので、ダイシングによって切り出された半導体装置２の個片において、めっき層５０は、図８（ａ）に示すように、各切断面Ｅ１〜Ｅ４から間隔ｄをおいた内側に延在することとなる。すなわち、半導体装置２は、各切断面Ｅ１〜Ｅ４に沿った外周部においてめっき層５０の非形成部を有し、めっき層５０は、上記外周部の内側に設けられる。
図８（ｂ）は、本発明の実施形態に係る半導体装置２の構成を示す断面図である。なお、図８（ｂ）では、半導体装置２がＭＯＳＦＥＴとして構成される場合が例示されている。半導体装置２は、ドレイン領域として機能する高濃度のｎ型拡散領域６１と、ｎ型拡散領域６１上に設けられた低濃度のｎ型拡散領域６２と、低濃度のｎ型拡散領域６２の表層部に設けられたチャネル領域を形成するｐ型拡散領域６３と、ｐ型拡散領域６３の表層部に設けられたソース領域として機能するｎ型拡散領域６４と、を含む。これらの各拡散領域６１〜６４は、半導体ウエハ１０の第１の主面Ｐ１から所定の導電型の不純物イオンを注入することにより形成される。
半導体ウエハ１０の第２の主面Ｐ２側に設けられるドレイン領域６１の表面には、ドレイン電極として機能する上述のめっきシード層３０およびめっき層５０が形成される。半導体ウエハ１０の第１の主面Ｐ１側には、ゲート酸化膜６５、ゲート電極６６およびソース電極６７が設けられる。かかる構成を有する半導体装置２は、第２の主面Ｐ２側のめっき層５０が、図示しない実装基板等のパッケージ部材に接合する際の接合層とされる。
以上の説明から明らかなように、本実施形態に係る半導体装置の製造方法によれば、半導体ウエハ１０を薄化させる工程において、半導体ウエハ１０の内周部Ａ２のみが研削され、外周部Ａ１は半導体ウエハ１０の初期の厚さが維持されるので、半導体ウエハ１０の反りを低減することができるとともに半導体ウエハ１０の強度を維持することが可能となる。これにより、半導体ウエハ１０のハンドリング性を向上させることができる。
また、本実施形態に係る半導体装置の製造方法によれば、半導体ウエハ１０の第２の主面Ｐ２おいて、第１の主面Ｐ１側において画定されているダイシングライン２０上を回避するようにめっき層５０が形成される。従って、めっき層５０に形成されたダイシングライン２０に沿った格子状ラインパターンの画像認識を行うことにより、半導体ウエハ１０の第２の主面Ｐ２側からダイシングを行うことが可能となる。
また、本実施形態に係る半導体装置の製造方法によれば、ダイシングライン２０上にはめっきシード層３０およびめっき層５０が形成されないので、ダイシングブレードは金属膜を切断することはない。これにより、ダイシングブレードにおける目詰まりを防止することができ、ダイシングブレードの寿命を延ばすことができる。
また、めっき層５０は、個片化された半導体装置を実装基板等のパッケージ部材に半田付けする際のはんだ濡れ性や導電性などを考慮して、金（Ａｕ）、Ａｇ（銀）、白金（Ｐｔ）、パラジウム（Ｐｄ）等の高価なレアメタルが使用される場合が多い。本実施形態に係る半導体装置の製造方法によれば、ダイシングライン２０上には、めっきシード層３０およびめっき層５０が形成されないので、めっき層５０を構成するレアメタルの生成量を削減することができ、これにより低コスト化を実現することができる。
なお、上記の実施形態では、半導体ウエハ１０の第２の主面Ｐ２上に形成されためっきシード層３０をエッチングすることによりめっきシード層３０にダイシングライン２０に対応した格子状パターンを形成することとしたが、めっきシード層３０を以下に説明するリフトオフ法によってパターニングしてもよい。
図９（ａ）〜図９（ｅ）は、リフトオフ法を用いためっきシード層３０のパターニング工程を示す断面図である。研削工程が終了した半導体ウエハ１０の第２の主面Ｐ２の全域に感光性レジスト４０を形成する（図９（ａ））。
次に、上述した両面アライナーを用いたフォトリソグラフィによって感光性レジスト４０に、第１の主面Ｐ１側におけるダイシングライン２０に対してアライメントされた格子状ラインのパターニングを施す。すなわち、感光性レジスト４０は、ダイシングライン２０に対応する格子状領域を残してそれ以外の領域は除去される（図９（ｂ））。
次に、上記の如くパターンニングされた感光性レジスト４０を残したまま半導体ウエハ１０の第２の主面Ｐ２上にめっきシード層３０を形成する。めっきシード層３０は、感光性レジスト４０の表面および感光性レジスト４０が除去されることにより露出した半導体ウエハ１０の露出面に形成される（図９（ｃ））。
次に、感光性レジスト４０を、その表面に堆積しているめっきシード層３０とともに除去する。すなわち、めっきシード層３０は、ダイシングライン２０と重なる格子状ラインに沿って除去される（図９（ｄ））。
めっき層５０は、上述の実施形態と同様、半導体ウエハ１０の第２の主面Ｐ２上において、めっきシード層３０の形成部分においてのみ選択的に形成される（図９（ｅ））。なお、めっき層５０を形成した後に感光性レジスト４０を除去することにより、めっきシード層３０およびめっき層を同時にリフトオフしてもよい。
また、上記の実施形態では、めっき層５０をＮｉめっき層およびＡｕめっき層の２層で構成したが、めっき層５０を単層で構成することも可能である。また、めっき層５０を構成する金属は、はんだ濡れ性や導電性などを考慮して適宜選択することが可能であり、例えば、無電解めっき法による成膜が可能なＡｇ、Ｐｔ、Ｐｄなどの金属を使用することが可能である。めっきシード層３０の材料は、例えばめっき層５０を構成する金属よりもイオン化傾向の大きい金属を適宜選択することが可能である。
また、上記の実施形態では、半導体ウエハ１０の第２の主面Ｐ２上にめっき処理により形成されるめっき層５０を形成する場合を例示したが、スパッタ法や蒸着法などの他の方法によって形成される金属膜を半導体ウエハ１０の第２の主面Ｐ２上に形成し、エッチングやリフトオフ法などによって該金属膜をダイシングライン２０に沿って除去することとしてもよい。
また、上記の実施形態では、両面アラナイを用いてガラスマスク１００のアライメントを行うことにより第１の主面Ｐ１側において画定されているダイシングライン２０と、第２の主面Ｐ２上に形成される感光性レジスト４０のパターンとを整合させることとしたが、半導体ウエハ１０の第２の主面Ｐ２にダイシングライン２０に対して整合するようにアライメントマークを形成し、このアライメントマークを用いてガラスマスク１００のアライメントを行うこととしてもよい。
１０ 半導体ウエハ
１２ 素子形成領域
２０ ダイシングライン
３０ めっきシード層（第１の金属膜）
５０ めっき層（第２の金属膜）
Ｐ１ 第１の主面
Ｐ２ 第２の主面

Claims (8)

  1. 半導体ウエハの第１の主面の想定されたダイシングラインに囲まれた複数の素子領域の各々に半導体素子を形成する素子工程と、
    前記半導体ウエハの前記第１の主面とは反対側の第２の主面の外周部が内周部よりも厚くなるように前記第２の主面を研削する研削工程と、
    前記研削工程において研削された前記第２の主面に前記ダイシングラインに対応する部分を露出する第１の開口部を備えた第１の金属膜を形成する第１の金属膜形成工程と、
    前記ダイシングラインに対応する部分を露出する第２の開口部を備えると共に前記第１の金属膜を被覆する第２の金属膜を形成する第２の金属膜形成工程と、
    前記ダイシングライン上における前記第１の金属膜および前記第２の金属膜の非形成部に沿って前記半導体ウエハを前記第２の主面側から切断する切断工程と、
    を含む半導体装置の製造方法。
  2. 前記第１の金属膜形成工程は、
    前記半導体ウエハの前記第２の主面に前記第１の金属膜を形成する工程と、
    前記第１の金属膜の前記ダイシングラインと重なる部分を除去する工程と、
    を含む請求項１に記載の製造方法。
  3. 前記第１の金属膜の前記ダイシングラインと重なる部分を除去する工程は、
    前記第１の金属膜上に前記ダイシングラインに沿った開口部を有するレジストマスクを形成する工程と、
    前記第１の金属膜を前記レジストマスクを介してエッチングする工程と、
    を含む請求項２に記載の製造方法。
  4. 前記レジストマスクは、前記半導体ウエハの前記第１の主面に形成されたアライメントマークに基づいてアライメントされたガラスマスクを用いて露光処理されて前記開口部が形成される請求項３に記載の製造方法。
  5. 前記第２の金属膜形成工程は、前記第１の金属膜をめっきシード層として機能させ、前記第２の金属膜を前記第１の金属膜上にめっき処理によって形成する請求項１乃至４のいずれか１項に記載の製造方法。
  6. 前記第１の金属膜は、前記第２の金属膜よりもイオン化傾向の大きい金属により構成される請求項５に記載の製造方法。
  7. 前記第１の金属膜はアルミニウムを含み、前記第２の金属膜は金を含む請求項６に記載の製造方法。
  8. 前記第２の金属膜は、ニッケルめっき層および金めっき層を含む請求項７に記載の製造方法。
JP2012198529A 2012-09-10 2012-09-10 半導体装置および半導体装置の製造方法 Active JP6096442B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012198529A JP6096442B2 (ja) 2012-09-10 2012-09-10 半導体装置および半導体装置の製造方法
US14/018,518 US8945988B2 (en) 2012-09-10 2013-09-05 Method for thinning, metalizing, and dicing a semiconductor wafer and, semiconductor device made using the method
CN201310408666.6A CN103681238B (zh) 2012-09-10 2013-09-10 半导体装置及半导体装置的制造方法
US14/580,341 US9564401B2 (en) 2012-09-10 2014-12-23 Method for thinning, metalizing, and dicing a semiconductor wafer, and semiconductor device made using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198529A JP6096442B2 (ja) 2012-09-10 2012-09-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014053549A JP2014053549A (ja) 2014-03-20
JP6096442B2 true JP6096442B2 (ja) 2017-03-15

Family

ID=50232432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198529A Active JP6096442B2 (ja) 2012-09-10 2012-09-10 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8945988B2 (ja)
JP (1) JP6096442B2 (ja)
CN (1) CN103681238B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6296899B2 (ja) * 2014-05-26 2018-03-20 三菱電機株式会社 レジスト除去装置及びレジスト除去方法
CN107533963A (zh) * 2015-04-20 2018-01-02 三菱电机株式会社 半导体装置的制造方法
FR3085575B1 (fr) 2018-09-03 2021-06-18 St Microelectronics Tours Sas Boitier de puce electronique
US10964596B2 (en) * 2019-01-25 2021-03-30 Semiconductor Components Industries, Llc Backside metal patterning die singulation system and related methods
FR3093230B1 (fr) 2019-02-27 2023-01-06 St Microelectronics Tours Sas Boîtier de puce électronique
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers
JP2022050231A (ja) * 2020-09-17 2022-03-30 株式会社東芝 半導体装置の製造方法
JP7346374B2 (ja) * 2020-09-23 2023-09-19 株式会社東芝 半導体基板及び半導体装置の製造方法
US20230282502A1 (en) * 2022-03-03 2023-09-07 Micron Technology, Inc. Wafer carrier with reticle template for marking reticle fields on a semiconductor wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156300B2 (ja) * 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
JPH05166926A (ja) * 1991-12-12 1993-07-02 Hitachi Ltd 半導体基板ダイシング法
JPH10154670A (ja) * 1996-11-26 1998-06-09 Toshiba Corp 半導体装置の製造方法
JP2003059860A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP4749849B2 (ja) 2005-11-28 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP2008098529A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置及びその製造方法
JP5168920B2 (ja) * 2007-01-31 2013-03-27 富士電機株式会社 半導体装置の製造方法およびマーキング装置
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
US8456002B2 (en) * 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
JP5356890B2 (ja) * 2009-04-02 2013-12-04 株式会社ディスコ ウェーハの加工方法
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing

Also Published As

Publication number Publication date
US8945988B2 (en) 2015-02-03
CN103681238B (zh) 2018-03-23
JP2014053549A (ja) 2014-03-20
US9564401B2 (en) 2017-02-07
US20150108612A1 (en) 2015-04-23
CN103681238A (zh) 2014-03-26
US20140070374A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6096442B2 (ja) 半導体装置および半導体装置の製造方法
US8501579B2 (en) Process of fabricating chip
TWI523224B (zh) 晶片封裝體及其形成方法
TW201227937A (en) Image sensor chip package and method for forming the same
US9484316B2 (en) Semiconductor devices and methods of forming thereof
KR101273108B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPWO2003028072A1 (ja) 半導体装置の製造方法
JP2021044287A (ja) 半導体装置およびその製造方法
US20120319297A1 (en) Chip package and method for forming the same
CN103890914A (zh) 半导体元件及其制造方法
US9093416B2 (en) Chip-package and a method for forming a chip-package
JP4966348B2 (ja) 半導体装置の製造方法
JP2009188148A (ja) 半導体装置およびその製造方法
WO2010147028A1 (ja) 複数の半導体チップを製造する方法
US7855436B2 (en) Semiconductor wafer
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP5903287B2 (ja) 半導体素子の製造方法
US9953894B2 (en) Semiconductor device and manufacturing method thereof
TW201203478A (en) Semiconductor package and manufacturing method thereof
US20230197518A1 (en) Semiconductor device and method for manufacturing same
EP3888130B1 (en) Method of fabricating micro light emitting diode array substrate
JP2009206257A (ja) 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
JP2013004572A (ja) 半導体装置の製造方法
JP5948069B2 (ja) 半導体素子の製造方法
JP5933280B2 (ja) メサ型半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R150 Certificate of patent or registration of utility model

Ref document number: 6096442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150