JP6086989B1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6086989B1
JP6086989B1 JP2015544665A JP2015544665A JP6086989B1 JP 6086989 B1 JP6086989 B1 JP 6086989B1 JP 2015544665 A JP2015544665 A JP 2015544665A JP 2015544665 A JP2015544665 A JP 2015544665A JP 6086989 B1 JP6086989 B1 JP 6086989B1
Authority
JP
Japan
Prior art keywords
power device
semiconductor module
conductor
connection portion
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015544665A
Other languages
English (en)
Other versions
JPWO2016174698A1 (ja
Inventor
康亮 池田
康亮 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6086989B1 publication Critical patent/JP6086989B1/ja
Publication of JPWO2016174698A1 publication Critical patent/JPWO2016174698A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体モジュール（１００）は、第一部材（１０）と、第二部材（２０）と、第一部材（１０）と第二部材（２０）との間で上下方向に延在する導体柱（３１）と、第一部材（１０）の第一導体層（１２）及び第一パワーデバイス（１３）、第二部材（２０）の第二導体層（２２）及び第二パワーデバイス（２３）並びに導体柱（３１）を覆う封止樹脂（８０）と、を有している。第一パワーデバイス（１３）と第二パワーデバイス（２３）の水平面における位置がずれており、第一パワーデバイス（１３）に接続された第一接続部（４６）の上下方向には第二導体層（２２）が設けられておらず、第二パワーデバイス（２３）に接続された第二部材（２０）の第二接続部（５６）の上下方向には第一導体層（１２）が設けられていない。

Description

本発明は、半導体モジュールに関する。
従来から、デバイスをスタックさせる構造を採用した半導体モジュールが知られている。このような従来の半導体モジュールの一例としては、国際公開公報２０１４−１３２３９７号を挙げることができる。この国際公開公報２０１４−１３２３９７号では、一般的に発熱の大きなスイッチ素子と一般的に発熱の小さい整流素子とを互いに対向させることで、半導体モジュールの発熱を防止するが開示されている。
これに対して、近年、発熱量の高いデバイスをスタックさせることが試みられている。このように発熱量の高いデバイス３１３，３２３をスタックさせる際に当該デバイス３１３，３２３を図８に示すように単純に積層させると、２つの発熱量の高いデバイス３１３，３２３からの熱が重複することとなり、半導体モジュールが発熱してしまう。また、図８に示すように導体層３１２，３２２とデバイス３１３，３２３とを接続する接続部３４６，３５６が対向してしまうと、半導体モジュールの厚さが増してしまう。そして、このように半導体モジュールの厚さが増すと、封止樹脂３８０の量が多くなってしまい、熱がこもりやすくなってしまう。このことは、発熱量の高いデバイスをスタックさせる態様では深刻な問題になりうる。
本発明はこのような点を考慮してなされたものであり、高い放熱性を実現するとともに、上下方向（厚み方向）の大きさを小さくすることができる半導体モジュールを提供する。
本発明による半導体モジュールは、
第一絶縁性基板と、前記第一絶縁性基板の搭載面に設けられた第一導体層と、前記第一導体層に設けられた第一パワーデバイスと、前記第一パワーデバイスに接続された第一接続部と、を有する第一部材と、
第二絶縁性基板と、前記第二絶縁性基板の搭載面に設けられた第二導体層と、前記第二導体層に設けられた第二パワーデバイスと、前記第二パワーデバイスに接続された第二接続部と、を有する第二部材と、
前記第一部材と前記第二部材との間で上下方向に延在する導体柱と、
前記第一導体層、前記第一パワーデバイス、前記第二導体層、前記第二パワーデバイス及び前記導体柱を覆う封止樹脂と、
を備え、
前記第一パワーデバイスと前記第二パワーデバイスとが、対向して配置されるとともに、前記導体柱で互いに接続され、
前記第一パワーデバイスと前記第二パワーデバイスの水平面における位置がずれており、
前記第一接続部の上下方向には前記第二導体層が設けられておらず、
前記第二接続部の上下方向には前記第一導体層が設けられていない。
本発明による半導体モジュールにおいて、
前記第一パワーデバイスは、第一高発熱面と、前記第一高発熱面と反対側の面であって前記第一高発熱面よりも発熱量が少ない第一低発熱面とを有し、
前記第二パワーデバイスは、第二高発熱面と、前記第二高発熱面と反対側の面であって前記第二高発熱面よりも発熱量が少ない第二低発熱面とを有し、
前記第一高発熱面と前記第二高発熱面とが、互いに対向するとともに、前記導体柱によって接続されてもよい。
本発明による半導体モジュールにおいて、
前記第一パワーデバイス及び前記第二パワーデバイスはスイッチングデバイスであり、
前記導体柱の側面には、１つのソース電極に接続される柱接続部が設けられてもよい。
本発明による半導体モジュールにおいて、
前記第一パワーデバイス及び前記第二パワーデバイスはスイッチングデバイスであり、
前記第一接続部及び前記第二接続部は制御電極に接続されてもよい。
本発明による半導体モジュールにおいて、
前記第一パワーデバイスと前記第一接続部との接続箇所から見て前記第一接続部が延在する水平面における方向と、前記第二パワーデバイスと前記第二接続部との接続箇所から見て前記第二接続部が延在する水平面における方向とは１３５度〜１８０度で異なってもよい。
本発明による半導体モジュールにおいて、
前記第一パワーデバイスは、前記導体柱に対して、水平面において前記第一接続部が設けられている方向に向かってずれて配置され、
前記第二パワーデバイスは、前記導体柱に対して、水平面において前記第二接続部が設けられている方向に向かってずれて配置されてもよい。
本発明による半導体モジュールは、
複数のリードフレームをさらに備え、
各リードフレームは前記封止樹脂の一辺から外部に突出し、
前記第一パワーデバイスと前記第二パワーデバイスとは、前記一辺と平行な方向でずれてもよい。
本発明による電子機器は、
前述したいずれかの半導体モジュールと、
前記半導体モジュールを挿入するための凹部が設けられたヒートシンクと、
を備える。
本発明による電子機器において、
前記ヒートシンクの前記凹部と前記半導体モジュールとの間には潤滑剤が塗られてもよい。
本発明による電子機器は、
前記ヒートシンクの前記凹部に挿入された前記半導体モジュールを覆う閉鎖部をさらに備えてもよい。
本発明では、第一パワーデバイスと第二パワーデバイスの水平面における位置がずれており、第一接続部の上下方向には第二導体層が設けられておらず、第二接続部の上下方向には第一導体層が設けられていない。このため、半導体モジュールの上下方向（厚み方向）の大きさを小さくすることができ、その結果、封止樹脂の量を減らすことができる。また、第一パワーデバイスと第二パワーデバイスの水平面における位置がずれていることで、第一パワーデバイス及び第二パワーデバイスの各々から発生する熱が相互に重なりあうことを極力防止することができる。これらのことから、発熱性の高い第一パワーデバイスと第二パワーデバイスとが対向して配置される態様であっても、熱が半導体モジュール内に籠ることを極力防止できる。
図１は、本発明の第１の実施の形態による半導体モジュールの正面断面図である。 図２は、本発明の第１の実施の形態で用いられる第一部材及び導体柱の平面図である。 図３は、本発明の第１の実施の形態で用いられる第二部材及び導体柱の平面図である。 図４は、本発明の第１の実施の形態における、第一パワーデバイスと第二パワーデバイスとの水平面におけるずれと、第一接続部及び第二接続部との関係を説明するための平面図である。 図５は、本発明の第１の実施の形態による半導体モジュールにおいて封止樹脂も示した正面断面図である。 図６は、本発明の第１の実施の形態による半導体モジュールの回路図である。 図７は、本発明の第２の実施の形態による電子機器の側方断面図である。 図８は、発熱量の高いデバイスを単純に積層させた態様を示した半導体モジュールの正面断面図である。 図９は、本発明の変形例による半導体モジュールの背面断面図である。 図１０は、本発明の別の変形例による半導体モジュールの背面断面図である。 図１１は、本発明の変形例において４つのデバイスを用いた際の回路図である。 図１２は、本発明のさらに別の変形例による半導体モジュールの正面断面図である。
第１の実施の形態
《構成》
以下、本発明に係る半導体モジュールの第１の実施の形態について、図面を参照して説明する。
図１に示すように、本実施の形態の半導体モジュール１００は、第一部材１０と、第二部材２０と、第一部材１０と第二部材２０との間で上下方向に延在する導体柱３１と、を有している。本実施の形態では、第一部材１０の第一絶縁性基板１１と第二部材２０の第二絶縁性基板２１とが平行に配置されている。本実施の形態では、第一絶縁性基板１１及び第二絶縁性基板２１の延在する面（図１の左右方向に延在する面）を水平面と呼び、この水平面に直交する方向（つまり図１の上下方向）を上下方向と呼ぶ。
図２に示すように、第一部材１０は、第一絶縁性基板１１と、第一絶縁性基板１１の搭載面に設けられた第一導体層１２（１２ａ―１２ｃ）と、第一導体層１２の第一導体層部分１２ｂ（後述する）に設けられた第一パワーデバイス１３と、第一パワーデバイス１３に接続された第一接続部４６と、を有している。本実施の形態では、図２における第一パワーデバイス１３の上面の左側略中央に第一接続部４６が接続されている。
図３に示すように、第二部材２０は、第二絶縁性基板２１と、第二絶縁性基板２１の搭載面に設けられた第二導体層２２（２２ｂ，２２ｃ）と、第二導体層２２の第二導体層部分２２ｂ（後述する）に設けられた第二パワーデバイス２３と、第二パワーデバイス２３に接続された第二接続部５６と、を有している。本実施の形態では、図３における第二パワーデバイス２３の上面の左側略中央に第二接続部５６が接続されている。
なお、本実施の形態では、第二部材２０が反転されて第一部材１０に重ねられる。このため、図１に示す態様では、第一接続部４６は第一パワーデバイス１３の上面左側に接続されているが、第二接続部５６は第二パワーデバイス２３の下面右側に接続されている。
パワーデバイスの一例としてはスイッチングデバイスを挙げることができる。より具体的には、パワーデバイスの一例として、ＭＯＳＦＥＴ等のＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等を挙げることができ、典型例を挙げるとするとＭＯＳＦＥＴを挙げることができる。
図５に示すように、本実施の形態の半導体モジュール１００は、第一導体層１２、第一パワーデバイス１３、第二導体層２２、第二パワーデバイス２３及び導体柱３１を覆う封止樹脂８０も有している。
図２に示すように、第一導体層１２は、第一絶縁性基板１１の搭載面に設けられた複数の第一導体層部分１２ａ−１２ｃを有している。図３に示すように、第二導体層２２は、第二絶縁性基板２１の搭載面に設けられた複数の第二導体層部分２２ｂ，２２ｃを有している。
図１に示すように、本実施の形態では、第一パワーデバイス１３と第二パワーデバイス２３とが、対向して配置されるとともに、導体柱３１で互いに接続されている。そして、図４に示すように、第一パワーデバイス１３と第二パワーデバイス２３の水平面における位置はずれている。そして、第一接続部４６の上下方向には第二導体層２２が設けられておらず、同様に、第二接続部５６の上下方向には第一導体層１２が設けられていない。
第一パワーデバイス１３は、導体柱３１に対して、水平面において第一接続部４６が設けられている方向（図４の左方向）に向かってずれて配置されている。他方、第二パワーデバイス２３は、導体柱３１に対して、水平面において第二接続部５６が設けられている方向（図４の右方向）に向かってずれて配置されている。なお、本実施の形態の導体柱３１の横断面は略矩形状になっている。
第一パワーデバイス１３は、第一高発熱面と、第一高発熱面と反対側の面であって第一高発熱面よりも発熱量が少ない第一低発熱面とを有している。同様に、第二パワーデバイス２３は、第二高発熱面と、第二高発熱面と反対側の面であって第二高発熱面よりも発熱量が少ない第二低発熱面とを有している。そして、本実施の形態では、第一部材１０の第一高発熱面が図１の上側に位置し、第二部材２０の第二高発熱面が図１の下側に位置しており、第一高発熱面と第二高発熱面とは互いに対向している。これら第一高発熱面と第二高発熱面とは導体柱３１によって接続されている。
図２に示すように、導体柱３１の側面には、第一導体層部分１２ａに接続された柱接続部４７が設けられている。第一導体層部分１２ａには、ソース電極に接続されるリードフレーム４１が設けられている。ソース電極から供給される電力は、第一導体層部分１２ａ、柱接続部４７及び導体柱３１を介して第一パワーデバイス１３及び第二パワーデバイス２３に供給されることになる（図６も参照）。なお、このように電力が供給されることが理由の一つとなって、導体柱３１に接続されている第一パワーデバイス１３の図１における上面が第一高発熱面となり、第二パワーデバイス２３の図１における下面が第二高発熱面となっている。
第一接続部４６は、正面から見た場合に図１に示すように略「コの字」形状となっている。第二接続部５６も、正面から見た場合に図１に示すように略「コの字」形状となっている。図２に示すように、第一接続部４６は第一導体層部分１２ｃに接続されている。この第一導体層部分１２ｃには、ゲート電極のような制御電極に接続されるリードフレーム４２が設けられている。図３に示すように、第二接続部５６は第二導体層部分２２ｃに接続されている。この第二導体層部分２２ｃには、ゲート電極のような制御電極に接続されるリードフレーム５２が設けられている。
図２において、第一パワーデバイス１３の下面に設けられた第一導体層部分１２ｂは、ドレイン電極に接続されるリードフレーム４３に接続されている。図３において、第二パワーデバイス２３の下面に設けられた第二導体層部分２２ｂは、ドレイン電極に接続されるリードフレーム５３に接続されている。
本実施の形態では、第一絶縁性基板１１の搭載面と反対側（図１の下面側）には銅等からなる第一放熱板１４が設けられている。第二絶縁性基板２１の搭載面と反対側（図１の上面側）には銅等からなる第二放熱板２４が設けられている。
図４に示すように、第一パワーデバイス１３と第一接続部４６との接続箇所から見て第一接続部４６が延在する水平面における方向（以下「第一接続部延在方向」という。）と、第二パワーデバイス２３と第二接続部５６との接続箇所から見て第二接続部５６が延在する水平面における方向（以下「第二接続部延在方向」という。）とは１３５度〜１８０度で異なるようになっている。図４に示す態様では、第一接続部延在方向は左方向であり、第二接続部延在方向は右方向であり、これら第一接続部延在方向と第二接続部延在方向とは１８０度（本実施の形態の「１８０度」は「略１８０度」を含む概念である。）異なるようになっている。図４に示す態様では、第一パワーデバイス１３と第二パワーデバイス２３とは、１８０度異なる方向でずれている。
本実施の形態の半導体モジュール１００は、前述した、２つのゲート電極に接続されるリードフレーム４２，５２、１つのソース電極に接続されるリードフレーム４１、２つのドレイン電極に接続されるリードフレーム４３，５３、後述するリードフレーム４４，４９a，４９ｂ，５４，５９a，５９ｂを含む、複数のリードフレームを有している。そして、各リードフレームは、封止樹脂８０の一辺から外部に突出している。図２及び図３を用いて説明すると、各リードフレームは、図２及び図３の下方側で左右方向に延在する辺から、下方に突出している。なお、図２及び図３において下方側で左右方向に延在する辺は図４の下方側で左右方向に延在する辺と同一のものである。図４に示すように、第一パワーデバイス１３と第二パワーデバイス２３とは、当該辺と平行な方向（つまり図４の左右方向）でずれている。
図２に示すように、半導体モジュール１００は、第一絶縁性基板１１側に第一熱検出抵抗７１を有している。この第一熱検出抵抗７１には二つのリードフレーム４９ａ，４９ｂが接続されている。第一熱検出抵抗７１は、ドレイン電極に接続される第一導体層部分１２ｂの近傍に配置されており、当該第一導体層部分１２ｂの温度を測定するために用いられる。また、図３に示すように、半導体モジュール１００は、第二絶縁性基板２１側に第二熱検出抵抗７２を有している。この第二熱検出抵抗７２には二つのリードフレーム５９ａ，５９ｂが接続されている。第二熱検出抵抗７２は、ドレイン電極に接続される第二導体層部分２２ｂの近傍に配置されており、当該第二導体層部分２２ｂの温度を測定するために用いられる。
図２に示すように、ドレイン電極に接続される第一導体層部分１２ｂには、センシングするためのリードフレーム４４が設けられている。図３に示すように、ドレイン電極に接続される第二導体層部分２２ｂには、センシングするためのリードフレーム５４が設けられている。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果について説明する。
発熱性の高いデバイスが対向される場合、つまり本実施の形態のように第一パワーデバイス１３と第二パワーデバイス２３とが対向して配置される場合には、これらから発生される熱を如何に逃がすかが重要になる。
本実施の形態では、第一パワーデバイス１３と第二パワーデバイス２３の水平面における位置がずれており、第一接続部４６の上下方向には第二導体層２２が設けられておらず、第二接続部５６の上下方向には第一導体層１２が設けられていない。このため、半導体モジュール１００の上下方向（厚み方向）の大きさを小さくすることができ、その結果、封止樹脂８０の量を減らすことができる。また、第一パワーデバイス１３と第二パワーデバイス２３の水平面における位置がずれていることで、第一パワーデバイス１３及び第二パワーデバイス２３の各々から発生する熱が相互に重なりあうことを極力防止することができる。これらのことから、発熱性の高い第一パワーデバイス１３と第二パワーデバイス２３とが対向して配置される態様であっても、熱が半導体モジュール１００内に籠ることを極力防止できる。
本実施の形態では、第一高発熱面と第二高発熱面とが互いに対向するようにして配置されている。このため、より一層、第一パワーデバイス１３及び第二パワーデバイス２３の各々から発生する熱が相互に重なりあうことになる。この点、本実施の形態では、半導体モジュール１００の上下方向（厚み方向）の大きさを小さくすることで、封止樹脂８０の量を減らし、かつ、第一パワーデバイス１３と第二パワーデバイス２３の水平面における位置をずらすことで、第一パワーデバイス１３及び第二パワーデバイス２３の各々から発生する熱が相互に重なりあうことを極力防止している。
第一接続部４６が延在する第一接続部延在方向と第二接続部５６が延在する第二接続部延在方向とが１３５度〜１８０度で異なるようにした場合には（図４参照）、水平面内の一方向（図４の上下方向）に沿った半導体モジュール１００の大きさを小さくできる。この結果、水平面における半導体モジュール１００の形状を正方形ではなく長方形に近いものにすることができる。このため、全体として半導体モジュール１００の大きさを小さくでき、ひいては、熱が半導体モジュール１００内に籠ることを極力防止できる。なお、図４に示すように、第一接続部４６が延在する第一接続部延在方向と第二接続部５６が延在する第二接続部延在方向とが１８０度異なる場合には、第一接続部延在方向及び第二接続部延在方向に直交する水平面内の方向（図４の上下方向）において半導体モジュール１００の大きさをより小さくすることができる。したがって、より一層、熱が半導体モジュール１００内に籠ることを極力防止できる。
導体柱３１における抵抗を減らし、ひいては、熱が半導体モジュール１００内に籠ることを極力防止するという観点からは、導体柱３１の断面積は極力大きい方がよい。一例としては、導体柱３１の断面積を第一パワーデバイス１３及び／又は第二パワーデバイス２３の水平面における面積の６０％以上とすることが考えられる。導体柱３１の断面積の上限としては、例えば、第一パワーデバイス１３及び／又は第二パワーデバイス２３の水平面における面積の８０％とすることが考えられる。導体柱３１の断面積を第一パワーデバイス１３及び／又は第二パワーデバイス２３の水平面における面積の８０％以下とすることで、２０％以上の領域で第一パワーデバイス１３と第二パワーデバイス２３とが水平方向で重複しないようにすることができる。このため、第一パワーデバイス１３及び／又は第二パワーデバイス２３の２０％以上の領域でこれらを重複させないようにすることができる。
図４に示すように、本実施の形態では、第一接続部４６が、第一パワーデバイス１３の上面であって、奥行き方向の略中央に接続されている。また、第二接続部５６が、第二パワーデバイス２３の下面であって、奥行き方向の略中央に接続されている。このように、本実施の形態では、第一パワーデバイス１３、第一接続部４６、第二パワーデバイス２３及び第二接続部５６が、導体柱３１の中心点に対して点対称の構造になっている。このため、第一パワーデバイス１３から発生する熱と第二パワーデバイス２３から発生する熱を、導体柱３１の中心点に対して点対称に伝達することができ、熱の伝達領域が極力重複しないようにすることができる。このため、放熱効率を高めることができる。
なお、図１乃至図５に示す態様では、リードフレームが封止樹脂８０から突出した方向から見たときに（図１の正面から見たときに）、第一導体層部分１２ｂに設けられた、センシングするためのリードフレーム４４と、第二導体層部分２２ｂに設けられた、センシングするためのリードフレーム５４とが、導体柱３１の中心点に対して点対称になっている。また、図１の正面から見たときに、第一熱検出抵抗７１に設けられた二つのリードフレーム４９ａ，４９ｂと、第二熱検出抵抗７２に設けられた二つのリードフレーム５９ａ，５９ｂとが、導体柱３１の中心点に対して点対称になっている。また、図１の正面から見たときに、制御電極に接続されるリードフレーム４２と、制御電極に接続されるリードフレーム５２とが、導体柱３１の中心点に対して点対称になっている。これらのことから、やはり、第一部材１０と第二部材２０から発生する熱を、導体柱３１の中心点に対して点対称に伝達することができ、熱の伝達領域が極力重複しないようにすることができる。
本実施の形態では、各リードフレームが封止樹脂８０の一辺（図２及び図３の下側において左右方向に延在する辺）から外部に突出している。第一パワーデバイス１３と第二パワーデバイス２３とを、当該一辺と平行な方向でずらすことで、各リードフレームが配列される方向（図２及び図３の左右方向）における半導体モジュール１００の大きさを大きくしつつ、各リードフレームが延在する方向（図２及び図３の上下方向）における半導体モジュール１００の大きさを小さくできる。リードフレーム間には一定程度の距離が設けられていることが好ましい。このような態様を採用することで、リードフレーム間における距離を一定程度確保するという要件を満たしつつ、半導体モジュール１００の大きさを全体的に小さくすることができる。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
図７に示すように、第２の実施の形態は、第１の実施の形態で説明した半導体モジュール１００と、当該半導体モジュール１００を挿入するための凹部２１０が設けられたヒートシンク２００とを有する電子機器に関するものである。この凹部２１０の大きさは半導体モジュール１００の大きさに合致するように作られている。したがって、半導体モジュール１００を凹部２１０内に挿入することで、ヒートシンク２００に対して半導体モジュール１００を固定することができる。
第２の実施の形態において、その他の構成は、第１の実施の形態と略同一の態様となっている。第２の実施の形態において、第１の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。
ヒートシンク２００の凹部２１０にはシリコングリース等からなる潤滑剤が塗られていてもよい。このような潤滑剤を塗ることで、ヒートシンク２００の凹部２１０の中に半導体モジュール１００を容易に挿入することができる。また、潤滑剤を用いることで第二放熱板２４及び第一放熱板１４と凹部２１０の内面との密着性を高めることがき、ひいては、半導体モジュール１００からヒートシンク２００への熱伝導性を高めることができる。したがって、より高い放熱性を実現できる。
なお、ヒートシンク２００の凹部２１０の内面には半導体モジュール１００の挿入方向（図７の上下方向）に沿った複数の溝２１１が形成されていてもよい。凹部２１０内に潤滑剤を置いてから半導体モジュール１００を挿入するような場合であっても、このような溝２１１を形成することで、毛細管現象によって潤滑剤を半導体モジュール１００の挿入方向に沿って上方向に移動させることができるためである。
ヒートシンク２００の凹部２１０に挿入された半導体モジュール１００を覆う閉鎖部２６０が設けられてもよい。この閉鎖部２６０は蓋部材であってもよいし、例えばセラミックを部分溶射することで蓋をするようにしてもよい。このようにヒートシンク２００の凹部２１０に挿入された半導体モジュール１００を閉鎖部２６０で覆うことで、半導体モジュール１００を完全に覆うことができる。このため、仮に半導体モジュール１００が発熱した場合であっても、当該熱がヒートシンク２００及び閉鎖部２６０の外方に伝わることを防止できる。
変形例
次に、本発明の変形例について説明する。
第１の実施の形態では、第一パワーデバイス１３及び第二パワーデバイス２３という２つのパワーデバイスを用いた態様であったが、パワーデバイスは任意の数にすることができ、３つ以上のパワーデバイスを用いてもよい。一例としては４つのパワーデバイスを用いてもよいし、６つのパワーデバイスを用いてもよい。
４つのパワーデバイスを用いる場合には、図９に示すように、第一絶縁性基板１１に第三導体層１１２を介して第三パワーデバイス１１３が設けられ、第二絶縁性基板２１に第四導体層１２２を介して第四パワーデバイス１２３が設けられるようにしてもよい。図９に示すように、第三パワーデバイス１１３及び第四パワーデバイス１２３は導体柱１３１を介して接続されてもよい。なお、この図９は、背面側から見た図となっており、リードフレームや接続部等は省略している。
また、図１０に示すような態様であってもよい。図１０に示す態様では、導体柱３１及び接続体４６ａを介して第一パワーデバイス１３に第二パワーデバイス２３が設けられ、導体柱１３１及び接続体１４６ａを介して第三パワーデバイス１１３に第四パワーデバイス１２３が設けられている。図１０に示す態様では、第二パワーデバイス２３と第二導体層部分２２ｂとの間に導体柱３９が設けられており、第四パワーデバイス１２３と第四導体層１２２との間に導体柱１３９が設けられている。接続体４６ａは水平方向に延在しており、上方から見た場合には導体柱３１の全体を覆うようにして設けられ、この接続体４６ａの上面の一部に第二パワーデバイス２３が設けられることになる。同様に、接続体１４６ａは水平方向に延在しており、上方から見た場合には導体柱１３１の全体を覆うようにして設けられ、この接続体１４６ａの上面の一部に第二パワーデバイス１２３が設けられることになる。導体柱３１，１３１は、完全な柱形状になっている必要はなく、切り欠きが設けられていたり空洞になっていたりしてもよい。
図９及び図１０に示すように４つのデバイスを用いた場合の回路図は、一例として図１１のようになる。この図１１において点線で囲った箇所が本実施の形態の半導体モジュールに対応する箇所である。
また、３つ以上のデバイスを積層するようにしてもよい。一例として４つのデバイスを積層した場合を挙げて説明する。この場合には、図１２に示すように、第一パワーデバイス１３と第二パワーデバイス２３とが１８０度異なる方向でずれ（図１２の左右方向でずれ）、第三パワーデバイス１１３と第四パワーデバイス１２３とが１８０度異なる方向でずれ（図１２の左右方向でずれ）、第一パワーデバイス１３と第三パワーデバイス１１３とがずれず、第二パワーデバイス２３と第四パワーデバイス１２３とがないようになっていてもよい。図１２に示す態様では、第三絶縁性基板１１１の下面に第四導体層１２２が設けられており、第二絶縁性基板２１の上面に第三導体層１１２が設けられている。第三導体層１１２及び第三パワーデバイス１１３を含む第三部材１１０の水平方向における配置は第一部材１０と全く同一又は同様になっている。また、第四導体層１２２及び第四パワーデバイス１２３を含む第四部材１２０の水平方向における配置は第二部材２０と全く同一又は同様になっている。
また、図１２のような態様とは異なり、第三部材１１０に含まれる部材（第三導体層１１２、第三パワーデバイス１１３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一パワーデバイス１３等）の水平方向における配置と比較して、上方から見て時計回り方向で９０度異なるようになり、第四部材１２０に含まれる部材（第四導体層１２２、第四パワーデバイス１２３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一パワーデバイス１３等）の水平方向における配置と比較して、上方から見て時計回り方向で２７０度異なるようになってもよい。
また、第三部材１１０に含まれる部材（第三導体層１１２、第三パワーデバイス１１３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一パワーデバイス１３等）の水平方向における配置と比較して、上方から見て時計回り方向で２７０度異なるようになり、第四部材１２０に含まれる部材（第四導体層１２２、第四パワーデバイス１２３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一パワーデバイス１３等）の水平方向における配置と比較して、上方から見て時計回り方向で９０度異なるようになってもよい。
これらのように４つのデバイスを積層した場合にも、回路図は一例として図１１のようになってもよい。
最後になったが、上述した各実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって特許請求の範囲に記載された発明が限定されることはない。
１０ 第一部材
１１ 第一絶縁性基板
１２ 第一導体層
１３ 第一パワーデバイス
２０ 第二部材
２１ 第二絶縁性基板
２２ 第二導体層
２３ 第二パワーデバイス
３１ 導体柱
４６ 第一接続部
４７ 柱接続部
５６ 第二接続部
８０ 封止樹脂
１００ 半導体モジュール
２００ ヒートシンク
２１０ 凹部
２６０ 閉鎖部

Claims (10)

  1. 第一絶縁性基板と、前記第一絶縁性基板の搭載面に設けられた第一導体層と、前記第一導体層に設けられた第一パワーデバイスと、前記第一パワーデバイスに接続された第一接続部と、を有する第一部材と、
    第二絶縁性基板と、前記第二絶縁性基板の搭載面に設けられた第二導体層と、前記第二導体層に設けられた第二パワーデバイスと、前記第二パワーデバイスに接続された第二接続部と、を有する第二部材と、
    前記第一部材と前記第二部材との間で上下方向に延在する導体柱と、
    前記第一導体層、前記第一パワーデバイス、前記第二導体層、前記第二パワーデバイス及び前記導体柱を覆う封止樹脂と、
    を備え、
    前記第一パワーデバイスと前記第二パワーデバイスとが、対向して配置されるとともに、前記導体柱で互いに接続され、
    前記第一パワーデバイスと前記第二パワーデバイスの水平面における位置がずれており、
    前記第一接続部の上下方向には前記第二導体層が設けられておらず、
    前記第二接続部の上下方向には前記第一導体層が設けられていないことを特徴とする半導体モジュール。
  2. 前記第一パワーデバイスは、第一高発熱面と、前記第一高発熱面と反対側の面であって前記第一高発熱面よりも発熱量が少ない第一低発熱面とを有し、
    前記第二パワーデバイスは、第二高発熱面と、前記第二高発熱面と反対側の面であって前記第二高発熱面よりも発熱量が少ない第二低発熱面とを有し、
    前記第一高発熱面と前記第二高発熱面とが、互いに対向するとともに、前記導体柱によって接続されていることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記第一パワーデバイス及び前記第二パワーデバイスはスイッチングデバイスであり、
    前記導体柱の側面には、１つのソース電極に接続される柱接続部が設けられていることを特徴とする請求項２に記載の半導体モジュール。
  4. 前記第一パワーデバイス及び前記第二パワーデバイスはスイッチングデバイスであり、
    前記第一接続部及び前記第二接続部は制御電極に接続されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体モジュール。
  5. 前記第一パワーデバイスと前記第一接続部との接続箇所から見て前記第一接続部が延在する水平面における方向と、前記第二パワーデバイスと前記第二接続部との接続箇所から見て前記第二接続部が延在する水平面における方向とは１３５度〜１８０度で異なることを特徴とする請求項１乃至４のいずれか１項に記載の半導体モジュール。
  6. 前記第一パワーデバイスは、前記導体柱に対して、水平面において前記第一接続部が設けられている方向に向かってずれて配置され、
    前記第二パワーデバイスは、前記導体柱に対して、水平面において前記第二接続部が設けられている方向に向かってずれて配置されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体モジュール。
  7. 複数のリードフレームをさらに備え、
    各リードフレームは前記封止樹脂の一辺から外部に突出し、
    前記第一パワーデバイスと前記第二パワーデバイスとは、前記一辺と平行な方向でずれていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体モジュール。
  8. 請求項１乃至７のいずれか１項に記載の前記半導体モジュールと、
    前記半導体モジュールを挿入するための凹部が設けられたヒートシンクと、
    を備えたことを特徴とする電子機器。
  9. 前記ヒートシンクの前記凹部と前記半導体モジュールとの間には潤滑剤が塗られていることを特徴とする請求項８に記載の電子機器。
  10. 前記ヒートシンクの前記凹部に挿入された前記半導体モジュールを覆う閉鎖部をさらに備えたことを特徴とする請求項８又は９のいずれかに記載の電子機器。
JP2015544665A 2015-04-28 2015-04-28 半導体モジュール Active JP6086989B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/002285 WO2016174698A1 (ja) 2015-04-28 2015-04-28 半導体モジュール

Publications (2)

Publication Number Publication Date
JP6086989B1 true JP6086989B1 (ja) 2017-03-01
JPWO2016174698A1 JPWO2016174698A1 (ja) 2017-05-18

Family

ID=57198661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015544665A Active JP6086989B1 (ja) 2015-04-28 2015-04-28 半導体モジュール

Country Status (5)

Country Link
US (1) US9997437B2 (ja)
EP (1) EP3104411A4 (ja)
JP (1) JP6086989B1 (ja)
CN (1) CN106463501B (ja)
WO (1) WO2016174698A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594476B2 (en) 2020-09-15 2023-02-28 Kabushiki Kaisha Toshiba Plurality of leads between MOSFET chips

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254299B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
JP6566927B2 (ja) * 2016-12-01 2019-08-28 三菱電機株式会社 半導体装置および電力変換装置
CN108738367B (zh) * 2017-02-13 2022-03-15 新电元工业株式会社 电子模块
JP6402281B1 (ja) * 2017-05-19 2018-10-10 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
WO2018211680A1 (ja) 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
CN109511279B (zh) * 2017-07-14 2022-07-15 新电元工业株式会社 电子模块
US10510636B2 (en) 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US20210202369A1 (en) * 2017-07-14 2021-07-01 Shindengen Electric Manufacturing Co., Ltd. Electronic module
WO2019038876A1 (ja) * 2017-08-24 2019-02-28 新電元工業株式会社 半導体装置
CN111587488B (zh) 2018-01-17 2024-03-19 新电元工业株式会社 电子模块
US11342241B2 (en) 2018-07-18 2022-05-24 Delta Electronics (Shanghai) Co., Ltd Power module
CN111384036B (zh) * 2018-12-28 2021-07-13 台达电子企业管理（上海）有限公司 功率模块
EP3598490A1 (en) * 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
EP3598489A1 (en) 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module structure
CN110739294B (zh) * 2018-07-18 2021-03-16 台达电子企业管理（上海）有限公司 功率模块结构
US11380646B2 (en) 2020-05-14 2022-07-05 Life-On Semiconductor Corporation Multi-sided cooling semiconductor package and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167999A (ja) * 1997-06-19 1999-03-09 Alcatel Alsthom Co General Electricite パワーエレクトロニクスモジュールおよびそのようなモジュールを具備するパワーエレクトロニクス装置
JP2006040926A (ja) * 2004-07-22 2006-02-09 Honda Motor Co Ltd 電子回路装置
JP2008130750A (ja) * 2006-11-20 2008-06-05 Rohm Co Ltd 半導体装置
JP2009538534A (ja) * 2006-05-23 2009-11-05 インターナショナル レクティファイアー コーポレーション 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP2014045157A (ja) * 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
US6356448B1 (en) * 1999-11-02 2002-03-12 Inceptechnologies, Inc. Inter-circuit encapsulated packaging for power delivery
WO2007056253A2 (en) * 2005-11-03 2007-05-18 International Rectifier Corporation A semiconductor package that includes stacked semiconductor die
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103390987B (zh) * 2012-05-08 2016-05-04 富士电机株式会社 逆变器装置
CN103887292B (zh) * 2012-12-21 2016-08-03 万国半导体股份有限公司 堆叠式双芯片封装结构及其制备方法
EP2963683B1 (en) 2013-02-28 2017-08-30 Shindengen Electric Manufacturing Co. Ltd. Module, module assembly, and module manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167999A (ja) * 1997-06-19 1999-03-09 Alcatel Alsthom Co General Electricite パワーエレクトロニクスモジュールおよびそのようなモジュールを具備するパワーエレクトロニクス装置
JP2006040926A (ja) * 2004-07-22 2006-02-09 Honda Motor Co Ltd 電子回路装置
JP2009538534A (ja) * 2006-05-23 2009-11-05 インターナショナル レクティファイアー コーポレーション 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
JP2008130750A (ja) * 2006-11-20 2008-06-05 Rohm Co Ltd 半導体装置
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP2014045157A (ja) * 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594476B2 (en) 2020-09-15 2023-02-28 Kabushiki Kaisha Toshiba Plurality of leads between MOSFET chips

Also Published As

Publication number Publication date
CN106463501A (zh) 2017-02-22
JPWO2016174698A1 (ja) 2017-05-18
US20170092568A1 (en) 2017-03-30
US9997437B2 (en) 2018-06-12
EP3104411A1 (en) 2016-12-14
WO2016174698A1 (ja) 2016-11-03
EP3104411A4 (en) 2017-12-06
CN106463501B (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
JP6086989B1 (ja) 半導体モジュール
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US8373197B2 (en) Circuit device
JP6166460B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP4254527B2 (ja) 半導体装置
US9041052B2 (en) Semiconductor device, semiconductor unit, and power semiconductor device
US11776882B2 (en) Method of fabricating a semiconductor package
JP6813259B2 (ja) 半導体装置
CN212907713U (zh) 封装的功率电子设备
JP6790372B2 (ja) 半導体装置
US10229884B2 (en) Semiconductor device
US10062632B2 (en) Semiconductor device having improved heat dissipation efficiency
US20160005673A1 (en) Electronic component and method for dissipating heat from a semiconductor die
WO2020208867A1 (ja) 半導体装置
US20240186221A1 (en) Semiconductor device
JP6354674B2 (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
JP2017038019A (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP2008187143A (ja) 回路装置およびその製造方法
US11721633B2 (en) Semiconductor device
JP5758816B2 (ja) パワー半導体装置
JP2008028053A (ja) 樹脂モールド型電力用半導体装置
JP5776588B2 (ja) 半導体装置
JP2010087110A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170131

R150 Certificate of patent or registration of utility model

Ref document number: 6086989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150