JP5776588B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5776588B2 JP5776588B2 JP2012040661A JP2012040661A JP5776588B2 JP 5776588 B2 JP5776588 B2 JP 5776588B2 JP 2012040661 A JP2012040661 A JP 2012040661A JP 2012040661 A JP2012040661 A JP 2012040661A JP 5776588 B2 JP5776588 B2 JP 5776588B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode block
- block
- semiconductor element
- signal line
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
Description
本発明の目的は、信号線を容易に取り出すことができる半導体装置を提供することにある。
また、第1の半導体素子用の配線ブロックの信号線用の配線材と第1の半導体素子の信号線用の電極パッドが電気的に接続され、容易に信号線を引き出すことができる。第2の半導体素子用の配線ブロックの信号線用の配線材と第2の半導体素子の信号線用の電極パッドが電気的に接続され、容易に信号線を引き出すことができる。
なお、図面において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
放熱板20の上に3つの電極ブロック30,40,50が並設されている。第1の電極ブロック30と共通電極ブロック40との間に上アーム100を構成する素子(トランジスタチップ80、ダイオードチップ81)が接合されているとともに共通電極ブロック40と第2の電極ブロック50との間に下アーム101を構成する素子(トランジスタチップ90、ダイオードチップ91)が接合されている。また、第1の電極ブロック30と共通電極ブロック40と第2の電極ブロック50とは右端がずらされており、この部位にゲートパッド85,95が配置され、ワイヤW1,W2によりゲート配線ブロック60,70のゲート配線材61,71と接続されている。
(1)半導体装置10の構成として、第1の電極ブロック30と、共通電極ブロック40と、第1の半導体素子としてのトランジスタチップ80およびダイオードチップ81と、第2の電極ブロック50と、第2の半導体素子としてのトランジスタチップ90およびダイオードチップ91を備える。共通電極ブロック40は、第1の電極ブロック30に対向するように設けられ、第1の電極ブロック30と共通電極ブロック40との間にトランジスタチップ80およびダイオードチップ81が配置され、第1の電極ブロック30と共通電極ブロック40に接合されている。第2の電極ブロック50は、共通電極ブロック40に対向するように設けられ、共通電極ブロック40と第2の電極ブロック50との間にトランジスタチップ90およびダイオードチップ91が配置され、共通電極ブロック40と第2の電極ブロック50に接合されている。また、トランジスタチップ80の信号線用の電極パッドとしてのゲートパッド85が共通電極ブロック40と対向しない位置になるように第1の電極ブロック30と共通電極ブロック40とがオフセットして配置されている。
・半導体素子はIGBTであったが、これに限ることなく、他にも例えば、パワーMOSFET等であってもよい。
・インバータに具体化したが、他の電子機器でもよい。
Claims (5)
- 第1の電極ブロックと、
前記第1の電極ブロックに対向するように設けられた共通電極ブロックと、
前記第1の電極ブロックの側面と前記共通電極ブロックの側面との間に配置され、前記第1の電極ブロックと前記共通電極ブロックに接合された第1の半導体素子と、
前記共通電極ブロックに対向するように設けられた第2の電極ブロックと、
前記共通電極ブロックの側面と前記第2の電極ブロックの側面との間に配置され、前記共通電極ブロックと前記第2の電極ブロックに接合された第2の半導体素子と、
を備えた半導体装置において、
前記第1の半導体素子の信号線用の電極パッドが前記共通電極ブロックと対向しない位置になるように前記第1の電極ブロックと前記共通電極ブロックとをオフセットして配置し、該配置によって前記共通電極ブロックと対向しなくなった前記第1の電極ブロックの位置では、前記電極パッドのみが前記第1の半導体素子に接続されており、
前記第1の電極ブロック、前記共通電極ブロックおよび前記第2の電極ブロックは、放熱部材に固定されており、
前記第1の電極ブロック、前記共通電極ブロックおよび前記第2の電極ブロックのそれぞれにおいて、前記側面は前記放熱部材への固定面から立設する面であることを特徴とする半導体装置。 - 前記第2の半導体素子の信号線用の電極パッドが前記第2の電極ブロックと対向しない位置になるように前記共通電極ブロックと前記第2の電極ブロックとをオフセットして配置したことを特徴とする請求項1に記載の半導体装置。
- 前記第1の半導体素子の信号線用の配線材を樹脂でモールドした第1の半導体素子用の配線ブロックを備え、当該第1の半導体素子用の配線ブロックの信号線用の配線材と前記第1の半導体素子の信号線用の電極パッドが電気的に接続されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第2の半導体素子の信号線用の配線材を樹脂でモールドした第2の半導体素子用の配線ブロックを備え、当該第2の半導体素子用の配線ブロックの信号線用の配線材と前記第2の半導体素子の信号線用の電極パッドが電気的に接続されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記第1の電極ブロックの前記共通電極ブロックに対するオフセット方向側に、前記第1の半導体素子の信号線用の配線材を樹脂でモールドした第1の半導体素子用の配線ブロックを備え、当該第1の半導体素子用の配線ブロックの信号線用の配線材と前記第1の半導体素子の信号線用の電極パッドが電気的に接続され、
前記共通電極ブロックの前記オフセット方向側であって前記第1の半導体素子の信号線用の電極パッドと対向する位置に、前記第2の半導体素子の信号線用の配線材を樹脂でモールドした第2の半導体素子用の配線ブロックを備え、当該第2の半導体素子用の配線ブロックの信号線用の配線材と前記第2の半導体素子の信号線用の電極パッドが電気的に接続されており、
前記第2の半導体素子用の配線ブロックは、前記第1の半導体素子の信号線用の電極パッドに対向する部位に開口する凹部を有することを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012040661A JP5776588B2 (ja) | 2012-02-27 | 2012-02-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012040661A JP5776588B2 (ja) | 2012-02-27 | 2012-02-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013175682A JP2013175682A (ja) | 2013-09-05 |
JP5776588B2 true JP5776588B2 (ja) | 2015-09-09 |
Family
ID=49268320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012040661A Expired - Fee Related JP5776588B2 (ja) | 2012-02-27 | 2012-02-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5776588B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3891559B2 (ja) * | 2002-07-01 | 2007-03-14 | 株式会社デンソー | 多相インバータモジュール |
JP4575034B2 (ja) * | 2004-06-03 | 2010-11-04 | 株式会社東芝 | インバータ装置 |
JP4409380B2 (ja) * | 2004-07-22 | 2010-02-03 | 本田技研工業株式会社 | 電子回路装置 |
JP2007067084A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 電力用半導体素子及び半導体電力変換装置 |
JP4594831B2 (ja) * | 2005-08-31 | 2010-12-08 | 株式会社東芝 | 電力用半導体素子 |
JP4985009B2 (ja) * | 2007-03-20 | 2012-07-25 | トヨタ自動車株式会社 | 半導体装置とその半導体装置をパッケージする方法 |
JP4900148B2 (ja) * | 2007-09-13 | 2012-03-21 | 三菱電機株式会社 | 半導体装置 |
JP5481148B2 (ja) * | 2009-10-02 | 2014-04-23 | 日立オートモティブシステムズ株式会社 | 半導体装置、およびパワー半導体モジュール、およびパワー半導体モジュールを備えた電力変換装置 |
-
2012
- 2012-02-27 JP JP2012040661A patent/JP5776588B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013175682A (ja) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6451747B2 (ja) | 半導体装置 | |
CN104659012A (zh) | 具有在再分配结构和装配结构之间的电子芯片的电子部件 | |
JP2017005165A (ja) | 半導体装置 | |
JP6907931B2 (ja) | 半導体モジュール | |
US11315850B2 (en) | Semiconductor device | |
JP2015056638A (ja) | 半導体装置およびその製造方法 | |
JP4985809B2 (ja) | 半導体装置 | |
WO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
JP2017174951A (ja) | 半導体装置 | |
KR101766082B1 (ko) | 파워모듈 | |
WO2014192348A1 (ja) | 半導体装置 | |
JP2015122453A (ja) | パワーモジュール | |
JP5477157B2 (ja) | 半導体装置 | |
JP2013045847A (ja) | 半導体モジュール | |
JP5429413B2 (ja) | 半導体装置 | |
JP5776588B2 (ja) | 半導体装置 | |
JP5544767B2 (ja) | 半導体装置 | |
JP2013183024A (ja) | 半導体デバイスおよび半導体装置 | |
JP2017069351A (ja) | 半導体装置 | |
US20150179540A1 (en) | Semiconductor device | |
JP5732955B2 (ja) | 半導体装置 | |
JP6493751B2 (ja) | 電力変換装置 | |
JP5741526B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2018146815A1 (ja) | 電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
LAPS | Cancellation because of no payment of annual fees |