JP5776588B2

JP5776588B2 - 半導体装置

Info

Publication number: JP5776588B2
Application number: JP2012040661A
Authority: JP
Inventors: 宗彦増谷; 繁和東元
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2012-02-27
Filing date: 2012-02-27
Publication date: 2015-09-09
Anticipated expiration: 2032-02-27
Also published as: JP2013175682A

Description

本発明は、半導体装置に関するものである。

特許文献１において電力半導体素子が開示されている。詳しくは、放熱部の上に正側導体と第１の導体とが対向するように設けられ、その間に第１の半導体チップが接合されている。放熱部の上に負側導体と第２の導体とが対向するように設けられ、その間に第２の半導体チップが接合されている。

特開２００７−６７２２０号公報

ところで、トランジスタ等の能動素子においては制御端子を有しており、制御端子に対する信号線の取り出しが必要となってくる。
本発明の目的は、信号線を容易に取り出すことができる半導体装置を提供することにある。

請求項１に記載の発明では、第１の電極ブロックと、前記第１の電極ブロックに対向するように設けられた共通電極ブロックと、前記第１の電極ブロックの側面と前記共通電極ブロックの側面との間に配置され、前記第１の電極ブロックと前記共通電極ブロックに接合された第１の半導体素子と、前記共通電極ブロックに対向するように設けられた第２の電極ブロックと、前記共通電極ブロックの側面と前記第２の電極ブロックの側面との間に配置され、前記共通電極ブロックと前記第２の電極ブロックに接合された第２の半導体素子と、を備えた半導体装置において、前記第１の半導体素子の信号線用の電極パッドが前記共通電極ブロックと対向しない位置になるように前記第１の電極ブロックと前記共通電極ブロックとをオフセットして配置し、該配置によって前記共通電極ブロックと対向しなくなった前記第１の電極ブロックの位置では、前記電極パッドのみが前記第１の半導体素子に接続されており、前記第１の電極ブロック、前記共通電極ブロックおよび前記第２の電極ブロックは、放熱部材に固定されており、前記第１の電極ブロック、前記共通電極ブロックおよび前記第２の電極ブロックのそれぞれにおいて、前記側面は前記放熱部材への固定面から立設する面であることを要旨とする。

請求項１に記載の発明によれば、第１の半導体素子の信号線用の電極パッドが共通電極ブロックと対向しない位置になるように第１の電極ブロックと共通電極ブロックとがオフセットして配置されているので、信号線を容易に取り出すことができる。また、第１の電極ブロック、共通電極ブロックおよび第２の電極ブロックを介して放熱部材により放熱することができる。

請求項２に記載の発明では、請求項１に記載の半導体装置において、前記第２の半導体素子の信号線用の電極パッドが前記第２の電極ブロックと対向しない位置になるように前記共通電極ブロックと前記第２の電極ブロックとをオフセットして配置したことを要旨とする。

請求項２に記載の発明によれば、第２の半導体素子の信号線用の電極パッドが第２の電極ブロックと対向しない位置になるように共通電極ブロックと第２の電極ブロックとがオフセットして配置されているので、信号線を容易に取り出すことができる。

請求項３に記載の発明では、請求項１又は２に記載の半導体装置において、前記第１の半導体素子の信号線用の配線材を樹脂でモールドした第１の半導体素子用の配線ブロックを備え、当該第１の半導体素子用の配線ブロックの信号線用の配線材と前記第１の半導体素子の信号線用の電極パッドが電気的に接続されていることを要旨とする。

請求項３に記載の発明によれば、第１の半導体素子用の配線ブロックの信号線用の配線材と第１の半導体素子の信号線用の電極パッドが電気的に接続され、容易に信号線を引き出すことができる。

請求項４に記載の発明では、請求項１〜３のいずれか１項に記載の半導体装置において、前記第２の半導体素子の信号線用の配線材を樹脂でモールドした第２の半導体素子用の配線ブロックを備え、当該第２の半導体素子用の配線ブロックの信号線用の配線材と前記第２の半導体素子の信号線用の電極パッドが電気的に接続されていることを要旨とする。

請求項４に記載の発明によれば、第２の半導体素子用の配線ブロックの信号線用の配線材と第２の半導体素子の信号線用の電極パッドが電気的に接続され、容易に信号線を引き出すことができる。

請求項５に記載の発明では、請求項１又は２に記載の半導体装置において、前記第１の電極ブロックの前記共通電極ブロックに対するオフセット方向側に、前記第１の半導体素子の信号線用の配線材を樹脂でモールドした第１の半導体素子用の配線ブロックを備え、当該第１の半導体素子用の配線ブロックの信号線用の配線材と前記第１の半導体素子の信号線用の電極パッドが電気的に接続され、前記共通電極ブロックの前記オフセット方向側であって前記第１の半導体素子の信号線用の電極パッドと対向する位置に、前記第２の半導体素子の信号線用の配線材を樹脂でモールドした第２の半導体素子用の配線ブロックを備え、当該第２の半導体素子用の配線ブロックの信号線用の配線材と前記第２の半導体素子の信号線用の電極パッドが電気的に接続されており、前記第２の半導体素子用の配線ブロックは、前記第１の半導体素子の信号線用の電極パッドに対向する部位に開口する凹部を有することを要旨とする。

請求項５に記載の発明によれば、第２の半導体素子用の配線ブロックにおける凹部により第１の半導体素子の信号線用の電極パッドから容易に信号線を引き出すことができる。
また、第１の半導体素子用の配線ブロックの信号線用の配線材と第１の半導体素子の信号線用の電極パッドが電気的に接続され、容易に信号線を引き出すことができる。第２の半導体素子用の配線ブロックの信号線用の配線材と第２の半導体素子の信号線用の電極パッドが電気的に接続され、容易に信号線を引き出すことができる。

本発明によれば、信号線を容易に取り出すことができる。

（ａ）は実施形態における半導体装置の平面図、（ｂ）は半導体装置の正面図、（ｃ）は半導体装置の右側面図。半導体装置の斜視図。半導体装置における要部を示す斜視図。半導体装置の電気回路図。

以下、本発明を具体化した一実施形態を図面に従って説明する。
なお、図面において、水平面を、直交するＸ，Ｙ方向で規定するとともに、上下方向をＺ方向で規定している。

図１に示す半導体装置１０は、図４に示すインバータにおける上下のアーム１００，１０１を構成している。他の上下のアーム１０２，１０３および、上下のアーム１０４，１０５についても図１に示す半導体装置１０と同様に構成されている。

図４において、インバータは、Ｕ相用の上下のアーム１００，１０１と、Ｖ相用の上下のアーム１０２，１０３と、Ｗ相用の上下のアーム１０４，１０５とを備えている。各アーム１００，１０１，１０２，１０３，１０４，１０５は、並列接続したＩＧＢＴとダイオードにより構成されている。ＩＧＢＴは制御端子としてのゲート端子（ゲート電極）を有している。

図１，２に示すように、半導体装置１０は、放熱部材としての放熱板２０と、銅製の第１の電極ブロック３０と、銅製の共通電極ブロック４０と、銅製の第２の電極ブロック５０と、ゲート配線ブロック６０と、ゲート配線ブロック７０を備えている。さらに、半導体装置１０は、上アーム１００を構成するトランジスタチップ８０およびダイオードチップ８１と、下アーム１０１を構成するトランジスタチップ９０およびダイオードチップ９１を備えている。

第１の電極ブロック３０と共通電極ブロック４０と第２の電極ブロック５０とは、導電体よりなり、断面長方形の四角柱状をなし、４つの側面を有している。３つの電極ブロック３０，４０，５０は断面の形状および断面の寸法が同一となっている。

放熱板２０の上面には第１の電極ブロック３０の一側面（下面）と、共通電極ブロック４０の一側面（下面）と、第２の電極ブロック５０の一側面（下面）が絶縁層を介して固定されている。第１の電極ブロック３０と共通電極ブロック４０と第２の電極ブロック５０とは並設されている。つまり、四角棒状をなす第１の電極ブロック３０はＸ方向に延びるように配置され、この第１の電極ブロック３０に対しＹ方向に離間した位置において、四角棒状をなす共通電極ブロック４０がＸ方向に延びるように配置されている。この共通電極ブロック４０に対しＹ方向に離間した位置において、四角棒状をなす第２の電極ブロック５０がＸ方向に延びるように配置されている。

また、第１の電極ブロック３０の立側面（立設面）３１と、共通電極ブロック４０の立側面（立設面）４１とが対向し、この間に上アーム１００用のトランジスタチップ８０とダイオードチップ８１が配置されている。

第１の電極ブロック３０の立側面３１には上アーム１００用のトランジスタチップ８０のコレクタおよびダイオードチップ８１のカソードがはんだ付け等により接合されている。また、共通電極ブロック４０の立側面４１には上アーム１００用のトランジスタチップ８０のエミッタおよびダイオードチップ８１のアノードが導電性接着剤等で接合されている。

共通電極ブロック４０の立側面（立設面）４２と第２の電極ブロック５０の立側面（立設面）５１とが対向し、この間に下アーム１０１用のトランジスタチップ９０とダイオードチップ９１が配置されている。

共通電極ブロック４０の立側面４２には下アーム１０１用のトランジスタチップ９０のコレクタおよびダイオードチップ９１のカソードがはんだ付け等により接合されている。第２の電極ブロック５０の立側面５１には下アーム１０１用のトランジスタチップ９０のエミッタおよびダイオードチップ９１のアノードが導電性接着剤等で接合されている。

並設された３つの電極ブロック３０，４０，５０について、左側の端面はＹ方向において面一となっている（揃えられている）。３つの電極ブロック３０，４０，５０は長さが異なり、電極ブロック５０が最も短く、次に電極ブロック４０が長く、次に電極ブロック３０が長い。

図３に示すように、上アーム１００用のトランジスタチップ８０におけるゲートパッド（ゲート電極）８５は共通電極ブロック４０の右端面から出た位置に設けられている。つまり、信号線が出る部分はオフセットして配置され、共通電極ブロック４０が信号線の部分に覆いかぶさらないようにずれている。このようにして、トランジスタチップ８０の信号線用の電極パッドとしてのゲートパッド８５が共通電極ブロック４０と対向しない位置になるように第１の電極ブロック３０と共通電極ブロック４０とがオフセットして配置されている。

第１の電極ブロック３０の右端面にはゲート配線ブロック６０が配置されている。ゲート配線ブロック６０は、ゲート配線材６１を樹脂６２で封止することにより構成したものであり、直方体をなしている。このように、第１の半導体素子の信号線用の配線材６１を樹脂６２でモールドした第１の半導体素子用の配線ブロックとしてのゲート配線ブロック６０を備えている。

このゲート配線ブロック６０は放熱板２０に固定されている。ゲート配線材６１の一端のパッド６１ａは樹脂製直方体の一側面に露出している。ゲート配線材６１の他端側は樹脂製直方体の上面から３本に分岐して突出し、上方に延びている。信号線引出用ゲートパッド６１ａはトランジスタチップ８０のゲートパッド（素子側ゲートパッド）８５と接近して位置している。

上アーム１００用のトランジスタチップ８０におけるゲートパッド８５とゲート配線ブロック６０のゲート配線材６１のパッド６１ａとはワイヤＷ１によりボンディングされている。そして、トランジスタチップ８０のゲートはワイヤＷ１を介してゲート配線ブロック６０のゲート配線材６１に接続され、ゲート配線材６１により上方に延設されている。このように、ゲート配線ブロック６０の配線材６１とゲートパッド８５が電気的に接続されている。

図３に示すように、下アーム１０１用のトランジスタチップ９０におけるゲートパッド（ゲート電極）９５は第２の電極ブロック５０の右端面から出た位置に設けられている。つまり、信号線が出る部分はオフセットして配置され、第２の電極ブロック５０が信号線の部分に覆いかぶさらないようにずれている。このようにして、第２の半導体素子の信号線用の電極パッドとしてのゲートパッド９５が第２の電極ブロック５０と対向しない位置になるように共通電極ブロック４０と第２の電極ブロック５０とがオフセットして配置されている。

図２に示すように、共通電極ブロック４０の右端面にはゲート配線ブロック７０が配置されている。ゲート配線ブロック７０は、ゲート配線材７１を樹脂７２で封止することにより構成したものであり、直方体をなしている。このように、第２の半導体素子の信号線用の配線材７１を樹脂７２でモールドした第２の半導体素子用の配線ブロックとしてのゲート配線ブロック７０を備えている。

このゲート配線ブロック７０は放熱板２０に固定されている。ゲート配線材７１の一端のパッド７１ａは樹脂製直方体の一側面に露出している。ゲート配線材７１の他端側は樹脂製直方体の上面から３本に分岐して突出し、上方に延びている。信号線引出用ゲートパッド７１ａはトランジスタチップ９０のゲートパッド（素子側ゲートパッド）９５と接近して位置している。

また、ゲート配線ブロック７０におけるブロック３０，６０と対向する面には凹部７５（図１参照）が形成され、この凹部７５の内部にワイヤＷ１が配置している。よって、凹部７５によりワイヤＷ１がゲート配線ブロック７０に接触するが回避されている。つまり、ゲート配線ブロック７０は、ゲートパッド８５に対応する部位に開口する凹部７５を有する。

下アーム１０１用のトランジスタチップ９０におけるゲートパッド９５とゲート配線ブロック７０のゲート配線材７１のパッド７１ａとはワイヤＷ２によりボンディングされている。そして、トランジスタチップ９０のゲートはワイヤＷ２を介してゲート配線ブロック７０のゲート配線材７１に接続され、ゲート配線材７１により上方に延設されている。このように、ゲート配線ブロック７０の配線材７１とゲートパッド９５が電気的に接続されている。

電極ブロック３０の上面における左側の部位には、Ｌ字状の帯板よりなる外部接続端子３５の一方の辺が接合され、他の辺は上方に延びている。同様に、電極ブロック４０の上面における左側の部位には、Ｌ字状の帯板よりなる外部接続端子４５の一方の辺が接合され、他の辺は上方に延びている。電極ブロック５０の上面における左側の部位には、Ｌ字状の帯板よりなる外部接続端子５５の一方の辺が接合され、他の辺は上方に延びている。

次に、このように構成した半導体装置１０の作用について説明する。
放熱板２０の上に３つの電極ブロック３０，４０，５０が並設されている。第１の電極ブロック３０と共通電極ブロック４０との間に上アーム１００を構成する素子（トランジスタチップ８０、ダイオードチップ８１）が接合されているとともに共通電極ブロック４０と第２の電極ブロック５０との間に下アーム１０１を構成する素子（トランジスタチップ９０、ダイオードチップ９１）が接合されている。また、第１の電極ブロック３０と共通電極ブロック４０と第２の電極ブロック５０とは右端がずらされており、この部位にゲートパッド８５，９５が配置され、ワイヤＷ１，Ｗ２によりゲート配線ブロック６０，７０のゲート配線材６１，７１と接続されている。

そして、トランジスタチップ８０の駆動に伴いトランジスタチップ８０およびダイオードチップ８１が発熱する。その熱は電極ブロック３０，４０に伝わる。さらに、電極ブロック３０，４０の下面から放熱板２０に伝わる。そして、放熱板２０から逃がされる。

同様に、トランジスタチップ９０の駆動に伴いトランジスタチップ９０およびダイオードチップ９１が発熱する。その熱は電極ブロック４０，５０に伝わる。さらに、電極ブロック４０，５０の下面から放熱板２０に伝わる。そして、放熱板２０から逃がされる。

このようにして、上下２つの素子としてのチップ８０，８１およびチップ９０，９１に挟み込まれた共通電極ブロック４０が厚みを持ち、素子が接合された面とは異なる面（下面）にて放熱することができる。

また、上下のアームを構成するＩＧＢＴであるスイッチング素子を使用する際、電極ブロック３０，４０，５０がオフセットして配置されてゲートパッド８５，９５が電極ブロック４０，５０で覆われないようにしている。これにより、信号線（ゲート信号線）が取り出せる。

上記実施形態によれば、以下のような効果を得ることができる。
（１）半導体装置１０の構成として、第１の電極ブロック３０と、共通電極ブロック４０と、第１の半導体素子としてのトランジスタチップ８０およびダイオードチップ８１と、第２の電極ブロック５０と、第２の半導体素子としてのトランジスタチップ９０およびダイオードチップ９１を備える。共通電極ブロック４０は、第１の電極ブロック３０に対向するように設けられ、第１の電極ブロック３０と共通電極ブロック４０との間にトランジスタチップ８０およびダイオードチップ８１が配置され、第１の電極ブロック３０と共通電極ブロック４０に接合されている。第２の電極ブロック５０は、共通電極ブロック４０に対向するように設けられ、共通電極ブロック４０と第２の電極ブロック５０との間にトランジスタチップ９０およびダイオードチップ９１が配置され、共通電極ブロック４０と第２の電極ブロック５０に接合されている。また、トランジスタチップ８０の信号線用の電極パッドとしてのゲートパッド８５が共通電極ブロック４０と対向しない位置になるように第１の電極ブロック３０と共通電極ブロック４０とがオフセットして配置されている。

よって、トランジスタチップ８０のゲートパッド８５が共通電極ブロック４０と対向しない位置になるように第１の電極ブロック３０と共通電極ブロック４０とがオフセットして配置されているので、信号線を容易に取り出すことができる。

（２）第２の半導体素子の信号線用の電極パッドとしてのゲートパッド９５が第２の電極ブロック５０と対向しない位置になるように共通電極ブロック４０と第２の電極ブロック５０とをオフセットして配置したので、信号線を容易に取り出すことができる。

（３）第１の電極ブロック３０、共通電極ブロック４０および第２の電極ブロック５０は、放熱部材としての放熱板２０に固定されているので、放熱性に優れている。詳しくは、電極ブロック３０，４０，５０における素子が接合された面とは異なる面にて放熱することにより、放熱性に優れる。

（４）第１の半導体素子の信号線用の配線材６１を樹脂６２でモールドした第１の半導体素子用の配線ブロックとしてのゲート配線ブロック６０を備え、ゲート配線ブロック６０の配線材６１とゲートパッド８５が電気的に接続されているので、信号線を容易に引き出せる。

（５）第２の半導体素子の信号線用の配線材７１を樹脂７２でモールドした第２の半導体素子用の配線ブロックとしてのゲート配線ブロック７０を備え、ゲート配線ブロック７０の配線材７１とゲートパッド９５が電気的に接続されているので、信号線を容易に引き出せる。

（６）ゲート配線ブロック７０は、ゲートパッド８５に対応する部位に開口する凹部７５を有するので、凹部７５によりトランジスタチップ８０から容易に信号線を引き出すことができる。つまり、信号線の引き出しにゲート配線ブロック７０が邪魔することを回避することができる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・半導体素子はＩＧＢＴであったが、これに限ることなく、他にも例えば、パワーＭＯＳＦＥＴ等であってもよい。

・放熱板２０に代わり、放熱部材として冷却器（例えば水冷式冷却器）を用いてもよい。
・インバータに具体化したが、他の電子機器でもよい。

１０…半導体装置、２０…放熱板、３０…第１の電極ブロック、４０…共通電極ブロック、５０…第２の電極ブロック、６０…ゲート配線ブロック、７０…ゲート配線ブロック、８０…トランジスタチップ、８１…ダイオードチップ、８５…ゲートパッド、９０…トランジスタチップ、９１…ダイオードチップ、９５…ゲートパッド。

Claims

第１の電極ブロックと、
前記第１の電極ブロックに対向するように設けられた共通電極ブロックと、
前記第１の電極ブロックの側面と前記共通電極ブロックの側面との間に配置され、前記第１の電極ブロックと前記共通電極ブロックに接合された第１の半導体素子と、
前記共通電極ブロックに対向するように設けられた第２の電極ブロックと、
前記共通電極ブロックの側面と前記第２の電極ブロックの側面との間に配置され、前記共通電極ブロックと前記第２の電極ブロックに接合された第２の半導体素子と、
を備えた半導体装置において、
前記第１の半導体素子の信号線用の電極パッドが前記共通電極ブロックと対向しない位置になるように前記第１の電極ブロックと前記共通電極ブロックとをオフセットして配置し、該配置によって前記共通電極ブロックと対向しなくなった前記第１の電極ブロックの位置では、前記電極パッドのみが前記第１の半導体素子に接続されており、
前記第１の電極ブロック、前記共通電極ブロックおよび前記第２の電極ブロックは、放熱部材に固定されており、
前記第１の電極ブロック、前記共通電極ブロックおよび前記第２の電極ブロックのそれぞれにおいて、前記側面は前記放熱部材への固定面から立設する面であることを特徴とする半導体装置。
前記第２の半導体素子の信号線用の電極パッドが前記第２の電極ブロックと対向しない位置になるように前記共通電極ブロックと前記第２の電極ブロックとをオフセットして配置したことを特徴とする請求項１に記載の半導体装置。
前記第１の半導体素子の信号線用の配線材を樹脂でモールドした第１の半導体素子用の配線ブロックを備え、当該第１の半導体素子用の配線ブロックの信号線用の配線材と前記第１の半導体素子の信号線用の電極パッドが電気的に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
前記第２の半導体素子の信号線用の配線材を樹脂でモールドした第２の半導体素子用の配線ブロックを備え、当該第２の半導体素子用の配線ブロックの信号線用の配線材と前記第２の半導体素子の信号線用の電極パッドが電気的に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
前記第１の電極ブロックの前記共通電極ブロックに対するオフセット方向側に、前記第１の半導体素子の信号線用の配線材を樹脂でモールドした第１の半導体素子用の配線ブロックを備え、当該第１の半導体素子用の配線ブロックの信号線用の配線材と前記第１の半導体素子の信号線用の電極パッドが電気的に接続され、
前記共通電極ブロックの前記オフセット方向側であって前記第１の半導体素子の信号線用の電極パッドと対向する位置に、前記第２の半導体素子の信号線用の配線材を樹脂でモールドした第２の半導体素子用の配線ブロックを備え、当該第２の半導体素子用の配線ブロックの信号線用の配線材と前記第２の半導体素子の信号線用の電極パッドが電気的に接続されており、
前記第２の半導体素子用の配線ブロックは、前記第１の半導体素子の信号線用の電極パッドに対向する部位に開口する凹部を有することを特徴とする請求項１又は２に記載の半導体装置。