JP6086245B2 - Slope and method for forming the slope - Google Patents
Slope and method for forming the slope Download PDFInfo
- Publication number
- JP6086245B2 JP6086245B2 JP2013528091A JP2013528091A JP6086245B2 JP 6086245 B2 JP6086245 B2 JP 6086245B2 JP 2013528091 A JP2013528091 A JP 2013528091A JP 2013528091 A JP2013528091 A JP 2013528091A JP 6086245 B2 JP6086245 B2 JP 6086245B2
- Authority
- JP
- Japan
- Prior art keywords
- slope
- pattern
- support pattern
- substrate
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12061—Silicon
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12173—Masking
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
- G02B6/305—Optical coupling means for use between fibre and thin-film device and having an integrated mode-size expanding section, e.g. tapered waveguide
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明はスロープ及び該スロープの形成方法に関し、特に、基板表面のスロープ及び該スロープの形成方法に関する。例えば、縦テーパを有するスロープ導波路等のスロープ及び該スロープの形成方法に関する。 The present invention relates to a slope and a method of forming the slope, and more particularly to a slope of a substrate surface and a method of forming the slope. For example, the present invention relates to a slope such as a slope waveguide having a longitudinal taper and a method of forming the slope.
基板上にスロープを形成する方法の1つとして、ステンシルマスクを用いて基板をエッチングする方法がある。ステンシルマスクの開口パターンの少なくとも境界部が基板表面から僅かに浮いた状態に保持されることにより、基板に対して庇を形成する。
その状態で基板をエッチングすると、庇の下部付近でエッチング深さが緩やかに変化する領域が生じるため、その現象を利用してスロープを形成することができる。
スロープ形成のためのエッチング方法は、ウエットエッチングでもドライエッチングでもよい。
ウエットエッチングの場合、ステンシルマスクの庇の下にもエッチング液が入り込むが、庇の奥に行くほどエッチング液の循環効率が低下する。そのため、エッチング反応をエッチング種の供給律速にしておくと、庇の奥に行くほどエッチング速度が低下し、スロープが形成される。
スロープ形状の制御性や再現性が求められる場合は、ウエットエッチングよりも細かな時間制御が可能なドライエッチングが適している。ドライエッチングの場合は、ステンシルマスクの庇の近傍を通過したエッチング種が庇の下部に回り込んで拡散する。
その拡散量は庇の奥に行くほど低下するため、庇の下部付近にエッチング深さが緩やかに変化する領域が生じ、その領域がスロープとなる。エッチング種の拡散の程度は、ステンシルマスクのパターン境界部の高さとほぼ同じであるため、必要なスロープ長に応じて、ステンシルマスクの庇の高さを決めればよい。
ステンシルマスクの具体的な形態として、例えば金属製のマスクを基板上に置くことがある。そのようなマスクは、マスクの下部に支持部を設けたり、あるいはマスクの断面を逆テーパ形状にしたりすることよって、基板に置かれた状態で庇を形成する。
このようなマスクは、構造上、庇の部分を基板から離して設置するのが容易なため、大きなスロープを形成するのに適している。また、マスクの材料を選べば再利用が可能という利点もある。
基板表面に置くステンシルマスクの欠点は、基板上でのマスクの位置決め精度が悪く、高い歩留まりで多量に生産するには不向きであることである。本格的な生産用には、フォトレジスト(または簡単に、レジストとも呼ぶ)と、目合わせ露光が可能な露光装置を用いて、基板上に直接、ステンシルマスクを形成できることが望ましい。
レジストによるステンシルマスクの形成は、電極用金属をリフトオフ法で形成する際に多用される。レジストのステンシルマスクもまた、そのパターン境界部に庇を有している。そのため、指向性よく金属を蒸着すると、レジストの側面に金属が付着せず、レジスト上部に付着した金属と基板表面に付着した金属とが分離する。その状態で、有機溶剤などでレジストを溶解すると、レジスト上の金属のみを取り除くことができる。
レジストによるステンシルパターンの形成方法として、従来から、単層レジスト法や2層レジスト法が知られている(特許文献1参照)。単層レジスト法では、露光後に、レジスト表面に難溶層を形成する薬液処理を行う。その処理の後に現像すると、パターン表面の難溶層がその下部よりもせり出して残り、庇を形成する。
単層レジスト法はレジストを一回だけ塗布するので簡便な方法であるが、庇の厚みやアンダーカットの奥行きの制御性は高く無いので、厚膜レジストへの使用は不向きである。
2層レジスト法はこのような単層レジスト法の制御性の課題を解決した方法である。2層レジスト法では上層と下層の2層の膜を重ねて基板に塗布する。上層はレジストであるが、下層は必ずしもレジストでなくてもよく、露光後の現像において上層レジストの非溶解部よりも溶解速度が十分に大きくなるような材料であれば、感光性の有無は問わない。
2層レジスト法では、ステンシルマスクの材料を、庇用の上層と支持部用の下層との2層に分けて形成するため、庇の厚みと、高さと、アンダーカットの奥行きとを独立に制御することができる。
このように、リフトオフ法に用いられている従来技術の2層レジスト法を応用すれば、レジストを用いてある程度の厚さのステンシルパターンを制御性良く形成できる。目合わせ露光装置を用いることができるので、位置精度の問題も解決できる。
そのようにして形成したステンシルマスクを用いて基板のドライエッチングを行うことにより、従来技術によっても、ある程度の長さのスロープを位置精度良く基板上に形成することができていた。One method for forming a slope on a substrate is to etch the substrate using a stencil mask. By holding at least the boundary of the opening pattern of the stencil mask slightly floating from the substrate surface, a ridge is formed on the substrate.
When the substrate is etched in this state, a region in which the etching depth gradually changes is generated near the lower portion of the ridge, so that a slope can be formed using this phenomenon.
The etching method for forming the slope may be wet etching or dry etching.
In the case of wet etching, the etching solution also enters under the stencil mask ridge, but the circulation efficiency of the etching solution decreases as it goes deeper into the ridge. For this reason, if the etching reaction is controlled to supply the etching species, the etching rate decreases as the depth increases, and a slope is formed.
When controllability and reproducibility of the slope shape are required, dry etching capable of finer time control than wet etching is suitable. In the case of dry etching, the etching seeds that have passed near the stencil mask wrinkle wrap around the lower part of the wrinkle and diffuse.
Since the amount of diffusion decreases toward the back of the ridge, a region where the etching depth gradually changes is formed near the bottom of the ridge, and this region becomes a slope. Since the degree of diffusion of the etching species is substantially the same as the height of the pattern boundary portion of the stencil mask, the height of the stencil mask ridge may be determined according to the required slope length.
As a specific form of the stencil mask, for example, a metal mask may be placed on the substrate. Such a mask forms a ridge in a state where it is placed on the substrate by providing a support portion under the mask or by making the cross section of the mask into an inversely tapered shape.
Such a mask is suitable for forming a large slope because the structure makes it easy to place the ridge portion away from the substrate. There is also an advantage that reuse is possible if a mask material is selected.
A drawback of the stencil mask placed on the substrate surface is that the mask positioning accuracy on the substrate is poor and is not suitable for mass production with a high yield. For full-scale production, it is desirable that a stencil mask can be formed directly on a substrate using a photoresist (or simply referred to as a resist) and an exposure apparatus capable of alignment exposure.
The formation of a stencil mask with a resist is frequently used when forming an electrode metal by a lift-off method. The resist stencil mask also has ridges at the pattern boundaries. Therefore, when metal is deposited with good directivity, the metal does not adhere to the side surface of the resist, and the metal adhering to the upper part of the resist and the metal adhering to the substrate surface are separated. In this state, when the resist is dissolved with an organic solvent or the like, only the metal on the resist can be removed.
As a method for forming a stencil pattern with a resist, a single-layer resist method and a two-layer resist method are conventionally known (see Patent Document 1). In the single-layer resist method, a chemical treatment that forms a hardly soluble layer on the resist surface is performed after exposure. When developing after the treatment, the hardly soluble layer on the surface of the pattern protrudes from the lower portion and forms wrinkles.
The single layer resist method is a simple method because the resist is applied only once, but the controllability of the thickness of the ridge and the depth of the undercut is not high, so it is not suitable for use in a thick film resist.
The two-layer resist method is a method that solves the problem of controllability of such a single-layer resist method. In the two-layer resist method, two layers of an upper layer and a lower layer are stacked and applied to a substrate. The upper layer is a resist, but the lower layer is not necessarily a resist. Any material can be used as long as it has a sufficiently higher dissolution rate than the undissolved portion of the upper resist in development after exposure. Absent.
In the two-layer resist method, the stencil mask material is divided into two layers, the upper layer for the heel and the lower layer for the support part, so the heel thickness, height, and undercut depth are controlled independently. can do.
Thus, by applying the conventional two-layer resist method used in the lift-off method, a stencil pattern having a certain thickness can be formed with good controllability using the resist. Since the alignment exposure apparatus can be used, the problem of positional accuracy can be solved.
By performing dry etching of the substrate using the stencil mask thus formed, a slope having a certain length can be formed on the substrate with high positional accuracy even by the conventional technique.
しかし、スロープ形成用のステンシルマスクは、リフトオフ用のステンシルマスクに比べて、庇の高さやアンダーカットの奥行きが格段に大きく、リフトオフ用のステンシルマスクの形成方法をそのまま適用できないことが分かった。
例えば、縦テーパを有するスロープ導波路を作製することを目的として、基板上にスロープを形成するという用途がある。この用途の場合、必要なスロープの長さが数10μm〜数100μmであるため、ステンシルマスクの庇の高さや庇のアンダーカットの奥行きも同程度にしなければならない。
リフトオフ法に用いられるステンシルマスクの場合、庇の高さもアンダーカットの奥行きも、サブμm〜数μmの程度であることと比べれば、スロープ形成用途に求められる数値はその100倍程度にも達する。
しかし、庇の高さやアンダーカットの奥行きがこれだけ大きいと、従来技術の2層レジスト法を用いても、良好なステンシル形状の形成が困難であり、スロープの形成に適用できないことが分かった。具体的には、形成しようとするアンダーカットがある程度以上大きいと、アンダーカットが奥まで形成される前にレジストの溶解が停止してしまう現象が生じることを見出した。
これは、アンダーカットの奥まで新鮮な現像液が十分に届かないことが原因と考えられ、強制的な薬液循環を行えば、ある程度の改善は可能であった。しかし、過度の溶解度の向上によって庇の形状劣化も同時に進行するため、根本的な解決策とはならなかった。
本発明は、上記従来技術の問題を解決することを目的とし、目合わせ露光が可能な露光装置を用いて、従来用いられていた以上の厚みを有するステンシル形状のレジストパターンを制御性良く形成し、それを用いたエッチングにより、基板上に位置精度よく、十分な長さのスロープを得ること、及びそのようなスロープを形成する方法を実現することを課題とする。
また、本発明は、微細領域への高精度なスロープの形成を可能にし、そのスロープを利用するデバイスの高集積化を実現することを課題とする。However, it has been found that the stencil mask for slope formation has a significantly larger ridge height and undercut depth than the lift-off stencil mask, and the method for forming the lift-off stencil mask cannot be applied as it is.
For example, there is an application in which a slope is formed on a substrate for the purpose of producing a slope waveguide having a longitudinal taper. In the case of this application, since the required slope length is several tens of μm to several hundreds of μm, the height of the stencil mask ridge and the depth of the undercut of the ridge must be the same.
In the case of the stencil mask used for the lift-off method, the numerical value required for the slope forming application reaches about 100 times that of the height of the ridge and the depth of the undercut being about sub μm to several μm.
However, it has been found that when the height of the ridge and the depth of the undercut are so large, it is difficult to form a good stencil shape even if the conventional two-layer resist method is used, and it cannot be applied to the formation of a slope. Specifically, it has been found that if the undercut to be formed is larger than a certain extent, the phenomenon of resist dissolution stops before the undercut is formed deeply.
This is considered to be caused by the fact that the fresh developer does not reach the depth of the undercut sufficiently, and if a forced chemical solution circulation is performed, a certain degree of improvement was possible. However, since the deterioration of the shape of the koji progressed at the same time due to an excessive increase in solubility, it was not a fundamental solution.
An object of the present invention is to solve the above-mentioned problems of the prior art, and to form a stencil-shaped resist pattern having a thickness larger than that conventionally used with good controllability using an exposure apparatus capable of alignment exposure. It is an object of the present invention to obtain a sufficiently long slope on a substrate with high positional accuracy by etching using the same and to realize a method for forming such a slope.
Another object of the present invention is to make it possible to form a highly accurate slope in a fine region, and to realize high integration of devices using the slope.
上記課題を解決するため、基板上に、有限の厚みを有する支持パターンを形成する(a)と、少なくとも前記支持パターンの近傍では前記支持パターンの上面のみに接し、一部がその上面からはみ出すように、前記支持パターンに感光性フィルムを貼付する(b)と、前記支持パターンを含むか、あるいは前記支持パターンの境界を跨ぐ領域を露光する(c)と、前記感光性フィルムを現像して、前記感光性フィルムの庇パターンを形成する(d)と、前記(a)で形成した前記支持パターンと、前記(d)で形成した庇パターンとからなるステンシルパターンを用いて、前記基板をドライエッチングする(e)と、前記支持パターンと前記庇パターンとを除去する(f)と、を含むスロープの形成方法を提供する。
また、支持パターンと該支持パターンの上に庇パターンが形成された基板がドライエッチングされてから、支持パターンと庇パターンが除去されて形成され、前記支持パターンは、前記基板表面上に有限の厚みを有するものとして形成されたものであり、前記庇パターンは、前記支持パターン上に貼付された感光性フィルムが、支持パターンを含む又は支持パターンの境界を跨ぐ領域において露光されてから現像して形成されたものであることを特徴とするスロープを提供する。
In order to solve the above problems, when a support pattern having a finite thickness is formed on a substrate (a), at least in the vicinity of the support pattern, it touches only the upper surface of the support pattern, and a part thereof protrudes from the upper surface. In addition, a photosensitive film is affixed to the support pattern (b), the support pattern is included, or a region straddling the boundary of the support pattern is exposed (c), the photosensitive film is developed, The substrate is dry-etched using a stencil pattern formed of (d) forming the wrinkle pattern of the photosensitive film, the support pattern formed in (a), and the wrinkle pattern formed in (d). And (e), and (f) removing the support pattern and the ridge pattern are provided.
In addition, the support pattern and the substrate on which the ridge pattern is formed are dry-etched, and then the support pattern and the ridge pattern are removed, and the support pattern has a finite thickness on the substrate surface. The wrinkle pattern is formed by developing after the photosensitive film affixed on the support pattern is exposed in a region including the support pattern or straddling the boundary of the support pattern. Provided with a slope characterized in that
本発明によれば、基板上に、長いスロープを高い位置精度で形成できる。それによって、基板上の集積化されたデバイスの一部に、十分な長さのスロープ構造を適用できるようになる。
例えば、半導体光集積回路の光入出部に微小なスロープ導波路を高精度にかつ高歩留まりで取り付けることにより、光入出力効率を向上することができる。このように、本発明によれば、集積デバイスの高機能化を高い生産性で実現できる、という効果がある。According to the present invention, a long slope can be formed on a substrate with high positional accuracy. Thereby, a sufficiently long slope structure can be applied to a part of the integrated device on the substrate.
For example, the optical input / output efficiency can be improved by attaching a small slope waveguide with high accuracy and high yield to the light input / output portion of the semiconductor optical integrated circuit. Thus, according to the present invention, there is an effect that it is possible to realize high functionality of the integrated device with high productivity.
図1は本発明の実施の形態のスロープ形成方法を、図1(a)〜(f)の順に説明する側面図である。
図2は本発明の実施の形態を説明する基板表面の平面図(鳥瞰図)である。図2(a)は、図1(d)に対応する、ステンシルマスクを有する基板表面の平面図である。また、図2(b)は、図1(f)に対応し、図2(a)に示した基板表面をエッチングした場合に得られる、ステンシルマスク除去後の基板表面の平面図である。
図3は本発明の実施の形態を説明する基板表面の平面図である。図3(a)は、ステンシルマスクを有する基板表面の平面図である。また、図3(b)は、図3(a)に示した基板表面をエッチングした場合に得られる、ステンシルマスク除去後の基板表面の平面図である。
図4は本発明の実施の形態を説明する基板表面の平面図と側面図である。図4(a)、(b)は、それぞれ、ステンシルマスクを有する基板表面の平面図と側面図である。また、図4(c)は、図4(a)に示した基板表面をエッチングした場合に得られる、ステンシルマスク除去後の基板表面の平面図である。
図5は本発明の実施の形態を説明する基板表面の平面図である。図5(a)は、支持パターンを有する基板表面の平面図である。また、図5(b)は、ステンシルマスクを有する基板表面の平面図である。また、図5(c)は、図5(b)に示した基板表面をエッチングした場合に得られる、ステンシルマスク除去後の基板表面の平面図である。
図6は本発明に係るスロープの形成方法を活用してスポットサイズ変換器を作製する手順を、図6(a)〜(h)の順に説明する斜視図である。FIG. 1 is a side view for explaining the slope forming method according to the embodiment of the present invention in the order of FIGS.
FIG. 2 is a plan view (bird's eye view) of the substrate surface for explaining the embodiment of the present invention. FIG. 2A is a plan view of the substrate surface having a stencil mask corresponding to FIG. FIG. 2B corresponds to FIG. 1F, and is a plan view of the substrate surface after removing the stencil mask, obtained when the substrate surface shown in FIG. 2A is etched.
FIG. 3 is a plan view of the substrate surface illustrating the embodiment of the present invention. FIG. 3A is a plan view of the substrate surface having a stencil mask. FIG. 3B is a plan view of the substrate surface after removing the stencil mask, which is obtained when the substrate surface shown in FIG.
FIG. 4 is a plan view and a side view of the substrate surface for explaining the embodiment of the present invention. FIGS. 4A and 4B are a plan view and a side view of the substrate surface having a stencil mask, respectively. FIG. 4C is a plan view of the substrate surface after removing the stencil mask, which is obtained when the substrate surface shown in FIG. 4A is etched.
FIG. 5 is a plan view of the substrate surface for explaining the embodiment of the present invention. FIG. 5A is a plan view of a substrate surface having a support pattern. FIG. 5B is a plan view of the substrate surface having a stencil mask. FIG. 5C is a plan view of the substrate surface after removing the stencil mask, which is obtained when the substrate surface shown in FIG. 5B is etched.
FIG. 6 is a perspective view for explaining a procedure for producing a spot size converter by utilizing the slope forming method according to the present invention in the order of FIGS.
本発明に係るスロープ及び該スロープの形成方法を実施するための形態及び実施例を、図面を参照して、以下説明する。
(実施の形態)
以下、本発明の実施形態について図面を参照して説明する。図1(a)〜(f)は、本発明に係る実施の形態のスロープ形成方法を説明する側面図である。
先ず、基板1の上に有限の厚みを有する支持パターン2を形成する(図1(a))。この支持パターン2は、ステンシルパターンの一部となり、ステンシルパターンにおいて支持部としても機能する。この支持パターン2を数10μm〜数100μmの厚みで精度良く、簡単に形成するには、高粘度の液状レジストを用いるか、あるいは感光性フィルム(ドライフィルムとも呼ばれる)を用いる。
特に、大面積の基板に形成する場合は、高粘度液状レジストでは塗布が困難になるため、感光性フィルムの使用が適している。
次に、支持パターン2の上面に感光性フィルム3を貼付する(図1(b))。このとき、少なくとも支持パターン2の近傍では支持パターン2の上面のみに接し、一部がその上面からはみ出すように貼付する。感光性フィルムを支持パターンに対してこのような状態にするには、液体のレジストを塗布してから乾燥する方法では困難なため、初めから固体である感光性フィルムを貼付する。
次に、図示はしないが、目合わせの可能な露光装置とフォトマスクとを用いて、感光性フィルム3を露光する(図1(c))。このとき、平面視で、支持パターン2を含むか、あるいは支持パターン2の境界を跨ぐ領域に例えば紫外線4を照射して露光する。感光性フィルムは一般にネガ型であるため、このように露光することにより、感光性フィルム3の内、支持パターン2の上から連続する庇の部分を現像液に対して不溶にすることができる。
支持パターン2を含む領域を露光すると、支持パターン2の外周部の全体にスロープが形成される。一方、支持パターン2の境界を跨ぐ領域を露光すると、支持パターン2の外周部の一部のみにスロープが形成される。図1(c)は、支持パターン2の右側にのみスロープを形成する場合の露光領域を示している。
庇パターンの各辺の内、庇を形成しない辺は、平面視で、支持パターンの辺と重ねるのではなく、支持パターンの少し内側に入れておくのが望ましい。これは、庇パターンを露光するときに、感光性フィルムを透過した光が、下にある支持パターンの辺に当たって乱反射されるのを防ぐためである。もし乱反射されると、強い散乱光であれば、感光性フィルム3の内、庇パターン以外の部分も十分に感光させてしまう。
その結果、庇パターンの露光領域の境界が不明瞭となり、現像すると、境界の荒れを生じることがある。特に、支持パターンの境界を跨ぐ領域を露光する場合に、支持パターンと重なる領域の境界を支持パターンの内側に入れることにより、このような問題を避けることができる。
なお、ポジ型の感光性フィルムを使用する場合は、ネガ型の感光性フィルムの場合と露光領域を反転させればよい。
露光の次は、感光性フィルム3を現像して、感光性フィルム3の庇パターン301を形成する(図1(d))。庇パターン301の庇5の下のアンダーカット6は、感光性フィルム3を支持パターン2に貼付した時点で存在するため、現像の際にアンダーカットが良好に形成されないといった問題が生じることは無い。支持パターン2と庇パターン301とが、ステンシルパターン7を構成する。
続いて、ステンシルパターン7を用いて、基板1をドライエッチングし、スロープ101cを形成する(図1(e))。
ガスプラズマによるドライエッチングの場合、イオンとラジカルの両方、またはどちらか一方である。この内、イオンは殆ど基板に垂直に入射するが、電荷を有するため、ステンシルパターン7の表面電位分布に引きずられる。その結果、庇5の境界付近を通過するイオンは、イオン9のように庇5の下に拡散する。
イオンがエッチング種であれば、拡散したイオン9は、その濃度分布に応じて、庇5の下部の基板1の表面をスロープ状にエッチングする。一般に、イオンの入射エネルギーが小さい方が、ステンシルパターンの表面電位分布の影響を受け易く、庇の下部へのイオンの拡散量が増加する。
イオンが主要なエッチング種である具体的な例としては、シリカやシリコン酸化膜の、フッ化炭素ガスのプラズマによるドライエッチングがある。この場合、フッ素を含むイオンがエッチング種となり得るが、ラジカルはエッチング種とはならない。従って、上述の仕組みに従って、基板上にスロープが形成される。
一方、ラジカルが主要なエッチング種となるような、被エッチング材料とガスの組み合わせもある。ラジカルは電気的に中性であるため電位分布の影響を受けない。しかし、イオンと違って、元々、色々な方向に向かって飛行しているため、やはり庇5の下に回り込む。従って、ラジカルがエッチング種である場合も、庇5の下部の基板1の表面を、ラジカルの濃度分布に応じてスロープ状にエッチングする。
ラジカルはイオンに比べて、アンダーカット6のより奥まで侵入できるので、ラジカルを利用すれば、イオンを用いる場合に比べて、より緩やかなスロープを形成することができる。ただし、ラジカルの侵入深さ以上に大きなアンダーカットを形成しておく必要がある。
具体的な例として、シリコンをフッ素系ガスのプラズマでドライエッチングすると、プラズマ中で発生する、フッ素を含むイオンとフッ素を含むラジカルとの両方がエッチング種と成り得る。そのため、シリコンへのスロープ形成のために、それら両方を利用することができる。
ガス圧が約0.1Pa以下であれば、イオンが主要なエッチング種となるが、ガス圧を約1Pa以上とすることによって、ラジカル濃度がイオン濃度よりも大きくなり、ラジカルが主要なエッチング種となる。その結果、同じエッチング深さであっても、イオンが主要なエッチング種である場合に比べて、よりなだらかで長いスロープを形成できる。尚、ガス圧が0.1〜1Paの範囲の場合は、一般に、イオンとラジカルとが、エッチング種として同程度に働く。
ドライエッチングが終了して、最後にステンシルパターン7を除去すれば、スロープ101cが形成された基板101が得られる(図1(f))。支持パターン2と庇パターン301とが共に感光性フィルムであれば、有機溶剤や、または硫酸と過酸化水素水の混合液などを用いて、それらを同時に除去することができる。
本発明の実施の形態は上述の通りであるが、基板上にスロープを高集積化したい場合は、特に、ステンシルパターンの形成に対して、工夫を加えることができる。その実施の形態について、図面を用いて更に詳細に説明する。
図2(a)は、図1(d)に対応する、基板表面の平面図である。図2(a)では、支持パターン2の右側の辺に跨って、庇パターン301が形成されている。また、図2(b)は、図1(f)に対応する、基板101の表面を示す平面図である。
図2(b)において、表面101aが未エッチング基板表面、表面101bがエッチング済み基板表面、表面101cがスロープ面(または簡単にスロープ)である。図2(b)に示すように、単純に庇パターンを支持パターンから大きくせり出すだけでは、せり出した前方の辺だけではなく、その側方の2辺にもスロープが形成される。
しかし、側方への不要なスロープの形成は、前方のスロープだけを利用したいデバイスの集積化を妨げることがある。
この問題を避けるには、図3(a)に示すようなステンシルパターンを形成すればよい。すなわち、テーパを形成したくない辺では、支持パターン12の内側に庇パターン13の境界を入れておく。
庇パターン13の庇のせり出しの長さは、形成したいスロープの長さに対して少し大きめにしておけば十分である。このように支持パターンと庇パターンを適切に設計することによって、図3(b)に示すように、庇パターン13の側方のテーパ形成を最小化すことができる。
図3(a)、(b)は、スロープが支持部から突き出している場合について説明する平面図であったが、図4(a)〜(c)は、スロープが支持パターンに食い込んでいる場合のスロープ及び該スロープの形成方法について説明する平面図と側面図である。
図4(a)、(b)はそれぞれ、ステンシルパターンを構成する支持パターン22と庇パターン23との重なりの様子を示す、基板表面の平面図と側面図である。スロープを形成しない辺では、庇パターン23の境界を支持パターン22の境界の内側に入れてある。図4(a)に示すように、庇パターン23で実際に庇となっているのは、庇24と庇25の2つである。
図4(c)は、このようなステンシルパターンを用いて基板をエッチングし、ステンシルマスクを除去した後の、基板表面の平面図である。未エッチング基板表面121aにスロープ121c1とスロープ121c2とが食い込んだ状態が形成される。
更に、図5(a)〜(c)は、スロープが基板の未エッチング領域の内側に内包される場合の、スロープ及び該スロープの形成方法について説明する、基板表面の平面図である。
図5(a)は、基板31に支持パターン32を形成した状態を示す。支持パターン32は3つの凹部33、34、35を有している。特に、凹部35は通路36を有している。通路36の役割は、支持パターン32の表面に感光性フィルムを貼付した時に、凹部35に空気穴を用意することである。
感光性フィルムの貼付後に密着性の増加などを目的として昇温、冷却を行うと、閉じ込められた空気やガスが膨張、収縮し、それに応じて、感光性フィルムが膨らんだり、下に垂れたりすることがある。通路36を設けることにより、このような問題を避けることができる。
支持パターン32の上に貼付した感光性フィルムを露光、現像すると、図5(b)に示すようなステンシルパターン、すなわち、支持パターン32と庇パターン37とを重ねた構造を得ることができる。図5(b)は、庇39、庇40、庇41、庇42が形成されている状態を示している。通路36の上には、庇パターン37を被せておく。
このようなステンシルパターンを用いて基板をエッチングすると、図5(c)に示すような基板表面が得られる。図5(c)に示すように、スロープ131c1とスロープ131c2とが、未エッチング基板表面131aの周囲に形成される。
また、スロープ131c3とスロープ131c4とは、未エッチング基板表面131aの内部に形成される。通路36の幅をスロープの長さに対して十分に細くしておけば、通路36の奥までスロープが形成されることは無い。
図5(a)では、凹部35の、図に向かって下側に1つだけ通路を設けたが、凹部35の、図に向かって上側にも通路を設ければ、支持パターン32を左右に分離したことと同じになる。その場合でも、図5(b)に示したのと同じ庇パターン37を用い、全ての通路に庇パターンを被せておけば、図5(c)に示したのとほぼ同じ状態の基板表面を得ることができる。
言い換えれば、未エッチング領域の内側に内包されたスロープを形成する場合、支持パターンは複数の分離した個別支持パターンから成っていてもよく、その複数の個別支持パターンに跨るように露光してもよい。
エッチングされる基板の表面は、被エッチング材料とは異なる材料や、何らかの構造を有していてもよい。
例えば、支持パターンを形成する前に、膜堆積、リソグラフィ、ドライエッチングを行うなどして、事前に、基板の一部を、エッチング耐性を有する有機膜や無機膜で保護してもよい。それによって、支持パターンと庇パターンの形状にかかわらず、スロープと同時に、明瞭なエッチングパターン境界を形成することができる。
また、リソグラフィとドライエッチングを行うなどして、事前に、基板の被エッチング材料に凹凸構造を形成しておいてもよい。そして、その後のスロープ形成の際に、ドライエッチングの主なエッチング種をイオンにすれば、平面構造を維持したまま、凹凸構造の厚みをスロープ状にすることができる。
勿論、先に基板にスロープを形成しておき、後で、そのスロープに凹凸構造を形成しても、同様の加工形状を得ることができる。EMBODIMENT OF THE INVENTION The form and Example for enforcing the slope which concerns on this invention, and the formation method of this slope are demonstrated below with reference to drawings.
(Embodiment)
Embodiments of the present invention will be described below with reference to the drawings. 1A to 1F are side views for explaining a slope forming method according to an embodiment of the present invention.
First, the
In particular, in the case of forming on a large-area substrate, it is difficult to apply with a high-viscosity liquid resist, and therefore the use of a photosensitive film is suitable.
Next, the
Next, although not shown, the
When an area including the
Of the sides of the heel pattern, the sides that do not form ridges are preferably placed slightly inside the support pattern, rather than overlapping the sides of the support pattern in plan view. This is to prevent light that has passed through the photosensitive film from hitting the side of the underlying support pattern and being irregularly reflected when exposing the wrinkle pattern. If diffusely reflected, if it is a strong scattered light, portions other than the wrinkle pattern in the
As a result, the boundary of the exposure area of the wrinkle pattern becomes unclear, and when developed, the boundary may become rough. In particular, when exposing a region straddling the boundary of the support pattern, such a problem can be avoided by putting the boundary of the region overlapping the support pattern inside the support pattern.
In the case of using a positive photosensitive film, the exposure area may be reversed from that of a negative photosensitive film.
Following the exposure, the
Subsequently, the
In the case of dry etching using gas plasma, ions and / or radicals are used. Among these ions, ions are almost perpendicularly incident on the substrate, but have an electric charge, so that they are dragged by the surface potential distribution of the
If the ions are etching species, the diffused ions 9 etch the surface of the
As a specific example in which ions are the main etching species, there is dry etching of silica or silicon oxide film by plasma of fluorocarbon gas. In this case, fluorine-containing ions can be etching species, but radicals are not etching species. Therefore, a slope is formed on the substrate according to the above-described mechanism.
On the other hand, there is a combination of a material to be etched and a gas in which radicals are the main etching species. Since radicals are electrically neutral, they are not affected by the potential distribution. However, unlike Ion, it originally flies in various directions, so it goes around under the
Since radicals can penetrate deeper into the undercut 6 than ions, a gentler slope can be formed by using radicals than when ions are used. However, it is necessary to form an undercut larger than the radical penetration depth.
As a specific example, when silicon is dry-etched with a plasma of a fluorine-based gas, both fluorine-containing ions and fluorine-containing radicals generated in the plasma can be etching species. Therefore, both of them can be used for forming a slope in silicon.
If the gas pressure is about 0.1 Pa or less, ions are the main etching species. However, by setting the gas pressure to about 1 Pa or more, the radical concentration becomes higher than the ion concentration, and the radicals are the main etching species. Become. As a result, even with the same etching depth, a gentler and longer slope can be formed compared to the case where ions are the main etching species. When the gas pressure is in the range of 0.1 to 1 Pa, generally, ions and radicals work to the same extent as etching species.
When the dry etching is completed and the
The embodiments of the present invention are as described above. However, when it is desired to highly integrate the slope on the substrate, a device can be added particularly to the formation of the stencil pattern. The embodiment will be described in more detail with reference to the drawings.
FIG. 2A is a plan view of the substrate surface corresponding to FIG. In FIG. 2A, a
In FIG. 2B, a
However, the formation of unwanted slopes on the sides may interfere with the integration of devices that only want to use the forward slope.
In order to avoid this problem, a stencil pattern as shown in FIG. That is, the boundary of the
It is sufficient that the length of the ridge of the
3A and 3B are plan views for explaining the case where the slope protrudes from the support portion, but FIGS. 4A to 4C show the case where the slope bites into the support pattern. It is the top view and side view explaining the slope of this and the formation method of this slope.
FIGS. 4A and 4B are a plan view and a side view of the substrate surface, respectively, showing the overlapping state of the
FIG. 4C is a plan view of the substrate surface after etching the substrate using such a stencil pattern and removing the stencil mask. A state is formed in which the slope 121c1 and the slope 121c2 bite into the
5A to 5C are plan views of the substrate surface for explaining the slope and the method of forming the slope when the slope is included inside the unetched region of the substrate.
FIG. 5A shows a state in which the
If the temperature is raised or cooled for the purpose of increasing adhesion after application of the photosensitive film, the trapped air or gas expands and contracts, and the photosensitive film swells or hangs down accordingly. Sometimes. By providing the
When the photosensitive film affixed on the
When the substrate is etched using such a stencil pattern, a substrate surface as shown in FIG. 5C is obtained. As shown in FIG. 5C, a slope 131c1 and a slope 131c2 are formed around the
The slope 131c3 and the slope 131c4 are formed inside the
In FIG. 5A, only one passage is provided on the lower side of the
In other words, when forming a slope included inside an unetched region, the support pattern may be composed of a plurality of separate individual support patterns, and may be exposed so as to straddle the plurality of individual support patterns. .
The surface of the substrate to be etched may have a material different from the material to be etched or some structure.
For example, before forming the support pattern, a part of the substrate may be protected in advance by an organic film or an inorganic film having etching resistance by performing film deposition, lithography, dry etching, or the like. Thereby, a clear etching pattern boundary can be formed simultaneously with the slope regardless of the shape of the support pattern and the ridge pattern.
In addition, a concavo-convex structure may be formed in advance on the material to be etched of the substrate by performing lithography and dry etching. In the subsequent slope formation, if the main etching species of dry etching is ions, the thickness of the concavo-convex structure can be made sloped while maintaining the planar structure.
Of course, the same processed shape can be obtained by forming a slope on the substrate first and forming an uneven structure on the slope later.
次に本発明を実施例に基づいて更に詳細に説明する。本実施例では、スポットサイズ変換器を付加したシリコンのリブ導波路を作製するために、本発明のスロープ及び該スロープの形成方法を適用した。スポットサイズ変換器は、導波路中を伝搬する光のモードフィールドを拡大(逆向きには縮小)する機能を有する。
そのための構造として、本実施例では、リブ導波路のコアの断面形状を長さ方向に沿って徐々に縮小し、最終的に細線状に変化させた構造を作製した。このように、モードフィールドの拡大のために、逆に、コアの断面形状を縮小するスポットサイズ変換器は、逆テーパ型と呼ばれる。
図6(a)〜(g)は、スポットサイズ変換器の作製の手順を説明する斜視図である。
基板として、SOI(Silicon on Insulator)ウエハを用いた。図6(a)に示すように、SOIウエハは、最上層のシリコン層51と、その下の埋め込みシリコン酸化膜層52と、その下のシリコン支持基板53と、を有する。シリコン層51の厚みは1.5μm、埋め込みシリコン酸化膜層52の厚みは3.0μmとした。
先ず、SOIウエハの上に厚み200μmのネガ型ドライフィルムを貼付した。i線ステッパとフォトマスクを用いて紫外線を照射し、更に、現像することによって、支持パターン54を形成した(図6(a))。
次に、支持パターン54の上に更に200μm厚のドライフィルムを貼付し、i線ステッパとフォトマスクを用いて、紫外線を照射し、現像することによって、庇パターン55を形成した(図6(b))。支持パターン54と庇パターン55とが、ステンシルパターンを構成する。
事前に基板上に形成したマークを用いて目合わせ露光を行うことにより、±0.1μm以下の誤差で、基板上に支持パターン54と庇パターン55とを形成できた。
また、庇のアンダーカットはドライフィルムを貼付した時点で既に存在していたので、ドライフィルムの厚みが200μmでも、通常の現像時間で良好な庇形状を形成できた。また、アンダーカットの奥行きは500μmとしたが、厚み200μmのドライフィルムで強度が十分であったため、庇が垂れ下がることは無かった。
次に、シリコン層51をフッ素系のガスを用いてドライエッチングし、スロープを形成した(図6(c))。エッチングガスとして、C4F8(パーフルオロシクロブタン)とSF6(六フッ化硫黄)の混合ガスを用い、ガス圧を3Paに設定した。
エッチング後、有機溶剤を用いてステンシルパターンを溶解すると、図6(d)に示すようなスロープ57が得られた。ステンシルマスクから離れたエッチング基板表面56において、エッチング深さは1.4μmであった。また、スロープ57は、高低差1.4μmに対して、長さが約300μmであった。
次に、未エッチング面58からスロープ57に亘って、フォトレジストで導波路パターン59を形成した(図6(e))。導波路パターン59は、スロープ57を下るにつれて細くなる横テーパのパターンとした。横テーパの幅は、1.5μmから0.1μmまで変化させた。導波路パターン59の形成には、通常のスピンコートによるレジスト塗布と、電子線描画装置による目合わせ露光とを行った。
このように、本実施例では、ステンシルパターンの形成も含めて、全てのパターニングを、高精度の目合わせが可能な露光装置で行った。この点で、同程度の大きさのスロープを形成するために基板上にステンシルマスクを置く従来技術に比べて、本発明のスロープの作製方法は格段に高い作製精度を有している。
また、基板上にマスクを置く従来技術では、マスクによって基板表面を傷つけてしまう可能性が高いが、本発明による方法では、その可能性は全くない。
次に、導波路パターン59をマスクとして、スロープの形成されたシリコン層56を異方性ドライエッチングした(図6(f))。エッチングガスとして、スロープ形成のときと同じく、C4F8とSF6の混合ガスを用いたが、ガス圧を0.7Paと低く設定することによって、ラジカルの濃度を低減した。
また、C4F8とSF6の混合割合は、スロープ形成のときに比べてC4F8を多めにした。C4F8は分解により堆積膜を生じ易く、多めにすると側壁保護膜が堆積されて、ラジカルに因るサイドエッチングが抑制される。そのため、ガスの混合割合を調節することによって、側壁保護膜の堆積速度をサイドエッチングの速度とバランスさせれば、シリコンの垂直エッチングが可能である。エッチング時間は、均一表面の場合のエッチング深さが1.0μmとなる時間とした。
次に、有機溶剤を用いてレジストの導波路パターン59を溶解し、導波路形状を得た(図6(g))。図6(g)において、スラブ61とリブ63とがリブ導波路のコアを成す。また、スロープ60とリブスロープ64とが、高さと幅が共に減少する縦横テーパ型のリブ導波路のコアを成す。
更に、細線65が縦横テーパ型の細線導波路のコアを成す。結果として、リブ導波路からテーパ導波路を経過し、最終的に細線導波路へと構造が徐々に変化する、導波路のコアが形成できた。
最後に、基板上にシリコン酸化膜67を堆積することによって、スポットサイズ変換器付きリブ導波路が完成した(図6(h))。図6(h)に示すように、このスポットサイズ変換器のコアは、縦と横の両方でテーパ形状を有している。
そのため、コアの断面の縦横比を約1に保ったまま、約300μmの長さに亘って、徐々に断面サイズを縮小することができた。そのため、導波光の偏波がどの向きであっても高い透過率を示し、結果として、偏波依存性の無い高効率のスポットサイズ変換器を実現できた。
以上説明したように、本発明によって、数100μm以上の長さのスロープが、高い位置精度での形成できるようになったことにより、それを利用した高性能なデバイスの作製が可能となった。
なお、本実施例では、具体的な説明のために材料を限定して説明したが、本発明のスロープの形成方法で使用する、基板の被エッチング材料や、感光性フィルムや、エッチングガスは、本発明の趣旨の範囲で任意であることは言うまでもない。
以上、本発明に係るスロープ及び該スロープの形成方法を実施するための形態及び実施例に基づいて説明したが、本発明はこのような実施するための形態及び実施例に限定されるものではなく、特許請求の範囲に記載された技術的事項の範囲内でいろいろな実施するための形態及び実施例があることは言うまでもない。Next, the present invention will be described in more detail based on examples. In this example, the slope of the present invention and the method of forming the slope were applied in order to fabricate a silicon rib waveguide to which a spot size converter was added. The spot size converter has a function of expanding (reducing in the opposite direction) the mode field of light propagating in the waveguide.
As a structure for this purpose, in this example, a structure was produced in which the cross-sectional shape of the core of the rib waveguide was gradually reduced along the length direction and finally changed into a thin line shape. As described above, the spot size converter that reduces the cross-sectional shape of the core to increase the mode field is called an inverse tapered type.
FIGS. 6A to 6G are perspective views for explaining a procedure for manufacturing a spot size converter.
An SOI (Silicon on Insulator) wafer was used as the substrate. As shown in FIG. 6A, the SOI wafer has an
First, a negative dry film having a thickness of 200 μm was pasted on an SOI wafer. The
Next, a 200 μm-thick dry film was further stuck on the
By performing alignment exposure using marks formed on the substrate in advance, the
Moreover, since the undercut of the wrinkles already existed when the dry film was applied, a good wrinkle shape could be formed in a normal development time even when the dry film had a thickness of 200 μm. Moreover, although the depth of the undercut was 500 μm, since the strength was sufficient with a dry film having a thickness of 200 μm, the wrinkles did not hang down.
Next, the
After the etching, when the stencil pattern was dissolved using an organic solvent, a
Next, a
As described above, in this example, all the patterning including the formation of the stencil pattern was performed by the exposure apparatus capable of high-precision alignment. In this respect, the slope manufacturing method of the present invention has much higher manufacturing accuracy than the conventional technique in which a stencil mask is placed on a substrate in order to form a slope of the same magnitude.
Further, in the prior art in which a mask is placed on a substrate, there is a high possibility that the surface of the substrate is damaged by the mask, but in the method according to the present invention, there is no possibility of this.
Next, using the
The mixing ratio of C 4 F 8 and SF 6 were the generous the C 4 F 8 as compared with the case of the slope formation. C 4 F 8 tends to produce a deposited film due to decomposition. If it is too large, a side wall protective film is deposited, and side etching due to radicals is suppressed. Therefore, if the deposition rate of the sidewall protective film is balanced with the side etching rate by adjusting the gas mixing ratio, the vertical etching of silicon is possible. The etching time was set to a time when the etching depth in the case of a uniform surface was 1.0 μm.
Next, the resist
Further, the
Finally, by depositing a
Therefore, the cross-sectional size could be gradually reduced over a length of about 300 μm while maintaining the aspect ratio of the cross section of the core at about 1. Therefore, high transmittance was exhibited regardless of the direction of polarization of the guided light, and as a result, a highly efficient spot size converter having no polarization dependency could be realized.
As described above, according to the present invention, a slope having a length of several hundred μm or more can be formed with high positional accuracy, so that a high-performance device using the slope can be manufactured.
In this example, the material is limited for specific explanation, but the material to be etched, the photosensitive film, and the etching gas used in the slope forming method of the present invention are as follows. Needless to say, it is optional within the scope of the present invention.
As mentioned above, although it demonstrated based on the form and Example for implementing the slope which concerns on this invention, and the formation method of this slope, this invention is not limited to the form and Example for such implementation. Needless to say, there are various modes and examples for carrying out the invention within the scope of the technical matters described in the claims.
本発明に係るスロープ及び該スロープの形成方法は、半導体光集積回路の光入出部に微小なスロープ導波路を高精度にかつ高歩留まりで取り付けること等、集積デバイスの高機能化のために有用な技術である。
上記した実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
基板上に、有限の厚みを有する支持パターンを形成する(a)と、
少なくとも前記支持パターンの近傍では前記支持パターンの上面のみに接し、一部がその上面からはみ出すように、前記支持パターンに感光性フィルムを貼付する(b)と、
前記支持パターンを含むか、あるいは前記支持パターンの境界を跨ぐ領域を露光する(c)と、
前記感光性フィルムを現像して、前記感光性フィルムの庇パターンを形成する(d)と、
前記基板をドライエッチングする(e)と、
前記支持パターンと前記庇パターンとを除去する(f)と、を含むことを特徴とするスロープの形成方法。
(付記2)
前記支持パターンが感光性フィルムであることを特徴とする付記1に記載のスロープの形成方法。
(付記3)
前記支持パターンの境界を跨ぐ領域を露光する場合に、支持パターンと重なる領域の境界は支持パターンの内側に入れることを特徴とする付記1に記載のスロープの形成方法。
(付記4)
前記支持パターンが複数の個別支持パターンを有することを特徴とする付記1乃至3のいずれかに記載のスロープの形成方法。
(付記5)
前記複数の個別支持パターンに跨る領域に露光することを特徴とする付記4に記載のスロープの形成方法。
(付記6)
前記(a)の前に、前記基板の一部をエッチング耐性膜で保護する(g)を含むことを特徴とする付記1乃至5のいずれかに記載のスロープの形成方法。
(付記7)
前記(a)の前に、前記基板の被エッチング材料を凹凸構造に加工する(h)を含むことを特徴とする付記1乃至6のいずれかに記載のスロープの形成方法。
(付記8)
前記基板の被エッチング材料がシリコンであることを特徴とする付記1に記載のスロープの形成方法。
(付記9)
前記基板の被エッチング材料がシリカであることを特徴とする付記1に記載のスロープの形成方法。
(付記10)
前記(e)にフッ素系のガスを用いることを特徴とする付記1に記載のスロープの形成方法。
(付記11)
前記フッ素系のガスは六フッ化硫黄を含むことを特徴とする付記10に記載のスロープの形成方法。
(付記12)
支持パターンと該支持パターンの上に庇パターンが形成された基板がドライエッチングされてから、支持パターンと庇パターンが除去されて形成され、
前記支持パターンは、前記基板表面上に有限の厚みを有するものとして形成されたものであり、
前記庇パターンは、前記支持パターン上に貼付された感光性フィルムが、支持パターンを含む又は支持パターンの境界を跨ぐ領域において露光されてから現像して形成されたものであることを特徴とするスロープ。
(付記13)
前記支持パターンは、感光性フィルムであることを特徴とする付記12に記載のスロープ。
(付記14)
前記支持パターンの境界を跨ぐ領域が露光される場合は、支持パターンと重なる領域の境界は、支持パターンの内側に入れられている構成であることを特徴とする付記12に記載のスロープ。
(付記15)
前記支持パターンは、複数の個別支持パターンを有する構成であることを特徴とする付記12乃至14のいずれかに記載のスロープ。
(付記16)
前記複数の個別支持パターンに跨る領域が露光されることを特徴とする付記15に記載のスロープ。
(付記17)
前記支持パターンを形成される前に、前記基板の一部は、エッチング耐性膜で保護されていることを特徴とする付記12乃至16のいずれかに記載のスロープ。
(付記18)
前記支持パターンを形成される前に、前記基板の被エッチング材料が凹凸構造に加工されていることを特徴とする付記12乃至17のいずれかに記載のスロープ。
(付記19)
前記基板の被エッチング材料は、シリコンであることを特徴とする付記12に記載のスロープ。
(付記20)
前記基板の被エッチング材料は、シリカであることを特徴とする付記12に記載のスロープ。
(付記21)
前記ドライエッチングには、フッ素系のガスが用いられていることを特徴とする付記12に記載のスロープ。
(付記22)
前記フッ素系のガスは、六フッ化硫黄を含むことを特徴とする付記21に記載のスロープ。
なお、本出願は、2011年8月8日に出願された、日本国特許出願第2011−172721号からの優先権を基礎として、その利益を主張するものであり、その開示はここに全体として参考文献として取り込む。INDUSTRIAL APPLICABILITY The slope and the slope forming method according to the present invention are useful for enhancing the functionality of integrated devices, such as attaching a minute slope waveguide with high accuracy and high yield to the light input / output portion of a semiconductor optical integrated circuit. Technology.
A part or all of the above-described embodiments can be described as in the following supplementary notes, but is not limited thereto.
(Appendix 1)
(A) forming a support pattern having a finite thickness on the substrate;
At least in the vicinity of the support pattern, touching only the upper surface of the support pattern, and sticking a photosensitive film to the support pattern so that a part protrudes from the upper surface (b),
(C) exposing the region that includes the support pattern or straddles the boundary of the support pattern;
Developing the photosensitive film to form a wrinkle pattern of the photosensitive film (d);
Dry etching the substrate (e);
(F) removing the support pattern and the ridge pattern, and forming a slope.
(Appendix 2)
The method for forming a slope according to
(Appendix 3)
The slope forming method according to
(Appendix 4)
The slope forming method according to any one of
(Appendix 5)
5. The slope forming method according to appendix 4, wherein exposure is performed in a region straddling the plurality of individual support patterns.
(Appendix 6)
The slope forming method according to any one of
(Appendix 7)
The slope forming method according to any one of
(Appendix 8)
The slope forming method according to
(Appendix 9)
The slope forming method according to
(Appendix 10)
2. The slope forming method according to
(Appendix 11)
The slope forming method according to appendix 10, wherein the fluorine-based gas contains sulfur hexafluoride.
(Appendix 12)
The support pattern and the substrate having the heel pattern formed on the support pattern are dry-etched, and then the support pattern and the heel pattern are removed,
The support pattern is formed on the substrate surface as having a finite thickness,
The ridge pattern is a slope formed by developing a photosensitive film affixed on the support pattern after being exposed in a region including the support pattern or straddling the boundary of the support pattern. .
(Appendix 13)
The slope according to
(Appendix 14)
The slope according to
(Appendix 15)
The slope according to any one of
(Appendix 16)
The slope according to appendix 15, wherein a region straddling the plurality of individual support patterns is exposed.
(Appendix 17)
The slope according to any one of
(Appendix 18)
The slope according to any one of
(Appendix 19)
The slope according to
(Appendix 20)
The slope according to
(Appendix 21)
The slope according to
(Appendix 22)
The slope according to
In addition, this application claims the profit on the basis of the priority from the Japan patent application 2011-172721 for which it applied on August 8, 2011, The indication is as a whole here. Incorporated as a reference.
1、11、101、21、31 基板
2、12、22、32、54 支持パターン
3 感光性フィルム
4 紫外線
5、24、25、39、40、41、42 庇
6 アンダーカット
7 ステンシルパターン
8、9 イオン
13、23、37、55、301 庇パターン
21a 基板表面
33、34、35 凹部
36 通路
38 開口部
43 通路カバー部
51 シリコン層
52 埋め込みシリコン酸化膜層
53 シリコン支持基板
56、101b、111b、121b エッチング済み基板表面
131b1、131b2 エッチング済み基板表面
57、101c、111c、121c1、121c2 スロープ
131c1、131c2、131c3、131c4 スロープ
58、101a、111a、121a、131a 未エッチング基板表面
59 導波路パターン
61 スラブ
63 リブ
64 リブスロープ
65 細線
67 シリコン酸化膜1, 11, 101, 21, 31
Claims (7)
少なくとも前記支持パターンの近傍では前記支持パターンの上面のみに接し、一部がその上面からはみ出すように、前記支持パターンに感光性フィルムを貼付する(b)と、
前記支持パターンを含むか、あるいは前記支持パターンの境界を跨ぐ領域を露光する(c)と、
前記感光性フィルムを現像して、前記感光性フィルムの庇パターンを形成する(d)と、
前記(a)で形成した前記支持パターンと、前記(d)で形成した庇パターンとからなるステンシルパターンを用いて、前記基板をドライエッチングする(e)と、
前記支持パターンと前記庇パターンとを除去する(f)と、を含むことを特徴とするスロープの形成方法。 (A) forming a support pattern having a finite thickness on the substrate;
At least in the vicinity of the support pattern, touching only the upper surface of the support pattern, and sticking a photosensitive film to the support pattern so that a part protrudes from the upper surface (b),
(C) exposing the region that includes the support pattern or straddles the boundary of the support pattern;
Developing the photosensitive film to form a wrinkle pattern of the photosensitive film (d);
(E) dry-etching the substrate using a stencil pattern consisting of the support pattern formed in (a) and the heel pattern formed in (d) ;
(F) removing the support pattern and the ridge pattern, and forming a slope.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011172721 | 2011-08-08 | ||
JP2011172721 | 2011-08-08 | ||
PCT/JP2012/070585 WO2013022112A1 (en) | 2011-08-08 | 2012-08-07 | Slope and method of forming said slope |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013022112A1 JPWO2013022112A1 (en) | 2015-03-05 |
JP6086245B2 true JP6086245B2 (en) | 2017-03-01 |
Family
ID=47668613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013528091A Active JP6086245B2 (en) | 2011-08-08 | 2012-08-07 | Slope and method for forming the slope |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6086245B2 (en) |
WO (1) | WO2013022112A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114340212B (en) * | 2021-12-24 | 2024-04-30 | 鹤山市中富兴业电路有限公司 | Manufacturing method of circuit board golden finger slope structure and circuit board golden finger |
WO2024125774A1 (en) * | 2022-12-13 | 2024-06-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Spot size converter for adapting the diameter and/or the shape of a mode field of an optical component and method of fabricating a spot size converter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61159731A (en) * | 1985-01-08 | 1986-07-19 | Oki Electric Ind Co Ltd | Method of forming fine pattern |
JPH0627340A (en) * | 1991-08-26 | 1994-02-04 | Ricoh Co Ltd | Taper working method for film |
JP3762208B2 (en) * | 2000-09-29 | 2006-04-05 | 株式会社東芝 | Optical wiring board manufacturing method |
JP2004281329A (en) * | 2003-03-18 | 2004-10-07 | Pioneer Electronic Corp | Method for forming electrode pattern and method for manufacturing display panel |
JPWO2005045911A1 (en) * | 2003-11-11 | 2007-11-29 | 旭硝子株式会社 | Pattern forming method, electronic circuit manufactured thereby, and electronic apparatus using the same |
JP2008060552A (en) * | 2006-08-02 | 2008-03-13 | Osaka Univ | Electronic circuit device and manufacturing method of same |
JP5278366B2 (en) * | 2010-04-06 | 2013-09-04 | 住友ベークライト株式会社 | Optical waveguide structure and electronic device |
-
2012
- 2012-08-07 JP JP2013528091A patent/JP6086245B2/en active Active
- 2012-08-07 WO PCT/JP2012/070585 patent/WO2013022112A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2013022112A1 (en) | 2013-02-14 |
JPWO2013022112A1 (en) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080241708A1 (en) | Sub-resolution assist feature of a photomask | |
US20100086877A1 (en) | Pattern forming method and pattern form | |
JP2012208350A (en) | Method for forming resist pattern, method for manufacturing three-dimensional structure and method for manufacturing semiconductor device | |
JP6086245B2 (en) | Slope and method for forming the slope | |
KR100741926B1 (en) | Method for forming poly-silicon pattern | |
JP2000306795A (en) | Manufacture of semiconductor | |
JP2010278140A (en) | Pattern forming method | |
US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
JP2007123781A (en) | Semiconductor substrate with alignment mark and method for manufacturing alignment mark | |
TW201740223A (en) | Pattern forming method | |
KR20090103147A (en) | Method for Manufacturing Semiconductor Device | |
KR100807074B1 (en) | Method for fabrication a semiconductor device | |
KR100909758B1 (en) | Manufacturing Method of Semiconductor Device | |
KR100866681B1 (en) | Method for forming pattern of semiconductor device | |
JP2019145578A (en) | Blank backing material, imprint mold, manufacturing method of imprint mold and imprint method | |
JP5966808B2 (en) | Manufacturing method of semiconductor device | |
JP2008227337A (en) | Near-field exposing method | |
JP7124585B2 (en) | Manufacturing method of replica mold | |
KR20120126716A (en) | Method for manufacturing pattern in semiconductor device | |
JP4788258B2 (en) | Charged particle transfer mask, manufacturing method thereof, and transfer method using charged particle transfer mask | |
KR100810422B1 (en) | Method of forming pattern in a semiconductor device | |
KR100859636B1 (en) | Fabricating--method of semiconductor device | |
KR101096208B1 (en) | Method for forming isolation patterns of semiocnductor device | |
KR20120126717A (en) | Method for forming the pattern in the semiconductor device | |
KR0128830B1 (en) | Rim type psm fabrication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150702 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6086245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |