JP6082284B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6082284B2
JP6082284B2 JP2013051537A JP2013051537A JP6082284B2 JP 6082284 B2 JP6082284 B2 JP 6082284B2 JP 2013051537 A JP2013051537 A JP 2013051537A JP 2013051537 A JP2013051537 A JP 2013051537A JP 6082284 B2 JP6082284 B2 JP 6082284B2
Authority
JP
Japan
Prior art keywords
metal layer
aluminum oxide
oxide substrate
connection pad
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013051537A
Other languages
English (en)
Other versions
JP2014179411A5 (ja
JP2014179411A (ja
Inventor
堀内　道夫
道夫 堀内
亮 深澤
亮 深澤
勇一 松田
勇一 松田
徳武　安衛
安衛 徳武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013051537A priority Critical patent/JP6082284B2/ja
Priority to US14/202,220 priority patent/US9204544B2/en
Publication of JP2014179411A publication Critical patent/JP2014179411A/ja
Publication of JP2014179411A5 publication Critical patent/JP2014179411A5/ja
Application granted granted Critical
Publication of JP6082284B2 publication Critical patent/JP6082284B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
従来、半導体チップなどを実装するための配線基板がある。そのような配線基板として、厚み方向に貫通する多数の貫通導体が形成された多孔質酸化アルミニウム基板を使用する技術が開発されている。
この技術では、貫通導体が形成された酸化アルミニウム基板の両面に、選択された複数の貫通導体に接続される配線を形成することに基づいて、上下側が導通する配線基板が構築される。
特開２００４−２７３４８０号公報 特開２００９−１４７２４１号公報
多孔質酸化アルミニウム基板から形成された配線基板に半導体チップをフリップチップ接続する際に、酸化アルミニウム基板と半導体チップとの間の熱膨張係数の差によって熱応力が発生する。このため、配線基板に半導体チップを信頼性よく実装することが困難になる場合がある。
電子部品を実装する際に応力を緩和できる構造の配線基板及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、厚み方向に貫通する複数の貫通導体が設けられた酸化アルミニウム基板と、前記酸化アルミニウム基板の一方の面に配置された第１接続パッドと、前記酸化アルミニウム基板の他方の面に、前記第１接続パッドに対応して配置された第２接続パッドと、前記第１接続パッドを取り囲んで配置された第１金属層と、前記第１金属層に対応して配置され、前記第２接続パッドを取り囲む第２金属層と、前記第１接続パッドと前記第２接続パッドとを接続すると共に、前記第１金属層と前記第２金属層とを接続する前記複数の貫通導体と、前記第１接続パッドと前記第１金属層との間の部分の前記酸化アルミニウム基板の上に配置された絶縁層と、平面視で前記絶縁層と重なる領域の前記酸化アルミニウム基板の部分に貫通して形成された開口部と、前記酸化アルミニウム基板の開口部に充填された弾性体とを有し、前記第１接続パッド、前記第２接続パッド、前記第１金属層、及び前記第２金属層に、前記複数の貫通導体がそれぞれ接続されている配線基板が提供される。
また、その開示の他の観点によれば、複数のスルーホールを備えた酸化アルミニウム基板を用意する工程と、前記酸化アルミニウム基板の上に環状パターンの絶縁層を形成する工程と、前記酸化アルミニウム基板及び前記絶縁層の上にシード金属層を形成する工程と、前記シード金属層を給電経路とする電解めっきにより、前記酸化アルミニウム基板のスルーホールに貫通導体を充填する工程と、前記絶縁層の下の前記酸化アルミニウム基板を除去して開口部を形成する工程と、前記酸化アルミニウム基板の開口部に弾性体を充填する工程とを有する配線基板の製造方法が提供される。
以下の開示によれば、配線基板では、絶縁基板の両面側の対応する位置に接続パッドがそれぞれ配置されている。両面側の接続パッドは、絶縁基板に形成された複数の貫通導体によって相互接続されている。さらに、接続パッドの周りの部分の絶縁基板に、その厚み方向に貫通するように弾性体が一体的に形成されている。
これにより、半導体チップをリフロー加熱してフリップチップ接続する際などに熱応力が発生するとしても、弾性体の作用によって応力を吸収して緩和することができる。
また、両面側の接続パッドを複数の貫通導体を接続した垂直接続配線の周囲に弾性体を配置した同軸構造を採用するため、接続パッドが狭ピッチ化される場合であっても、高周波回路でのクロストークを低減することができる。
さらに、一方の接続パッドとなるシード金属層を使用して電解めっきによって貫通導体と同時に他方の接続パッドを自己整合的に形成するため、両面側の接続パッドの位置ずれが生じない構造となる。
図１（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図及び平面図（その１）である。 図２（ａ）〜（ｄ）は実施形態の配線基板の製造方法を示す断面図及び平面図（その２）である。 図３（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その３）である。 図４（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その４）である。 図５は実施形態の配線基板を示す断面図である。 図６（ａ）及び（ｂ）は実施形態の配線基板を示す断面斜視図及び断面図である。 図７（ａ）〜（ｄ）は実施形態の配線基板の製造方法において電源プレーンとグランドプレーンとを分離して形成する方法を示す断面図（その１）である。 図８（ａ）〜（ｄ）は実施形態の配線基板の製造方法において電源プレーンとグランドプレーンとを分離して形成する方法を示す断面図（その２）である。 図９は実施形態の変形例の配線基板を示す断面図である。 図１０は実施形態の配線基板に半導体チップをフリップチップ接続した様子を示す断面図である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図１〜図４は実施形態の配線基板の製造方法を示す図、図５及び図６は実施形態の配線基板を示す図である。以下、配線基板の製造方法を説明しながら配線基板の構造を説明する。
実施形態の配線基板の製造方法では、図１（ａ）に示すように、まず、アルミニウム（Ａｌ）基板１０ａを用意する。次いで、図１（ｂ）に示すように、シュウ酸溶液などを処理浴として用いて、アルミニウム基板１０ａを陽極として電気分解することにより、アルミニウム基板１０ａを電気化学的に酸化させて酸化アルミニウム基板１０を得る。
このとき、酸化アルミニウム基板１０の表面から厚み方向に向かって多数の微細なホールＨが同時に形成される。また、酸化アルミニウム基板１０の下側には陽極酸化されていない薄膜のアルミニウム部１０ｂが残された状態となる。
続いて、図１（ｃ）に示すように、酸化アルミニウム基板１０の下側に残されたアルミニウム部１０ｂをエッチングにより除去する。これにより、上面から下面まで貫通する多数のスルーホールＴＨが横方向に並んで設けられた酸化アルミニウム基板１０が得られる。
図１（ｃ）の部分平面図に示すように、多数のスルーホールＴＨは酸化アルミニウム基板１０を介して相互に分離された状態で基板方向に並んで配置される。
好適な例としては、酸化アルミニウム基板１０の厚みは７０〜１２０μｍ程度に設定され、スルーホールＴＨの径は６０〜２００ｎｍに設定され、スルーホールＴＨのピッチは１００〜３００ｎｍに設定される。
なお、図１（ｂ）の陽極酸化工程において、アルミニウム基板１０ａの下面に保護金属層（不図示）を形成した状態で、アルミニウム基板１０ａを陽極酸化してもよい。この場合、アルミニウム基板１０ａの下面により近い部分まで陽極酸化することができる。そして、保護金属層及びアルミニウム部１０ｂがエッチングにより除去される。
多数のスルーホールが設けられた絶縁基板として、スルーホールＴＨが設けられた多孔質の酸化アルミニウム基板１０を例示するが、チタン（Ｔｉ）基板を陽極酸化して多数のスルーホールが設けられた多孔質の酸化チタン基板を使用してもよい。あるいは、セラミックスなどの絶縁基板にレーザなどで多数のスルーホールを形成してもよい。
次いで、図２（ａ）に示すように、多数のスルーホールＴＨが設けられた酸化アルミニウム基板１０の上に、永久レジスト層１２をフォトリソグラフィに基づいて形成する。永久レジスト層１２は完全に硬化しており、最終的に配線基板に絶縁層として残される。
図２（ｂ）は図２（ａ）の断面図を平面からみた部分縮小平面図である。図２（ａ）は図２（ｂ）のＩ−Ｉに沿った拡大断面図に相当する。図２（ｂ）では、酸化アルミニウム基板１０のスルーホールＴＨが省略されている。
図２（ｂ）に示すように、永久レジスト層１２は環状パターンで形成され、内部に開口部が配置されている。永久レジスト層１２の開口部が、接続パッドが配置される領域として画定される。永久レジスト層１２の厚みは、例えば、１０μｍ〜２０μｍに設定される。
環状パターンは、円形又は四角形などであり、一領域を囲む形状であればよい。絶縁層として永久レジスト層１２を例示するが、各種の絶縁材料を使用することができる。
続いて、図２（ｃ）に示すように、酸化アルミニウム基板１０及び永久レジスト層１２の上に下地金属層２２をスパッタ法により形成する。下地金属層２２は銅などから形成され、その厚みは０．５μｍ〜１μｍに設定される。
その後に、図２（ｄ）に示すように、下地金属層２２をめっき給電経路に利用する電解めっきにより、下地金属層２２の上に銅などからなる金属めっき層２４を形成する。電解めっき条件を調整することにより、金属めっき層２４は永久レジスト層１２の段差を埋め込み、その上面が全体にわたって平坦になって形成される。
この工程で使用される電解めっき液には、凹部で金属析出を促進させる促進剤と、凸部での金属析出を阻害する阻害剤が含まれている。これにより、永久レジスト層１２の段差を有する酸化アルミニウム基板１０の上に上面が平坦な金属めっき層２４を形成することができる。
そのような電解めっきの条件としては、一般的なビルドアップ配線のスルーホールやビアホールを金属めっき層で埋め込む条件を採用することができる。
金属めっき層２４は、永久レジスト層１２を埋め込んで形成する必要があるので、酸化アルミニウム基板１０の上面から２５μｍ〜３０μｍ程度の厚みで形成される。
このようにして、酸化アルミニウム基板１０及び永久レジスト層１２の上に、下地金属層２２及び金属めっき層２４から形成されて上面が平坦なシード金属層２０が得られる。
図２（ｄ）の例では、接続パッドが配置される領域Ｒ１と、接続パッドを取り囲む金属層が配置される領域Ｒ２に画定されている。接続パッドが配置される領域Ｒ１は、環状の永久レジスト層１２の内側領域である。また、金属層が配置される領域Ｒ２は、環状の永久レジスト層１２の外側領域である。
次いで、図３（ａ）に示すように、シード金属層２０をめっき給電経路に利用する電解めっきにより、酸化アルミニウム基板１０のスルーホールＴＨに銅などからなる貫通導体ＴＣを充填して形成する。
このとき、シード金属層２０が配置された部分のスルーホールＴＨ内にシード金属層２０側から下側開口端に向けて金属めっきが順に施されて、その領域のスルーホールＴＨに貫通導体ＴＣが充填される。
さらに、図３（ｂ）に示すように、貫通導体ＴＣを形成した後に連続して電解めっきを行うことにより、酸化アルミニウム基板１０の下面に複数の貫通導体ＴＣに繋がる金属めっき層を形成する。
これにより、接続パッドが配置される領域Ｒ１では、複数の貫通導体ＴＣに繋がる第２接続パッドＰ２が酸化アルミニウム基板１０の下面に形成される。また、金属層が配置される領域Ｒ２では、複数の貫通導体ＴＣに繋がる第２金属層５２が酸化アルミニウム基板１０の下面に形成される。第２接続パッドＰ２及び第２金属層５２は、酸化アルミニウム基板１０の下面から下側に突出して形成される。
一方、永久レジスト層１２が配置された部分のスルーホールＴＨ内には給電されないため金属めっきが施されず、その領域のスルーホールＴＨは空洞のままの状態となる。
このように、シード金属層２０が配置された部分の酸化アルミニウム基板１０では、電解めっきによって複数の貫通導体ＴＣとそれらに繋がる第２接続パッドＰ２及び第２金属層５２が自己整合的に形成される。
そして、後述するように、シード金属層２０が厚みの途中まで除去されて、領域Ｒ１にシード金属層２０から形成される第１接続パッドＰ１が配置され、領域Ｒ２にシード金属層２０から形成される第１金属層５０が配置される。
このため、接続パッドが配置される領域Ｒ１では、第２接続パッドＰ２は第１接続パッドＰ１に対応する位置に自己整合的に配置されるため、第１接続パッドＰ１及び第２接続パッドＰ２が位置ずれして配置されるおそれがない。また、金属層が配置される領域Ｒ２においても、同様に、第２金属層５２は第１金属層５０に対応する位置に自己整合的に形成される。
多孔質の酸化アルミニウム基板１０を使用することにより、貫通導体ＴＣの密度は、４×１０6本／ｍｍ2〜１×１０10本／ｍｍ2の範囲で形成される。
次いで、図３（ｃ）に示すように、水酸化ナトリウム（ＮａＯＨ）水溶液などの強塩基性溶液をエッチャントとして使用するウェットエッチングにより、貫通導体ＴＣが形成されていない領域の酸化アルミニウム基板１０ａを除去する。
これより、環状の永久レジスト層１２に対応する部分の酸化アルミニウム基板１０に開口部１０ｘが形成される。酸化アルミニウム基板１０の開口部１０ｘは、平面視すると第２接続パッドＰ２の周囲に環状に形成される。
このとき、開口部１０ｘの側面では、複数の貫通導体ＴＣの間に酸化アルミニウム基板１０が配置された状態となっている。貫通導体ＴＣ同士の間隔は４０ｎｍ程度とかなり微細なため、開口部１０ｘの側面の酸化アルミニウム基板１０は濡れ性が悪く、エッチャントが供給されない。
これにより、開口部１０ｘの側面に貫通導体ＴＣが露出した時点で酸化アルミニウム基板１０のエッチング速度が基板の厚み方向に比べて非常に遅くなる。よって、基板の厚み方向のエッチングが完了した段階でも基板の平面方向のエッチングは進行せず、貫通導体ＴＣの間に酸化アルミニウム基板１０が残される。
次いで、図４（ａ）に示すように、熱硬化性の樹脂フィルム４０ａを用意し、酸化アルミニウム基板１０の開口部１０ｘ内に樹脂フィルム４０ａを押圧部材４２で押し込む。この処理は、真空状態の処理室で１８０℃〜２００℃の温度で加熱しながら行われる。
これにより、図４（ｂ）に示すように、樹脂フィルム４０ａが流動して酸化アルミニウム基板１０の開口部１０ｘ内に樹脂が充填されて弾性体４０が形成される。
他の方法としては、弾性体として機能する熱硬化性の液状樹脂をディスペンサなどにより酸化アルミニウム基板１０の開口部１０ｘに充填して弾性体４０を得てもよい。
熱硬化性の樹脂の好適な例としては、シリコーン樹脂又はオレフィン樹脂などがあり、それらの弾性率は０．２ＭＰａ〜１００ＭＰａである。
あるいは、熱硬化性の樹脂の他に、弾性体として機能する熱可塑性の樹脂を使用してもよい。熱可塑性の樹脂の好適な例としては、弾性率が６０ＭＰａ程度のポリアミド樹脂などが使用される。
以上の樹脂材料の他に、弾性率が１００ＭＰａ以下の低弾性率の材料であれば弾性体として使用することができる。弾性体４０として、ゴム材料を使用してもよい。
その後に、同じく図４（ｂ）に示すように、酸化アルミニウム基板１０の下面に薄膜の樹脂（不図示）が付着して残る場合は、ドライエッチング装置を使用する酸素（Ｏ2）プラズマにより樹脂を除去して第２接続パッドＰ２及び第２金属層５２の下面を露出させる。
酸化アルミニウム基板１０の下面に樹脂が残らないようにする場合は、酸素プラズマの処理は省略される。
次いで、図４（ｃ）及び図５に示すように、シード金属層２０を厚みの途中までウェットエッチングすることにより、永久レジスト層１２の上面を露出させる。
シード金属層２０が銅から形成される場合は、エッチャントとして塩化第二銅水溶液又は塩化第二鉄水溶液などが使用される。
シード金属層２０の上面は全体にわたって平坦であるため、永久レジスト層１２の上面が露出するまでシード金属層２０をハーフエッチングすることにより、永久レジスト層１２の間の凹領域にシード金属層２０が残される。
ウェットエッチングの代わりに、ＣＭＰ（Chemical Mechanical Polishing）などの研磨によってシード金属層２０を削ることにより、永久レジスト層１２の上面を露出させてもよい。永久レジスト層１２の上面が露出するまでシード金属層２０を各種の方法で除去すればよい。
このようにして、図５に示すように、環状の永久レジスト層１２の内側にシード金属層２０から形成された第１接続パッドＰ１が配置される。また同時に、環状の永久レジスト層１２の外側にシード金属層２０から形成された第１金属層５０が配置される。第１接続パッドＰ１と第１金属層５０とは、環状の永久レジスト層１２を介して分離されて電気的に絶縁されている。
なお、前述した形態では、酸化アルミニウム基板１０の開口部１０ｘに弾性体４０を充填して十分な基板強度を得た後に、シード金属層２０を永久レジスト層１２が露出するまで除去している。
この他に、特に問題がなければ、図３（ｂ）の貫通導体ＴＣを形成する工程の後、又は、図３（ｃ）の開口部１０ｘを形成する工程の後に、シード金属層２０を厚みの途中まで除去してもよい。
以上により、図５に示すように、実施形態の配線基板１が得られる。
まず、図５を参照しながら、実施形態の配線基板１の基本構造について説明する。図５に示すように、実施形態の配線基板１では、酸化アルミニウム基板１０の一方の面に第１接続パッドＰ１が配置されている。
また、酸化アルミニウム基板１０の他方の面に第１接続パッドＰ１に対応して第２接続パッドＰ２が配置されている。第１接続パッドＰ１及び第２接続パッドＰ２は、酸化アルミニウム基板１０に形成された複数の貫通導体ＴＣによって相互接続されている。
また、酸化アルミニウム基板１０の一方に面に第１接続パッドＰ１を取り囲むように第１金属層５０が配置されている。さらに、酸化アルミニウム基板１０の他方の面に、第１金属層５０に対応して、第２接続パッドＰ２を取り囲むように第２金属層５２が配置されている。
両面側の第１金属層５０及び第２金属層５２は、酸化アルミニウム基板１０に形成された複数の貫通導体ＴＣによって相互接続されている。
第１接続パッドＰ１と第１金属層５０との間の環状部分の酸化アルミニウム基板１０に、厚み方向に貫通する弾性体４０が一体的に形成されている。また、第１接続パッドＰ１と第１金属層５０との間の環状領域の酸化アルミニウム基板１０の上に永久レジスト層１２が配置されている。
次に、図６（ａ）及び（ｂ）を参照して、図５の第１、第２金属層５０，５２が分離されて、電源プレーン及びグランドプレーンが形成された形態を説明しながらさらに詳しく説明する。本実施形態では、電源パターン及びグランドパターンとして、電源プレーン及びグランドプレーンを例示する。
図６（ａ）は実施形態の配線基板の断面を斜視的にみた断面斜視図であり、図６（ｂ）は図６（ａ）のＩＩ−ＩＩに沿った断面図に相当する。
図６（ａ）及び（ｂ）に示すように、実施形態の配線基板１では、酸化アルミニウム基板１０の一方の面に複数の円形の第１接続パッドＰ１が相互に分離された状態で配置されている。酸化アルミニウム基板１０は絶縁基板の一例である。
そして、第１接続パッドＰ１を同心円状に取り囲むようにして第１電源プレーン５０ａが配置されている。また同様に、第１接続パッドＰ１を同心円状に取り囲むようにして第１グランドプレーン５０ｂが配置されている。
第１電源プレーン５０ａ及び第１グランドプレーン５０ｂは、酸化アルミニウム基板１０上の中央部で分離され、電気的に絶縁されている。さらに、第１接続パッドＰ１と第１金属層５０との間の環状領域の酸化アルミニウム基板１０の上に永久レジスト層１２が配置されている。永久レジスト層１２は絶縁層の一例である。
また、第１電源プレーン５０ａ及び第１グランドプレーン５０ｂの各々は、酸化アルミニウム基板１０上の第１接続パッドＰ１及び永久レジスト層１２を除く領域にそれぞれプレーン層として一体的に形成されている。
図６（ｂ）に注目すると、第１接続パッドＰ１に対応する部分の酸化アルミニウム基板１０に複数の貫通導体ＴＣが配置されている。第１接続パッドＰ１とその下の複数の貫通導体ＴＣとが電気的に接続されている。
また、酸化アルミニウム基板１０の他方の面において、第１接続パッドＰ１に対応する部分に、複数の貫通導体ＴＣに繋がる第２接続パッドＰ２が形成されている。これにより、第１接続パッドＰ１は複数の貫通導体ＴＣを介して第２接続パッドＰ２に電気的に接続されている。
また、第１電源プレーン５０ａ及び第１グランドプレーン５０ｂに対応する部分の酸化アルミニウム基板１０に複数の貫通導体ＴＣがそれぞれ配置されている。酸化アルミニウム基板１０の他方の面において、第１電源プレーン５０ａに対応する部分に、複数の貫通導体ＴＣに繋がる第２電源プレーン５２ａが形成されている。これにより、第１電源プレーン５０ａは複数の貫通導体ＴＣを介して第２電源プレーン５２ａに電気的に接続されている。
また同様に、酸化アルミニウム基板１０の他方の面において、第１グランドプレーン５０ｂに対応する部分に、複数の貫通導体ＴＣに繋がる第２グランドプレーン５２ｂが形成されている。これにより、第１グランドプレーン５０ｂは複数の貫通導体ＴＣを介して第２グランドプレーン５２ｂに電気的に接続されている。
本実施形態では、第１接続パッドＰ１を取り囲む第１金属層５０を２つに分離して第１電源プレーン５０ａ及び第１グランドプレーン５０ｂとしているが、分割数は任意の数（２以上）に設定することができる。また、第２接続パッドＰ２を取り囲む第２金属層５２においても、第１金属層５０の分割に合わせて任意の数に分割される。
前述した製造方法のように、第１接続パッドＰ１となるシード金属層２０の下の酸化アルミニウム基板１０の複数のスルーホールＴＨに、電解めっきにより、貫通導体ＴＣが充填され、続いてそれらに繋がる第２接続パッドＰ２が形成される。
これにより、第２接続パッドＰ２は、第１接続パッドＰ１に対応する領域に自己整合的に配置される。従って、接続パッドが狭ピッチ化される場合であっても、第１接続パッドＰ１と第２接続パッドＰ２とが位置ずれして他の電気系統の貫通導体ＴＣと短絡するおそれがない。
また、第１接続パッドＰ１の周囲の永久レジスト層１２に対応する部分の酸化アルミニウム基板１０には、その厚み方向に貫通するように弾性体４０が一体的に充填されている。
このように、本実施形態の配線基板１では、第１、第２接続パッドＰ１，Ｐ２に複数の貫通導体ＴＣを接続した垂直接続配線の周囲に、絶縁性の弾性体４０を一体的に配置した同軸構造を採用している。
さらに、第１接続パッドＰ１を取り囲むように第１グランドプレーン５０ｂを容易に配置することができる。このため、接続パッドが狭ピッチ化される場合であっても、高周波回路でのクロストークを低減することができる。
また、電源−グランド間の共振による放射ノイズを抑制するためには、電源プレーン５０ａ，５２ａとグランドプレーン５０ｂ，５２ｂとの間に比較的大きな容量のキャパシタが配置されることが好ましい。
このような観点から、図６（ａ）及び（ｂ）では、電源プレーン５０ａ，５２ａとグランドプレーン５０ｂ，５２ｂとの間の領域Ａの酸化アルミニウム基板１０にも複数の貫通導体ＴＣが配置されている。この領域Ａの酸化アルミニウム基板１０に配置される複数の貫通導体ＴＣは電気的に孤立しており、他の導体に接続されていない。
これにより、電源プレーン５０ａ，５２ａと、貫通導体ＴＣの間に配置された酸化アルミニウム基板１０と、グランドプレーン５０ｂ，５２ｂとによりキャパシタが形成される。
このようにして形成されるキャパシタは、電源プレーン５０ａ，５２ａとグランドプレーン５０ｂ，５２ｂとの間の領域Ａの酸化アルミニウム基板１０に絶縁性の弾性体４０を一体的に充填する場合よりも大きな容量が得られる。このため、放射ノイズの抑制効果を高めることができる。
ここで、図７〜図８を参照しながら、電源プレーン５０ａ，５２ａとグランドプレーン５０ｂ，５２ｂとを分離させ、かつそれらの間の領域Ａの酸化アルミニウム基板１０に複数の貫通導体ＴＣを配置する製造方法について説明する。
図７（ａ）に示すように、前述した図１（ａ）〜図２（ｃ）と同様な方法により、多数のスルーホールＴＨが設けられた酸化アルミニウム基板１０を作成し、環状の永久レジスト層１２を形成した後に、下地金属層２２を形成する。
次いで、図７（ｂ）に示すように、第１電源プレーン５０ａと第１グランドプレーン５０ｂとを分離する部分の下地金属層２２の上に、フォトレジスト層１５をディスペンサなどにより直線状のパターンで形成する。さらに、図７（ｃ）に示すように、前述した図２（ｄ）と同様な方法により、下地金属層２２及びフォトレジスト層１５の上に金属めっき層２４を形成してシード金属層２０を得る。
続いて、図７（ｄ）に示すように、前述した図３（ａ）及び（ｂ）と同様な方法により、シード金属層２０が配置された部分の酸化アルミニウム基板１０のスルーホールＴＨに貫通導体ＴＣを充填する。さらに連続して、複数の貫通導体ＴＣに繋がる第２接続パッドＰ２及び第２金属層５２を形成する。
次いで、図８（ａ）に示すように、前述した図３（ｃ）と同様な方法により、永久レジスト層１２が配置された部分の酸化アルミニウム基板１０を除去して開口部１０ｘを形成する。
その後に、図８（ｂ）に示すように、前述した図４（ａ）と同様な方法により、酸化アルミニウム基板１０の開口部１０ｘに弾性体４０を充填する。
次いで、図８（ｃ）に示すように、前述した図４（ｃ）及び図５と同様に、シード金属層２０を厚みの途中まで除去することにより、永久レジスト層１２及びフォトレジスト層１５の各上面を露出させる。これにより、永久レジスト層１２及びフォトレジスト層１５の横方向の凹領域に第１接続パッドＰ１及び第１金属層５０を得る。
さらに、図８（ｄ）に示すように、フォトレジスト層１５をストリッパーで除去した後、その底部の下地金属層２２をウェットエッチングにより除去する。このとき、永久レジスト層１２は完全に硬化しているため、ストリッパーでは除去されずに残される。
これにより、酸化アルミニウム基板１０の上面において、第１電源プレーン５０ａと第１グランドプレーン５０ｂとが分離されて配置される。
その後に、酸化アルミニウム基板１０の下面において、第２金属層５２の分離する部分をフォトリソグラフィ及びウェットエッチングにより除去する。これにより、酸化アルミニウム基板１０の下面においても、第２電源プレーン５２ａと第２グランドプレーン５２ｂとが分離されて配置される。
なお、シード金属層２０の厚みが比較的薄い場合は、前述した図７（ｂ）でフォトレジスト層１５を形成せずに分離部分にもシード金属層２０を形成し、シード金属層２０の分離する部分をフォトリソグラフィ及びエッチングによって除去してもよい。
また、酸化アルミニウム基板１０の下面の第２金属層５２を分離する他の方法として、以下の方法を採用してもよい。まず、前述した図７（ｄ）の貫通導体ＴＣを充填する工程で、酸化アルミニウム基板１０のスルーホールＴＨの下側開口端まで貫通導体ＴＣを埋め込んだ後に電解めっきを一旦中止する。次いで、酸化アルミニウム基板１０の下面の分離部分に直線状パターンのフォトレジスト層をディスペンサなどで形成する。
そして、再び、酸化アルミニウム基板１０に電解めっきを施して貫通導体ＴＣに繋がる第２接続パッドＰ２及び第２金属層５２を形成する。その後に、フォトレジスト層が除去される。これにより、第２金属層５２は、フォトレジスト層によって第２電源プレーン５２ａと第２グランドプレーン５２ｂとに分離された状態で形成される。
以上の方法により、電源プレーン５０ａ，５２ａとグランドプレーン５０ｂ，５２ｂとを分離させ、かつそれらの間の領域の酸化アルミニウム基板１０に複数の貫通導体ＴＣが配置された構造を製造することができる。
あるいは、図９に示す変形例の配線基板１ａのように、電源−グランド間の共振による放射ノイズが問題にならない場合は、電源プレーン５０ａ，５２ａとグランドプレーン５０ｂ，５２ｂとの間の領域の酸化アルミニウム基板１０に一括して弾性体４０が充填されるようにしてもよい。
この場合は、前述した図７（ａ）の工程において、下地金属層２２を形成する前に、第１電源プレーン５０ａと第１グランドプレーン５０ｂとを分離する部分にも永久レジスト層１２を形成すればよい。
図１０には、実施形態の配線基板の上に半導体チップがフリップチップ接続された半導体装置の一例が示されている。
図１０に示すように、半導体チップ６０の電極を前述した図８（ｄ）の配線基板１の第１接続パッドＰ１、第１電源プレーン５０ａ及び第１グランドプレーン５０ｂの各接続部の上にはんだを介して配置する。
さらに、２５０℃程度の温度でリフロー加熱することにより、半導体チップ６０をバンプ電極６２を介して配線基板１にフリップチップ接続する。配線基板１の第１接続パッドＰ１などの表面に無電解めっきで形成された錫層が設けられていてもよい。
このとき、リフロー加熱する際に、酸化アルミニウム基板１０と半導体チップ６０との間の熱膨張係数の差によって熱応力が発生する。しかし、本実施形態の配線基板１では、第１接続パッドＰ１の周りの部分の酸化アルミニウム基板１０に、その厚み方向に貫通する弾性体４０が一体的に形成されている。
このため、配線基板１内で上下方向又は水平方向にずれるような応力が発生しても、その応力を吸収して緩和することができる。
これにより、半導体チップ６０を信頼性よく配線基板１にフリップチップ接続することができると共に、半導体装置の長期的な信頼性を確保することができる。
さらに、配線基板１の下面側の第２接続パッドＰ２と、第２電源プレーン５２ａ及び第２グランドプレーン５２ｂの各接続部とにはんだボールを搭載するなどして外部接続端子６４を設ける。
本実施形態の配線基板１では、基板内部に充填された弾性体４０の作用によって応力を緩和するため、弾性体４０はフリーな状態で配置されることが望ましい。このような観点から、半導体チップ６０の下側に充填されるアンダーフィル樹脂は弾性体４０を固定するように機能するため、アンダーフィル樹脂を省略する構造とする方がよい。
弾性体４０がアンダーフィル樹脂で固定されても問題にならない場合は、アンダーフィル樹脂を形成しても差し使えない。
実装する電子部品として半導体チップ６０を例示したが、各種の電子部品の実装基板として使用することができる。また、本実施形態の配線基板は、実装基板と電子部品との間に配置されるインターポーザとして使用してもよい。
１，１ａ…配線基板、１０…酸化アルミニウム基板、１０ａ…アルミニウム基板、１０ｂ…アルミニウム部、１０ｘ…開口部、１２…永久レジスト層、１５…フォトレジスト層、２０…シード金属層、２２…下地金属層、２４…金属めっき層、４０…弾性体、４０ａ…樹脂フィルム、４２…押圧部材、５０…第１金属層、５０ａ…第１電源プレーン、５０ｂ…第１グランドプレーン、５２…第２金属層、５２ａ…第２電源プレーン、５２ｂ…第２グランドプレーン、６０…半導体チップ、６２…バンプ電極、６４…外部接続端子、Ｈ…ホール、Ｐ１…第１接続パッド、Ｐ２…第２接続パッド、ＴＣ…貫通導体、ＴＨ…スルーホール。

Claims (10)

  1. 厚み方向に貫通する複数の貫通導体が設けられた酸化アルミニウム基板と、
    前記酸化アルミニウム基板の一方の面に配置された第１接続パッドと、
    前記酸化アルミニウム基板の他方の面に、前記第１接続パッドに対応して配置された第２接続パッドと、
    前記第１接続パッドを取り囲んで配置された第１金属層と、
    前記第１金属層に対応して配置され、前記第２接続パッドを取り囲む第２金属層と、
    前記第１接続パッドと前記第２接続パッドとを接続すると共に、前記第１金属層と前記第２金属層とを接続する前記複数の貫通導体と、
    前記第１接続パッドと前記第１金属層との間の部分の前記酸化アルミニウム基板の上に配置された絶縁層と、
    平面視で前記絶縁層と重なる領域の前記酸化アルミニウム基板の部分に貫通して形成された開口部と、
    前記酸化アルミニウム基板の開口部に充填された弾性体と
    を有し、
    前記第１接続パッド、前記第２接続パッド、前記第１金属層、及び前記第２金属層に、前記複数の貫通導体がそれぞれ接続されていることを特徴とする配線基板。
  2. 前記第１金属層及び前記第２金属層は、それぞれ２つ以上に分割されていることを特徴とする請求項１に記載の配線基板。
  3. 前記第１金属層及び前記第２金属層の各々において、分割された隣合う金属層は電源パターンとグランドパターンであり、
    前記第１金属層及び前記第２金属層の分離された部分の前記酸化アルミニウム基板に、電気的に孤立した前記複数の貫通導体が配置されていることを特徴とする請求項２に記載の配線基板。
  4. 前記貫通導体の密度は、４×１０６本／ｍｍ２〜１×１０１０本／ｍｍ２の範囲で形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
  5. 前記弾性体の弾性率は、１００ＭＰａ以下であることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
  6. 複数のスルーホールを備えた酸化アルミニウム基板を用意する工程と、
    前記酸化アルミニウム基板の上に環状パターンの絶縁層を形成する工程と、
    前記酸化アルミニウム基板及び前記絶縁層の上にシード金属層を形成する工程と、
    前記シード金属層を給電経路とする電解めっきにより、前記酸化アルミニウム基板のスルーホールに貫通導体を充填する工程と、
    前記絶縁層の下の前記酸化アルミニウム基板を除去して開口部を形成する工程と、
    前記酸化アルミニウム基板の開口部に弾性体を充填する工程とを有することを特徴とする配線基板の製造方法。
  7. 前記弾性体を充填する工程の後に、
    前記絶縁層が露出するまで前記シード金属層を除去して、前記環状パターンの絶縁層の内側に第１接続パッドを形成すると共に、前記絶縁層の外側に第１金属層を形成する工程を有することを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記貫通導体を充填する工程は、
    前記第１接続パッドに対応する部分の前記酸化アルミニウム基板の下面に、前記貫通導体に繋がる第２接続パッドを形成すると共に、前記第１金属層に対応する部分の前記酸化アルミニウム基板の下面に、前記貫通導体に繋がる第２金属層を形成することを含むことを特徴とする請求項７に配線基板の製造方法。
  9. 前記第１金属層及び前記第２金属層は、２つ以上に分離されて形成されることを特徴とする請求項８に記載の配線基板の製造方法。
  10. 前記貫通導体の密度は、４×１０６本／ｍｍ２〜１×１０１０本／ｍｍ２の範囲で形成されることを特徴とする請求項６乃至９のいずれか一項に記載の配線基板の製造方法。
JP2013051537A 2013-03-14 2013-03-14 配線基板及びその製造方法 Active JP6082284B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013051537A JP6082284B2 (ja) 2013-03-14 2013-03-14 配線基板及びその製造方法
US14/202,220 US9204544B2 (en) 2013-03-14 2014-03-10 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013051537A JP6082284B2 (ja) 2013-03-14 2013-03-14 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014179411A JP2014179411A (ja) 2014-09-25
JP2014179411A5 JP2014179411A5 (ja) 2016-01-21
JP6082284B2 true JP6082284B2 (ja) 2017-02-15

Family

ID=51522422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013051537A Active JP6082284B2 (ja) 2013-03-14 2013-03-14 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9204544B2 (ja)
JP (1) JP6082284B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942400A (en) * 1990-02-09 1990-07-17 General Electric Company Analog to digital converter with multilayer printed circuit mounting
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
JP2002289998A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 回路基板とその製造方法
US6828513B2 (en) * 2002-04-30 2004-12-07 Texas Instruments Incorporated Electrical connector pad assembly for printed circuit board
JP2004273480A (ja) * 2003-03-05 2004-09-30 Sony Corp 配線基板およびその製造方法および半導体装置
US7583513B2 (en) * 2003-09-23 2009-09-01 Intel Corporation Apparatus for providing an integrated printed circuit board registration coupon
JP4654942B2 (ja) * 2006-02-28 2011-03-23 ミネベア株式会社 面状照明装置
JP5344667B2 (ja) 2007-12-18 2013-11-20 太陽誘電株式会社 回路基板およびその製造方法並びに回路モジュール
JP5385682B2 (ja) * 2009-05-19 2014-01-08 新光電気工業株式会社 電子部品の実装構造
JP2011014612A (ja) * 2009-06-30 2011-01-20 Ibiden Co Ltd 配線基板及び配線基板の製造方法
JP2011151185A (ja) * 2010-01-21 2011-08-04 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
US8870579B1 (en) * 2011-01-14 2014-10-28 Paricon Technologies Corporation Thermally and electrically enhanced elastomeric conductive materials

Also Published As

Publication number Publication date
US9204544B2 (en) 2015-12-01
US20140262465A1 (en) 2014-09-18
JP2014179411A (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
TWI504318B (zh) 印刷電路板及製造其之方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
KR20060061227A (ko) 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
TW201601262A (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP2010021516A (ja) 電子素子内蔵型印刷回路基板の製造方法
KR101835782B1 (ko) 박막 커패시터의 제조 방법, 집적 회로 탑재 기판 및 당해 기판을 구비한 반도체 장치
CN105704926B (zh) 电子模块的制备方法以及电子模块
JP2013004576A (ja) 半導体装置
JP6282425B2 (ja) 配線基板の製造方法
JP2007081100A (ja) 配線基板およびその製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP4227973B2 (ja) 基板、電子部品、及び、これらの製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP6082284B2 (ja) 配線基板及びその製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP5980554B2 (ja) 電気的接続部材、検査方法及び電気的接続部材の製造方法
US20150027977A1 (en) Method of manufacturing wiring board
JP6533089B2 (ja) 配線基板
JP5154963B2 (ja) 配線基板の製造方法
JP5680589B2 (ja) 配線基板
JP2010278032A (ja) 表面実装型コンデンサ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170120

R150 Certificate of patent or registration of utility model

Ref document number: 6082284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150