JP6070600B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP6070600B2 JP6070600B2 JP2014031698A JP2014031698A JP6070600B2 JP 6070600 B2 JP6070600 B2 JP 6070600B2 JP 2014031698 A JP2014031698 A JP 2014031698A JP 2014031698 A JP2014031698 A JP 2014031698A JP 6070600 B2 JP6070600 B2 JP 6070600B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- test mode
- communication
- microcomputer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
図1に示すように、マイクロコンピュータ(マイコン)1は、CPU2と、ROM3,RAM4,周辺回路5A及び5Bなどが、アドレスバス6及びデータバス7を介して相互に接続されている。また、アドレスバス6及びデータバス7には、バス制御切替回路8が挿入されており、バス制御切替回路8を介してモード/通信回路9が接続されている。モード/通信回路9は、双方向I/O回路10を介して、マイコン1の外部端子であるモード/通信端子11(モード切替え/通信用端子)に接続されている。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図5に示すように、第2実施形態のマイコン31は、第1実施形態のマイコン1におけるテストモード無効化部17を削除し、第2比較器20が出力するノーマルモード検出信号をテストモードレジスタ32に入力している。そして、テストモードレジスタ32は、ノーマルモード検出信号が与えられるとリセットされて、テストモード設定信号を出力している状態であればその出力を停止し、ノーマルモード検出信号を出力する。
アドレスバス6及びデータバス7に接続される周辺回路の構成,種類は任意である。
CPU2がステップM2で実行するソフトウェアは、アプリケーションプログラムとは別個に用意されているテスト用のプログラムであっても良い。
Claims (2)
- ブレーク要求信号が入力されると、実行中の動作を停止させるCPU(2)と、
外部より動作モードの切り替えを行うために使用されると共に、回路動作をテストするためのテストモードにおいて、外部と前記CPUとが通信を行うために使用されるモード切替え/通信用端子(11)と、
このモード切替え/通信用端子に接続され、当該端子のレベルがアクティブに維持されている間カウント動作を継続するカウンタ(18)と、
初期状態で通常動作モードが設定されていると共に、前記モード切替え/通信用端子を介して行われる通信により、テストモード書き込みコマンドが入力されるとテストモードが設定されるテストモードレジスタ(16,32)と、
前記カウンタのカウンタ値が、前記通信に要する時間よりも長く設定される第1閾値以上で、且つ前記第1閾値よりも大きく設定される第2閾値未満であれば前記ブレーク要求信号を出力する第1比較器(19)と、
前記カウンタのカウンタ値が、前記第2閾値以上になると、前記テストモードを無効化して前記通常動作モードを設定するための信号を出力する第2比較器(20)とを備えたことを特徴とするマイクロコンピュータ。 - 前記第2比較器(20)は、前記テストモードレジスタ(32)をリセットする信号を出力して、前記テストモードを無効化することを特徴とする請求項1記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031698A JP6070600B2 (ja) | 2014-02-21 | 2014-02-21 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031698A JP6070600B2 (ja) | 2014-02-21 | 2014-02-21 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015156196A JP2015156196A (ja) | 2015-08-27 |
JP6070600B2 true JP6070600B2 (ja) | 2017-02-01 |
Family
ID=54775456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014031698A Expired - Fee Related JP6070600B2 (ja) | 2014-02-21 | 2014-02-21 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6070600B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7202225B2 (ja) * | 2019-03-12 | 2023-01-11 | ローム株式会社 | 半導体装置及びデバッグシステム |
US20200341058A1 (en) * | 2019-04-28 | 2020-10-29 | Nuvoton Technology Corporation | Time-limited debug mode |
US20240215450A1 (en) | 2021-04-28 | 2024-06-27 | Kureha Corporation | Piezoelectric laminated film and method for producing piezoelectric laminated film |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5727041A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Large-scale integrated circuit having testing function |
JPS63228336A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | プロセツサの暴走防止回路 |
JPH0219931A (ja) * | 1988-07-08 | 1990-01-23 | Fujitsu Ltd | マイクロプロセッサのテストモード制御方式 |
JP2002202900A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
JP2005274357A (ja) * | 2004-03-25 | 2005-10-06 | Kawasaki Microelectronics Kk | 半導体集積回路 |
-
2014
- 2014-02-21 JP JP2014031698A patent/JP6070600B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015156196A (ja) | 2015-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4652394B2 (ja) | マルチバーストプロトコルデバイスコントローラ | |
US9275000B2 (en) | Electronic device with address programmable through reduced number of terminals | |
KR101283431B1 (ko) | 마이크로 컴퓨터 | |
US8825922B2 (en) | Arrangement for processing trace data information, integrated circuits and a method for processing trace data information | |
JP2009099054A (ja) | 半導体集積回路及びデバッグモード決定方法 | |
JP6070600B2 (ja) | マイクロコンピュータ | |
US10977206B2 (en) | Data communication device and method for data communication | |
JP2017514199A (ja) | 干渉試験 | |
KR102169033B1 (ko) | 전력 최적화 시스템과 이의 구동 방법 | |
US20150106636A1 (en) | Data processor and data processing system | |
JP5918192B2 (ja) | Plcシステムでのデータ処理装置及びその方法 | |
US10067852B2 (en) | Switching between traditional and history program trace modes without halting a processor | |
KR100826496B1 (ko) | 반도체 집적 회로 장치 및 그 동작 방법 | |
TWI473110B (zh) | 串列介面的快閃記憶體裝置及其重置動作的執行方法 | |
KR20140028597A (ko) | 반도체 메모리 장치 | |
JP2009163531A (ja) | 割り込み管理機構およびマイクロコンピュータ | |
US9378782B1 (en) | Apparatus with write-back buffer and associated methods | |
JP5917325B2 (ja) | ブリッジ回路 | |
JP6396352B2 (ja) | 半導体装置 | |
US11841782B2 (en) | Semiconductor device and debugging system | |
JP2008033657A (ja) | メモリ制御装置および情報処理装置並びにメモリ制御方法 | |
JP2012216108A (ja) | 情報処理装置およびプログラム転送方法 | |
TWI581103B (zh) | 以精確計時用於實施匯流排操作的方法與系統 | |
JP7202225B2 (ja) | 半導体装置及びデバッグシステム | |
JP6626216B2 (ja) | コントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6070600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |