JP6066941B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6066941B2
JP6066941B2 JP2014016568A JP2014016568A JP6066941B2 JP 6066941 B2 JP6066941 B2 JP 6066941B2 JP 2014016568 A JP2014016568 A JP 2014016568A JP 2014016568 A JP2014016568 A JP 2014016568A JP 6066941 B2 JP6066941 B2 JP 6066941B2
Authority
JP
Japan
Prior art keywords
electrode pad
layer
semiconductor device
bonding
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016568A
Other languages
English (en)
Other versions
JP2015144168A (ja
Inventor
祥久 内田
祥久 内田
菊池 正雄
正雄 菊池
進吾 須藤
進吾 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014016568A priority Critical patent/JP6066941B2/ja
Publication of JP2015144168A publication Critical patent/JP2015144168A/ja
Application granted granted Critical
Publication of JP6066941B2 publication Critical patent/JP6066941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関し、特に、半導体チップに形成されている電極パッドの構成に特徴のある半導体装置に関するものである。
外部電極を備えた半導体装置では、半導体チップは基板やリードフレームに載置されている。半導体装置の製造工程において、半導体チップの上に形成された電極パッドを外部電極と電気的に接続する方法として、超音波圧着あるいは超音波併用熱圧着により金属ワイヤを接合させるワイヤボンディング法が用いられる。ワイヤボンディング法は、超音波圧着によるウェッジボンディング法と超音波併用熱圧着によるボールボンディング法に大きく分類されている。
ウェッジボンディング法では、楔型のツールを使用する。ツールの先端に形成された溝に金属ワイヤを把持し、このツールを被接合部に押圧する。その状態で、ワイヤボンディング装置から発振される超音波振動をツールを介して金属ワイヤに印加すると、接合面の酸化膜や不純物が除去される。同時に、摩擦により生じる熱によって金属ワイヤは塑性変形し、金属ワイヤと被接合部との固相接合が進展する。
ボールボンディング法では、金属ワイヤをキャピラリと呼ばれる筒状のツールから突出させて使用する。金属ワイヤ先端部とトーチロッドの間に高電圧を印加すると、空中放電が起こり、放電に伴う熱エネルギで金属ワイヤの先端がボール状に溶融する。この溶融形成したボールを加熱された被接合部に押付けながら超音波振動を印加すると、ウェッジボンディング法と同様に固相接合が得られる。
この種のワイヤボンディングでは、金属ワイヤの材料として、Al(特にウェッジボンディング法の場合)またはAu(特にボールボンディング法の場合)が、一般的に用いられてきた。一方で、半導体装置の信頼性向上や、実装工程に掛かる材料費低減の観点から、Cuを主な材料とするCu系ボンディングワイヤへの切り替えが行われつつある。特に、ボールボンディングの分野においては、2009年頃からのAu価格の高騰をきっかけに、Cu系ボンディングワイヤの使用量が伸びた。2012年の一年間に使用された金属ワイヤは半分以上がCu系ボンディングワイヤであったとまで言われている。
半導体チップに形成される電極パッド材としては、Alが一般的である。Alは、Cuよりも軟らかく、超音波印加中に選択的に変形するため、電極パッド材に過剰に荷重や超音波を印加した場合には、金属ワイヤの外周部に多くのAlが排斥される。CuはAlやAuと比較して硬く、変形しにくいため、健全な接合部を得るには、接合時に、より大きな荷重や超音波出力が必要となる。金属ワイヤが電極パッドの下層構造に直接接触すると、電極パッドの下層構造にクラック等のダメージが生じたり、接合部が電極パッドごと剥離する。
ワイヤボンディング時における電極パッドのダメージを抑制し、接合部の剥離を防止する技術の開発が進んでいる。チップ内配線層の一部を開口して電極パッドとして用いる半導体チップでは、配線材として一般的に用いられているAlに高濃度のCuを添加することで電極パッドの硬度を増大させている(例えば特許文献1)。高濃度のCuは、電極パッドの変形を抑制し、電極パッドの下層構造の破壊や接合部の剥離を抑制する効果を生み出す。
半導体チップの配線層の材料として2〜12%のCuが含まれているAlを用いると、Al中に析出したCuが原因で配線層が腐食しやすくなり、加工性も悪くなる。すなわち、Al系配線層における信頼性の向上とワイヤボンディング時の電極パッドへのダメージの抑制は両立しにくい。
特開平1-187832号公報
本発明は、ワイヤボンディング工程でCu系のボンディングワイヤを用いる場合に生じる上記のような課題を解決するためになされたものである。半導体装置(および半導体チップ)におけるチップ内配線の加工性と信頼性を確保したまま、電極パッドの下層構造の破壊や、接合部の剥離を抑制することを目的とするものである。
本発明に係わる半導体装置は、外部機器に接続される外部電極と、層間絶縁膜の上に第1バリアメタル層とAl系配線層とAl系電極パッド層がこの順番で形成されてなる半導体チップと、Al系電極パッド層と外部電極を接続するボンディングワイヤと、外部電極と半導体チップとボンディングワイヤを封止する樹脂部材と、Al系電極パッド層とAl系配線層の間に形成されている第2バリアメタル層と、を備え、Al系電極パッド層は開口部を有するパッシベーション膜で周囲を被覆されていて、Al系電極パッド層はAl系配線層よりも多くのCuを含んでいて、Al系電極パッド層とAl系配線層は、第2バリアメタル層を貫通するビアによって導通していることを特徴とする。
この発明の半導体装置(および半導体チップ)によれば、Cu系のボンディングワイヤを用いてワイヤボンディングを行っても、配線の加工性と信頼性を確保したまま、電極パッドの下層構造の破壊や、接合部の剥離を抑制できる。
本発明の実施の形態に係る半導体装置の構成を示す説明図である。 実施の形態1に係る半導体チップにおける単層配線構造を示す説明図である。 実施の形態1に係る電極パッド層の構造を示す断面図である。 実施の形態1に係る電極パッド層にCu系のボンディングワイヤをボールボンディングした断面図である。 比較例に係る電極パッド層の構造を示す断面図である。 比較例に係る電極パッド層にCu系のボンディングワイヤをボールボンディングした断面図である。 実施の形態1に係る電極パッド層に荷重制御法を用いてCu系のボンディングワイヤをボールボンディングした断面図である。 実施の形態2に係る電極パッド層の構造を示す説明図である。
以下に本発明にかかる半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。図において、同一符号が付与されている構成要素は、同一の、または、相当する構成要素を表している。
実施の形態1.
図1に、T−PM(トランスファーパワーモールド)と呼ばれている半導体装置100の全体構成を示す。半導体装置100は、半導体チップ(トランジスタ11A、ダイオード11Bおよび制御素子11C)、ボンディングワイヤ7、外部電極14、モールド樹脂部材15、ヒートシンク16、リードフレーム24などから構成されている。半導体チップ11、ボンディングワイヤ7、ヒートシンク16、リードフレーム24はモールド樹脂部材15で封止されている。パッケージタイプの半導体装置100は、ワイヤボンディングの終わったリードフレームを金型にセットして、熱硬化性のエポキシ樹脂を流し込んで成形されている。トランジスタ11Aには、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)などが用いられる。半導体装置100は外部電極14を使って外部機器に接続される。
半導体チップ11は、珪素(Si)によって形成されたものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成したものも好適に使用することができる。ワイドバンドギャップ半導体としては、炭化珪素(SiC)、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体チップを用いた装置の小型化が可能となる。
図2は、半導体チップにおける単層配線構造を示している。半導体チップの基材(Si)10には層間絶縁膜(SiO)8が形成されている。配線層1は、0.5質量%のCuを含むAlから成る。配線層1の厚さは、0.5μmとしている。配線層1の表面側には、Cuを3質量%含むAlから成る、厚さ2μmの電極パッド層4が形成されている。パッシベーション膜3は、電極パッド層4の表面の一部が100μm角に取り除かれている。電極パッド層4の上に形成されている開口部が金属ワイヤとの接合領域なる。配線層1の下層側と上層側には、それぞれ、バリアメタル層2aとバリアメタル層2bが成膜されている。電極パッド層4はビアにより直下の配線層1と接続されている。Cu系のボンディングワイヤ7は、一端が電極パッド層4に、他端は外部電極14に接合される。
図3は、半導体チップにおける単層配線構造の詳細図である。基材10の上にバリアメタル層2aと配線層1と電極パッド層4とパッシベーション膜3が形成されている。配線層1は層間絶縁膜8の上に形成されている。配線層1はバリアメタル層2aとパッシベーション膜3に挟持されている。電極パッド層4は周囲を覆うパッシベーション膜3の開口部20から露呈している。電極パッド層4は配線層1よりも多くのCuを含んでいる。電極パッド層4はビア5により直下の配線層1と接続されている。配線層1の下層側には、厚さ500nmのTiNから成るバリアメタル層2aが成膜されている。配線層1と電極パッド層4との間には、厚さ500nmのTiNから成るバリアメタル層2bが成膜されている。厚さ1μmのポリイミドからなるパッシベーション膜3は、配線層1と電極パッド層4の一部を被っている。
半導体チップは、高速化や高集積化により配線パターンが細くなる傾向にある。配線パターンにはチップ内配線の微細化に伴い、エレクトロマイグレーションや腐食による断線が懸念されている。耐エレクトロマイグレーション性を向上させる手段として、配線層の主材料であるAlにCuを意図的に添加する方法が知られている。Cuの混合比が高すぎると、加工性が悪くなったり、Al中に析出したCuが配線層のパターニングに用いる塩素系のエッチングガスと反応して腐食が生じやすくなるため、配線層のAlには0.5質量%のCuを一般的に添加する。
配線層の一部を開口させて電極パッドとして用いる構造では、ワイヤボンディング時のAlの変形を考慮すると、一定以上の厚みが必要となる。配線幅を細くして、高集積化を図る場合、配線のアスペクト比が大きくなり、配線倒れが生じやすい。この実施の形態による半導体チップは、配線層1がCuを0.5質量%含むAlから形成されているため、加工性と耐腐食性を低下させること無く、エレクトロマイグレーションを抑制でき、配線部の信頼性を確保することが可能となる。さらに、一部を電極パッドとして用いることなく、専用の配線層とするため、金属ワイヤとの接合性を考慮する必要がなく、配線層1は配線幅を細くしても配線倒れが生じない厚みにすることができる。
電極パッド層4は、Cuを3質量%含むAlからなる。電極パッド層4が硬くなり、接合時のAl排斥が軽減される結果、電極パッドの下層構造の破壊や、接合部の剥離を防止することができる。電極パッド層4は、金属ワイヤとの接合にのみ用いる。チップ面内の配線として機能しないため、電極パッド層4の厚みを変化させても、配線層1の厚みは電極パッド層4の厚みに影響されることがない。
配線層1はアスペクトを理想的な状態で形成できるので、チップ内配線の微細化による高集積化を確保でき、信頼性も維持できる。さらに、配線層1は電極パッド層4の材料と同じAl−Cu系にしている。配線層1と電極パッド層4を同一装置でスパッタ法により形成する場合であっても、スパッタ装置はチャンバーの内部が異元素により汚染されることがなく、異元素の混入による配線層1の信頼性の低下も防止できる。
上記のように、半導体装置100は本実施の形態の電極パッド層構造を有する半導体チップを用いている。配線層1をチップ内の配線専用層に、電極パッド層4をワイヤとの接合専用層に、というように電極パッド層構造を機能分離することで、配線部の信頼性と、ワイヤボンディング時のダメージ抑制を両立している。バリアメタル層2aは、基材10のSiが配線層1に拡散するのを防止する目的で形成されている。バリアメタル層2bは電極パッド層4のCuが配線層1に拡散するのを防止する目的で形成されている。これにより、SiやCuの拡散により半導体チップの電気特性が過渡的に変化することを抑制できる。
パッシベーション膜3は、水分による配線層1の腐食を抑制するためのものである。通常、半導体チップを搭載するデバイス(半導体装置)は、エポキシ樹脂でパッケージされている。パッシベーション膜3は、半導体チップの表面まで到達する微量な水分による配線層1または電極パッド層4の腐食を防止する。なお、この実施の形態においては、配線層が一層の場合について述べたが、これに限るものではなく、電極パッド層の下層に、多層の配線層があってもよい。また、この実施の形態においては、チップ内の配線層が厚さ0.5μmの場合について述べたが、これに限るものではなく、配線倒れが生じないアスペクト比で厚さと幅を設定すれば良い。
この実施の形態においては、厚さ500nmのTiNからなるバリアメタル層について述べた。バリアメタル層はこれに限るものではなく、配線層への基材(Si)および電極パッド層(Cu)の拡散を防止できる材料および厚さであれば良い。例えば、Ti、TiO2、Ta、TaN、これらの組合せなどでも良い。また、この実施の形態においては、厚さ1μmのポリイミドからなるパッシベーション膜について述べた。パッシベーション膜はこれに限るものではなく、SiN膜やリンシリケートガラス膜であっても良い。
この実施の形態においては、電極パッド層4の上層側のパッシベーション膜3を100μm角の大きさで取り除くことで、金属ワイヤとの接合領域を設ける場合について述べたが、これに限るものではない。接合領域はボンディング後の変形したワイヤより開口寸法が大きければ良い。例えば、ボールボンド法の場合は、使用するワイヤ径の2倍以上あれば良い。ウェッジボンド法の場合は、長手方向はウェッジツールの先端と同じ長さ以上、短手方向はワイヤ径の1.5倍以上あれば良い。
この実施の形態においては、配線層1と電極パッド層4はスパッタ方により成膜させる場合について述べた。成膜法はこれに限るものではなく、蒸着法、CVD(Chemical Vapor Deposition)法などでもよい。配線層1と電極パッド層4との接続にはビア5を用いる場合について述べているが、これに限るものではない。導電性のバリアメタルを用いた場合はビアによる接続は必要なくなる。絶縁性のバリアメタルを用いた場合であっても、バリアメタルが薄ければトンネル効果で電気的な接続が得られる。
この実施の形態においては、Cuを3質量%含むAlから形成された電極パッド層について述べた。電極パッド層はこれに限るものではなく、Alの硬度を増大させ、Cuの析出物を形成できればよく、たとえば1〜5質量%のCuを添加すればよい。また、この実施の形態においては、厚さ2μmの電極パッド層について述べたが、これに限るものではなく、電極パッドの下層構造の破壊や接合部の剥離を抑制できる厚さであれば良いことは言うまでもない。配線層1は0.5質量%のCuを含むAlから形成されたものについて述べているが、0質量%(純Al)〜0.7質量%の範囲であればよい。
この実施の形態においては、Siを基材とした半導体チップについて述べた。基材はこれに限るものではなく、SiC、GaN、GaAs、InGaAsなどでもよい。特に、SiC、GaNなどの素材を材料とする、Siよりもバンドギャップが大きい、ワイドギャップ半導体を用いる場合、半導体装置はその利点を活かすためには高温で動作されることが多くなる。高温動作時の信頼性を保証するために、Cu系のボンディングワイヤの必要性が増している。
次に、図4を用いて、実施の形態1による電極パッド構造のダメージ抑制効果を説明する。同図はCu系の金属ワイヤを用いてワイヤボンディングした電極パッド部の断面図である。配線層1はCuを0.5質量%含むAlからなる。電極パッド層4は配線層1よりも多くのCuを含む。電極パッド層4の一部はパッシベーション膜3の開口部から露出している。この露出部にCu系のボンディングワイヤがAuワイヤで一般的な接合方法で接合されている。
Auワイヤを用いるワイヤボンディングでは、一般的に超音波印加により初期ボールを塑性変形させながら接合を行う。超音波は初期ボールおよび接合部に形成され、接合を阻害する、酸化膜や有機皮膜を破壊し、新生面を露出させる。本実施の形態に係る電極パッド構造によれば、Cuの添加量を増大させているため、電極パッド層4が固くなり、初期ボールを大きく変形させながら接合させる方法を用いても、超音波印加時の電極パッド層4の排斥が少ない。ワイヤボンディング後の圧着ボール直下のAlの残存量が多くなる結果、電極パッドの下層構造の破壊や、電極パッドの剥離を抑制することが出来る。
図5は、比較例として、一般的な半導体チップの電極パッド部を示している。Siを基材10とする半導体チップの内部配線には、0.5質量%のCuを含むAlから成る配線層1が用いられている。配線層1の厚さは、2μmとしている。配線層1の下層側には、厚さ500nmのTiNから成るバリアメタル層2aが成膜されている。厚さ1μmのポリイミドからなるパッシベーション膜3は、配線層1の表面の一部が100μm角に取り除かれている。配線層1の上に形成されているパッシベーション膜3の開口部20が金属ワイヤとの接合領域となる。
図6は、比較例に係る電極パッド部を、Cu系のボンディングワイヤを使ってAuワイヤと同様の方法でワイヤボンディングした断面図である。Auワイヤによる一般的なボンディングでは、超音波印加時に初期ボールの大きな変形を伴う。この方法で、Cu系のボンディングワイヤを電極パッド部に、ワイヤボンディングすると、ボンディングワイヤより軟らかく、Cuを0.5質量%含むAlを材料とする配線層1が超音波印加時に選択的に変形する。電極パッド材(Al:配線層1)が圧着ボールの外周に大量に排斥された結果、圧着ボール直下の電極パッド材がかなり薄くなっている。最悪の場合には、圧着ボールが電極パッド部の下層構造に接触し、そこを起点に亀裂が生じる。
図7は、実施の形態1に記載の半導体チップの電極パッド部に、荷重制御法を用いて Cu系のボンディングワイヤをワイヤボンディングした断面を示す図である。Cu系のボンディングワイヤを用いる場合、上記のように、初期ボールを超音波印加により塑性変形させる方法で接合を得ようとすると、Alの排斥が大きくなる。荷重制御法でCu系のボンディングワイヤを用いる場合、先ず荷重のみで初期ボールを所望の圧着径になるまで変形させた後、荷重を低下させた状態で超音波を印加する。この方法を用いることで、電極パッド層4の排斥をさらに軽減することができる。圧着ボールの形状は、初期の大きな荷重で決定される。初期ボールの変形に超音波振動が作用しないため、圧着ボールの真円度がよくなる効果もある。
荷重制御法を用いてワイヤボンディングする場合には、初期ボールの巨視的な変形を伴う酸化膜や有機皮膜の破壊ではなく、接合界面の微視的な変形により、新生面を露出させることが必要となる。その際、接合界面に微細な凹凸があった方が、酸化膜や有機皮膜を破壊する起点となり、新生面を露出させやすい。本実施の形態の半導体チップは、ワイヤと接触する電極パッド層4の材料を、Cuを3質量%含むAlから形成しているため、Cuの析出物が表面に微細な凹凸を形成し、超音波印加時に酸化膜や有機皮膜を破壊する起点となる。新生面が露出しやすくなることで接合性が向上し、低い超音波出力でも接合が可能となり、Cu系のボンディングワイヤに特有の荷重制御法を用いた場合でも、半導体チップへのダメージは抑制される。なお,この実施の形態では,最も効果的であるCu系のボンディングワイヤを用いた場合について述べたが,金属ワイヤはこれに限るものではない。ボンディングワイヤとして,Auワイヤ、Agワイヤなどのその他の金属ワイヤを用いた場合であっても、本実施例に示す電極パッド構造を適用することで不良率低減や信頼性向上の効果が得られることは言うまでもない。
実施の形態2.
図8は、本発明の実施の形態2に係る半導体チップにおける電極パッド部の断面図である。配線層1は、0.5質量%のCuを含むAlから成り、Siを基材10とする半導体チップの配線に用いられている。配線層1の厚さは、0.5μmとしている。配線層1の表面側には、Cuを3質量%含むAlから成る、厚さ2μmの電極パッド層4が形成されている。電極パッド層4はビア5により直下の配線層1と接続されている。
配線層1の下層側には、厚さ500nmのTiNから成るバリアメタル層2aが成膜されている。配線層1と電極パッド層4との間には、厚さ500nmのTiNから成るバリアメタル層2bが成膜されている。電極パッド層4の上層側には0.1μmのAuからなる腐食防止膜6が形成されている。パッシベーション膜3は、配線層1と腐食防止膜6を被っている。腐食防止膜6の上には開口部20が設けられていて、金属ワイヤとの接合領域を形成している。
一般的な半導体パッケージは、エポキシ樹脂により封止されている。環境中の水分はエポキシ樹脂を透過するので、パッシベーション膜3で覆われていない金属ワイヤとの接合領域が腐食する場合がある。腐食防止膜6を最表面に形成することで、電極パッド層4の腐食を防止することができる。
腐食防止膜6は電極パッド層4の表面酸化を防止する効果もあるため、ボンディング時に酸化膜を破壊するために必要なエネルギが少なくなる。金属ワイヤを接合するときに、より小さい超音波出力でボンディングワイヤの接合が可能となり、電極パッドの下層の破
壊や接合部の剥離を抑制することができる。なお、この実施の形態においては、厚さ0.1μmのAuからなる腐食防止膜について述べた。腐食防止膜はこれに限定するものではなく、貴金属(たとえば、Pd、Pt)など腐食しにくい物質であれば、同様の効果が得られる。
半導体チップにSiCなどのワイドバンドギャップ半導体を用いた場合、半導体チップはその高温耐量を生かすために、Siを用いた場合と比較してより高温で動作させることになる。ワイドバンドギャップ半導体デバイスを搭載する半導体装置においては、高温動作に対応するために、より高い信頼性が求められるため、高信頼の半導体装置を実現するという本発明のメリットはより効果的なものとなる。
なお、本発明は、その発明の範囲内において、実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は、ボンディングワイヤを使用した半導体装置(および半導体チップ)において、外部電極と電極パッドの接合信頼性を向上することを目的にするものである。
1 配線層、2a バリアメタル層、2b バリアメタル層、3 パッシベーション膜、4 電極パッド層、5 ビア、6 腐食防止膜、7 ボンディングワイヤ、8 層間絶縁膜、10 基材、11 半導体チップ、11A トランジスタ、11B ダイオード、11C 制御素子、14 外部電極、15 モールド樹脂部材、16 ヒートシンク、20 開口部、24 リードフレーム、100 半導体装置

Claims (10)

  1. 外部機器に接続される外部電極と、
    層間絶縁膜の上に第1バリアメタル層とAl系配線層とAl系電極パッド層がこの順番で形成されてなる半導体チップと、
    前記Al系電極パッド層と前記外部電極を接続するボンディングワイヤと、
    前記外部電極と前記半導体チップと前記ボンディングワイヤを封止する樹脂部材と、
    前記Al系電極パッド層と前記Al系配線層の間に形成されている第2バリアメタル層と、を備え、
    前記Al系電極パッド層は開口部を有するパッシベーション膜で周囲を被覆されていて、前記Al系電極パッド層は前記Al系配線層よりも多くのCuを含んでいて、
    前記Al系電極パッド層と前記Al系配線層は、前記第2バリアメタル層を貫通するビアによって導通していることを特徴とする半導体装置。
  2. 前記ボンディングワイヤは、Cuを主成分とすることを特徴とする請求項1に記載の半導体装置。
  3. 前記Al系電極パッド層は腐食防止膜で被覆されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記Al系配線層は、0質量%から0.7質量%の範囲のCuを含んでいることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
  5. 前記Al系電極パッド層は、1質量%から5質量%の範囲のCuを含んでいることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
  6. 前記腐食防止膜は、Au,PdまたはPtを含んでなることを特徴とする請求項3に記載の半導体装置。
  7. 前記パッシベーション膜は、ポリイミドからなることを特徴とする請求項1から6のいずれか1項に記載の半導体装置。
  8. 前記第1バリアメタル層と前記第2バリアメタル層は、TiN,Ti,TiO2,TaまたはTaNからなることを特徴とする請求項1から7のいずれか1項に記載の半導体装置。
  9. 前記半導体チップの少なくとも一部がワイドバンドギャップ半導体により形成されていることを特徴とする請求項1から8のいずれか1項に記載の半導体装置。
  10. 前記ワイドバンドギャップ半導体は、炭化珪素,窒化ガリウム系材料,ダイヤモンドのいずれかの半導体であることを特徴とする請求項9に記載の半導体装置。
JP2014016568A 2014-01-31 2014-01-31 半導体装置 Active JP6066941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014016568A JP6066941B2 (ja) 2014-01-31 2014-01-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016568A JP6066941B2 (ja) 2014-01-31 2014-01-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2015144168A JP2015144168A (ja) 2015-08-06
JP6066941B2 true JP6066941B2 (ja) 2017-01-25

Family

ID=53889072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016568A Active JP6066941B2 (ja) 2014-01-31 2014-01-31 半導体装置

Country Status (1)

Country Link
JP (1) JP6066941B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041566A (ja) * 2015-08-20 2017-02-23 セイコーエプソン株式会社 半導体装置及びその製造方法、電子機器並びに移動体
DE102016101801B4 (de) 2016-02-02 2021-01-14 Infineon Technologies Ag Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür
WO2018110417A1 (ja) * 2016-12-14 2018-06-21 株式会社新川 ワイヤボンディング装置及びワイヤボンディング方法
JP6897141B2 (ja) 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
WO2020110199A1 (ja) * 2018-11-27 2020-06-04 オリンパス株式会社 ケーブル接続構造
JP7496724B2 (ja) 2020-06-25 2024-06-07 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187832A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体デバイスおよび半導体チップ
JPH0582581A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置の製造方法
JP2013055189A (ja) * 2011-09-02 2013-03-21 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2015144168A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6066941B2 (ja) 半導体装置
US7494912B2 (en) Terminal pad structures and methods of fabricating same
JP5607994B2 (ja) 半導体集積回路装置およびその製造方法
JP2010171386A (ja) 半導体装置及びその製造方法
JP5433175B2 (ja) 半導体装置
JP5420274B2 (ja) 半導体装置及びその製造方法
CN101752334A (zh) 半导体集成电路器件
JP6102598B2 (ja) パワーモジュール
JP5383446B2 (ja) 半導体装置
US20160027746A1 (en) Semiconductor Chip and Method for Forming a Chip Pad
US9972555B2 (en) Semiconductor device and method of manufacturing same
US20200312806A1 (en) Semiconductor device and semiconductor package
JP7234432B2 (ja) 半導体装置
JP4967277B2 (ja) 半導体装置およびその製造方法
JP2012146720A (ja) 半導体装置およびその製造方法
JP2023054250A (ja) 半導体装置
US8222736B2 (en) Semiconductor device with Al pad
TWI534917B (zh) 半導體裝置及其製造方法
US10153241B2 (en) Semiconductor device and method of manufacturing the same
JP6091443B2 (ja) 半導体モジュール
JP2007214238A (ja) 半導体装置およびその製造方法
JP4342892B2 (ja) 半導体装置およびその製造方法
JP6427838B2 (ja) 半導体装置
JP2015142009A (ja) 半導体装置
JP2008010778A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R151 Written notification of patent or utility model registration

Ref document number: 6066941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250