JP2008010778A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008010778A JP2008010778A JP2006182347A JP2006182347A JP2008010778A JP 2008010778 A JP2008010778 A JP 2008010778A JP 2006182347 A JP2006182347 A JP 2006182347A JP 2006182347 A JP2006182347 A JP 2006182347A JP 2008010778 A JP2008010778 A JP 2008010778A
- Authority
- JP
- Japan
- Prior art keywords
- passivation film
- semiconductor device
- opening
- center
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 外部接続電極における熱応力の集中を緩和することができる半導体装置を実現する。
【解決手段】 本発明の半導体装置は、半導体チップ11の全面を覆うように形成されたパッシベーション膜12と、外部との電気的接続を行うためにパッシベーション膜12中に形成された電極パッド13と、電極パッド13上のパッシベーション膜12を除去して形成された開口部と、開口部および開口部周辺のパッシベーション膜12を覆うように形成され、半導体チップ11の中心と開口部の中心とを結ぶ直線上において、半導体チップ11の中心側とその反対側とでパッシベーション膜12との接着面の距離が異なるバリアメタル14と、外部電極としてバリアメタル14上に形成された金属バンプ15を有する。
【選択図】 図1
【解決手段】 本発明の半導体装置は、半導体チップ11の全面を覆うように形成されたパッシベーション膜12と、外部との電気的接続を行うためにパッシベーション膜12中に形成された電極パッド13と、電極パッド13上のパッシベーション膜12を除去して形成された開口部と、開口部および開口部周辺のパッシベーション膜12を覆うように形成され、半導体チップ11の中心と開口部の中心とを結ぶ直線上において、半導体チップ11の中心側とその反対側とでパッシベーション膜12との接着面の距離が異なるバリアメタル14と、外部電極としてバリアメタル14上に形成された金属バンプ15を有する。
【選択図】 図1
Description
本発明は、半導体装置における外部接続電極の構造にかかわるもので、特にフリップチップのバンプ下電極構造に関する。
電子製品の小型化、高性能化により、半導体装置は高速化、多端子化している。高速多端子の半導体装置は、通常フリップチップ接続パッケージ構造が必要であるが、基板の熱膨張係数とチップの熱膨張係数との差により、外部接続電極に大きな熱応力が発生することは周知(例えば、「特許文献1」を参照。)である。また、フリップチップの外部接続端子には通常なまり入りの半田材が用いられているが、近年、環境面の配慮から、鉛フリー化が必要になっている。半田材の鉛は、融点を下げるとともに、応力を緩和する効果を有している。このため、鉛フリー化によって、基板とチップの熱膨張係数差による応力が、接続部とくに電極部に集中する。さらに、(1)半導体チップ内配線の電気特性向上の目的で、絶縁層の誘電率を下げる結果、絶縁層の脆弱化につながっていること、(2)外部接続端子の微細化により、電極端子の面積が小さくなり応力が集中しやすくなっていること、(3)微細化により電極端子間の距離が近接するため、接続高さが低くなり、これによっても応力の集中がおきやすくなっていることから、外部接続電極における応力集中を緩和する方法が必要になっている。
図7は、従来の半導体装置における外部接続電極の構造を示す断面図である。図7には、一例として、半田バンプ101を介してフリップチップ102を基板103上に接着した場合を示した。フリップチップ102の外部接続電極は、図7に示したように、フリップチップ102の表面を覆うように形成されたパッシベーション膜104中に設けられたアルミ(Al)の電極パッド105上にバリアメタル106(以下、「UBM層106」という。)が形成され、そのUBM層106に半田バンプ101が接着されている。UBM層106は、電極パッド105と接続するためにパッシベーション膜104を除去した開口部とその周辺を覆うように形成されている。
ここで、フリップチップ102および基板103の温度が高温から低温に変化する場合(基板103とフリップチップ102の熱膨張係数差による熱応力はこの場合に最大となる。)を考える。この時、図7に示したように、フリップチップ102は温度差による熱収縮が小さく、一方、基板103は温度差による熱収縮が大きい。したがって、基板103とフリップチップ102の熱膨張係数差による熱応力は、チップ中心(図7では左方。)から見て反対側のUBM層106のコーナー(図7で、太枠で囲んだ部分。)に引張応力が集中する。このため、従来の半導体装置における外部電極構造では、チップ中心から見て反対側のUBM層106がパッシベーション膜104から剥離しやすいという問題があった。
特開平6−177134号公報
本発明は、外部接続電極における熱応力の集中を緩和することができる半導体装置を提供する。
本発明の一態様によれば、半導体チップの全面を覆うように形成されたパッシベーション膜と、外部との電気的接続を行うために前記パッシベーション膜中に形成された電極パッドと、前記電極パッド上の前記パッシベーション膜を除去して形成された開口部と、前記開口部および前記開口部周辺の前記パッシベーション膜を覆うように形成され、半導体チップの中心と前記開口部の中心とを結ぶ直線上において、前記半導体チップの中心側とその反対側とで前記パッシベーション膜との接着部の距離が異なるバリアメタルと、外部電極として前記バリアメタル上に形成された金属バンプを有することを特徴とする半導体装置が提供される。
本発明によれば、外部接続電極における熱応力の集中を緩和することができるので、微細で信頼性の高い外部接続電極を有する半導体装置を実現することができる。
以下、図面を参照しながら、本発明の実施例を説明する。
図1は、本発明の実施例に係わる半導体装置における外部接続電極の構造を示す断面図である。
本発明の実施例に係わる半導体装置における外部接続電極の構造は、チップ11の表面を覆うように形成されたパッシベーション膜12、パッシベーション膜12中に形成されたアルミパッド13、アルミパッド13上の開口部とその周辺を覆うように形成されたバリアメタル14(以下、「UBM層14」という。)、およびUBM層14に接着された金属バンプ15を備えている。
本発明の実施例に係わる半導体装置における外部接続電極の構造は、チップ11の表面を覆うように形成されたパッシベーション膜12、パッシベーション膜12中に形成されたアルミパッド13、アルミパッド13上の開口部とその周辺を覆うように形成されたバリアメタル14(以下、「UBM層14」という。)、およびUBM層14に接着された金属バンプ15を備えている。
パッシベーション膜12は、半導体の無機物からなるパッシベーション膜とその上に形成された有機物からなるパッシベーション膜とで構成されている。
アルミパッド13は、パッシベーション膜12中に形成され、アルミパッド13上の一部のパッシベーション膜12は外部との接続のために除去され、開口部を形成している。
UBM層14は、開口部およびその周辺を覆うように形成された円形の導電性膜であり、開口部の底面でアルミパッド13と接着され、開口部の周辺ではパッシベーション膜12に接着されている。UBM層14の上部にはほぼ全面にわたって金属バンプ15が接着されている。
図2は、本発明の実施例に係わる半導体装置におけるUBM層14の接着面を示す模式図である。
UBM層14とアルミパッド13とのパッド接着面21は、図2に示したように、チップ11の中心(図2では、紙面右方。))とUBM層14の中心を結んだ直線である中心線に沿ってチップ11の中心側にずれて形成されている。すなわち、パッシベーション接着面22のチップ11中心側の距離をa、その反対側の距離をbとして、a<bとなるようパッド接着面21、つまり、アルミパッド13上の開口部が形成されている。また、aは少なくとも10μm以上となるようUBM層14が形成されている。
UBM層14とアルミパッド13とのパッド接着面21は、図2に示したように、チップ11の中心(図2では、紙面右方。))とUBM層14の中心を結んだ直線である中心線に沿ってチップ11の中心側にずれて形成されている。すなわち、パッシベーション接着面22のチップ11中心側の距離をa、その反対側の距離をbとして、a<bとなるようパッド接着面21、つまり、アルミパッド13上の開口部が形成されている。また、aは少なくとも10μm以上となるようUBM層14が形成されている。
パッド接着面21は、さらに、EM(エレクトロマイグレーション)限界を考慮して、その面積Sminが確保されている。
図3は、本発明の実施例に係わる半導体装置のUBM層14における接着面積と電流密度の関係を示すグラフである。
グラフの縦軸は、パッド接着面21における電流密度を任意のスケールで示し、横軸はパッド接着面21の面積を任意のスケールで示している。EM限界は、その外部接続電極に流れる最大電流で決まるため、図3に示したように、パッド接着面21の面積には仕様上要求される最小の面積Sminが存在する。
グラフの縦軸は、パッド接着面21における電流密度を任意のスケールで示し、横軸はパッド接着面21の面積を任意のスケールで示している。EM限界は、その外部接続電極に流れる最大電流で決まるため、図3に示したように、パッド接着面21の面積には仕様上要求される最小の面積Sminが存在する。
図4は、本発明の実施例に係わる半導体装置におけるUBM層14の応力を示す分布図である。ここでは、一例として、図1の電極構造を持つフリップチップ11を基板41上に実装した場合のUBM層14近傍断面の応力分布を示した。
UBM層14における応力分布は、図4に示したように、チップ11の中心側(図4では、紙面左方。)からみてその反対側のコーナーに引っ張り応力が集中している。
図5は、本発明の実施例に係わる半導体装置における応力の変化を示すグラフである。ここでは、UBM層14とパッシベーション膜12との接着距離bが異なる3種類の構造についてそれぞれシミュレーションし、結果を中心線に沿った応力(図4の(a)〜(c))として示した。
図5の縦軸は応力を示し、横軸はパッシベーション接着面22のコーナーからの距離を任意のスケールで示している。
図5から分かるように、パッシベーション膜12上に形成されたUBM層14の距離bが長いほど、UBM層14の接続応力は小さくなる。逆に、距離bを小さくすると、チップ11上の脆弱な絶縁層に高い応力が生じてしまい、剥離、破壊に至ってしまう。
上記実施例によれば、チップ11中心からみて反対側におけるUBM層14とパッシベーション膜12との接着面の距離をチップ11中心側より大きくすることにより外部接続電極における熱応力の集中を緩和することができるので、微細で信頼性の高い外部接続電極を有する半導体装置を実現することができる。
上述の実施例では、パッド接着面21およびパッシベーション接着面22は共に円形であるとしたが、本発明はこれに限られるものではなく、例えば、図6に示したように、種々の変形例が考えられる。図6(a)はパッシベーション接着面22を中心線に沿って長円形としており、図6(b)はパッド接着面21を中心線に垂直な方向に沿って長円形としており、図6(c)はパッド接着面21を同様に長方形としている。これらはいずれも、パッド接着面21の面積をSmin以上に保持してパッシベーション接着面22の距離bを大きくしている。
また、上述の実施例では、チップ11を基板上に実装するとしたが、本発明はこれに限られるものではなく、例えば、複数のチップ11を積み重ねて積層チップ11を構成する場合などにも適用することができる。そのような場合には、積み重ねるチップ11の大きさや厚さなどにより熱応力の分布が変化するので、必ずしもa<bとは限らない。場合によっては、a>bとする方がUBM層14にかかる応力を緩和することができる。
11 チップ
12 パッシベーション膜
13 アルミパッド
14 バリアメタル(UBM層)
15 金属バンプ
12 パッシベーション膜
13 アルミパッド
14 バリアメタル(UBM層)
15 金属バンプ
Claims (3)
- 半導体チップの全面を覆うように形成されたパッシベーション膜と、
外部との電気的接続を行うために前記パッシベーション膜中に形成された電極パッドと、
前記電極パッド上の前記パッシベーション膜を除去して形成された開口部と、
前記開口部および前記開口部周辺の前記パッシベーション膜を覆うように形成され、半導体チップの中心と前記開口部の中心とを結ぶ直線上において、前記半導体チップの中心側とその反対側とで前記パッシベーション膜との接着部の距離が異なるバリアメタルと、
外部電極として前記バリアメタル上に形成された金属バンプを有することを特徴とする半導体装置。 - 前記バリアメタルにおける前記パッシベーション膜との接着部の距離は、半導体チップの前記中心側よりも前記反対側の方が大きいことを特徴とする請求項1に記載の半導体装置。
- 前記バリアメタルにおける前記パッシベーション膜との接着部の距離は少なくとも10μm以上であることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182347A JP2008010778A (ja) | 2006-06-30 | 2006-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182347A JP2008010778A (ja) | 2006-06-30 | 2006-06-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010778A true JP2008010778A (ja) | 2008-01-17 |
Family
ID=39068688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006182347A Pending JP2008010778A (ja) | 2006-06-30 | 2006-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008010778A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128176A (ja) * | 2009-07-13 | 2015-07-09 | ウルトラテック インク | 鉛フリーc4相互接続の信頼性を改善するための構造体及び方法 |
KR20200063963A (ko) * | 2018-11-27 | 2020-06-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 차폐 구조물 |
US11380639B2 (en) | 2018-11-27 | 2022-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shielding structures |
-
2006
- 2006-06-30 JP JP2006182347A patent/JP2008010778A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128176A (ja) * | 2009-07-13 | 2015-07-09 | ウルトラテック インク | 鉛フリーc4相互接続の信頼性を改善するための構造体及び方法 |
KR20200063963A (ko) * | 2018-11-27 | 2020-06-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 차폐 구조물 |
KR102383911B1 (ko) * | 2018-11-27 | 2022-04-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 차폐 구조물 |
US11380639B2 (en) | 2018-11-27 | 2022-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shielding structures |
US11855022B2 (en) | 2018-11-27 | 2023-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shielding structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9847299B2 (en) | Semiconductor package and mounting structure thereof | |
JP2008071953A (ja) | 半導体装置 | |
TWI398933B (zh) | 積體電路元件之封裝結構及其製造方法 | |
CN103035604B (zh) | 一种倒装芯片封装结构及其制作工艺 | |
JP5075611B2 (ja) | 半導体装置 | |
JP2007165884A (ja) | 熱的および機械的特性が改善されたボンド・パッドを有する集積回路 | |
WO2013187187A1 (ja) | 半導体装置 | |
TW201401456A (zh) | 基板結構與封裝結構 | |
JP4197140B2 (ja) | 半導体装置 | |
JP2008010778A (ja) | 半導体装置 | |
JP4045261B2 (ja) | 半導体装置 | |
TW201521164A (zh) | 封裝堆疊結構及其製法 | |
JP2005026679A (ja) | 半導体装置 | |
KR100805503B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기 | |
JP2010073771A (ja) | 半導体装置の実装構造 | |
JP2007059867A (ja) | 半導体装置 | |
JP2008098285A (ja) | 半導体装置 | |
US9978723B2 (en) | Semiconductor device | |
JP2011165938A (ja) | 半導体装置 | |
JP5243734B2 (ja) | 半導体装置 | |
JP2020031081A (ja) | 半導体装置 | |
JP2009266998A (ja) | 半導体装置及びその製造方法 | |
JP2005057125A (ja) | 半導体装置 | |
WO2023090261A1 (ja) | 半導体装置 | |
JP4522213B2 (ja) | 半導体装置の製造方法 |