JP5420274B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5420274B2
JP5420274B2 JP2009047789A JP2009047789A JP5420274B2 JP 5420274 B2 JP5420274 B2 JP 5420274B2 JP 2009047789 A JP2009047789 A JP 2009047789A JP 2009047789 A JP2009047789 A JP 2009047789A JP 5420274 B2 JP5420274 B2 JP 5420274B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
ohmic
electrode pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009047789A
Other languages
English (en)
Other versions
JP2010205814A (ja
Inventor
文智 井腰
康裕 上本
学 柳原
竜夫 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009047789A priority Critical patent/JP5420274B2/ja
Priority to PCT/JP2009/007263 priority patent/WO2010100703A1/ja
Publication of JP2010205814A publication Critical patent/JP2010205814A/ja
Priority to US13/220,054 priority patent/US8497581B2/en
Application granted granted Critical
Publication of JP5420274B2 publication Critical patent/JP5420274B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に高電圧が印加される半導体装置及びその製造方法に関する。
電子機器の小型化、軽量化及び高機能化が著しく進む中、電子機器に搭載される半導体は、パッケージを小型化、薄肉化及び軽量化を進め、実装基板へ高密度実装を可能とすることが要求されている。半導体のパッケージを小型化するために、チップスケールパッケージ（以下ＣＳＰ）と呼ばれる半導体パッケージ技術の開発が進められている。ＣＳＰではウェハ状態で封止工程が完了し、半導体パッケージのサイズが、ダイシングによって切り出された個々のチップそのもの又は僅かに大きいサイズとなる。ＣＳＰに用いる半導体チップは、表面が保護膜で覆われ、保護膜上にはポリイミド層又は再配線が形成され、さらに再配線等を封止する表面側樹脂層が形成されている。表面側樹脂層の上には、半導体チップと電気的に接続された複数の外部端子が設けられており、各外部端子を実装基板上のランドに接着させることによって、半導体チップが実装基板へ実装される。
電源回路等に用いるパワートランジスタについても、サイズの低減を進めるためにＣＳＰを用いることが検討されている。例えば、次のようなＣＳＰを採用した半導体装置が知られている（例えば、特許文献１を参照）。図１２に示すように従来の半導体装置は、ダイシングにより切り出された半導体チップ３０が金属フレーム１００の凹部にエポキシ樹脂１０３により封止されて収容されている。半導体チップ３０は、第１の面にははんだ付けが可能なコンタクト層４０が形成されており、第２の面はドレイン電極となっている。チップのドレイン電極は金属フレーム１００の凹部の底面１０１とはんだ１０２により接着されており、コンタクト層４０の上面は、金属フレーム１００の突出部１０５と同一平面となっている。このため、コンタクト層４０及び突出部１０５と、実装基板のコンタクトとを接続することができる。このような構成とすることによりパワーＭＯＳデバイスをコンパクトに実装することが可能となる。
特開２００５−３５４１０５号公報
しかしながら、従来のパッケージは、窒化物半導体等のワイドギャップ半導体を用いたパワーデバイスに適用すると以下のような問題が生じる。ワイドギャップ半導体を用いることにより、小型で且つ高耐圧のパワーデバイスが実現できる。高耐圧のワイドギャップ半導体を用いたパワーデバイスの電極間に印加される電圧は、シリコンを用いたパワーデバイスと比べて遙かに高くなる。また、デバイスを小型化できるため電極間の距離がシリコン系の場合よりも短くなる。このため、電極間に空気の絶縁破壊電界を越える大きな電界が集中し、電極間に空中放電が生じる。中でも、ＧａＮ等を用いた横型のパワーデバイスの場合には、電極に印加される電圧が高く且つ電極間の間隔が短くなるため、空中放電が生じやすい。空中放電の発生は、半導体装置に大きなダメージを与え、最悪の場合半導体装置が破壊される。このため、半導体装置の耐圧を向上するためには空中放電の発生を抑える必要がある。しかし、従来のパッケージではドレイン電極と接続された金属フレームと、ゲート電極及びソース電極との間の空中放電を抑える工夫は何らなされていない。
また、チップサイズが小さくなるとチップからの放熱が重要となる。特に横型のパワーデバイスの場合、チャネルが基板の上に形成された半導体層に形成される。このため、半導体層側からの放熱が重要となる。しかし、基板の裏面側を金属フレームと接続する従来のパッケージでは、半導体層側からの放熱が不十分となるおそれがある。
本発明は、前記の問題を解決し、高電圧を印加した場合にも空中放電が生じにくく、耐圧を向上させた半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、電極パッドの上に形成された接続端子を囲む絶縁膜を備えた構成とする。
具体的に、本発明に係る半導体装置は、一の面に電極パッドが形成された半導体チップと半導体チップの上に順次積層され且つ電極パッドを露出する開口部を有する保護膜及び絶縁膜と、電極パッドの上に形成され且つ絶縁膜に囲まれた接続端子と、接続パッドを有する実装基板とを備え、接続端子は接続パッドと接続され、絶縁膜は実装基板と密着していることを特徴とする。このため、接続端子の間は絶縁膜により隔てられている。従って、接続端子の間を隔てるものが空気だけの場合と比べて、接続端子の間に放電が生じにくい。その結果、半導体装置の耐圧を向上することができる。
本発明の半導体装置において、接続端子が、絶縁膜と間隔をおいて形成されていても、接続端子の側面が絶縁膜に覆われていてもよい。
本発明の半導体装置において、絶縁膜はその内部に分散したフィラーを含み、フィラーは絶縁膜と比べて熱伝導率が大きい材料からなる構成としてもよい。
本発明の半導体装置は、絶縁膜と比べて熱伝導率が大きい材料からなる放熱端子をさらに備え、絶縁膜は、開口部と間隔をおいて形成された凹部を有し、放熱端子は、凹部に形成されていてもよい。この場合において、凹部は、絶縁膜を貫通し保護膜を露出する構成としてもよい。また、放熱端子は、窒化アルミニウム膜又はダイヤモンド膜としてもよい。
本発明の半導体装置において、半導体チップは、形成基板及び形成基板の上に形成された半導体層を有し、半導体層は、窒化物半導体としても、炭化珪素としてもよい。
本発明の半導体装置は、絶縁膜と比べて熱伝導率が大きい材料からなる放熱端子をさらに備え、半導体チップは、形成基板と、形成基板の上に形成された半導体層と、半導体層の上に形成された複数のソースフィンガーを有するソース電極、複数のドレインフィンガーを有するドレイン電極及び複数のゲートフィンガーを有するゲート電極とを有し、ソースフィンガーとドレインフィンガーとは半導体層の活性領域の上に交互に形成され、ゲートフィンガーは、それぞれソースフィンガーとドレインフィンガーとの間に形成され、電極パッドは、ソース電極と接続されたソースパッド、ドレイン電極と接続されたドレインパッド及びゲート電極と接続されたゲートパッドを有し、ソースパッドとドレインパッドとは、活性領域を挟んで互いに反対側に形成されており、絶縁膜は、開口部と間隔をおいて活性領域の上に形成された凹部を有し、放熱端子は、凹部に形成されている構成としてもよい。
また、絶縁膜と比べて熱伝導率が大きい材料からなる放熱端子をさらに備え、半導体チップは、形成基板と、該形成基板の上に形成された半導体層と、半導体層の上に形成された複数の第１のオーミックフィンガーを有する第１のオーミック電極、複数の第２のオーミックフィンガーを有する第２のオーミック電極、複数の第１のゲートフィンガーを有する第１のゲート電極、複数の第２のゲートフィンガーを有する第２のゲート電極を有し、第１のオーミックフィンガーと第２のオーミックフィンガーとは半導体層の活性領域の上に交互に形成され、第１のゲートフィンガーと第２のゲートフィンガーは、それぞれ第１のオーミックフィンガーと第２のオーミックフィンガーとの間に形成され、電極パッドは、第１のオーミック電極と接続された第１のオーミック電極パッド、第２のオーミック電極と接続された第２のオーミック電極パッド及び第１のゲート電極と接続された第１のゲート電極パッド、第２のゲート電極と接続された第２のゲート電極パッドとを有し、第１のオーミック電極パッドと第２のオーミック電極パッドとは、活性領域を挟んで互いに反対側に形成されており、絶縁膜は、開口部と間隔をおいて活性領域の上に形成された凹部を有し、放熱端子は、凹部に形成されている構成としてもよい。
本発明に係る半導体装置の製造方法は、形成基板の上に電極パッドを有する複数の半導体素子を形成する工程（ａ）と、形成基板の上に、電極パッドを露出する開口部を有する保護膜及び絶縁膜を順次形成する工程（ｂ）と、電極パッドの上に接続端子を形成する工程（ｃ）と、半導体素子を切り出して半導体チップを形成する工程（ｄ）と、工程（ｄ）よりも後に、複数の接続パッドを有する実装基板の上に、接続パッドと接続端子とが接続され且つ絶縁膜と実装基板の表面とが密着するように半導体素子を実装する工程（ｅ）とを備えていることを特徴とする。
本発明の半導体装置の製造方法は、複数の接続パッドを有する実装基板の上に、接続パッドと接続端子とが接続され且つ絶縁膜が実装基板の表面とが密着するように半導体素子を実装する。このため、実装した半導体装置の接続端子の間には絶縁膜が存在し、接続端子の間に放電が生じにくい半導体装置を製造できる。また、絶縁膜が実装基板と接するため、接続端子だけで実装基板と接続する場合よりも機械的な強度を向上させることができる。また、半導体チップと実装基板との接触面積が大きくなるため、放熱効率も向上する。
本発明の半導体装置の製造方法は、工程（ｂ）よりも後で且つ工程（ｅ）よりも前に、半導体素子の耐圧を検査する工程（ｆ）をさらに備えていてもよい。
本発明の半導体装置の製造方法において、工程（ａ）は形成基板の上に窒化物又は炭化珪素からなる半導体層を形成する工程と、前記半導体層の上に電極パッドを形成する工程とを含む構成としてもよい。
本発明に係る半導体装置及びその製造方法は、高電圧を印加した場合にも空中放電が生じにくく、耐圧を向上させた半導体装置を実現できる。
本発明の一実施形態について図面を参照して説明する。図１は、本発明の一実施形態に係る半導体装置の断面構成を示している。図１に示すように、一の面に複数の電極パッド１０３を有する半導体チップ１０１の上に、電極パッド１０３を露出する開口部を有する保護膜１０５及び絶縁膜１０７が順次積層されている。電極パッド１０３の上には、接続端子１０９が形成されており、各接続端子１０９は、絶縁膜１０７に囲まれている。
半導体チップ１０１は、例えば、図２に示すようなヘテロ接合ＦＥＴ（ＨＦＥＴ）とすればよい。ＨＦＥＴの場合、形成基板１１１の上に第１の窒化物半導体層１１２及び第１の窒化物半導体層１１２と比べてバンドギャップが大きい第２の窒化物半導体層１１３を有する半導体層１１５が形成されている。半導体層１１５の上には、ソース電極１１７、ドレイン電極１１８及びゲート電極１１９が形成されている。電極パッド１０３はそれぞれ、ソース電極１１７、ドレイン電極１１８及びゲート電極１１９と接続されている。また、ＨＦＥＴに代えて、ソース電極とドレイン電極の間に２つのゲート電極を有するダブルゲート型のＨＦＥＴ、電界効果トランジスタ（ＦＥＴ）、バイポーラジャンクショントランジスタ（ＢＪＴ）及びダイオード等であってもよく、材質もシリコン（Ｓｉ）又は炭化珪素（ＳｉＣ）等であってもよい。
図２において、電極パッド１０３は半導体層１１５の上に形成された層間絶縁膜１２０の上に形成されている。しかし、ソース電極１１７、ドレイン電極１１８及びゲート電極１１９等と、電極パッド１０３とを一体に形成する場合には、層間絶縁膜１２０はなくてもよい。また、電極パッド１０３を半導体層１１５に形成した絶縁分離領域の上に形成する構成としてもよい。この場合にも層間絶縁膜１２０は特に形成しなくてもよい。電極パッド１０３の材質は特に限定されないが、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）及び金（Ａｕ）のうちの少なくとも１つを用いて形成することが好ましい。
保護膜１０５は放熱性能を向上させるために熱伝導率が大きい窒化アルミニウム（ＡｌＮ）を用いることが好ましい。また、窒化珪素（Ｓｉ3Ｎ4）又は酸化シリコン（ＳｉＯ2）を用いてもよい。保護膜１０５は、化学気相成長（ＣＶＤ）法等を用いて形成すればよい。絶縁膜１０７は絶縁破壊電界が空気（０．０３５ＭＶ／ｃｍ）よりも大きい絶縁材料であればどのようなものを用いて形成してもよい。例えば、ポリイミド（２．５ＭＶ／ｃｍ）やベンゾシクロブテン（ＢＣＢ、７ＭＶ／ｃｍ）等の有機系絶縁膜材料を用いて形成すればよい。この場合にはスピンコート法又はスクリーン印刷法等により形成すればよい。また、ＳｉＮ（４．６ＭＶ／ｃｍ）又はＡｌＮ（５．７ＭＶ／ｃｍ）等の無機系絶縁膜材料を用いてもよい。
電極パッド１０３を露出する開口部は、ドライエッチング法又はウエットエッチング法により形成すればよい。絶縁膜１０７に感光性の樹脂材料を用いれば、露光及び現像を行うことにより開口部を形成することが可能である。接続端子１０９は、はんだボール、はんだ層、Ａｕバンプ又は金属層等とすればよい。接続端子１０９は、半導体装置を実装基板の上に実装する場合に、実装基板の上に形成された接続パッドと接続される部位である。このため、実装基板の上に実装された場合には溶融等により変形している場合もある。図１は、接続端子１０９が未接続の場合を示している。接続端子１０９は、ボールマウンター、スクリーン印刷、メッキ法又はスタッドバンプ法等を用いて形成すればよい。接続端子１０９は、保護膜１０５及び絶縁膜１０７に開口部を形成した後に形成しても、接続端子１０９は、保護膜１０５及び絶縁膜１０７の少なくとも一方を形成する前に形成してもよい。
半導体チップは、一般にウェハの上に複数の半導体素子を形成した後、ウェハをダイシングすることにより個々のチップに分割して形成する。半導体素子の検査をダイシングの前にウェハレベルで行えば効率よく検査を行うことができる。しかし、絶縁膜１０７が形成されていない従来の半導体チップは、ウェハレベルで電極パッドに高電圧を印加する耐圧検査を行うと電極パッド間に空中放電が生じてしまうおそれがある。このため、耐圧検査は半導体チップを実装基板に実装した後に行う必要がある。しかし、本実施形態の半導体装置は、絶縁破壊電界が空気と比べて大きい絶縁膜１０７が形成されている。このため、ウェハレベルで耐圧検査を行った後、個々のチップを切り出すことが可能であり、製造効率が向上する。なお、絶縁膜１０７が形成されていれば、接続端子１０９を形成する前に耐圧検査をすることも可能である。
また、図３に示すように本実施形態の半導体装置を実装基板２００の上に実装した状態とすると、絶縁膜１０７が実装基板２００の上面と密着する。このため、接続端子１０９の間が空気層である場合と比べて、接続端子１０９の間に放電が生じにくく、半導体装置の耐圧を高くすることができる。また、半導体チップ１０１と実装基板２００の間に樹脂を封入する場合には、樹脂の流れ性等により樹脂封止が不完全となり放電の通路となる空間が残存するおそれがある。この場合には、樹脂封止が不完全な部分において放電が生じてしまう。しかし、本実施形態の半導体装置は、あらかじめ絶縁膜１０７を形成するため接続端子１０９の間に放電の通路となる空間が生じることがない。また、絶縁膜１０７がない場合には、機械的強度が不足するため樹脂封止が実用上必須であるが、本実施形態の半導体装置は絶縁膜１０７を有しているため、樹脂封止をしなくても機械的強度を確保できる。なお、本実施形態の半導体装置においても、機械的強度をさらに向上させるために熱硬化型又は光硬化型の樹脂を用いて樹脂封止を行ってもよい。樹脂封止に光硬化型の樹脂を用いた場合には、熱硬化型樹脂のように熱履歴がかからないので、半導体チップ１０１のクラック及び接続端子１０９のクラック等を防止でき、熱に対する信頼性を向上させることができる。
また、図４に示すように金属製のフレーム２１０等を用いて半導体チップ１０１を実装基板２００に押さえつける構成としてもよい。フレーム２１０により半導体チップ１０１を押圧することにより、絶縁膜１０７と実装基板２００との密着性を向上させることができる。
図３又は図４に示す実装基板２００は、配線部２０３と放熱部２０５とを有している。配線部２０３には、接続パッド２０１と配線（図示せず）とが形成されている。接続パッド２０１及び配線は、銅（Ｃｕ）、Ａｌ又はＡｕ等の体積抵抗が小さい金属からなる。接続パッド２０１には接続端子１０９が接続され、配線は接続パッド２０１と接続されている。配線は、体積抵抗率が２×１０-7Ωｍ以下の金属とすればよい。放熱部２０５は、熱伝導率が４００Ｗ／ｍＫと大きいＣｕを用いればよく、Ａｌ等としてもよい。なお、図３に示した実装基板の構成は一例であり、実装基板は他の構成としてもよい。
図１には、接続端子１０９の上端部が、絶縁膜１０７の上面よりも突出している例を示している。接続端子１０９の上端部を、絶縁膜１０７の上面から１μｍ〜５０μｍ程度突出させることにより、接続端子１０９と接続パッド２０１との接続が容易となる。また、この程度突出していても、絶縁膜１０７と実装基板２００とを十分密着させることができる。実装前に検査を行う際にも問題となることはない。しかし、接続端子１０９と接続パッド２０１とが接続できれば、接続端子１０９の上端部と絶縁膜１０７の上面とが同一の高さであっても、接続端子１０９の上端部が絶縁膜１０７の上面よりも低くてもよい。
本実施形態の半導体装置は、接続端子１０９が空気よりも絶縁破壊電界が大きい絶縁膜１０７に囲まれているため、接続端子１０９の間に空中放電が生じにくい。さらに、絶縁膜１０７を実装基板２００側にして実装を行う。このため、発熱が大きい半導体層側からの放熱を効率よく行うことが可能となる。
図５に示すように、絶縁膜１０７に放熱用のフィラー３０１を分散させてもよい。このようにすれば、半導体装置の放熱性がさらに向上する。特に、窒化物半導体を用いたＨＦＥＴの場合発熱が生じるチャネルは、半導体層の表面側にある。絶縁膜１０７に放熱用のフィラー３０１を分散させることにより半導体層の表面側からの放熱効率を向上させることができるため、非常に有効である。フィラー３０１は絶縁膜１０７よりも熱伝導率が大きい材料であればどのような材料を用いてもよい。例えば、シリカ、アルミナ、窒化ホウ素、マグネシア、窒化アルミニウム、窒化珪素又はダイヤモンド等を用いればよい。フィラーの平均粒径は０．１μｍ〜１０μｍ程度とすればよい。絶縁膜１０７の膜厚が厚い場合、フィラー３０１の平均粒径を大きくしてもよい。
さらに、図６に示すように放熱端子３０３を設けてもよい。絶縁膜１０７がない場合、接続端子１０９の間に金属が存在すると、空中放電がさらに生じやすくなり耐圧が大きく低下してしまう。しかし、絶縁膜１０７により接続端子１０９の間の絶縁破壊電界を大きく向上できるため、接続端子１０９の間に金属からなる放熱端子３０３を形成しても耐圧が低下することはない。例えば、絶縁膜１０７を絶縁破壊電界が約７ＭＶ／ｃｍのＢＣＢ膜とし、接続端子１０９の間に８００Ｖの電圧が印加される場合には、接続端子１０９の間に形成する絶縁膜の幅は１．２μｍ以上あればよい。絶縁膜１０７がポリイミドの場合もＢＣＢの場合とほぼ同様である。
放熱端子３０３は、絶縁膜１０７に形成した凹部に形成すればよい。放熱端子３０３と接続端子１０９との間にも絶縁膜１０７が存在するようにすることが好ましい。また、保護膜１０５の上に形成することが好ましい。放熱端子３０３は、接続端子１０９と同じ材料を用いて形成すれば容易に形成できる。また、Ｃｕ、Ａｕ、Ａｌ又は銀（Ａｇ）等の熱伝導率が２００Ｗ／ｍＫ以上の金属を用いれば放熱効率をさらに高くすることができる。また、熱伝導率が２００Ｗ／ｍＫ以上あれば、ＡｌＮ又はダイヤモンド等の絶縁材料を用いることもできる。絶縁材料を用いれば接続端子１０９の間の放電がさらに生じにくくなる。放熱端子３０３はフィラー３０１と併用すれば、放熱効率をより向上できるが、フィラー３０１は必ずしも必要ではない。
図７に示すように、接続端子１０９及び放熱端子３０３を絶縁膜１０７と密着させることにより、さらに放熱性を向上させることができる。この場合、図８に示すように、放熱端子３０３を形成する凹部の底面に絶縁膜１０７を残存させると、放熱端子３０３と半導体チップ１０１との間の絶縁を確保することが容易となる。このようにすれば、半導体チップ１０１がマルチフィンガー型のＨＦＥＴの場合に有利となる。
図９（ａ）及び（ｂ）は、マルチフィンガー型のＨＦＥＴである半導体チップを備えた半導体装置であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面構成を示している。なお、図９（ａ）において保護膜１０５及び絶縁膜１０７の記載は省略している。図９に示すように、半導体チップは、形成基板４０１の上に形成された半導体層積層体４０５を有している。半導体層積層体４０５は、例えば、ＧａＮ層とＡｌＧａＮ層との積層体であり、イオン注入等により高抵抗化された絶縁分離領域４０５Ｂと活性領域４０５Ａとを有している。活性領域４０５Ａの上にはソース電極、ドレイン電極及びゲート電極が形成されている。ソース電極は複数のソースフィンガー４２１からなり、ドレイン電極は複数のドレインフィンガー４２３からなり、ゲート電極は複数のゲートフィンガー４２５からなる。
絶縁分離領域４０５Ｂの上には、ソースフィンガー４２１と接続されたソース電極パッド１０３Ａと、ドレインフィンガー４２３と接続されたドレイン電極パッド１０３Ｂと、ゲートフィンガー４２５とゲート配線４２６を介して接続されたゲート電極パッド１０３Ｃとが形成されている。また、ソース電極パッド１０３Ａ、ドレイン電極パッド１０３Ｂ及びゲート電極パッド１０３Ｃの上を露出するように、保護膜１０５及び絶縁膜１０７が順次形成されている。ソース電極パッド１０３Ａ、ドレイン電極パッド１０３Ｂ及びゲート電極パッド１０３Ｃの上にはそれぞれ、ソース接続端子１０９Ａ、ドレイン接続端子１０９Ｂ及びゲート接続端子１０９Ｃが形成されている。ソース電極パッド１０３Ａ及びゲート電極パッド１０３Ｃと、ドレイン電極パッド１０３Ｂとは、活性領域４０５Ａを挟んで互いに反対側に配置されている。絶縁膜１０７における活性領域４０５Ａの上側には凹部が形成され、凹部には放熱端子３０３が形成されている。
半導体チップは、活性領域４０５Ａにおいて最も発熱が大きい。このため、活性領域４０５Ａの上に放熱端子３０３を形成することにより、放熱効率を向上させることができる。しかし、活性領域４０５Ａの上には、ソース電極、ドレイン電極及びゲート電極が形成されており、これらの電極と放熱端子３０３との間に放電が生じるおそれがある。しかし、図９に示すように、放熱端子３０３の下側に絶縁膜１０７を残すことにより、放熱端子３０３と電極との間に放電が生じにくくすることができる。
放熱端子３０３は、図１０に示すように放熱部２０５と直接接続するようにしてもよい。このようにすれば、放熱効率をさらに高くすることができる。
なお、ソース電極パッド１０３Ａ、ドレイン電極パッド１０３Ｂ及びゲート電極パッド１０３Ｃは、絶縁分離領域４０５Ｂの上に直接形成しても、間に絶縁膜を介在させて形成してもよい。
また、図１１に示すように、第１のオーミック電極フィンガー５２１と第２のオーミック電極フィンガー５２３との間に、第１のゲート電極フィンガー５２５Ａ及び第２のゲート電極フィンガー５２５Ｂとが配置されたダブルゲート型のＨＦＥＴにおいても同様の構成とすることが可能である。この場合には、第１のオーミック電極フィンガー５２１と接続された第１のオーミック電極パッド５０３Ａの上に第１の接続端子１０９Ｄを形成し、第２のオーミック電極フィンガー５２３と接続された第２のオーミック電極パッド５０３Ｂの上に第２の接続端子１０９Ｅを形成すればよい。また、第１のゲート電極フィンガー５２５Ａと第１のゲート配線５２６Ａを介して接続された第１のゲート電極パッド５０３Ｃの上に第３の接続端子１０９Ｆを形成し、第２のゲート電極フィンガー５２５Ｂと第２のゲート配線５２６Ｂを介して接続された第２のゲート電極パッド５０３Ｄの上に第４の接続端子１０９Ｇを形成すればよい。
本発明に係る半導体装置及びその製造方法は、高電圧を印加した場合にも空中放電が生じにくく、耐圧を向上させた半導体装置を実現でき、特に、電源等に用いるパワー用途の半導体装置及びその製造方法等として有用である。
本発明の一実施形態に係る半導体装置を示す断面図である。 本発明の一実施形態に係る半導体装置に用いる半導体チップの一例を示す断面図である。 本発明の一実施形態に係る半導体装置を実装基板の上に実装した状態を示す断面図である。 本発明の一実施形態に係る半導体装置を実装基板の上に実装した状態の変形例を示す断面図である。 本発明の一実施形態に係る半導体装置の変形例を示す断面図である。 本発明の一実施形態に係る半導体装置の変形例を示す断面図である。 本発明の一実施形態に係る半導体装置の変形例を示す断面図である。 本発明の一実施形態に係る半導体装置の変形例を示す断面図である。 （ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面図である。 本発明の一実施形態に係る半導体装置を実装基板の上に実装した状態の変形例を示す断面図である 本発明の一実施形態に係る半導体装置の変形例を示す平面図である。 従来の半導体装置を示す断面図である。
１０１ 半導体チップ
１０３ 電極パッド
１０３Ａ ソース電極パッド
１０３Ｂ ドレイン電極パッド
１０３Ｃ ゲート電極パッド
１０５ 保護膜
１０７ 絶縁膜
１０９ 接続端子
１０９Ａ ソース接続端子
１０９Ｂ ドレイン接続端子
１０９Ｃ ゲート接続端子
１０９Ｄ 第１の接続端子
１０９Ｅ 第２の接続端子
１０９Ｆ 第３の接続端子
１０９Ｇ 第４の接続端子
１１１ 形成基板
１１２ 第１の窒化物半導体層
１１３ 第２の窒化物半導体層
１１５ 半導体層
１１７ ソース電極
１１８ ドレイン電極
１１９ ゲート電極
１２０ 層間絶縁膜
２００ 実装基板
２０１ 接続パッド
２０３ 配線部
２０５ 放熱部
２１０ フレーム
３０１ フィラー
３０３ 放熱端子
４０１ 形成基板
４０５ 半導体層積層体
４０５Ａ 活性領域
４０５Ｂ 絶縁分離領域
４２１ ソースフィンガー
４２３ ドレインフィンガー
４２５ ゲートフィンガー
４２６ ゲート配線
４２６Ａ 第１のゲート配線
４２６Ｂ 第２のゲート配線
５０３Ａ 第１のオーミック電極パッド
５０３Ｂ 第２のオーミック電極パッド
５０３Ｃ 第１のゲート電極パッド
５０３Ｄ 第２のゲート電極パッド
５２１ 第１のオーミック電極フィンガー
５２３ 第２のオーミック電極フィンガー
５２５Ａ 第１のゲート電極フィンガー
５２５Ｂ 第２のゲート電極フィンガー
５２６Ａ 第１のゲート配線
５２６Ｂ 第２のゲート配線

Claims (11)

  1. 一の面に電極パッドが形成された半導体チップと、
    前記半導体チップの上に順次積層され且つ前記電極パッドを露出する開口部を有する保護膜及び絶縁膜と、
    前記電極パッドの上に形成され且つ前記絶縁膜に囲まれた接続端子と、
    接続パッドを有する実装基板と、
    前記絶縁膜と比べて熱伝導率が大きい材料からなる放熱端子とを備え、
    前記接続端子は、前記接続パッドと接続され、
    前記絶縁膜は、前記実装基板と密着し、
    前記半導体チップは、形成基板と、該形成基板の上に形成された半導体層と、前記半導体層の上に形成された複数の第１のオーミックフィンガーを有する第１のオーミック電極と、複数の第２のオーミックフィンガーを有する第２のオーミック電極と、複数の第１のゲートフィンガーを有する第１のゲート電極と、複数の第２のゲートフィンガーを有する第２のゲート電極とを有し、
    前記第１のオーミックフィンガーと前記第２のオーミックフィンガーとは前記半導体層の活性領域の上に交互に形成され、
    前記第１のゲートフィンガーと前記第２のゲートフィンガーとは、それぞれ前記第１のオーミックフィンガーと前記第２のオーミックフィンガーとの間に形成され、
    前記電極パッドは、前記第１のオーミック電極と接続された第１のオーミック電極パッド、前記第２のオーミック電極と接続された第２のオーミック電極パッド、前記第１のゲート電極と接続された第１のゲート電極パッド、及び前記第２のゲート電極と接続された第２のゲート電極パッドを有し、
    前記第１のオーミック電極パッドと前記第２のオーミック電極パッドとは、前記活性領域を挟んで互いに反対側に形成されており、
    前記絶縁膜は、前記開口部と間隔をおいて前記活性領域の上に形成された凹部を有し、
    前記放熱端子は、前記凹部に形成されていることを特徴とする半導体装置。
  2. 前記接続端子は、前記絶縁膜と間隔をおいて形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁膜は、その内部に分散したフィラーを含み、
    前記フィラーは、前記絶縁膜と比べて熱伝導率が大きい材料からなることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記凹部は、前記絶縁膜を貫通し前記保護膜を露出することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記放熱端子は、窒化アルミニウム膜又はダイヤモンド膜からなることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記半導体層は、窒化物半導体からなることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記半導体層は、炭化珪素からなることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  8. 前記保護膜は、窒化アルミニウムからなることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記絶縁膜は、感光性樹脂からなることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記絶縁膜は、ポリイミドからなることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記絶縁膜は、ベンゾシクロブテンからなることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
JP2009047789A 2009-03-02 2009-03-02 半導体装置及びその製造方法 Expired - Fee Related JP5420274B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009047789A JP5420274B2 (ja) 2009-03-02 2009-03-02 半導体装置及びその製造方法
PCT/JP2009/007263 WO2010100703A1 (ja) 2009-03-02 2009-12-25 半導体装置及びその製造方法
US13/220,054 US8497581B2 (en) 2009-03-02 2011-08-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009047789A JP5420274B2 (ja) 2009-03-02 2009-03-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010205814A JP2010205814A (ja) 2010-09-16
JP5420274B2 true JP5420274B2 (ja) 2014-02-19

Family

ID=42709281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009047789A Expired - Fee Related JP5420274B2 (ja) 2009-03-02 2009-03-02 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8497581B2 (ja)
JP (1) JP5420274B2 (ja)
WO (1) WO2010100703A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5594198B2 (ja) 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
JP5414739B2 (ja) 2011-05-25 2014-02-12 三菱電機株式会社 半導体テスト治具
DE112012003214T5 (de) * 2011-08-01 2014-09-11 Ngk Spark Plug Co., Ltd. Halbleiter-Leistungsmodul, Herstellungsverfahren für Halbleiter-Leistungsmodul und Schaltkreissubstrat
US8921986B2 (en) 2013-03-15 2014-12-30 Microchip Technology Incorporated Insulated bump bonding
US9177931B2 (en) * 2014-02-27 2015-11-03 Globalfoundries U.S. 2 Llc Reducing thermal energy transfer during chip-join processing
KR102287809B1 (ko) * 2014-07-21 2021-08-10 삼성전자주식회사 열 흐름 제어 장치
CN104851860B (zh) 2015-04-30 2018-03-13 华为技术有限公司 一种集成电路管芯及制造方法
CN109285856B (zh) * 2018-11-22 2020-07-03 京东方科技集团股份有限公司 Led发光基板及其制作方法、显示装置
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
DE102020206763A1 (de) * 2020-05-29 2021-12-02 Siemens Aktiengesellschaft Fügen und Isolieren von leistungselektronischen Halbleiterbauteilen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP3309832B2 (ja) * 1999-07-02 2002-07-29 日本電気株式会社 電子部品の接続構造及び接続方法
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP2002289772A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 高耐熱半導体素子、およびこれを用いた電力変換器
JP3477486B2 (ja) * 2001-09-13 2003-12-10 松下電器産業株式会社 電子部品の実装体の製造方法
JP2004165471A (ja) * 2002-11-14 2004-06-10 Nitto Denko Corp アンダーフィル用接着フィルム及びこれを用いた半導体装置
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4492034B2 (ja) * 2003-04-11 2010-06-30 日亜化学工業株式会社 Ｈｅｍｔ及びその製造方法
CN101452893B (zh) * 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP2006278832A (ja) * 2005-03-30 2006-10-12 Renesas Technology Corp 半導体装置および電子装置
JP2006294905A (ja) * 2005-04-12 2006-10-26 Sony Corp 半導体装置及び半導体素子
JP2007208080A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 配線基板、はんだ突起形成方法及び半導体装置の製造方法
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子
JP2008109009A (ja) * 2006-10-27 2008-05-08 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120001200A1 (en) 2012-01-05
US8497581B2 (en) 2013-07-30
JP2010205814A (ja) 2010-09-16
WO2010100703A1 (ja) 2010-09-10

Similar Documents

Publication Publication Date Title
JP5420274B2 (ja) 半導体装置及びその製造方法
TWI730028B (zh) 半導體裝置及其製造方法
US7547964B2 (en) Device packages having a III-nitride based power semiconductor device
JP4865829B2 (ja) 半導体装置およびその製造方法
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
US9171773B2 (en) Semiconductor device
JP5558714B2 (ja) 半導体パッケージ
TWI467721B (zh) 晶圓級晶片尺寸封裝
JP4594237B2 (ja) 半導体装置
JP2006210777A (ja) 半導体装置
JP7199921B2 (ja) 半導体装置
US20150064848A1 (en) Semiconductor device having a diamond substrate heat spreader
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
US20180158762A1 (en) Semiconductor device
US8536701B2 (en) Electronic device packaging structure
US20220384286A1 (en) Chip package structure with heat conductive layer
US20240006364A1 (en) Semiconductor device
CN116825841A (zh) 半导体装置
WO2020241239A1 (ja) 半導体装置
EP2309538A2 (en) Package for semiconductor devices
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
CN117894836B (zh) 顶部具有热传递器件的高电子迁移率晶体管及其封装方法
US20230078259A1 (en) Semiconductor device
US11967577B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R150 Certificate of patent or registration of utility model

Ref document number: 5420274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees