JP4342892B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4342892B2
JP4342892B2 JP2003340983A JP2003340983A JP4342892B2 JP 4342892 B2 JP4342892 B2 JP 4342892B2 JP 2003340983 A JP2003340983 A JP 2003340983A JP 2003340983 A JP2003340983 A JP 2003340983A JP 4342892 B2 JP4342892 B2 JP 4342892B2
Authority
JP
Japan
Prior art keywords
film
insulating
region
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003340983A
Other languages
English (en)
Other versions
JP2005109171A (ja
Inventor
利至 竹脇
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003340983A priority Critical patent/JP4342892B2/ja
Priority to US10/953,454 priority patent/US7327031B2/en
Publication of JP2005109171A publication Critical patent/JP2005109171A/ja
Priority to US11/844,381 priority patent/US7508082B2/en
Application granted granted Critical
Publication of JP4342892B2 publication Critical patent/JP4342892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングパッドを備える半導体装置およびその製造方法に関する。
近年、高密度実装が可能な半導体装置として、フリップチップ型半導体装置の重要性が高まっている。フリップチップ型半導体装置は、フリップチップ型半導体チップとそのチップを実装する多層配線基板から構成される。フリップチップ型半導体チップとは、半導体チップの表面に半田、金等の低融点金属からなる突起状のバンプを形成したものである。多層配線基板は、そのバンプ配列パターンと同一パターンの電極パッドを備える。
こうしたフリップチップ型のチップにバンプを形成する場合、半導体装置の使用熱サイクルに対する半田のクラック対策を目的として、電極パッド上にポリイミド膜を設け、その開口部に電極を形成し、この電極に半田ボールを圧着する技術（以下、UBM（Under Bump Metal））が広く採用されている。
また、パッド部におけるディッシング（研磨後に凸部と凸部との間の膜厚が薄くなる現象）を防止するため、パッド内に島状、あるいはスリット状の絶縁部材からなる領域を設ける技術が知られている（特許文献１、２）。
図１は、こうした技術を用いた従来のバンプ構造を示す図である。図１（ａ）はバンプ部の上面図、図１（ｂ）は図１（ａ）のＡＡ'断面図である。Ｃｕパッド領域（金属領域）１０１および絶縁領域１０２からなるパッド部１００の上面にＴｉＮ膜１０４が形成され、その上部にＳｉＯＮ膜１０６、ポリイミド膜１０８がこの順で形成されている。ＳｉＯＮ膜１０６およびポリイミド膜１０８には、ＴｉＮ膜１０４を底面とする開口部が設けられている。この開口部にＴｉＷおよびＣｕがこの順で積層した積層膜１１０、Ｎｉ膜１１２およびＣｕ膜１１４からなるバリアメタル膜１２０が形成されている。
図２および図３は、図１のバンプ構造の形成工程を示す図である。まず図２（ａ）に示すように、多層配線の最上層として、Ｃｕパッド領域１０１および絶縁領域１０２からなるパッド部１００をダマシン法により形成する。全面をＣｕパッド領域１０１により構成せず、絶縁領域１０２を設けることにより、パッド部におけるディッシングの発生を低減することができる。
次に、ＲＦエッチングによりＣｕパッド領域１０１表面のＣｕ酸化膜を除去した後、ＴｉＮ膜１０４をスパッタリング法により成膜する。このＴｉＮ膜１０４上にフォトレジストを塗布、露光した後、不要なＴｉＮ膜１０４をドライエッチングにより除去し、パッドおよびヒューズを形成する。図２（ｂ）はこの状態を示す。
つづいて、図２（ｃ）に示すように、ＴｉＮ膜１０４上にＳｉＯＮ膜１０６を形成した後、図２（ｄ）に示すようにパッドビア１０７を開口する。パッドビア１０７は、パッド部１００の形成領域のほぼ全体を露出するように形成される。
次に、ＴｉＮ膜１０４およびＳｉＯＮ膜１０６上にポリイミド膜１０８を塗布法により形成した後、露光を行い、パッド部１００上に開口部を設ける（図３（ｅ））。そして、図３（ｆ）に示すように、４００℃、１０分のキュアを行いポリイミド膜１０８’とする。その後、開口部に、スパッタリング法を用いてＴｉＷおよびＣｕがこの順で積層した積層膜１１０を形成した後、不要な積層膜１１０を除去する。この積層膜１１０上に選択めっき法によりＮｉ膜１１２およびＣｕ膜１１４を形成する（図４）。以上により、パッド部１００上にＴｉＮ膜１０４を介してバリアメタル膜１２０が形成されたバンプ構造が完成する。
特開平１０−２２９０８５号公報 図２〜図５ 特開平１１−１５０１１４号公報 図３
ところが、本発明者の検討によれば、上記プロセスではＴｉＮ膜１０４とバリアメタル膜１２０との間の界面の密着性が不充分となったり、図４に示すように剥離１３２が生じたりすることが確認された。すなわち、パッド部におけるディッシングを防止するためパッド内に絶縁部材からなる領域（絶縁領域１０２）を設ける構成を採用した場合、かかる構成に起因して、界面密着不良が生ずるという新たな課題が生じることとなる。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、パッド部におけるディッシングを抑制しつつ、パッド部における密着不良の問題を解決することにある。
本発明者は上述の課題を解決するため、界面密着性の低下の原因について鋭意検討した。その結果、当該界面でＣｕの吹き出し（以下、適宜「Ｃｕ異物」と称する）が発生することを発見し、このことが界面密着不良の原因となることを明らかにした。この点について図５を参照して説明する。上記プロセスでは、ポリイミド膜１０８を露光してバンプスルーホールを形成するが、その後、ポリイミドを固めるために４００℃の高温熱処理を行う（図５（ａ））。このとき、ＴｉＮ膜１０４のカバレッジが悪いところ、特に、Ｃｕパッド領域１０１と絶縁領域１０２の界面からＣｕが吹き出す（図５（ｂ）、図５（ｃ））。この吹き出しＣｕ異物上にソルダーバンプのバリアメタル膜１２０（Ｃｕ／TiW、Ni、Ｃｕ）を成膜すると、バリアメタル膜１２０とＴｉＮ膜１０４との間に吹き出しＣｕ異物が介在することとなって密着性が低下する。こうした場合、バリアメタル膜１２０上に半田ボールを圧着すると、ＴｉＮ膜１０４およびバリアメタル膜１２０の界面で剥がれが生じる。
本発明は、かかる新たな知見に基づいてなされたものであり、その解決手段として、Ｃｕ異物の発生を抑止する構成を採用することで、パッド部における密着性を改善するものである。
本発明によれば、外部配線との電気的接続が行なわれる主表面を有するボンディングパッドを備える半導体装置であって、前記ボンディングパッドは、金属領域および絶縁領域を含むパッド部と、前記パッド部の上に設けられ前記絶縁領域を覆うとともに前記金属領域上の少なくとも一部に開口部を有する絶縁膜と、前記絶縁膜と前記パッド部との間及び前記開口部内に設けられ、前記金属領域および前記絶縁領域を覆うように設けられた拡散防止膜と、前記絶縁膜の上部に設けられるとともに、前記開口部において前記拡散防止膜を介して前記金属領域と電気的に接続する導電膜と、を備え、前記絶縁膜は、前記絶縁領域と前記金属領域との境界部分を覆うように前記拡散防止膜上に設けられていることを特徴とする半導体装置が提供される。
また本発明によれば、半導体基板上に第一の絶縁膜を形成する工程と、第一の絶縁膜を選択的に除去して凹部を形成する工程と、凹部を埋め込むように金属膜を形成する工程と、金属膜を研磨し、凹部の外部に形成された金属膜を除去する工程と、金属膜および絶縁膜上に拡散防止膜を形成する工程と、拡散防止膜上に第二の絶縁膜を形成する工程と、第二の絶縁膜を選択的に除去し、第二の絶縁膜が金属膜と第一の絶縁膜との境界部分を覆うように金属膜の上部の少なくとも一部に開口部を形成する工程と、前記開口部において拡散防止膜を介して金属膜と電気的に接続する導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、パッド部が金属領域および絶縁領域を含むため、ディッシングを効果的に抑制することができうえに、絶縁領域を覆うとともに金属領域上に開口部を有する絶縁膜が形成されるため、前述したようなＣｕ異物の発生が効果的に抑制される。
本発明において、開口部を介して金属領域と電気的に接続する導電膜をさらに備える構成とすることもできる。こうすることにより、Ｃｕ異物の発生を抑制しつつパッド部との電気的接続が良好に実現される。
本発明において、絶縁領域の形態は特に制限されないが、たとえばパッド部中に島状に形成された態様とすることができる。パッド部中にこうした島状の絶縁領域を複数設けた場合、ディッシングの発生を一層効果的に抑制することができる。
本発明において、絶縁膜とパッド部との間に拡散防止膜を備え、バリアメタル膜が拡散防止膜に接して設けられた構成とすることもできる。こうすることにより、パッド部からの金属の拡散を抑えることができる。
本発明によれば、パッド部におけるディッシングを抑制しつつ、パッド部における密着不良の問題を解決することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
［第一の実施の形態］
本実施形態では、ボンディングパッドを備えるフリップチップ型半導体装置の例を示す。
図６は、本実施形態に係るボンディングパッドの構造を示す図である。図６（ａ）はバンプ部の上面図、図６（ｂ）は図６（ａ）のＡＡ'断面図である。Ｃｕパッド領域１０１および絶縁領域１０２からなるパッド部１００の上面に、拡散防止膜であるＴｉＮ膜１０４が形成され、その上部にＳｉＯＮ膜１０６、ポリイミド膜１０８がこの順で形成されている。ＳｉＯＮ膜１０６およびポリイミド膜１０８には、ＴｉＮ膜１０４を底面とする開口部が設けられている。この開口部にＴｉＷおよびＣｕがこの順で積層した積層膜１１０、Ｎｉ膜１１２およびＣｕ膜１１４からなるバリアメタル膜１２０が形成されている。
図７および図８は、図６のバンプ構造の形成工程を示す図である。まず図７（ａ）に示すように、多層配線の最上層として、Ｃｕパッド領域（金属領域）１０１および絶縁領域１０２からなるパッド部１００をダマシン法により形成する。まず、シリコン基板上に形成された配線構造の最上部絶縁膜を選択的に除去して凹部を形成し、この凹部を埋め込むように基板全面銅膜を形成する。次いでＣＭＰ（化学的機械的研磨）を行い、凹部の外部に形成された銅膜を除去する。以上により、図７（ａ）に示す構造が得られる。図示したように、パッド全域にＣｕパッド領域１０１を形成せず絶縁領域１０２を設けることにより、パッド部におけるディッシングの発生を低減することができる。本実施形態では、パッドの大きさは５０μｍとし、酸化膜ダミー(絶縁領域１０３）の大きさは、幅３μｍ、長さ１０μｍのものを周辺に配置し、中央部に１辺５μｍの正方形の酸化膜ダミー(絶縁領域１０２）を配置する。
次に、ＲＦエッチングによりＣｕパッド領域１０１表面のＣｕ酸化膜を除去した後、ＴｉＮ膜１０４をスパッタリング法により成膜する。ＴｉＮ膜１０４の膜厚は２００ｎｍとし、ＲＦエッチングにより、１０ｎｍエッチングする。このＴｉＮ膜１０４上にフォトレジストを塗布、露光した後、不要なＴｉＮ膜１０４をドライエッチングにより除去し、パッドおよびヒューズを形成する。図７（ｂ）はこの状態を示す。
つづいて、図７（ｃ）に示すように、ＴｉＮ膜１０４上にＳｉＯＮ膜１０６を形成する。ＳｉＯＮ膜１０６の膜厚は、３５０ｎｍとする。その後、図７（ｄ）に示すようにパッドビア１０７を開口する。パッドビア１０７は、パッド部１００のうち、Ｃｕパッド領域１０１形成箇所のみが露出し、絶縁領域１０２が露出しないように形成する。すなわち、パッド中のダミー酸化膜にビアかからないようにパッドビアを開口する。本実施形態では、ビア径は１０μｍとする。
次に、ＴｉＮ膜１０４およびＳｉＯＮ膜１０６上にポリイミド膜１０８を塗布法により形成した後、露光を行い、パッド部１００上に開口部を設ける（図８（ｅ））。そして、図８（ｆ）に示すように、４００℃、１０分のキュアを行い、ポリイミド膜１０８’とする。その後、開口部に、スパッタリング法を用いてＴｉＷおよびＣｕがこの順で積層した積層膜１１０を形成した後、不要な積層膜１１０を除去する。この積層膜１１０上に選択めっき法によりＮｉ膜１１２およびＣｕ膜１１４を形成する（図９（ｇ））。以上により、パッド部１００上にＴｉＮ膜１０４を介してバリアメタル膜１２０が形成されたバンプ構造が完成する。
本実施形態に係るボンディングパッドは、図６（ｂ）に示すように、絶縁領域１０２を覆うとともにＣｕパッド領域１０１上に開口部を有するＳｉＯＮ膜１０６が形成されている。そして、ＳｉＯＮ膜１０６の開口部にバリアメタル膜１２０が形成されている。こうした構成を採用するため、Ｃｕパッド領域１０１と絶縁領域１０２との界面の上部がＳｉＯＮ膜１０６によって覆われた構造となる。このため、この界面から発生するＣｕの吹き出しが効果的に抑制される。特に、ポリイミド膜１０８を形成し高温のキュアを行う段階で、上記界面からのＣｕの吹き出しが問題となるが、本実施形態の構成によれば、こうしたＣｕの吹き出しが抑制される。
また、このボンディングパッド上には半田ボールが形成されることとなるが、ＳｉＯＮ膜１０６に開口部が設けられる関係でバリアメタル膜１２０に凹凸が発生するため、半田ボールとバリアメタル膜１２０との間の密着性を改善することができる。
［第二の実施の形態］
第一の実施の形態では、パッド部中に複数のＣｕパッド領域１０１が形成される態様を示したが、パッド部に単一のＣｕパッド領域１０１が形成される態様とすることもできる。図１０はこうした態様のボンディングパッドの上面図である。図示したように、パッド部中に複数の絶縁領域１０２が離間して設けられており、これらに囲まれた領域にＣｕパッド領域１０１が形成されている。ボンディングパッドの周囲部には、絶縁領域１０３が形成されている。断面構造は、第一の実施の形態で示したボンディングパッドと同様である。
本実施形態に係るボンディングパッドは、第一の実施の形態と同様、絶縁領域１０２を覆うとともにＣｕパッド領域１０１上に開口部を有する絶縁膜が形成されているため、Ｃｕパッド領域１０１と絶縁領域１０２との界面から発生するＣｕの吹き出しが効果的に抑制される。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施の形態ではフリップチップ型半導体装置の例を示したが、本発明の適用はこれに限られず、ワイヤボンディング方式の半導体装置に適用することもできる。
また、Ｃｕパッド領域１０１、ＳｉＯＮ膜１０６、バリアメタル膜１２０等の構成材料は、目的、用途に応じて適宜設計変更することができる。
従来技術に係るパッド構造を説明するための図である。 従来技術に係る半導体装置の製造方法を示す工程断面図である。 従来技術に係る半導体装置の製造方法を示す工程断面図である。 従来技術に係る半導体装置の製造方法を示す工程断面図である。 従来技術に係る半導体装置の製造方法を示す工程断面図である。 実施の形態に係る半導体装置のパッド構造を示す図である。 実施の形態に係る半導体装置の製造方法を示す工程断面図である。 実施の形態に係る半導体装置の製造方法を示す工程断面図である。 実施の形態に係る半導体装置の製造方法を示す工程断面図である。 実施の形態に係る半導体装置のパッド構造を示す図である。
符号の説明
１００ パッド部
１０１ Ｃｕパッド領域
１０２ 絶縁領域
１０３ 絶縁領域
１０４ ＴｉＮ膜
１０６ ＳｉＯＮ膜
１０７ パッドビア
１０８ ポリイミド膜
１０９ ポリイミド膜開口部
１１０ 積層膜
１１２ Ｎｉ膜
１１４ Ｃｕ膜
１２０ バリアメタル膜
１３０ Ｃｕ異物
１３２ 剥離

Claims (6)

  1. 外部配線との電気的接続が行なわれる主表面を有するボンディングパッドを備える半導体装置であって、
    前記ボンディングパッドは、
    金属領域および絶縁領域を含むパッド部と、
    前記パッド部の上に設けられ前記絶縁領域を覆うとともに前記金属領域上の少なくとも一部に開口部を有する絶縁膜と、
    前記絶縁膜と前記パッド部との間及び前記開口部内に設けられ、前記金属領域および前記絶縁領域を覆うように設けられた拡散防止膜と、
    前記絶縁膜の上部に設けられるとともに、前記開口部において前記拡散防止膜を介して前記金属領域と電気的に接続する導電膜と、
    を備え、
    前記絶縁膜は、前記絶縁領域と前記金属領域との境界部分を覆うように前記拡散防止膜上に設けられていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記拡散防止膜は、ＴｉＮであることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記パッド部中に複数の前記絶縁領域が島状に離間して設けられていることを特徴とする半導体装置。
  4. 半導体基板上に第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜を選択的に除去して凹部を形成する工程と、
    前記凹部を埋め込むように金属膜を形成する工程と、
    前記金属膜を研磨し、前記凹部の外部に形成された金属膜を除去する工程と、
    前記金属膜および前記絶縁膜上に拡散防止膜を形成する工程と、
    前記拡散防止膜上に第二の絶縁膜を形成する工程と、
    前記第二の絶縁膜を選択的に除去し、前記第二の絶縁膜が前記金属膜と前記第一の絶縁膜との境界部分を覆うように前記金属膜の上部の少なくとも一部に開口部を形成する工程と、
    前記開口部において前記拡散防止膜を介して前記金属膜と電気的に接続する導電膜を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記拡散防止膜は、ＴｉＮであることを特徴とする半導体装置の製造方法。
  6. 請求項１乃至３いずれかに記載の半導体装置において、
    前記金属領域と前記絶縁領域との境界の少なくとも一つは前記開口部の下方に位置し、
    前記開口部の下方に位置している前記境界上において、前記絶縁膜は除去されていないことを特徴とする半導体装置。
JP2003340983A 2003-09-30 2003-09-30 半導体装置およびその製造方法 Expired - Fee Related JP4342892B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003340983A JP4342892B2 (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法
US10/953,454 US7327031B2 (en) 2003-09-30 2004-09-30 Semiconductor device and method of manufacturing the same
US11/844,381 US7508082B2 (en) 2003-09-30 2007-08-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003340983A JP4342892B2 (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005109171A JP2005109171A (ja) 2005-04-21
JP4342892B2 true JP4342892B2 (ja) 2009-10-14

Family

ID=34373428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003340983A Expired - Fee Related JP4342892B2 (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7327031B2 (ja)
JP (1) JP4342892B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342892B2 (ja) * 2003-09-30 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
JP2009245957A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
US7683493B2 (en) * 2008-04-29 2010-03-23 International Business Machines Corporation Intermetallic diffusion block device and method of manufacture
TWI579937B (zh) * 2015-06-02 2017-04-21 矽品精密工業股份有限公司 基板結構及其製法暨導電結構
US10522485B2 (en) * 2015-12-21 2019-12-31 Intel IP Corporation Electrical device and a method for forming an electrical device
JP6846117B2 (ja) * 2016-04-12 2021-03-24 ローム株式会社 半導体装置および半導体装置の製造方法
CN108666287B (zh) * 2017-04-01 2020-07-28 中芯国际集成电路制造(北京)有限公司 一种焊盘结构
US11488916B2 (en) * 2021-01-12 2022-11-01 Innolux Corporation Conductive structure and electronic device comprising the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
JP3481812B2 (ja) 1997-02-14 2003-12-22 株式会社ルネサステクノロジ 配線層にスリットを有する半導体装置または半導体ウエーハ及びその製造方法
JPH11150114A (ja) 1997-11-19 1999-06-02 Ricoh Co Ltd 半導体装置及びその製造方法
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6187680B1 (en) * 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
US6656828B1 (en) * 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
JP4587604B2 (ja) 2001-06-13 2010-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4801296B2 (ja) 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP4342892B2 (ja) * 2003-09-30 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7508082B2 (en) 2009-03-24
US7327031B2 (en) 2008-02-05
US20080017993A1 (en) 2008-01-24
US20050067700A1 (en) 2005-03-31
JP2005109171A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US7019397B2 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
US7939948B2 (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
US7508082B2 (en) Semiconductor device and method of manufacturing the same
CN107481986B (zh) 半导体元件
TW201243971A (en) Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US8294266B2 (en) Conductor bump method and apparatus
JP2001127095A (ja) 半導体装置及びその製造方法
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5277788B2 (ja) 半導体装置およびその製造方法
JP2006108284A (ja) 半導体パッケージ
JP2007258629A (ja) チップサイズパッケージの製造方法
JP4728079B2 (ja) 半導体装置用基板および半導体装置
TW558782B (en) Fabrication method for strengthened flip-chip solder bump
JP2004014854A (ja) 半導体装置
JP2004063804A (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JP2005150578A (ja) 半導体装置及びその製造方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2002222898A (ja) 半導体装置及びその製造方法
TWI449144B (zh) 半導體封裝件及其基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees