JP6055783B2 - 基板載置台及びプラズマ処理装置 - Google Patents

基板載置台及びプラズマ処理装置 Download PDF

Info

Publication number
JP6055783B2
JP6055783B2 JP2013554291A JP2013554291A JP6055783B2 JP 6055783 B2 JP6055783 B2 JP 6055783B2 JP 2013554291 A JP2013554291 A JP 2013554291A JP 2013554291 A JP2013554291 A JP 2013554291A JP 6055783 B2 JP6055783 B2 JP 6055783B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
processed
cover member
support surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013554291A
Other languages
English (en)
Other versions
JPWO2013108750A1 (ja
Inventor
秀幸 羽藤
秀幸 羽藤
重樹 土場
重樹 土場
山本 真也
真也 山本
哲史 山田
哲史 山田
広斗 森
広斗 森
安藤 健二
健二 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2013108750A1 publication Critical patent/JPWO2013108750A1/ja
Application granted granted Critical
Publication of JP6055783B2 publication Critical patent/JP6055783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、基板載置台及びプラズマ処理装置に関する。
プラズマ処理装置には、被処理基板であるウェハの周囲を囲むように、フォーカスリングと称されるリング状の部材を配置したものがある(例えば特許文献1参照)。特許文献1記載のフォーカスリングは、ウェハを支持する支持面の直径がウェハの直径よりも僅かに小さくされた基板支持部を備える基板載置台の周囲に配置される。フォーカスリングを備えることで、プラズマが閉じ込められるとともに、ウェハ面内のバイアス電位の縁面効果による不連続性が緩和され、ウェハの中央部と同様にその外縁部においても、均一で良好な処理を行うことができる。
しかし、特許文献1記載のように、ウェハの面積よりも小さい面積で基板載置台の上面を形成した場合には、ウェハの外縁部が基板載置台の上面の外縁部よりも外側に突出する。このため、基板載置台の熱がウェハの外縁部に十分に伝達できなくなり、ウェハの外縁部の冷却が不十分となり、結果、外縁部のエッチング特性が低下するおそれがある。このため、特許文献2記載のプラズマ処理装置では、基板載置台の上面の中央に第1の熱伝達用ガス拡散領域が形成され、基板載置台の上面の外縁部に第2の熱伝達用ガス拡散領域が形成されている。この構成によって、ウェハの外縁部を局所的に、かつ高速に冷却または昇温させることができる。
特開2005−277369号公報 特開2008−251854号公報
半導体デバイスの製造分野では、微細化によって集積度を上げる試みが多く行われている。また、近年では三次元実装と呼ばれる半導体デバイスの積層によって単位面積あたりの集積度を上げる試みが盛んに行われている。このような三次元実装される半導体デバイスに貫通電極を形成するために、TSV(Through-Silicon Via)技術を用いてウェハに貫通孔を形成する試みも行われている。さらには、貫通孔を形成するためのウェハがサポートウェハに接着剤を介して貼り合わされた「貼り合わせウェハ」をエッチングする試みもなされている。
このような貫通孔又はビアホールのホールを形成する工程では、ホール深さが例えば100μm以上の深さが要求されているので、所定の深さになるまでエッチング処理を続ける必要がある。連続的にエッチング処理を行うと、プラズマからの入熱によってウェハ面内での温度分布の偏りがより顕著になるおそれがある。この場合、ウェハ面内におけるエッチングレートの均一性やウェハ面内のホール深さの均一性が損なわれるおそれがあるだけでなく、垂直なホール形状の実現も困難となってしまう。このため、特許文献1及び特許文献2に記載の基板載置台においても、ウェハの外周部において積極的に伐熱することが望まれている。すなわち、当技術分野では、基板面内におけるホール深さの均一性の向上を実現することが望まれている。
本発明者は、鋭意研究を重ねた結果、伐熱不均一を解消するためには、基板から基板載置台への熱伝導効率を向上させることが重要であり、基板裏面の全体を載置台の上面である支持面に接触させる構成を採用することが優れた解決手段であることを見出すとともに、この解決手段を採用するためには、載置台の支持面の外縁をプラズマから適切に保護する構成が必要であることを見出した。
すなわち、本発明の一側面に係る基板載置台は、基板支持部と、カバー部材とを備える。基板支持部は、被処理基板の裏面全体と接触する円形の支持面を有し、支持面で被処理基板を支持する。カバー部材は、円環状の部材であり、支持面よりも大きな外径を有するとともに被処理基板よりも小さい内径を有する。このカバー部材は、支持面に直交する方向からみて支持面に支持された被処理基板の周囲を囲むように配置される。
この基板載置台によれば、基板の裏面全体が支持面と接触するため、基板の外縁部まで均一に温度制御をすることができる。このため、基板面内における温度差を小さくすることが可能となり、ホール深さの均一性を実現することができる。また、支持面よりも大きな外径を有するとともに被処理基板よりも小さい内径を有するカバー部材を用いることで、基板支持部の支持面の外縁及び基板の外縁を覆うことができるので、基板支持部の支持面の外縁及び基板の外縁部が直接プラズマに晒されることを回避しながら、基板の外縁部まで均一に温度制御をすることが可能となる。よって、基板面内における温度分布の均一化を図ることで、基板面内におけるホール深さの均一性の向上を実現することができる。
一実施形態では、支持面が、円柱状の基板支持部の一端面であり、被処理基板の直径と同一又は被処理基板の直径よりも大きい直径を有してもよい。このように構成することで、被処理基板の裏面全体を支持面へ接触させることができる。
一実施形態では、カバー部材は、該カバー部材の中心軸が基板支持部の中心軸と同軸となるように配置されてもよい。このように構成することで、被処理基板の外縁を均一に覆うことができる。
一実施形態では、カバー部材が、被処理基板の外縁と被処理基板の外縁から0.3mm〜1.0mm離れた位置との間を覆うように配置されてもよい。被処理基板の外縁を上記範囲で覆うことで、被処理基板の外縁において適切な電界の調整を行うことができる。
一実施形態では、カバー部材の内径が、被処理基板の外径よりも0.3mm〜1.0mm小さく形成されていてもよい。このように内径を形成することで、被処理基板の外縁において適切な電界の調整を行うことができる。
一実施形態では、カバー部材が、被処理基板の表面と被処理基板の表面に対向する該カバー部材の裏面との間に空隙が形成されるように配置されてもよい。このように配置することで、通常の被処理基板だけでなく、複数の基板が貼り合わされることで厚みが増した貼り合わせ基板を用いた場合であっても、基板支持部の支持面の外縁及び基板の外縁部が直接プラズマに晒されることを回避しながら、基板の外縁部まで均一に温度制御をすることができる。
一実施形態では、カバー部材は、支持面の直径よりも内径が大きいリング状の本体部と、本体部の内周の一端部に設けられ、本体部の径方向内側に突出され該カバー部材の内径を形成する庇部と、を有してもよい。このように構成することで、庇部の径方向内側への突き出し量を調整して基板外縁部における電界の調整を行うことができる。
一実施形態では、基板支持部が、複数の基板が貼り合わされて形成された貼り合わせ基板を被処理基板として支持してもよい。複数の基板が貼り合わされることで厚みが増した貼り合わせ基板を用いた場合であっても、上述した基板温度の均一性の向上の効果を奏することができる。
一実施形態では、基板支持部が、石英ガラスからなる基板を含む複数の基板が貼り合わされて形成された貼り合わせ基板を被処理基板として支持してもよい。断熱材である石英ガラスが含まれた貼り合わせ基板を用いた場合であっても、上述した基板温度の均一性の効果を奏することができるので、上述した基板温度の均一性の向上の効果を奏することができる。
本発明の他の側面に係るプラズマ処理装置は、円形の被処理基板を収容してプラズマ処理を行う処理チャンバと、処理チャンバ内に配置され、被処理基板を支持する基板載置台と、を備える。基板載置台は、基板支持部と、カバー部材とを備える。基板支持部は、被処理基板の裏面全体と接触する円形の支持面を有し、支持面で被処理基板を支持する。カバー部材は、円環状の部材であり、支持面よりも大きな外径を有するとともに被処理基板よりも小さい内径を有する。このカバー部材は、支持面に直交する方向からみて支持面に支持された被処理基板の周囲を囲むように配置される。
このプラズマ処理装置によれば、基板の裏面全体が支持面と接触するため、基板の外縁部まで均一に温度制御をすることができる。このため、基板面内における温度差を小さくすることが可能となり、ホール深さの均一性を実現することができる。また、支持面よりも大きな外径を有するとともに被処理基板よりも小さい内径を有するカバー部材を用いることで、基板支持部の支持面の外縁及び基板の外縁を覆うことができるので、基板支持部の支持面の外縁及び基板の外縁部が直接プラズマに晒されることを回避しながら、基板の外縁部まで均一に温度制御をすることが可能となる。よって、基板面内における温度分布の均一化を図ることで、基板面内におけるホール深さの均一性の向上を実現することができる。
以上説明したように、本発明の種々の側面及び実施形態によれば、基板面内におけるホール深さの均一性を実現することができる。
一実施形態に係るプラズマ処理装置の構成を示す概略断面図である。 ベベルカバーリングの周辺を拡大して模式的に示す断面図である。 静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その1)である。 静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その2)である。 静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その3)である。 静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その4)である。 上側リング部材の庇部により覆われた状態で静電チャックに支持されているウェハの状態を拡大して示す断面図である。 ウェハの外周部を覆う上側カバー部材が設けられていない場合に、ウェハの外周部においてウェハの基体表面に表面荒れが生ずる様子を説明するための断面図である。 ウェハに形成される貫通孔が傾斜する様子を説明するための断面図である。 エッチングにより形成された貫通孔の中心軸の垂直方向からの傾斜角を、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。 実験例1、2の異なる条件を用いてアッシングしたときのレジストのアッシングレートを、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。 アッシングの前後におけるレジスト膜の厚さを、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。 貼り合わせウェハの構成を模式的に示す断面図である。 貼り合わせウェハの製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図(その1)である。 貼り合わせウェハの製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図(その2)である。 イオンとラジカルの振る舞いの違いを説明する概要図である。 エッチングレート及びアッシングレートのクリアランス長依存性を示すグラフである。 図17の一部の範囲を示すグラフである。 ベベルカバーリングの高さ位置(クリアランスの長さ)を調整したプラズマ処理のフローチャートである。 ベベルカバーリングの高さ位置(クリアランスの長さ)を説明する概要図である。 ベベルカバーリングの高さ位置を調整しない場合における、エッチングレート及びアッシングレートの面内位置依存性を示すグラフである。 ベベルカバーリングの高さ位置を調整した場合における、エッチングレート及びアッシングレートの面内位置依存性を示すグラフである。 Si基板面内温度のシミュレーション結果である。(a)は比較例1の基板載置台に載置した場合のシミュレーション結果、(b)は実施例1の基板載置台に載置した場合のシミュレーション結果である。 SiO基板面内温度のシミュレーション結果である。(a)は比較例2の基板載置台に載置した場合のシミュレーション結果、(b)は実施例2の基板載置台に載置した場合のシミュレーション結果である。 比較例3の基板載置台及び実施例3の基板載置台における中心位置に依存した電界のシミュレーション結果である。 比較例4の基板載置台及び実施例4,5の基板載置台に載置された基板にホールを形成する際の条件である。 比較例4の基板載置台に載置された基板に形成されたホールの断面SEM像である。 図27に示すホールのデータである。 実施例4の基板載置台に載置された基板に形成されたホールの断面SEM像である。 図29に示すホールのデータである。 実施例5の基板載置台に載置された基板に形成されたホールの断面SEM像である。 図31に示すホールのデータである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図1は、本実施形態に係るプラズマ処理装置の構成を示す概略断面図である。プラズマ処理装置は、気密に構成され、電気的に接地電位とされた処理チャンバ1を有している。この処理チャンバ1は、円筒状とされ、例えばアルミニウム等から構成されている。処理チャンバ1内には、被処理基板である半導体ウェハ(以下、単に「ウェハ」という。)Wを水平に支持する基板載置台94が収容されている。基板載置台94は、載置台2、静電チャック6及びベベルカバーリング5を備える。なお、載置台2及び静電チャック6は、本発明の一形態における基板支持部に相当し、ベベルカバーリング5は、本発明の一形態におけるカバー部材に相当する。また、ウェハWは例えばシリコンからなる。
載置台2は、円柱状を呈し、例えばアルミニウム等で構成されており、下部電極としての機能を有する。この載置台2は、絶縁板3を介して導体の支持台4に支持される。また、載置台2及び支持台4の周囲を囲むように、例えば石英等からなる円筒状の内壁部材3aが設けられている。載置台2の上方の外周には、円環状のベベルカバーリング5が設けられている。ベベルカバーリング5の詳細な構成については、後述する。
載置台2には、第1の整合器11aを介して第1のRF電源10aが接続され、また、第2の整合器11bを介して第2のRF電源10bが接続される。第1のRF電源10aは、プラズマ発生用のものであり、この第1のRF電源10aからは所定周波数(27MHz以上例えば100MHz)の高周波電力が載置台2に供給される。また、第2のRF電源10bは、イオン引き込み用(バイアス用)のものであり、この第2のRF電源10bからは第1のRF電源10aより低い所定周波数(32MHz以下、例えば13.56MHz)の高周波電力が載置台2に供給される。一方、載置台2の上方には、載置台2と平行に対向するように、上部電極としての機能を有するシャワーヘッド16が設けられており、シャワーヘッド16及び載置台2は、一対の電極(上部電極と下部電極)として機能する。なお、上部電極であるシャワーヘッド16と下部電極である載置台2とは、本発明の一形態における照射部に相当する。
載置台2の上面には、静電チャック6が設けられている。静電チャック6は、円板状を呈し、該静電チャック6の一方の主面(一端面)がウェハWを支持するための支持面6eとされる。支持面6eは、円形を呈し、ウェハWの裏面全体と接触して円板状のウェハWを支持する。すなわち、支持面6eの直径は、ウェハWの直径と同一か、又はウェハWの直径よりも大きくされており、支持面6eがウェハWの裏面全体と熱的に接触した構成とされている。この静電チャック6は、絶縁体6bの間に電極6aを介在させて構成されており、電極6aには直流電源12が接続される。そして、電極6aに直流電源12から直流電圧が印加されることにより、電極6aとウェハWとの間にクーロン力が発生し、発生したクーロン力によってウェハWの裏面全体が支持面6eに吸着される。このようにして、ウェハWは静電チャック6の支持面6eに支持される。
支持台4の内部には、冷媒流路4aが形成されており、冷媒流路4aには、冷媒入口配管4b、冷媒出口配管4cが接続される。そして、冷媒流路4aの中に適宜の冷媒、例えば冷却水等を循環させることによって、支持台4及び載置台2を所定の温度に制御可能な構成とされている。また、載置台2等を貫通するように、ウェハWの裏面側にヘリウムガス等の冷熱伝達用ガス(ウェハWと熱交換する冷却ガス:バックサイドガス)を流通させるためのバックサイドガス供給配管30が設けられており、このバックサイドガス供給配管30は、図示しないバックサイドガス供給源に接続される。上記構成により、静電チャック6によって支持面6eに吸着支持されたウェハWは、所定の温度に制御される。ウェハWは裏面全体が支持面6eに接触しているため、ウェハWと支持面6eとの熱伝導が好適に行われる。
前述したシャワーヘッド16は、処理チャンバ1の天壁部分に設けられている。シャワーヘッド16は、本体部16aと電極板をなす上部天板16bとを備えており、絶縁性部材17を介して処理チャンバ1の上部に支持される。本体部16aは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板16bを着脱自在に支持できるように構成されている。
本体部16aの内部には、ガス拡散室16cが設けられ、このガス拡散室16cの下部に位置するように、本体部16aの底部には、多数のガス通流孔16dが形成されている。また、上部天板16bには、当該上部天板16bを厚さ方向に貫通するようにガス導入孔16eが、上記したガス通流孔16dと重なるように設けられている。このような構成により、ガス拡散室16cに供給された処理ガスは、ガス通流孔16d及びガス導入孔16eを介して処理チャンバ1内にシャワー状に分散されて供給される。なお、本体部16a等には、冷媒を循環させるための図示しない配管が設けられており、プラズマエッチング処理中にシャワーヘッド16を所望温度に冷却可能な構成とされている。
本体部16aには、ガス拡散室16cへエッチング用の処理ガスを導入するためのガス導入口16fが形成されている。このガス導入口16fにはガス供給配管14aが接続されており、このガス供給配管14aの他端には、エッチング用の処理ガスを供給する処理ガス供給源14が接続される。ガス供給配管14aには、上流側から順にマスフローコントローラ(MFC)14b、及び開閉弁V1が設けられている。そして、処理ガス供給源14からプラズマエッチングのための処理ガスが、ガス供給配管14aを介してガス拡散室16cに供給され、このガス拡散室16cから、ガス通流孔16d及びガス導入孔16eを介して処理チャンバ1内にシャワー状に分散されて供給される。
また、本体部16aには、ガス拡散室16cへアッシング用の処理ガスを導入するためのガス導入口16gが形成されている。このガス導入口16gにはガス供給配管15aが接続されており、このガス供給配管15aの他端には、アッシング用の処理ガスを供給する処理ガス供給源15が接続される。ガス供給配管15aには、上流側から順にマスフローコントローラ(MFC)15b、及び開閉弁V2が設けられている。そして、処理ガス供給源15からプラズマエッチングのための処理ガスが、ガス供給配管15aを介してガス拡散室16cに供給され、このガス拡散室16cから、ガス通流孔16d及びガス導入孔16eを介して処理チャンバ1内にシャワー状に分散されて供給される。
前述した上部電極としてのシャワーヘッド16には、ローパスフィルタ(LPF)71を介して可変直流電源72が電気的に接続される。この可変直流電源72は、オン・オフスイッチ73により給電のオン・オフが可能な構成とされている。可変直流電源72の電流電圧ならびにオン・オフスイッチ73のオン・オフは、後述する制御部90によって制御される。なお、後述のように、第1のRF電源10a、第2のRF電源10bから高周波が載置台2に印加されて処理空間にプラズマが発生する際には、必要に応じて制御部90によりオン・オフスイッチ73がオンとされ、上部電極としてのシャワーヘッド16に所定の直流電圧が印加される。
処理チャンバ1の天井部には、環状又は同心状に延在する磁場形成機構17aが設けられている。この磁場形成機構17aは、処理空間における高周波放電の開始(プラズマ着火)を容易にして放電を安定に維持するよう機能する。また、処理チャンバ1の側壁からシャワーヘッド16の高さ位置よりも上方に延びるように円筒状の接地導体1aが設けられている。この円筒状の接地導体1aは、その上部に天壁を有している。
処理チャンバ1の底部には、排気口81が形成されており、この排気口81には、排気管82を介して排気装置83が接続される。排気装置83は、真空ポンプを有しており、この真空ポンプを作動させることにより処理チャンバ1内を所定の真空度まで減圧する。一方、処理チャンバ1の側壁には、ウェハWの搬入出口84が設けられており、この搬入出口84には、当該搬入出口84を開閉するゲートバルブ85が設けられている。
処理チャンバ1の側部内側には、内壁面に沿ってデポシールド86が設けられている。デポシールド86は、処理チャンバ1にエッチング副生成物(デポ)が付着することを防止する。このデポシールド86のウェハWと略同じ高さ位置には、グランドに対する電位が制御可能に接続された導電性部材(GNDブロック)89が設けられており、これにより異常放電が防止される。また、デポシールド86の下端部には、内壁部材3aに沿って延在するデポシールド87が設けられている。デポシールド86,87は、着脱自在とされている。
次に、ベベルカバーリング5の詳細な構成について説明する。図2は、ベベルカバーリング5の周辺を拡大して模式的に示す断面図である。図1及び図2に示すように、ベベルカバーリング5は、上側リング部材51、下側リング部材52、リフトピン53及び駆動機構54を有する。
上側リング部材51は、リング状の部材であって、静電チャック6の支持面6eに直交する方向からみて支持面6eに支持されたウェハWの周囲を囲むように配置される。上部リング部材51は、本体部51a及び庇部51bを有する。本体部51aは、支持面6eの直径DBよりも外径DA及び内径が大きい円筒部材(リング形状の部材)である。庇部51bは、本体部51aの内周壁の一端部の全周に亘り、本体部51aの内周壁よりも径方向内側に突出するように設けられている。庇部51bは、支持面6eの外縁と、静電チャック6に支持されているウェハWの外周部WEにおける所定領域(外縁部)とを庇部51bが覆うように設けられている。すなわち、支持面6eの直径DB及びウェハWの直径DOよりも、庇部51bによって形成された窓の直径DIが小さくなるように、庇部51bが設けられている。そして、この上側リング部材51は、該上側リング部材51の中心軸M1が載置台2及び静電チャック6の中心軸M2と同軸となるように配置される。また、上側リング部材51は、ウェハWの表面とウェハWの表面に対向する上側リング部材51の裏面(すなわち庇部51bの裏面)との間に空隙Kが形成されるように配置されている。上側リング部材51は、庇部51bにより、プラズマがウェハWの外周部WEにおける所定領域に回り込むことを防止する。上側リング部材51として、石英又はイットリア(Y)を用いることができ、何れの材料であっても、ウェハWの外周部WE近傍における電界を調整することが可能である。
下側リング部材52は、上側リング部材51に対応したリング形状を有している。下側リング部材52の上面には、リング形状の溝52aが形成されている。上側リング部材51は、下側リング部材52の上面に形成されたリング形状の溝52aに本体部51aが嵌合することによって、水平方向に拘束される。
下側リング部材52は、周方向に沿って複数箇所(例えば3箇所)に、下側リング部材52を上下に貫通する貫通孔52bが形成されている。上側リング部材51の貫通孔52bに対応する部分には、突起部51cが形成されている。上側リング部材51は、下側リング部材52に形成された貫通孔52bに突起部51cが嵌合することによって下側リング部材52に対する周方向に沿った移動が拘束される。下側リング部材52として、石英を用いることができる。
上側リング部材51の突起部51cの下面には、穴部51dが形成されている。リフトピン53は、上側リング部材51に形成された穴部51dに対応して静電チャック6に形成された穴部6c内に、上下動可能に設けられており、駆動機構54により上下駆動される。リフトピン53が上昇するとき、リフトピン53の先端が、上側リング部材51の穴部51dの上面を押し上げることによって、上側リング部材51が上昇する。
静電チャック6は、リフトピン61及び駆動機構62を有する。リフトピン612は、静電チャック6に形成された穴部6d内に、上下動可能に設けられており、駆動機構62により上下駆動される。リフトピン61が上昇するとき、リフトピン61の先端が、ウェハWを押し上げることによって、ウェハWが上昇する。
上記構成のプラズマ処理装置は、制御部90によって、その動作が統括的に制御される。この制御部90には、CPUを備えプラズマ処理装置の各部を制御するプロセスコントローラ91と、ユーザインターフェース92と、記憶部93とが設けられている。
ユーザインターフェース92は、工程管理者がプラズマ処理装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部93には、プラズマ処理装置で実行される各種処理をプロセスコントローラ91の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース92からの指示等にて任意のレシピを記憶部93から呼び出してプロセスコントローラ91に実行させることで、プロセスコントローラ91の制御下で、プラズマ処理装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体(例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等)などに格納された状態のものを利用したりすることも可能である。或いは、制御プログラムや処理条件データ等のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用することも可能である。
次に、プラズマエッチング方法について説明する。図3から図6は、静電チャック6にウェハWが支持される際の、ウェハW及びベベルカバーリング5の状態を模式的に示す断面図である。
始めに、静電チャック6にウェハWが支持されていない状態で(図3参照)、リフトピン53が駆動機構54により上昇し、上昇したリフトピン53により上側リング部材51が突き上げられて上昇する(図4参照)。
次いで、ゲートバルブ85が開かれ、表面にレジストパターンが形成されているウェハWが、図示しない搬送ロボット等により、図示しないロードロック室を介して搬入出口84から処理チャンバ1内の静電チャック6上に搬入される。すると、リフトピン61が駆動機構62により上昇し、上昇したリフトピン61によりウェハWが搬送ロボットから受け取られる(図5参照)。
次いで、搬送ロボットを処理チャンバ1外に退避させ、ゲートバルブ85を閉じる。そして、リフトピン61が駆動機構62により下降し、ウェハWが静電チャック6に載置される(図6参照)。更に、直流電源12から静電チャック6の電極6aに所定の直流電圧が印加され、ウェハWはクーロン力により静電吸着され、支持される。すなわち、ウェハWは、裏面全体が静電チャック6の支持面6eに接触した状態で支持される。
次いで、リフトピン53が駆動機構54により下降するのに伴って、上側リング部材51が下降する。このときの状態は、図2に示した状態と同じである。そして、支持面6eの外縁及びウェハWの外周部WEにおける所定領域が、上側リング部材51の庇部51bにより覆われる。
なお、本実施形態では、上側リング部材51の下降の前に、静電チャック6によるウェハWの静電吸着を行う例について説明した。しかし、上側リング部材51が下降した後に、静電チャック6によるウェハWの静電吸着を行ってもよい。
図7は、上側リング部材51の庇部51bにより覆われた状態で静電チャック6に支持されているウェハWの状態を拡大して示す断面図である。図7に示すように、ウェハWの外周部WEであってウェハWの外縁から所定幅Lの領域において、ウェハWは上側カバー部材51により覆われているものとする。また、ウェハWの表面にはレジストパターンが形成されているものの、ウェハWの外周部WEであってウェハWの外縁から所定幅L1の領域において、レジストPRは除去されており、ウェハWの基体表面が露出しているものとする。従って、下記式(1)
L>L1 (1)
に示すように、所定幅Lは、少なくとも所定幅L1よりも大きくてもよい。ここで、上側リング部材51の内径をDIとし、ウェハWの外径をDOとするとき(図2参照)、DI、DO、Lは、下記式(2)
L=(DO−DI)/2 (2)
の関係を満たす。従って、式(1)、式(2)に基づいて、下記式(3)
DI<DO−2L1 (3)
の関係を満たしてもよい。すなわち、上側リング部材51の庇部51bの内径DIは、ウェハWの外径DOと、所定幅L1とに基づいて定められたものであってもよい。
次いで、排気装置83の真空ポンプにより排気口81を介して処理チャンバ1内が排気される。そして、エッチング用の処理ガスのプラズマをウェハWに照射することによって、エッチング処理を行う。
エッチング処理においては、処理チャンバ1内が所定の真空度になった後、処理チャンバ1内に処理ガス供給源14から所定の処理ガス(エッチングガス)が導入され、処理チャンバ1内が所定の圧力に保持される。レジストパターンをマスクとしてウェハWの基体であるSiをエッチングするときは、処理ガスとして、例えばCl、Cl+HBr、Cl+O、CF+O、SF、Cl+N、Cl+HCl、HBr+Cl+SF等のいわゆるハロゲン系ガスを用いることができる。あるいは、ウェハWの表面にSiO、SiN等のハードマスク膜が単層又は複数層形成されており、レジストパターンをマスクとしてそれらのハードマスク膜をエッチングするときは、処理ガスとして、例えばCF、C、CHF、CHF、CH等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いることができる。このような処理ガスを導入した状態で、第1のRF電源10aから載置台2に、周波数が例えば100MHzの高周波電力が供給される。また、第2のRF電源10bからは、イオン引き込みのため、載置台2に周波数が例えば13.56MHzの高周波電力(バイアス用)が供給される。
そして、下部電極である載置台2に高周波電力が印加されることにより、上部電極であるシャワーヘッド16と下部電極である載置台2との間には電界が形成される。ウェハWが存在する処理空間には放電が生じ、この放電によって形成された処理ガスのプラズマがウェハWに照射される。照射されたプラズマにより、外周部WEにおける所定領域が上側カバー部材51により覆われた状態で、静電チャック6に支持されているウェハWの表面がウェハWの表面に形成されたレジストパターンをマスクとして異方性エッチングされる。
そして、上記したエッチング処理が終了すると、引続いて、残存するレジストを除去するアッシング処理が行われる。すなわち、アッシング用の処理ガスのプラズマをウェハWに照射することによって、エッチング処理を行う。
アッシング処理においては、処理チャンバ1内が所定の真空度になっている状態で、処理チャンバ1内に、処理ガス供給源15から所定の処理ガス(アッシングガス)が導入され、処理チャンバ1内が所定の圧力に保持される。処理ガスとして、例えばOガス、NOガス、NOガス、HOガス、Oガス等のガスを用いることができる。このような処理ガスを導入した状態で、第1のRF電源10aから載置台2に、周波数が例えば100MHzの高周波電力が供給される。また、第2のRF電源10bからは、イオン引き込みのため、載置台2に周波数が例えば13.56MHzの高周波電力(バイアス用)が供給される。
そして、下部電極である載置台2に高周波電力が印加されることにより、上部電極であるシャワーヘッド16と下部電極である載置台2との間には電界が形成される。ウェハWが存在する処理空間には放電が生じ、この放電によって形成された処理ガスのプラズマがウェハWに照射される。照射されたプラズマにより、外周部WEにおける所定領域が上側カバー部材51により覆われた状態で静電チャック6に支持されているウェハWの表面に残存するレジストがアッシングされることによって除去される。
このようにして、エッチング処理とアッシング処理が行われた後、高周波電力の供給、直流電圧の供給及び処理ガスの供給が停止され、前述の手順とは逆の手順で、ウェハWが処理チャンバ1内から搬出される。
以上、本実施形態に係るプラズマ処理装置によれば、ウェハWをエッチングする際に、ウェハWの外周部WEにおける所定領域において表面荒れが発生することを抑制することができる。例えば、レジストパターンが形成されているものの、ウェハWの外周部WEであってウェハWの外縁から所定幅の領域においてレジストが除去されたウェハWの場合には、ウェハWの基体表面が露出した状態でエッチングされることになる。そのため、露出したウェハWの基体表面がプラズマに曝されることによって、図8に示すように、ウェハWの外周部WEにおける所定領域においてウェハWの基体表面に表面荒れ、いわゆるブラックシリコンが発生することがある。一方、本実施形態に係るプラズマ処理装置によれば、ウェハWの外周部WEであってウェハWの外縁から所定幅の領域において、ウェハWは上側カバー部材51により覆われている。これにより、エッチング処理において、ウェハWの外周部WEにおける所定領域にプラズマが回り込むのを防止することができる。そのため、ウェハWの外周部WEであってウェハWの外縁から所定幅の領域において露出しているウェハWの基体表面がプラズマに曝されず、ウェハWの外周部WEにおいてウェハWの基体表面に表面荒れが発生することを防止することができる。すなわち、ウェハWの外周部WEを保護することができる。
また、本実施形態に係るプラズマ処理装置によれば、レジストパターンが形成されたウェハWをエッチングして貫通孔を形成する際に、上側カバー部材51の庇部51bの突き出し量を調整することによって、ウェハWの外周部WEにおいて、貫通孔の垂直方向からの傾斜角の発生を抑制することができる。以下、この作用効果について詳細を説明する。
ウェハWの外周部WEを覆う上側カバー部材51が設けられているとき、上側カバー部材51の庇部51bの先端付近では、ウェハWに形成される貫通孔Vが傾斜することがある。すなわち、図9に示すように、貫通孔Vの中心軸は、水平方向となす角をθとするとき、垂直方向から傾斜角(90−θ)で傾斜する。これは、庇部51bによりプラズマがウェハWの外周部WEに回り込むことが防止される一方、プラズマの照射方向も傾くためであると考えられる。
傾斜角(90−θ)と庇部51bの突き出し量との関係について、以下測定を行った。なお、以下に示す測定は、ベベルカバーリング5による特性を確認するために行ったため、静電チャック6の支持面6eがウェハWの裏面全体と接触しない基板載置台94を用いて測定したが、後述する実施例で確認されるとおり、静電チャック6の支持面6eがウェハWの裏面全体と接触する基板載置台94を用いて測定した場合であっても同様の効果を奏する。図10は、DO=300mmとし、L=1.7mm(DI=296.6mm)又はL=1.0mm(DI=298mm)とした例において、エッチングにより形成された貫通孔Vの中心軸の垂直方向からの傾斜角(90−θ)を、ウェハWの外縁からの距離の異なる各点で測定した結果を示すグラフである。黒抜きの点がL=1.0mmのときを示し、白抜きの点がL=1.7mmのときを示す。なお、図10では、傾斜角(90−θ)=0のときに中心軸が全く傾斜していないことを意味し、傾斜角(90−θ)が大きいときに中心軸も大きく傾斜することを意味する。
L=1.7mm及びL=1.0mmのいずれの場合でも、ウェハWの外縁からの距離が大きい領域、すなわちウェハWの中心部側の領域では、(90−θ)が0に略等しいため、貫通孔Vは略垂直方向に沿って形成されており、ほとんど傾斜していない。そして、L=1.7mm及びL=1.0mmのいずれの場合においても、ウェハWの外縁からの距離が小さい領域、すなわちウェハWの外周部側の領域では、上側カバー部材51の庇部51bの先端に近づくにつれて、貫通孔Vの傾斜角(90−θ)は増加する。
また、L=1.0mmのときは、L=1.7mmのときに比べ、ウェハWの外縁からの距離が等しい位置では、傾斜角(90−θ)が小さい。すなわち、所定幅Lが小さいほど、貫通孔Vの垂直方向からの傾斜角(90−θ)は小さくなる。これは、上記した式(2)によれば、上側カバー部材51の庇部51bの内径DIが大きいほど、貫通孔Vの垂直方向からの傾斜角(90−θ)は小さくなることを意味する。
なお、上側カバー部材51に対するウェハWの相対位置の位置決め精度を考慮して突き出し量を調整してもよい。ここで、上側カバー部材51に対するウェハWの相対位置の位置決め精度を±a0とする。また、前述した搬送ロボット又はリフトピン61等のウェハWの搬送系に起因するウェハWの位置決め精度を±a1とし、リフトピン53又はベベルカバーリング5の形状精度に起因するベベルカバーリング5の位置決め精度を±a2とする。すると、下記式(4)
a0=a1+a2 (4)
に示すように、上側カバー部材51に対するウェハWの相対位置の位置決め精度±a0の絶対値a0は、ウェハWの位置決め精度±a1の絶対値a1と、ベベルカバーリング5の位置決め精度±a2の絶対値a2との和に等しくなる。
このとき、所定幅Lは、位置決め精度に起因する変動を加味した場合でも所定幅L1未満にならないような値に設計されることが好ましい。もし仮に所定幅Lが所定幅L1未満になると、ウェハWの外周部WEであってレジストが除去されており、ウェハWの基体表面が露出している領域がプラズマに曝されるからである。従って、位置決め精度に起因する変動を加味したときの所定幅Lの範囲(L±a0)における最小値(L−a0)が所定幅L1に等しくなるときに、ウェハWの外周部WEを保護して表面荒れの発生を抑制しつつ、貫通孔Vの垂直方向からの傾斜角(90−θ)を最小にすることができる。なお、図7では、位置決め精度に起因する変動を加味したときの所定幅Lの最小値(L−a0)が、幅寸法L1に等しくなる場合を示している。
あるいは、位置決め精度に起因する変動を加味したときの所定幅Lの最小値(L−a0)が、所定幅L1に所定のマージンαを加味した値(L1+α)に等しくなるようにしてもよい。すなわち、下記式(5)
L=L1+(a0+α) (5)
に示すように、所定幅Lが、所定幅L1と、上側カバー部材51に対するウェハWの相対位置の位置決め精度a0及びマージンαに基づく所定幅(a0+α)との和になるように定められたものであってもよい。従って、式(5)、式(2)に基づいて、下記式(6)
DI=DO−2(L1+a0+α) (6)
の関係を満たしてもよい。すなわち、上側リング部材51の庇部51bの内径DIは、ウェハWの外径DOと、所定幅L1と、位置決め精度a0に応じた所定幅(a0+α)に基づいて定められたものであってもよい。これにより、ウェハWの外周部WEを保護して表面荒れの発生を抑制しつつ、貫通孔Vの垂直方向からの傾斜角(90−θ)を最小にすることができる。
また、本実施形態に係るプラズマ処理装置においては、ベベルカバーリング5の材料は特に限定されない。以下ではベベルカバーリング5の材料と貫通孔Vの水平方向に対する角度θに関する測定結果を示す。ここでは、L=1.7mmとし、上側リング部材51として石英又はイットリア(Y)を用いた場合、及び、L=1.0mmとし、上側リング部材51としてイットリア(Y)を用いた場合の3つの例について、形成される貫通孔Vの水平方向に対する角度θ(°)を、ウェハの中心からの距離の異なる各点で測定した結果を表1に示す。
表1の上段と中段に示す結果を比較すると、イットリア(Y)よりなる上側リング部材51を用いた場合には、等しい内径(DI=296.6mm)を有し、石英よりなる上側リング部材51を用いた場合と略等しく、90°に略近い角度θが得られる。イットリアが石英よりもプラズマ耐性に優れている点を考慮すると、上側リング部材51としてイットリアを用いることによって、ウェハWの外周部WEを保護するとともに、上側リング部材51を長寿命化することができる。
一方、表1の中段と下段に示す結果を比較すると、イットリア(Y)よりなり、互いに異なる内径(DI=296.6mm)を有する上側リング部材51を用いた場合には、上側リング部材51の内径DIが大きいほど、90°により近い角度θが得られる。従って、上側リング部材51の内径DIが大きいほど、貫通孔Vの垂直方向からの傾斜角の発生を抑制できる。
以上説明したように、上側カバー部材51の庇部51bの内径DIが大きいほど、貫通孔Vの垂直方向からの傾斜角(90−θ)は小さくなること、及び、できるだけ内径DIが大きい方が成膜領域を広く確保できることを鑑みて、例えばウェハWの外縁からの距離(すなわち図7に示すL)が1.0mmよりも小さく設定されているとよい。一方、ブラックシリコンの発生しない範囲で、内径DIを大きくする必要がある。このため、例えば、ウェハWの外縁からの距離(すなわち図7に示すL)が0.3mmよりも小さくならないように庇部51bを突き出してもよい。このように、L=0.3mm〜1.0mmの範囲となるように設定されていてもよい。すなわち、内径DIが、ウェハWの外径DOよりも0.3mm〜1.0mm小さく形成されてもよい。
また、本実施形態に係るプラズマ処理装置によれば、ウェハWに残存するレジストをアッシングする際に、上側カバー部材51の庇部51bの突き出し量を調整することによって、ウェハWの外周部WEにおいてアッシングレートが低下することを抑制できる。以下では、このアッシングレートの低下の抑制について説明する。
図11は、異なる条件(実験例1、2)を用いてアッシングしたときのレジストのアッシングレートを、ウェハWの外縁からの距離の異なる各点で測定した結果を示すグラフである。実験例1、2の条件は、以下の通りである。
(実験例1)
処理装置内圧力 :300mTorr
高周波電源パワー(上部電極/下部電極):0/1500W
処理ガスの流量 :O=300sccm
処理時間 :30秒
(実験例2)
処理装置内圧力 :100mTorr
高周波電源パワー(上部電極/下部電極):0/2000W
処理ガスの流量 :O=1300sccm
処理時間 :30秒
図11に示すように、ウェハWの外縁からの距離が小さくなるほど、すなわちウェハ外周側ほど、アッシングレートが低下する。これは、上側カバー部材51によりプラズマがウェハWの外周部WEに回り込むことが防止される一方で、上側カバー部材51の近傍でアッシングレートが低下することを示している。実験例1では、外縁から3mmの位置におけるアッシングレートに対する外縁から0.3mmの位置におけるアッシングレートの比は、10%程度である。
しかしながら、実験例2では、実験例1に比べ、全領域でアッシングレートが増加している。また、外縁から3mmの位置におけるアッシングレートに対する外縁から0.3mmの位置におけるアッシングレートの比は、50%程度まで増加している。従って、プロセス条件を最適化することにより、上側カバー部材51に覆われているウェハWの外周部WEにおいても、アッシングレートの低下を抑制することができる。
図12は、上側カバー部材51の内径がDI=296.6mm及びDI=298mmの場合について、アッシングの前後におけるレジスト膜の厚さを、ウェハWの外縁からの距離の異なる各点で測定した結果を示すグラフである。なお、上側カバー部材51の内径がいずれの値であるときも、アッシング前のレジスト膜の厚さは、等しいものとする。
ウェハWの外縁からの距離が0.5mmの位置において、DI=298mmのときのアッシング後のレジスト膜の厚さは、DI=296.6mmのときのアッシング後のレジスト膜の厚さよりも小さい。すなわち、上側カバー部材51の内径を大きくすることによって、上側カバー部材51に覆われているウェハWの外周部WEにおいても、アッシングレートの低下を抑制することができる。
さらに、本実施形態に係るプラズマ処理装置によれば、ウェハWの裏面全体が支持面6eと接触するため、ウェハWの外周部WEまで均一に温度制御をすることができる。エッチングはラジカル反応が支配的に寄与するため、プラズマ照射によるウェハWの温度の上昇を制御する必要がある。特に、貫通孔又はビアホールを形成する工程では、ウェハWをプラズマに長時間晒す必要があるため、プラズマ照射によるウェハWの温度の上昇を積極的に抑える必要がある。ウェハW面内において温度差が生じないように温度を制御しなければ、ウェハW面内においてエッチングレートの不均一の要因となるとともに、ホール深さの不均一性に影響する。本実施形態に係るプラズマ処理装置では、ウェハWの裏面全体が支持面6eと接触する構成を採用することで、ウェハWの外周部WEまで均一に温度制御をすることができるとともに、ウェハW面内におけるエッチングレートを均一にすることが可能となる。よって、ウェハW面内においてホール深さの均一性を向上させることができる。また、単に支持面6eの直径DSをウェハWの直径DOよりも大きくした場合には、支持面6eがプラズマに直接晒されるおそれがある。本実施形態に係るプラズマ処理装置によれば、支持面6eの外縁及びウェハWの外周部WEであってウェハWの外縁から所定幅の領域を覆うベベルカバーリング5を用いることで、支持面6eの外縁及びウェハWの外周部WEであってウェハWの外縁から所定幅の領域が直接プラズマに曝されることを回避することができる上に、ベベルカバーリング5の庇部5bの径方向内側への突き出し量を調整して電界調整を行い、ホール形状を最適化することができる。すなわち、ホール形状を最適化することと、ウェハW面内におけるホール深さの均一性を向上させることを両立することができる。
なお、上記実施形態で用いるウェハは、複数のウェハを貼り合わせて形成された貼り合わせ基板(貼り合わせウェハ)であってもよい。図13は、貼り合わせウェハLWの構成を模式的に示す断面図である。貼り合わせウェハLWは、デバイスウェハWと、サポートウェハSWを有する。デバイスウェハWは、表面Waにトランジスタ等の半導体装置が形成された基板である。サポートウェハSWは、デバイスウェハWを、裏面Wbを研削して薄化したときに、薄化されたデバイスウェハWを補強するための基板である。サポートウェハSWは、例えば石英ガラスからなる。デバイスウェハWは、接着剤Gを介してサポートウェハSWに貼り合わされる。貼り合わせ基板は、例えば、三次元実装される半導体装置に採用される。この貼り合わせ基板には、貫通電極を形成するために、TSV(Through-Silicon Via)技術を用いて貫通孔が形成される。
図14及び図15は、貼り合わせウェハを採用した半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図である。
始めに、シリコンウェハ等よりなるデバイスウェハWの表面にトランジスタ101を形成し、トランジスタ101が形成されたデバイスウェハW上に層間絶縁膜102を形成する(図14(a))。
次いで、層間絶縁膜102上に、配線構造103を形成する。層間絶縁膜102上に、配線層104、絶縁膜105を交互に積層するとともに、絶縁膜105を貫通して上下の配線層104間を電気的に接続するビアホール106を形成する(図14(b))。
次いで、デバイスウェハWを上下反転させ、接着剤Gを介してサポートウェハSWと貼り合わせることによって貼り合わせウェハLWを準備する。サポートウェハSWは、デバイスウェハWを、裏面Wbを研削して薄化したときに、薄化されたデバイスウェハWを補強し、反りを防ぐ支持体となる基板であり、例えばシリコンウェハ等よりなる。そして、貼り合わせウェハLWを、例えば研削装置に備えられた支持部に支持し、ウェハWの裏面Wb側を研削し、研削前の厚さT1が所定厚さT2になるように薄化する(図14(c))。所定厚さT2を、例えば50〜200μmとすることができる。
なお、図14では、図示を容易にするために、層間絶縁膜102及び配線構造103の厚さが誇張して描かれているが、実際は、層間絶縁膜102及び配線構造103の厚さは、ウェハWの基体自体の厚さに比べ極めて小さい(図15においても同様)。
また、貼り合わせウェハLWの外周部WEにおいて接着剤Gが露出している。次いで、ウェハWの裏面Wbにレジストを塗布し、露光し、現像することによって、図示しないレジストパターンを形成する。そして、ウェハWの裏面Wbにレジストパターンが形成された貼り合わせウェハLWを、上述したプラズマエッチング方法と同様にエッチングして貫通孔Vを形成する。そして、貫通孔Vが形成された貼り合わせウェハLWのウェハWの裏面Wbに残存するレジストを、上述したプラズマエッチング方法と同様にアッシングして除去する(図15(a))。貫通孔Vの径を、例えば1〜10μmとすることができる。また、貫通孔Vの深さは、ウェハWの裏面Wbを研削して薄化した後のウェハWの基体自体の厚さに相当するものであり、前述したように例えば50〜200μmとすることができる。
次いで、貫通孔Vの内周面を被覆するように、例えばポリイミド等の絶縁膜107を形成し、内周面が絶縁膜107で被覆された貫通孔V内に、電解めっき法等により貫通電極108を形成する(図15(b))。
次いで、サポートウェハSWをウェハWから剥がすことによって、薄化され、貫通電極108が形成されたウェハWを得る。例えば紫外光(UV光)を照射することによって、光反応性の接着剤Gの接着力を低下させて剥がすことができる(図15(c))。
貼り合わせウェハLWは、外周部WEにおいて、外縁から所定幅の外周領域(外縁部)が、上側カバー部材により覆われている。これにより、エッチング処理において、貼り合わせウェハLWの外周部WEに、プラズマが回り込むのを防止することができる。そのため、貼り合わせウェハLWのウェハWの外周部WEであってウェハWの外縁から所定幅の領域において露出しているウェハWの基体表面がプラズマに曝されず、ウェハWの外周部WEにおいてウェハWの基体表面に表面荒れが発生することを防止することができる。
また、貼り合わせウェハLWの外周部WEにおいて、ウェハWとサポートウェハSWとの間には、接着剤Gが露出している。そのため、貼り合わせウェハLWの外周部WEにおいて露出した接着剤Gがプラズマに曝されず、接着剤Gが剥がれてダストが発生すること、及び、ウェハ同士が剥がれることを防止できる。更に、貼り合わせウェハLWの外周部WEが脆性化すること、及び、クラックが発生することを防止できる。すなわち、貼り合わせウェハLWの外周部WEを保護することができる。
さらに、貼り合わせウェハLWの裏面全体が支持面6eと接触するため、貼り合わせウェハLWの外周部WEまで均一に温度制御をすることができる。シリコンエッチングはラジカル反応が支配的に寄与するため、貼り合わせウェハLWの外周部WEまで均一に温度制御をすることによって、ホール深さの均一性や垂直なホール形状を実現することが可能となる。貼り合わせウェハLWを用いた場合には、単体のウェハWを用いた場合に比べて厚みが増すため、ウェハ面内における温度にバラツキが生じやすくなる。特に、サポートウェハSWとして、石英ガラスを採用した場合には、サポートウェハSWが断熱材として機能するため、ウェハ面内における温度差が一層顕著になる傾向にある。このため、ウェハLWの裏面全体が支持面6eと接触する構成を採用することで、ウェハLWの外周部WEまで均一に温度制御をすることができるとともに、ウェハLW面内におけるエッチングレートを均一にすることが可能となる。よって、ウェハLW面内においてホール深さの均一性を向上させることができる。また、単に支持面6eの直径DSをウェハLWの直径よりも大きくした場合には、支持面6eがプラズマに直接晒されるおそれがある。本実施形態に係るプラズマ処理装置によれば、支持面6eの外縁及びウェハLWの外周部WEであってウェハLWの外縁から所定幅の領域を覆うベベルカバーリング5を用いることで、支持面6eの外縁及びウェハLWの外周部WEであってウェハLWの外縁から所定幅の領域が直接プラズマに晒されることを回避することができる上に、ベベルカバーリング5の庇部5bの径方向内側への突き出し量を調整して電界調整を行い、ホール形状を最適化することができる。すなわち、ホール形状を最適化することと、ウェハW面内におけるホール深さの均一性を向上させることを両立することができる。
さらに、上述した実施形態では、図2に示すように、ベベルカバーリング5を静電チャック6上に配置した状態でエッチング処理及びアッシング処理を行う場合を説明したが、プラズマ処理の目的に応じてベベルカバーリング5の高さ位置を変更してもよい。すなわち、上側リング部材51を下側リング部材52から離間させた状態で維持しながらプラズマ処理を行ってもよい。例えば、TSV技術を用いてウェハWに貫通孔を形成した場合、ウェハW上に堆積物が付着する場合がある。堆積物は無機物からなるため、イオンエッチング処理で除去可能である。しかしながら、ベベルカバーリング5によって覆われたウェハW端部に付着した堆積物については、除去することが困難である。また、有機物からなるレジストをアッシングする場合も、ベベルカバーリング5の庇部51bが影響してウェハW端部のレジスト除去処理が均一にできないおそれがある。以下、詳細を説明する。
図16は、プラズマ処理におけるイオンとラジカルの振る舞いの違いを説明する概要図である。図16の(a)は、プラズマ処理時のイオンの振る舞いを説明する図、図16の(b)は、プラズマ処理時のラジカルの振る舞いを説明する図である。図16の(a),(b)に示すように、プラズマが生成される場合には、プラズマと境界(処理チャンバ1の内壁、ウェハW上面、及びベベルカバーリング5の上面等)との間にイオンシースが形成される。
図16の(a)に示すように、イオンは等電位の電界面に対して直交する方向に加速する。イオンは直線的に移動するため、ベベルカバーリング5の庇部51bの下面とウェハW上面との間のクリアランスC1へ進入する前に、ウェハWや庇部51bに衝突する。このため、イオンはクリアランスC1には進入しづらい傾向にある。例えばクリアランスC1の長さがイオンシースの長さよりも小さい場合には、イオンはクリアランスC1に進入しづらくなる。よって、ベベルカバーリング5を静電チャック6上に配置した状態では、ウェハW端部に付着した無機物からなる堆積物を除去することが困難である。
一方、図16の(b)に示すように、ラジカルによる反応を用いて行う等方的なアッシング処理にあっては、ラジカルは電荷やイオンシースとは無関係に自由に拡散する。このため、ラジカルは、イオンに比べてクリアランスC1へ進入することが容易といえる。しかし、ラジカルを用いたアッシング処理の場合であっても、クリアランスC1内に位置するウェハWの端部のアッシングレートは、ウェハWの中心部分のアッシングレートと比較して減少する傾向にある。以下、測定データを示す。
図17は、ウェハWの端部のエッチングレート及びアッシングレートと、クリアランスC1の長さとの関係を示すグラフであり、図18は、図17の点線で示す部分を拡大したグラフである。図17,18では、堆積物(無機物:ここでは一例としてSiOとした)のエッチングレート及びレジスト(有機物)のアッシングレートをクリアランスC1の長さを変化させて測定し、プロットした。横軸がクリアランスC1の長さ、左側の縦軸が堆積物のエッチングレート、右側の縦軸がレジストのアッシングレートである。ここでは、クリアランスC1の長さの変化に対する各レートの変化の挙動を比較するために、異なるスケールのエッチングレート及びアッシングレートを同一のグラフで示している。このため、堆積物の凡例については左側の縦軸の値を参照し、レジストの凡例については右側の縦軸の値を参照する。図17,18に示すDown位置は、例えば図2に示すように、上側リング部材51を下側リング部材52上に配置した位置であり、図17に示すUp位置は、例えば図4に示すように、ウェハWを搬入出する際の上側リング部材51の配置位置である。すなわち、クリアランスC1の長さが大きくなるほど、上側リング部材51は高い位置へ移動する。なお、処理条件は以下のとおりとした。
(エッチング条件)
処理装置内圧力 :300mTorr
高周波電源パワー(上部電極/下部電極):0/4800W
処理ガスの流量 :CF/C/O/Ar=200/70/150/100sccm
(アッシング条件)
処理装置内圧力 :200mTorr
高周波電源パワー(上部電極/下部電極):0/2000W
処理ガスの流量 :O=350sccm
図17に示すように、Down位置からUp位置へ除々にクリアランスC1の長さを長くしていくと、エッチングレート及びアッシングレートが除々に上昇し、クリアランスC1の長さが約4mm以上となると、ほぼ一定の値となることが確認された。このように、エッチングレートだけでなく、アッシングレートについてもクリアランスC1の長さに依存して変化することが確認された。すなわち、エッチング処理時及びアッシング処理時において、クリアランスC1の長さを調整することで、ウェハWの中央と端部とのレート差を小さくすることができることが確認された。そして、図18に示すように、堆積物のエッチングレートは、クリアランスC1の長さが0mm〜約0.5mmの範囲では増加せず、約0.5mm〜約0.7mmの範囲で急激に上昇していることが確認された。一方、レジストのアッシングレートは、クリアランスC1の長さが0mm〜約0.1mmの範囲で急激に上昇していることが確認された。このように、イオンが主体となるエッチング処理については、ラジカルが主体となるアッシング処理に比べて、クリアランスC1を大きく設定する必要があることが確認された。
上記の結果に基づいて、ベベルカバーリングの高さ位置(クリアランスC1の長さ)を調整したプラズマ処理の流れを説明する。図19は、ベベルカバーリングの高さ位置(クリアランスC1の長さ)を調整したプラズマ処理のフローチャートである。図19に示す制御処理は、上述した制御部90によって各構成機構が動作することで実現する。
図19に示すように、ウェハWを搬入して、静電チャック6上に載置する(S10)。S10の処理は、上述したウェハWの搬入方法と同一となる。すなわち、最初に静電チャック6上にウェハWが支持されていない状態で上側リング部材51をUp位置へ移動させる。図20は、上側リング部材51の高さ位置を説明する図である。図20に示すように、上側リング部材51をUp位置に移動させた場合には、庇部51bの下面とウェハW上面との間のクリアランスC1の長さはH1となる。この状態でレジストが塗布されたウェハWを搬入して静電チャック6上に配置する。
次に、TSV技術を用いてウェハWに貫通孔を形成する(S12)。まず、エッチング処理をする前に、制御部90は、リフトピン53を下降させて上側リング部材51をDown位置へ移動させる。図20に示すように、上側リング部材51をDown位置に移動させた場合には、庇部51bの下面とウェハW上面との間のクリアランスC1の長さはH4(H4<H1)となる。この状態で貫通孔を形成するためのエッチング処理を行う。
次に、S12の処理で生成されてウェハW上に付着した堆積物を除去するトリートメント処理を行う(S14)。まず、制御部90は、リフトピン53を所定の高さまで上昇させて上側リング部材51をDown位置からより高い位置(堆積物除去時の位置)へ上昇させる。これにより、庇部51bの下面とウェハW上面との間のクリアランスC1の長さはH2(H4<H2≦H1)となる。次に、クリアランスC1の長さをH2に保持した状態で、堆積物を除去するエッチング処理を行う。このように上側リング部材51を移動させることによって、ウェハWの端部に付着した堆積物も適切に除去することができる。
次に、レジストを除去するアッシング処理を行う(S14)。制御部90は、リフトピン53を下降させ、上側リング部材51をS14の堆積物除去時の位置からレジスト除去時の位置へ移動させる。図20に示すように、上側リング部材51をレジスト除去時の位置へ移動させた場合には、庇部51bの下面とウェハW上面との間のクリアランスC1の長さはH3(H4<H3≦H2≦H1)となる。次に、クリアランスC1の長さをH3に保持した状態で、レジストを除去するアッシング処理を行う。このように上側リング部材51を移動させることによって、ウェハWの端部のレジストを中央部のレジストと同様のレートで除去することができる。すなわち、アッシングレートの面内均一性を向上させることができる。
次に、ウェハWを搬出する(S18)。S18の処理では、最初に上側リング部材51をUp位置へ移動させる。この状態でウェハWを搬出する。S18の処理が終了すると、図19に示す制御処理を終了する。
図21,22は、堆積物(無機物:ここでは一例としてSiOとした)のエッチングレート及びレジスト(有機物)のアッシングレートの位置依存性を示すグラフである。図21は、上側リング部材51をDown位置(クリアランスC1の長さが0.1mm〜0.25mm)に配置してエッチング処理及びアッシング処理した場合のグラフであり、図22は、上側リング部材51をUp位置(クリアランスC1の長さが22.5mm)に配置してエッチング処理及びアッシング処理した場合のグラフである。横軸がウェハ中心からの距離であり、左側の縦軸が堆積物のエッチングレート、右側の縦軸がレジストのアッシングレートである。ここでは、ウェハ中心からの距離の変化に対する各レートの変化の挙動を比較するために、異なるスケールのエッチングレート及びアッシングレートを同一のグラフで示している。このため、堆積物の凡例については左側の縦軸の値を参照し、レジストの凡例については右側の縦軸の値を参照する。グラフ中のカバー領域は、上側リング部材51の庇部51bの鉛直方向直下に位置する領域である。エッチング条件及びアッシング条件は、図17,18の条件と同一とした。
図21に示すように、上側リング部材51をDown位置に配置してエッチング処理及びアッシング処理した場合には、カバー領域のエッチングレート及びアッシングレートが、カバー領域以外のエッチングレート及びアッシングレートに比べて低下していることが確認された。特に、エッチングレートについては大きく低下しており、堆積物が適切に除去できていないことが確認された。一方、図22に示すように、上側リング部材51をUp位置に配置してエッチング処理及びアッシング処理した場合には、カバー領域のエッチングレート及びアッシングレートは、カバー領域以外のエッチングレート及びアッシングレートとほぼ同様であることが確認された。すなわち、上側リング部材51をUp位置に配置することで、エッチングレート及びアッシングレートの面内均一性が向上することが確認された。
以上、一実施形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、上記実施形態においては基板載置台が処理チャンバの下部に配置される例を説明したが、基板載置台は、支持面を下向きにして処理チャンバの上部に配置される場合であってもよい。
以下、上記効果を説明すべく本発明者が実施した実施例及び比較例について述べる。
(温度均一性の比較)
支持面6eの直径を変化させた基板載置台を用いて、ウェハ面内の温度均一性をシミュレーションにより検証した。ウェハWは、直径300mmとした。
(実施例1)
支持面6eを直径302mmとした。ウェハWはシリコンウェハを用いた。
(実施例2)
支持面6eを直径302mmとした。ウェハWは石英ウェハを用いた。
(比較例1)
支持面6eを直径296mmとした。ウェハWはシリコンウェハを用いた。
(比較例2)
支持面6eを直径296mmとした。ウェハWは石英ウェハを用いた。
上記実施例1及び比較例1のシミュレーション結果を図23に示す。図23の(a)は、比較例1におけるシミュレーション結果、図23の(b)は、実施例1におけるシミュレーション結果である。図23では色合いに応じて温度を表現している。図23の(a)に示すように、比較例1においては、シリコンウェハの中心側の温度が約13℃であり、外周部の温度が約20℃となった。すなわち、シリコンウェハの中心側と外周部との温度差が約7℃であった。なお、図23(a)では、約1.75℃単位の等高線を記載しており、外縁部において温度の不均一が生じていることがわかる。一方、図23の(b)に示すように、実施例1においては、シリコンウェハの中心側の温度が約14℃であり、外周部の温度が約15℃となった。すなわち、シリコンウェハの中心側と外周部との温度差が約1℃であった。なお、図23(b)では、約0.3℃単位の等高線を記載しており、外縁部においても温度の不均一が生じていないことがわかる。このように、支持面6eがウェハWの裏面全体と接触することで、シリコンウェハの中心側と外周部との温度差が改善されることが確認された。
また、上記実施例2及び比較例2のシミュレーション結果を図24に示す。図24の(a)は、比較例2におけるシミュレーション結果、図24の(b)は、実施例2におけるシミュレーション結果である。図24では色合いに応じて温度を表現している。図24の(a)に示すように、比較例2においては、石英ウェハの中心側の温度が約60℃であり、外周部の温度が約200℃となった。すなわち、石英ウェハの中心側と外周部との温度差が約140℃であった。石英ウェハでは、シリコンウェハに比べて極めて大きな温度差が生じることが確認された。これは石英ウェハが断熱材であるため熱を逃がしにくいためであると考えられる。なお、図24(a)では、約28℃単位の等高線を記載しており、外縁部において温度の不均一が生じていることがわかる。一方、図24の(b)に示すように、実施例2においては、石英ウェハの中心側の温度が約28℃であり、外周部の温度が約30℃となった。すなわち、シリコンウェハの中心側と外周部との温度差が約2℃であった。なお、図24(b)では、約0.3℃単位の等高線を記載しており、外縁部においても温度の不均一が生じていないことがわかる。このように、支持面6eがウェハWの裏面全体と接触することで、断熱材である石英ウェハを用いた場合であっても中心側と外周部との温度差が改善されることが確認された。すなわち、石英ウェハを含む貼り合わせ基板であっても、基板面内温度を均一にすることができることが示唆された。
(電界分布の比較)
次に、支持面6eの直径を変化させた基板載置台において、ベベルカバーリング5の下部シース電界分布をシミュレーションした。ベベルカバーリング5の材料は石英、シースは5mmとし、印加電圧を100MHz、1Wとした。
(実施例3)
支持面6eを直径302mmとした。
(比較例3)
支持面6eを直径290mmとした。
上記実施例3及び比較例3のシミュレーション結果を図25に示す。図25は、横軸が基板載置台の中心からの距離(mm)、縦軸が電界E(Volt/m)である。実施例3の結果を白抜きの円で示し、比較例3の結果を黒塗りの円で示している。図25に示すように、ベベルカバーリング5を用いた場合には、支持面6eの直径を変化させた場合であっても電界分布に大きな差がないことが確認された。すなわち、電界分布は、支持面6eの直径よりもベベルカバーリング5の庇部5bの突き出し量が支配的に影響することが確認された。従って、支持面6eの直径を変化させた場合(すなわち、支持面6eの直径をウェハWの直径と同一又はそれ以上に大きく変化させた場合)であっても、レジストパターンが形成されたウェハWをエッチングして貫通孔Vを形成する際に、ベベルカバーリング5の庇量を調整することでウェハWの外周部WEにおいて貫通孔Vの垂直方向からの傾斜角の発生を抑制することができるという測定結果を適用することが可能であることが確認された。つまり、支持面6eの直径を変化させた場合であってもホール形状の最適化を図る手法を適用できることが確認された。
(ホール深さの均一性の比較)
次に、支持面6eの直径を変化させた基板載置台において、それぞれエッチングを行い、ホール形状及び深さを検証した。
(実施例4)
支持面6eを直径302mmとした。ウェハは、レジストが塗布されたシリコンウェハとした。ウェハの直径は、300mmとした。ウェハの中心(0mm)から75mm、115mm、130mm、140mm、145mmの位置に深さ55μmのホールを形成した。ホール形成に関する条件は、図26に示す条件とした。図26に示すように、4ステップの条件でホールを形成した。ステップ1では、処理空間内の圧力を215mTorr、RF電源の100MHzの高周波電力を2800W、バイアス用の3.2MHzの高周波電力を100Wとし、処理時間は10秒とした。処理ガスの条件としては、シリコンエッチングに寄与するFラジカルを生成するSFを90sccm、シリコンエッチングに寄与するFラジカルを生成するとともにホール側壁を保護するSiO膜を形成するためのSiFを1200sccm、ホール側壁を保護するSiO膜を形成するためのOを110sccm(処理中に75sccm追加)、ホール形状コントロールのためのHBrを100sccmとした。なお、バイアス用の3.2MHzの高周波電力を導入する理由は、レジストとシリコンウェハとの境界で亀裂が発生することを抑制するためである。ステップ2では、処理空間内の圧力を215mTorr、RF電源の100MHzの高周波電力を3400Wとし、処理時間は60秒とした。処理ガスの条件としては、SFを140sccm、SiFを900sccm、Oを140sccm(処理中に75sccm追加)、HBrを150sccmとした。なお、HBrを増加する理由は、SFが反応して生成されたSiFが深さに応じてホールから抜けにくくなり、底の形状が先細りするため、底の形状を横に広げるべく増加させている。ステップ3では、処理空間内の圧力を215mTorr、RF電源の100MHzの高周波電力を3400Wとし、処理時間は120秒とした。処理ガスの条件としては、SFを140sccm、SiFを900sccm(処理中に100sccm追加)、Oを140sccm(処理中に75sccm追加)、HBrを180sccmとした。ステップ4では、処理空間内の圧力を215mTorr、RF電源の100MHzの高周波電力を3400Wとし、処理時間は85秒とした。処理ガスの条件としては、SFを140sccm、SiFを900sccm(処理中に100sccm追加)、Oを125sccm(処理中に75sccm追加)、HBrを200sccmとした。なお、目標とするホールの深さを55μmとしたため、処理時間のトータルが4分35秒として設定したが、ホールの深さに応じて長く設定してもよい。例えばTSV技術が必要な貼り合わせウェハの場合には、ホール深さの要求が100μm以上となるため、より長い処理時間を設定する必要がある。上記条件で形成したホールを断面SEMで観察した。
(実施例5)
ウェハの中心(0mm)から75mm、115mm、130mm、140mm、145mm、147mmの位置にホールを形成した。その他の条件は、実施例4と同じである。
(比較例4)
支持面6eを直径290mmとした。その他の条件は、実施例4と同じである。
図27は、比較例4の断面SEM像である。図28は、図27に示すホールの形状・深さを示すデータである。図28において、「Depth」はホールの深さ、「Top CD」はホール上部の直径、「BTM CD」はホールの底の直径、「T/B CD ratio」は、「Top CD」と「BTM CD」の比、「Taper」は、ホールの傾斜角度、「Unif.」は基板面内における深さ均一性を評価した値である。均一性は、計測された「Depth」の最大値と最小値を求め、最大値と最小値との差分を、最大値と最小値との合計値で除算して百分率表示させた値である。図29は、実施例4の断面SEM像である。図30は、図29に示すホールの形状・深さを示すデータである。図31は、実施例5の断面SEM像である。図32は、図31に示すホールの形状・深さを示すデータである。
図27,21に示すように、比較例4では、中心側の領域よりも140mmより外側の領域においてホールの深さが浅くなり、深さの均一性が4.9%となることが確認された。これに対して、図29,23に示すように、実施例4では、中心側の領域よりも140mmより外側の領域においてホールの深さが改善され、深さの均一性が2.5%となることが確認された。このように、支持面6eがウェハWの裏面全体と接触することで、ホールの深さの均一性が改善されることが確認された。また、中心から145mmより外側の領域を考慮して深さの均一性を算出した比較例の場合には、深さの均一性が6.7%となるところ、図31,25に示すように、実施例5では深さの均一性が4.9%となることが確認された。従って、支持面6eがウェハWの裏面全体と接触することで、ホールの深さの均一性が改善されることが確認された。
1…処理チャンバ、2…載置台、4…支持台、5…ベベルカバーリング、5b…庇部、6…静電チャック、16…シャワーヘッド、51…上側リング部材、52…下側リング部材、90…制御部。

Claims (9)

  1. 円形の被処理基板を収容してプラズマ処理を行う処理チャンバ内に配置され、前記被処理基板を支持する基板載置台であって、
    前記被処理基板の裏面全体と接触する円形の支持面を有し、前記支持面で前記被処理基板を支持する基板支持部と、
    前記基板支持部上に配置され、前記支持面よりも大きな外径を有するとともに前記被処理基板よりも小さい内径を有する円環状のカバー部材と、
    前記カバー部材の下方において前記基板支持部に形成された穴部に収容され、前記カバー部材を上下動させるリフトピンと、
    前記リフトピンを上下動させる駆動機構と、
    前記駆動機構を制御する制御部と、
    を備え、
    前記カバー部材が、前記支持面に直交する方向からみて前記支持面に支持された前記被処理基板の周囲を囲むように、かつ、前記被処理基板の表面と前記被処理基板の表面に対向する該カバー部材の裏面との間に空隙が形成されるように配置され
    前記制御部は、エッチング処理時の前記空隙の長さがアッシング処理時の前記空隙の長さと比べて長くなるように前記駆動機構を制御する、
    基板載置台。
  2. 前記支持面が、円柱状の前記基板支持部の一端面であり、前記被処理基板の直径と同一又は前記被処理基板の直径よりも大きい直径を有する請求項1に記載の基板載置台。
  3. 前記カバー部材は、該カバー部材の中心軸が前記基板支持部の中心軸と同軸となるように配置される請求項1又は2に記載の基板載置台。
  4. 前記カバー部材が、前記被処理基板の外縁と前記被処理基板の外縁から0.3mm〜1.0mm離れた位置との間を覆うように配置される請求項1〜3の何れか一項に記載の基板載置台。
  5. 前記カバー部材の内径が、前記被処理基板の外径よりも0.3mm〜1.0mm小さく形成される請求項1〜4の何れか一項に記載の基板載置台。
  6. 前記カバー部材は、
    前記支持面の直径よりも内径が大きいリング状の本体部と、
    前記本体部の内周の一端部に設けられ、前記本体部の径方向内側に突出され該カバー部材の内径を形成する庇部と、
    を有する請求項1〜5の何れか一項に記載の基板載置台。
  7. 前記基板支持部が、複数の基板が貼り合わされて形成された貼り合わせ基板を前記被処理基板として支持する請求項1〜6の何れか一項に記載の基板載置台。
  8. 前記基板支持部が、石英ガラスからなる基板を含む複数の基板が貼り合わされて形成された貼り合わせ基板を前記被処理基板として支持する請求項7に記載の基板載置台。
  9. 円形の被処理基板を収容してプラズマ処理を行う処理チャンバと、
    前記処理チャンバ内に配置され、前記被処理基板を支持する基板載置台と、
    を備え、
    前記基板載置台は、
    前記被処理基板の裏面全体と接触する円形の支持面を有し、前記支持面で前記被処理基板を支持する基板支持部と、
    前記基板支持部上に配置され、前記支持面よりも大きな外径を有するとともに前記被処理基板よりも小さい内径を有する円環状のカバー部材と、
    前記カバー部材の下方において前記基板支持部に形成された穴部に収容され、前記カバー部材を上下動させるリフトピンと、
    前記リフトピンを上下動させる駆動機構と、
    前記駆動機構を制御する制御部と、
    を有し、
    前記カバー部材が、前記支持面に直交する方向からみて前記支持面に支持された前記被処理基板の周囲を囲むように、かつ、前記被処理基板の表面と前記被処理基板の表面に対向する該カバー部材の裏面との間に空隙が形成されるように配置され
    前記制御部は、エッチング処理時の前記空隙の長さがアッシング処理時の前記空隙の長さと比べて長くなるように前記駆動機構を制御する、
    プラズマ処理装置。
JP2013554291A 2012-01-17 2013-01-15 基板載置台及びプラズマ処理装置 Active JP6055783B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012006888 2012-01-17
JP2012006888 2012-01-17
PCT/JP2013/050570 WO2013108750A1 (ja) 2012-01-17 2013-01-15 基板載置台及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JPWO2013108750A1 JPWO2013108750A1 (ja) 2015-05-11
JP6055783B2 true JP6055783B2 (ja) 2016-12-27

Family

ID=48799175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013554291A Active JP6055783B2 (ja) 2012-01-17 2013-01-15 基板載置台及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US20140311676A1 (ja)
JP (1) JP6055783B2 (ja)
KR (1) KR102037542B1 (ja)
TW (1) TWI571929B (ja)
WO (1) WO2013108750A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9410249B2 (en) * 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
JP2016040800A (ja) * 2014-08-12 2016-03-24 アズビル株式会社 プラズマエッチング装置
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
CN108140606B (zh) * 2015-10-21 2022-05-24 住友大阪水泥股份有限公司 静电卡盘装置
JP6556046B2 (ja) * 2015-12-17 2019-08-07 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
CN108293292B (zh) * 2016-03-30 2020-08-18 东京毅力科创株式会社 等离子电极以及等离子处理装置
JP6643950B2 (ja) * 2016-05-23 2020-02-12 東京エレクトロン株式会社 プラズマ処理方法
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6770428B2 (ja) * 2016-12-28 2020-10-14 株式会社Screenホールディングス 除電装置および除電方法
JP6948822B2 (ja) * 2017-04-25 2021-10-13 東京エレクトロン株式会社 基板処理装置及び基板取り外し方法
SG11201908264QA (en) * 2017-07-24 2019-10-30 Lam Res Corp Moveable edge ring designs
KR102401722B1 (ko) * 2017-11-21 2022-05-24 램 리써치 코포레이션 하단 링 및 중간 에지 링
JP6994981B2 (ja) * 2018-02-26 2022-01-14 東京エレクトロン株式会社 プラズマ処理装置及び載置台の製造方法
DE102018112632B4 (de) * 2018-05-25 2024-02-29 Infineon Technologies Ag Substrathalteranordnung und Verfahren dazu
KR20210111872A (ko) * 2018-08-13 2021-09-13 램 리써치 코포레이션 에지 링 포지셔닝 및 센터링 피처들을 포함하는 플라즈마 시스 튜닝을 위한 교체가능한 에지 링 어셈블리 및/또는 접을 수 있는 에지 링 어셈블리
JP7115942B2 (ja) * 2018-09-06 2022-08-09 東京エレクトロン株式会社 載置台、基板処理装置、エッジリング及びエッジリングの搬送方法
JP7105666B2 (ja) * 2018-09-26 2022-07-25 東京エレクトロン株式会社 プラズマ処理装置
CN109571782A (zh) * 2018-10-26 2019-04-05 广州市昊志机电股份有限公司 一种高精度可转动的快速装夹模块
JP7134104B2 (ja) * 2019-01-09 2022-09-09 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台
JP6704147B2 (ja) * 2019-02-05 2020-06-03 パナソニックIpマネジメント株式会社 プラズマ処理方法、電子部品の製造方法およびプラズマ処理装置
JP2021064695A (ja) * 2019-10-11 2021-04-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US12005482B2 (en) 2020-03-31 2024-06-11 Shibaura Mechatronics Corporation Substrate treatment device
CN116250072A (zh) * 2020-11-19 2023-06-09 应用材料公司 用于基板极端边缘保护的环
US20220199373A1 (en) * 2020-12-18 2022-06-23 Applied Materials, Inc. Methods to eliminate of deposition on wafer bevel and backside

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534110A (en) * 1993-07-30 1996-07-09 Lam Research Corporation Shadow clamp
TW357404B (en) * 1993-12-24 1999-05-01 Tokyo Electron Ltd Apparatus and method for processing of plasma
JP3250722B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Soi基板の製造方法および製造装置
JP3769157B2 (ja) * 1999-11-15 2006-04-19 松下電器産業株式会社 ウェハのドライエッチング装置およびドライエッチング方法
US6547559B1 (en) * 2002-05-20 2003-04-15 Veeco Instruments, Inc. Clamping of a semiconductor substrate for gas-assisted heat transfer in a vacuum chamber
TW200415681A (en) * 2002-10-17 2004-08-16 Matsushita Electric Ind Co Ltd Plasma processing apparatus
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4640922B2 (ja) 2003-09-05 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置
JP2007150036A (ja) * 2005-11-29 2007-06-14 Shin Etsu Handotai Co Ltd プラズマエッチング用治具及びそれを用いた半導体ウエーハのプラズマエッチング方法
JP5269335B2 (ja) 2007-03-30 2013-08-21 東京エレクトロン株式会社 プラズマ処理装置
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Soi基板の表面処理方法
JP5250445B2 (ja) * 2009-02-16 2013-07-31 Sppテクノロジーズ株式会社 プラズマ処理装置
US8920564B2 (en) * 2010-07-02 2014-12-30 Applied Materials, Inc. Methods and apparatus for thermal based substrate processing with variable temperature capability
GB2486941C (en) * 2010-12-08 2014-07-30 Oc Oerlikon Balters Ag Apparatus and method for depositing a layer onto asubstrate
WO2012133585A1 (ja) * 2011-03-29 2012-10-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法

Also Published As

Publication number Publication date
KR102037542B1 (ko) 2019-10-28
WO2013108750A1 (ja) 2013-07-25
TW201349336A (zh) 2013-12-01
US20140311676A1 (en) 2014-10-23
JPWO2013108750A1 (ja) 2015-05-11
KR20140119004A (ko) 2014-10-08
TWI571929B (zh) 2017-02-21

Similar Documents

Publication Publication Date Title
JP6055783B2 (ja) 基板載置台及びプラズマ処理装置
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
US8664117B2 (en) Method for manufacturing semiconductor device using anisotropic etching
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5584517B2 (ja) プラズマ処理装置及び半導体装置の製造方法
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
JP4877747B2 (ja) プラズマエッチング方法
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US20150228500A1 (en) Semiconductor device manufacturing method
JP2015050156A (ja) 基板載置台及びプラズマ処理装置
JP6298391B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20100144157A1 (en) Plasma etching apparatus and method
KR101898079B1 (ko) 플라즈마 처리 장치
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
US20140227876A1 (en) Semiconductor device manufacturing method
JP2008187112A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6055783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250