JP2008187112A - プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 - Google Patents

プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 Download PDF

Info

Publication number
JP2008187112A
JP2008187112A JP2007021093A JP2007021093A JP2008187112A JP 2008187112 A JP2008187112 A JP 2008187112A JP 2007021093 A JP2007021093 A JP 2007021093A JP 2007021093 A JP2007021093 A JP 2007021093A JP 2008187112 A JP2008187112 A JP 2008187112A
Authority
JP
Japan
Prior art keywords
gas
processing
plasma etching
etching method
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007021093A
Other languages
English (en)
Other versions
JP5047644B2 (ja
Inventor
Hiroyuki Shibamura
裕之 芝村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007021093A priority Critical patent/JP5047644B2/ja
Priority to US11/968,918 priority patent/US20080179283A1/en
Publication of JP2008187112A publication Critical patent/JP2008187112A/ja
Application granted granted Critical
Publication of JP5047644B2 publication Critical patent/JP5047644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】サイドエッチングの進行を抑制してボーイングの発生を抑制することができるとともに、エッチング形状の面内均一性の向上を図ることができ、従来に比べて良好なプラズマエッチング処理を行うことのできるプラズマエッチング方法等を提供する。
【解決手段】ＳｉＯ2膜１０３と上層感光性レジスト膜１０４とをマスクとして、下層有機系レジスト膜１０２のプラズマエッチングを行う。このプラズマエッチングにおいて、半導体ウエハの中央領域から供給する処理ガスとして、Ｏ2の単ガス又はＯ2／Ａｒの混合ガス等を使用し、半導体ウエハの周縁部から供給する処理ガスとして、Ｏ2の単ガス又はＯ2／Ａｒの混合ガス等に、ＣＨ4又はＣＯを付加した混合ガス使用する。
【選択図】図１

Description

本発明は、処理ガスのプラズマを発生させて、被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングするプラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体に関する。
従来から、半導体装置の製造工程においては、レジストマスクを介してプラズマエッチング処理を行い、絶縁膜等を所望のパターンに形成することが行われている。また、このようなプラズマエッチングでは、多層レジストプロセスにより、より微細な加工を精度良く行う技術が知られている。
この多層レジストプロセスにおいて、下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法としては、例えば、酸素（Ｏ2）ガスとメタン（ＣＨ4）ガスとの混合ガスを処理ガスとして使用したプラズマエッチング方法が知られている（例えば、特許文献１参照。）。
特開２００２−９３７７８号公報
上記のようなプラズマエッチング方法では、側壁部分にサイドエッチングが起き易く、開口部の断面形状が樽状になる所謂ボーイングが発生するという問題がある。また、一枚の半導体ウエハ内において、例えば、その中央部と周縁部とでそのエッチング形状に、形状差が生じてしまう等の問題があった。
本発明は、上記従来の事情に対処してなされたもので、サイドエッチングの進行を抑制してボーイングの発生を抑制することができるとともに、エッチング形状の面内均一性の向上を図ることができ、従来に比べて良好なプラズマエッチング処理を行うことのできるプラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体を提供することを目的とする。
請求項１のプラズマエッチング方法は、被処理基板を処理チャンバー内に収容し、前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、前記処理ガスとしてＣＨ4ガスを含む処理ガスを供給し、且つ、ＣＨ4ガスの供給量は、前記中央部よりも前記周縁部の方が多いことを特徴とする。
請求項２のプラズマエッチング方法は、請求項１記載のプラズマエッチング方法であって、前記処理ガスがＯ2ガスを含むことを特徴とする。
請求項３のプラズマエッチング方法は、請求項２記載のプラズマエッチング方法であって、前記処理ガスがＡｒガスを含むことを特徴とする。
請求項４のプラズマエッチング方法は、被処理基板を処理チャンバー内に収容し、前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、前記処理ガスとして、前記中央部からＯ2ガスを含みＣＨ4ガスを含まない第１の処理ガスを供給し、前記周縁部からＯ2ガスとＣＨ4ガスとを含む第２の処理ガスを供給することを特徴とする。
請求項５のプラズマエッチング方法は、請求項４記載のプラズマエッチング方法であって、前記第２の処理ガスのＣＨ4ガス流量に対する、前記第１の処理ガスのＯ2ガス流量と前記第２の処理ガスのＯ2ガス流量を合わせた全Ｏ2ガス流量の比（全Ｏ2ガス流量／ＣＨ4ガス流量）が０．８〜１．０であることを特徴とする。
請求項６のプラズマエッチング方法は、請求項４又は５記載のプラズマエッチング方法であって、前記第１及び第２の処理ガスがＡｒガスを含むことを特徴とする。
請求項７のプラズマエッチング方法は、被処理基板を処理チャンバー内に収容し、前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、前記処理ガスとしてＣＯガスを含む処理ガスを供給し、且つ、ＣＯガスの供給量は、前記中央部よりも前記周縁部の方が多いことを特徴とする。
請求項８のプラズマエッチング方法は、請求項７記載のプラズマエッチング方法であって、前記処理ガスがＯ2ガスを含むことを特徴とする。
請求項９のプラズマエッチング方法は、請求項８記載のプラズマエッチング方法であって、前記処理ガスがＡｒガスを含むことを特徴とする。
請求項１０のプラズマエッチング方法は、被処理基板を処理チャンバー内に収容し、前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、前記処理ガスとして、前記中央部からＯ2ガスを含みＣＯガスを含まない第１の処理ガスを供給し、前記周縁部からＯ2ガスとＣＯガスとを含む第２の処理ガスを供給することを特徴とする。
請求項１１のプラズマエッチング方法は、請求項１０記載のプラズマエッチング方法であって、前記第２の処理ガスのＣＯガス流量に対する、前記第１の処理ガスのＯ2ガス流量と前記第２の処理ガスのＯ2ガス流量を合わせた全Ｏ2ガス流量の比（全Ｏ2ガス流量／ＣＯガス流量）が０．８〜１．０であることを特徴とする。
請求項１２のプラズマエッチング方法は、請求項１０又は１１記載のプラズマエッチング方法であって、前記第１及び第２の処理ガスがＡｒガスを含むことを特徴とする。
請求項１３のプラズマエッチング装置は、被処理基板を収容する処理チャンバーと、前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、前記処理ガス供給手段から供給された前記処理ガスをプラズマ化して前記被処理基板を処理するプラズマ生成手段と、前記処理チャンバー内で請求項１から請求項１２いずれか１項記載のプラズマエッチング方法が行われるように制御する制御部とを備えたことを特徴とする。
請求項１４の制御プログラムは、コンピュータ上で動作し、実行時に、請求項１から請求項１２いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする。
請求項１５のコンピュータ記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に請求項１から請求項１２いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする。
本発明によれば、サイドエッチングの進行を抑制してボーイングの発生を抑制することができるとともに、エッチング形状の面内均一性の向上を図ることができ、従来に比べて良好なプラズマエッチング処理を行うことのできるプラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る被処理基板としての半導体ウエハの断面構成を拡大して示すものである。また、図２は、本実施形態に係るプラズマエッチング装置の構成を示すものである。まず、図２を参照してプラズマエッチング装置の構成について説明する。
プラズマエッチング装置は、気密に構成され、電気的に接地電位とされた処理チャンバー１を有している。この処理チャンバー１は、円筒状とされ、例えばアルミニウム等から構成されている。処理チャンバー１内には、被処理基板である半導体ウエハＷを水平に支持する載置台２が設けられている。載置台２は例えばアルミニウム等で構成されており、絶縁板３を介して導体の支持台４に支持されている。また、載置台２の上方の外周には、例えば単結晶シリコンで形成されたフォーカスリング５が設けられている。
載置台２には、マッチングボックス１１を介してＲＦ電源１０が接続されている。ＲＦ電源１０からは所定周波数（例えば１３．５６ＭＨｚ）の高周波電力が載置台２に供給されるようになっている。一方、載置台２の上方には、載置台２と平行に対向するように、シャワーヘッド１６が設けられており、このシャワーヘッド１６は接地されている。したがって、これらの載置台２とシャワーヘッド１６は、一対の電極として機能するようになっている。
載置台２の上面には、半導体ウエハＷを静電吸着するための静電チャック６が設けられている。この静電チャック６は絶縁体６ｂの間に電極６ａを介在させて構成されており、電極６ａには直流電源１２が接続されている。そして電極６ａに直流電源１２から直流電圧が印加されることにより、クーロン力によって半導体ウエハＷが吸着されるよう構成されている。
載置台２の内部には、図示しない冷媒流路が形成されており、その中に適宜の冷媒を循環させることによって、載置台２を所定の温度に制御可能となっている。また、載置台２等を貫通するように、半導体ウエハＷの裏面側にヘリウムガス等の冷熱伝達用ガス（バックサイドガス）を供給するためのバックサイドガス供給配管３０ａ、３０ｂが設けられており、これらのバックサイドガス供給配管３０ａ、３０ｂは、バックサイドガス（ヘリウムガス）供給源３１に接続されている。なお、バックサイドガス供給配管３０ａは、半導体ウエハＷの中央部分にバックサイドガスを供給し、バックサイドガス供給配管３０ｂは、半導体ウエハＷの周縁部分にバックサイドガスを供給するように構成されている。そして、バックサイドガスの圧力を、半導体ウエハＷの中央部分と周縁部分とで、供給エリア毎に別々に制御できるように構成されている。これらの構成によって、載置台２の上面に静電チャック６によって吸着保持された半導体ウエハＷを、所定の温度に制御可能となっている。
また、上記したフォーカスリング５の外側には排気リング１３が設けられている。排気リング１３は支持台４を通して処理チャンバー１と導通している。
上記したシャワーヘッド１６は、処理チャンバー１の天壁部分に設けられており、処理ガス供給機構としての機能を有している。シャワーヘッド１６は、その下面に多数のガス吐出孔１８を有しており、かつその上部に２つのガス導入部、つまり中央部用ガス導入部１４ａと、周縁部用ガス導入部１４ｂを有している。シャワーヘッド１６の内部には、空間が形成されており、この空間は、内側に設けられた中央部用空間１７ａと、この中央部用空間１７ａの外側を囲むように設けられた周縁部用空間１７ｂの２つに気密に分離されている。
上記した中央部用ガス導入部１４ａには中央部用ガス供給配管１５ａが接続され、周縁部用ガス導入部１４ｂには、周縁部用ガス供給配管１５ｂが接続されている。中央部用ガス供給配管１５ａには、処理ガス供給源４０から供給された処理ガスが、分流量調整手段４１を介して供給される。また、周縁部用ガス供給配管１５ｂには、処理ガス供給源４０から供給された処理ガスが、分流量調整手段４１を介して供給されるとともに、付加ガス供給源４２から供給された付加ガスが供給される。本実施形態では、処理ガス供給源４０からは、Ｏ2ガスの単ガス、又はＯ2ガスとＡｒガスとが供給され、付加ガス供給源４２からは、ＣＨ4ガス又はＣＯガスが供給される。分流量調整手段４１は、処理ガス供給源４０から供給された処理ガスを、所望の比率で、中央部用ガス供給配管１５ａと、周縁部用ガス供給配管１５ｂとに分流させるものである。
中央部用ガス供給配管１５ａ、中央部用ガス導入部１４ａを経て、中央部用空間１７ａに供給された処理ガスは、ガス吐出孔１８から半導体ウエハＷの中央部の領域に向けて吐出される。また、周縁部用ガス供給配管１５ｂ、周縁部用ガス導入部１４ｂを経て、周縁部用空間１７ｂに供給された付加ガスを加えられた処理ガスは、ガス吐出孔１８から半導体ウエハＷの周縁部の領域に向けて吐出される。この様な構成により、半導体ウエハＷの中央部と周縁部とで、ガス種の異なる（付加ガスの有無が異なる）処理ガス、及び、流量の異なる処理ガスを供給できるようになっている。
処理チャンバー１の下部には、排気ポート１９が形成されており、この排気ポート１９には排気系２０が接続されている。そして排気系２０に設けられた真空ポンプを作動させることにより処理チャンバー１内を所定の真空度まで減圧することができるようになっている。一方、処理チャンバー１の側壁には、半導体ウエハＷの搬入出口を開閉するゲートバルブ２４が設けられている。
処理チャンバー１の周囲には、同心状に、リング磁石２１が配置されており、載置台２とシャワーヘッド１６との間の空間に磁界を及ぼすようになっている。このリング磁石２１は、図示しないモータ等の回転手段により回転可能となっている。
上記構成のプラズマエッチング装置は、制御部６０によって、その動作が統括的に制御される。この制御部６０には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ６１と、ユーザインタフェース６２と、記憶部６３とが設けられている。
ユーザインタフェース６２は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部６３には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ６１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインタフェース６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマエッチング装置で、半導体ウエハＷに形成された下層有機系レジスト膜等をプラズマエッチングする手順について説明する。まず、ゲートバルブ２４が開かれ、半導体ウエハＷが図示しない搬送ロボット等により、図示しないロードロック室を介して処理チャンバー１内に搬入され、載置台２上に載置される。この後、搬送ロボットを処理チャンバー１外に退避させ、ゲートバルブ２４を閉じる。そして、排気系２０の真空ポンプにより排気ポート１９を介して処理チャンバー１内が排気される。
処理チャンバー１内が所定の真空度になった後、処理チャンバー１内には処理ガス供給源４０及び付加ガス供給源４２から所定の処理ガス（エッチングガス）が導入され、処理チャンバー１内が所定の圧力、例えば２．００Ｐａ（１５ｍTorr）に保持され、この状態でＲＦ電源１０から載置台２に、周波数が例えば１３．５６ＭＨｚ、パワーが例えば１００〜５０００Ｗの高周波電力が供給される。このとき、直流電源１２から静電チャック６の電極６ａに所定の直流電圧が印加され、半導体ウエハＷはクーロン力により吸着される。
この場合に、上述のようにして下部電極である載置台２に高周波電力が印加されることにより、上部電極であるシャワーヘッド１６と下部電極である載置台２との間には電界が形成される。一方、処理チャンバー１の上部にはリング磁石２１により水平磁界が形成されているから、半導体ウエハＷが存在する処理空間には電子のドリフトによりマグネトロン放電が生じ、それによって形成された処理ガスのプラズマにより、半導体ウエハＷ上に形成された下層有機系レジスト膜等がエッチング処理される。
そして、上記したエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハＷが処理チャンバー１内から搬出される。
次に、図１を参照して、本実施形態に係るプラズマエッチング方法について説明する。図１（ａ）〜（ｃ）は、本実施形態における被処理基板としての半導体ウエハＷの要部構成を拡大して示すものである。
図１（ａ）において、１０１は、最終的にエッチング対象となる下地層であり、本実施形態では、ＳｉＮ膜である。ＳｉＮ膜１０１上には、例えば、アモルファスカーボン等からなる下層有機系レジスト膜１０２が形成され、その上層には、無機材料からなる中間層として例えばＳｉＯ2膜１０３が形成されている。そして、このＳｉＯ2膜１０３の上層に、上層感光性レジスト膜１０４が形成されている。この上層感光性レジスト膜１０４は、写真転写工程によってパターニングされており、上層感光性レジスト膜１０４中には、所定形状の開口部１０５が形成されている。この上層感光性レジスト膜１０４は、下層有機系レジスト膜１０２に比べて薄く形成されている。
そして、半導体ウエハＷを図２に示したプラズマエッチング装置の処理チャンバー1内に収容し、載置台２に載置して、図１（ａ）に示す状態から、上層感光性レジスト膜１０４を介してＳｉＯ2膜１０３のプラズマエッチングを行い、図１（ｂ）に示すように、ＳｉＯ2膜１０３に開口部１０６を形成する。このプラズマエッチングには、例えば、Ｏ2／ＣＦ4等の処理ガスを使用する。
次に、図１（ｂ）に示す状態から、ＳｉＯ2膜１０３と上層感光性レジスト膜１０４とをマスクとして、下層有機系レジスト膜１０２のプラズマエッチングを行い、図１（ｃ）に示すように、下層有機系レジスト膜１０２に開口部１０７を形成する。このプラズマエッチングにおいては、中央部から供給する処理ガスとして、酸素を含むガス、例えば、Ｏ2の単ガス又はＯ2／Ａｒの混合ガスを使用し、周縁部から供給する処理ガスとして、酸素を含むガス、例えば、Ｏ2の単ガス又はＯ2／Ａｒの混合ガスに、ＣＨ4又はＣＯを付加した混合ガス使用する。ここで、中央部から供給する処理ガスについても、ＣＨ4又はＣＯを含む混合ガス使用することができるが、この場合、ＣＨ4の供給量を、中央部より周縁部の方が多くなるようにする必要がある。これは、後述するエッチング形状の面内均一性を向上させるためである。なお、この下層有機系レジスト膜１０２のプラズマエッチング工程によって、上層感光性レジスト膜１０４もエッチングされ、この工程の終了後は、図１（ｃ）に示すように、上層感光性レジスト膜１０４は消失した状態となっている。
実施例１として、図２に示したプラズマエッチング装置を使用し、図１に示した構造の半導体ウエハに、上記したプラズマエッチング処理工程を以下に示すようなレシピにより実施した。
なお、以下に示される実施例１及び後述する実施例２の処理レシピは、制御部６０の記憶部６３から読み出されて、プロセスコントローラ６１に取り込まれ、プロセスコントローラ６１がプラズマエッチング装置の各部を制御プログラムに基づいて制御することにより、読み出された処理レシピ通りのプラズマエッチング処理工程が実行される。
（ＳｉＯ2膜のプラズマエッチング処理条件）
処理ガス（中央部）：Ｏ2／ＣＦ4＝１５／７５ ｓｃｃｍ
処理ガス（周縁部）：Ｏ2／ＣＦ4＝１５／７５ ｓｃｃｍ
圧力：１０．６４Ｐａ（８０ｍTorr）
電力：１５００Ｗ
温度（天井部及び側壁部／載置台）：６０／２０℃
バックサイドガス圧力（中央部／周縁部）：９３３／３３３３Ｐａ（７／２５Torr）
処理時間：１５秒
（下層有機系レジスト膜のプラズマエッチング処理条件）
処理ガス（中央部）：Ｏ2／Ａｒ＝４５／７５ ｓｃｃｍ
処理ガス（周縁部）：Ｏ2／Ａｒ／ＣＨ4＝４５／７５／１００ ｓｃｃｍ
圧力：２．００Ｐａ（１５ｍTorr）
電力：５００Ｗ
温度（天井部及び側壁部／載置台）：６０／２０℃
バックサイドガス圧力（中央部／周縁部）：９３３／３３３３Ｐａ（７／２５Torr）
処理時間：１２２秒
上記実施例１における開口部分のＣＤ（Critical Dimension）を測定したところ、ＳｉＯ2膜底部（図１に示すＣＤ１）／下層有機系レジスト膜頂部（図１に示すＣＤ２）／下層有機系レジスト膜底部（図１に示すＣＤ３）が、半導体ウエハＷの中央部及び周縁部で、それぞれ以下のとおりとなった。
中央部＝６６／６５／６６ ｎｍ
周縁部＝６５／６４／６５ ｎｍ
上記の結果では、中央部における各部のＣＤ１〜ＣＤ３の差が最大１ｎｍ、周辺部における各部のＣＤ１〜ＣＤ３の差が最大１ｎｍ、中央部と周縁部のＣＤ１の差、ＣＤ２の差、ＣＤ３の差が最大１ｎｍとなっている。
実施例２として、以下の処理条件で下層有機系レジスト膜のプラズマエッチングを行った。なお、ＳｉＯ2膜のプラズマエッチング処理条件は、実施例１と同一である。
処理ガス（中央部）：Ｏ2／Ａｒ＝９０／１５０ ｓｃｃｍ
処理ガス（周縁部）：Ｏ2／Ａｒ／ＣＯ＝９０／１５０／２００ ｓｃｃｍ
圧力：４．００Ｐａ（３０ｍTorr）
電力：５００Ｗ
温度（天井部及び側壁部／載置台）：６０／２０℃
バックサイドガス圧力（中央部／周縁部）：９３３／３３３３Ｐａ（７／２５Torr）
処理時間：５７秒
上記実施例２におけるＣＤの測定結果は、ＣＤ１／ＣＤ２／ＣＤ３が、
中央部＝６５／６２／６２ ｎｍ
周縁部＝６４／６１／６１ ｎｍ
となった。上記の結果では、中央部における各部のＣＤ１〜ＣＤ３の差が最大３ｎｍ、周辺部における各部のＣＤ１〜ＣＤ３の差が最大３ｎｍ、中央部と周縁部のＣＤ１の差、ＣＤ２の差、ＣＤ３の差が最大１ｎｍとなっている。
比較例として、上記した下層有機系レジスト膜のプラズマエッチング処理条件において、ＣＨ4又はＣＯを付加しない以下の条件でプラズマエッチングを行った。なお、ＳｉＯ2膜のプラズマエッチング処理条件は、実施例１，２と同一である。
処理ガス（中央部）：Ｏ2／Ａｒ＝４５／７５ ｓｃｃｍ
処理ガス（周縁部）：Ｏ2／Ａｒ＝４５／７５ ｓｃｃｍ
圧力：２．００Ｐａ（１５ｍTorr）
電力：５００Ｗ
温度（天井部及び側壁部／載置台）：６０／２０℃
バックサイドガス圧力（中央部／周縁部）：９３３／３３３３Ｐａ（７／２５Torr）
処理時間：６０秒
上記実施例におけるＣＤの測定結果は、ＣＤ１／ＣＤ２／ＣＤ３が、
中央部＝６３／５８／６３ ｎｍ
周縁部＝６１／５６／６０ ｎｍ
となった。上記の結果では、中央部における各部のＣＤ１〜ＣＤ３の差が最大５ｎｍ、周辺部における各部のＣＤ１〜ＣＤ３の差が最大５ｎｍ、中央部と周縁部の各部のＣＤ１の差、ＣＤ２の差、ＣＤ３の差が最大３ｎｍとなっている。
以上の実施例１、実施例２及び比較例のＣＤの測定結果を表１に示す。
Figure 2008187112
以上のとおり、上記実施例１，２では、比較例の場合に比べて、半導体ウエハＷの中央部におけるＣＤ１〜ＣＤ３の差、周縁部におけるＣＤ１〜ＣＤ３の差が少なく、つまり、サイドエッチングが抑制されてボーイングの少ない、側壁部分が略垂直な形状とすることができた。また、半導体ウエハＷの中央部と周縁部におけるＣＤ１の差、ＣＤ２の差、ＣＤ３の差が少なく、したがって、面内における形状差の少ない面内均一性の高いエッチング処理を行うことができた。
上記した実施例１において、ＣＨ4流量に対するＯ2全流量（中央部Ｏ2流量＋周縁部Ｏ2全流量）の比（Ｏ2全流量／ＣＨ4流量）を変更して下層有機系レジスト膜をプラズマエッチングし、エッチング後の形状を観察した。この結果、Ｏ2全流量／ＣＨ4流量＝１８０／１０、或いは、Ｏ2全流量／ＣＨ4流量＝１８０／２５のように、Ｏ2全流量に対してＣＨ4流量が少ないとエッチング形状の改善効果が少なく、十分なエッチング形状の改善効果を得るためには、ＣＨ4流量をある程度多くし、Ｏ2全流量と略同程度（例えばＯ2全流量／ＣＨ4流量＝９０／１００）とする必要があることが判明した。したがって、Ｏ2全流量／ＣＨ4流量は、０．８〜１．０程度とすることが好ましい。
また、上記と同様に、実施例２において、ＣＯ流量に対するＯ2全流量（中央部Ｏ2流量＋周縁部Ｏ2全流量）の比（Ｏ2全流量／ＣＯ流量）を変更して下層有機系レジスト膜をプラズマエッチングし、エッチング後の形状を観察した。この結果、Ｏ2全流量／ＣＯ流量＝１８０／５０のように、Ｏ2全流量に対してＣＯ流量が少ないとエッチング形状の改善効果が少なく、十分なエッチング形状の改善効果を得るためには、ＣＯ流量をある程度多くし、Ｏ2全流量と略同程度（例えばＯ2全流量／ＣＯ流量＝１８０／２００）とする必要があること、また、ＣＯ流量を多くし過ぎた場合（例えばＯ2全流量／ＣＯ流量＝１８０／４００等の場合）エッチング形状に悪影響があることが判明した。したがって、Ｏ2全流量／ＣＯ流量は、０．８〜１．０程度とすることが好ましい。
上記実施例１、実施例２では、下層有機系レジスト膜のプラズマエッチングに、Ａｒガスを含む処理ガスを使用した場合について説明したが、Ａｒガスは、必ずしも必要でなく、Ｏ2ガスを含む処理ガスであればよい。例えば、
処理ガス（中央部）：Ｏ2＝４５ ｓｃｃｍ
処理ガス（周縁部）：Ｏ2／ＣＨ4＝４５／１００ ｓｃｃｍ
として、下層有機系レジスト膜のプラズマエッチングを行ったところ、実施例１の場合と略同様なエッチング形状、及び面内均一性のプラズマエッチング処理を行うことができた。
一方、前記したように、周縁部におけるＣＨ4流量若しくは、ＣＯ流量を、中央部に比べて多くすることは、必須であり、例えば、
処理ガス（中央部）：Ｏ2／ＣＨ4＝４５／５０ ｓｃｃｍ
処理ガス（周縁部）：Ｏ2／ＣＨ4＝４５／５０ ｓｃｃｍ
として、中央部と周縁部のＣＨ4流量を等しくした場合、半導体ウエハＷの周縁部と中央部のエッチング形状が異なり均一な形状が得られなかった。また、半導体ウエハＷの中央部では、エッチストップが生じてしまい、所望のエッチング形状を得ることができなかった。
以上説明したとおり、本実施形態によれば、サイドエッチングの進行を抑制してボーイングの発生を抑制することができるとともに、エッチング形状の面内均一性の向上を図ることができ、従来に比べて良好なプラズマエッチング処理を行うことができる。なお、本発明は上記の実施形態及び実施例に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図２に示した平行平板型の下部１周波印加型に限らず、上下２周波印加型のプラズマエッチング装置や、下部２周波印加型のプラズマエッチング装置等の他、各種のプラズマエッチング装置を使用することができる。また、実施例の説明では、処理ガスを中央部と周縁部の計２系統によって導入する例を示したが、３系統やそれ以上の多系統で処理ガスを導入する場合でも、同様にして行うことができる。
本発明のプラズマエッチング方法の実施形態に係る半導体ウエハの断面構成を示す図。 本発明の実施形態に係るプラズマエッチング装置の概略構成を示す図。
符号の説明
１０１……ＳｉＮ膜、１０２……下層有機系レジスト膜、１０３……ＳｉＯ2膜（中間層）、１０４……上層感光性レジスト膜、１０５，１０６，１０７……開口部。

Claims (15)

  1. 被処理基板を処理チャンバー内に収容し、
    前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、
    前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、
    前記処理ガスとしてＣＨ4ガスを含む処理ガスを供給し、且つ、ＣＨ4ガスの供給量は、前記中央部よりも前記周縁部の方が多いことを特徴とするプラズマエッチング方法。
  2. 請求項１記載のプラズマエッチング方法であって、
    前記処理ガスがＯ2ガスを含むことを特徴とするプラズマエッチング方法。
  3. 請求項２記載のプラズマエッチング方法であって、
    前記処理ガスがＡｒガスを含むことを特徴とするプラズマエッチング方法。
  4. 被処理基板を処理チャンバー内に収容し、
    前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、
    前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、
    前記処理ガスとして、前記中央部からＯ2ガスを含みＣＨ4ガスを含まない第１の処理ガスを供給し、前記周縁部からＯ2ガスとＣＨ4ガスとを含む第２の処理ガスを供給することを特徴とするプラズマエッチング方法。
  5. 請求項４記載のプラズマエッチング方法であって、
    前記第２の処理ガスのＣＨ4ガス流量に対する、前記第１の処理ガスのＯ2ガス流量と前記第２の処理ガスのＯ2ガス流量を合わせた全Ｏ2ガス流量の比（全Ｏ2ガス流量／ＣＨ4ガス流量）が０．８〜１．０であることを特徴とするプラズマエッチング方法。
  6. 請求項４又は５記載のプラズマエッチング方法であって、
    前記第１及び第２の処理ガスがＡｒガスを含むことを特徴とするプラズマエッチング方法。
  7. 被処理基板を処理チャンバー内に収容し、
    前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、
    前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、
    前記処理ガスとしてＣＯガスを含む処理ガスを供給し、且つ、ＣＯガスの供給量は、前記中央部よりも前記周縁部の方が多いことを特徴とするプラズマエッチング方法。
  8. 請求項７記載のプラズマエッチング方法であって、
    前記処理ガスがＯ2ガスを含むことを特徴とするプラズマエッチング方法。
  9. 請求項８記載のプラズマエッチング方法であって、
    前記処理ガスがＡｒガスを含むことを特徴とするプラズマエッチング方法。
  10. 被処理基板を処理チャンバー内に収容し、
    前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から処理ガスを供給し、
    前記処理ガスのプラズマを発生させて、前記被処理基板に形成された下層有機系レジスト膜を、その上層に形成された無機材料からなる中間層と上層感光性レジスト膜とをマスクとしてプラズマエッチングする方法であって、
    前記処理ガスとして、前記中央部からＯ2ガスを含みＣＯガスを含まない第１の処理ガスを供給し、前記周縁部からＯ2ガスとＣＯガスとを含む第２の処理ガスを供給することを特徴とするプラズマエッチング方法。
  11. 請求項１０記載のプラズマエッチング方法であって、
    前記第２の処理ガスのＣＯガス流量に対する、前記第１の処理ガスのＯ2ガス流量と前記第２の処理ガスのＯ2ガス流量を合わせた全Ｏ2ガス流量の比（全Ｏ2ガス流量／ＣＯガス流量）が０．８〜１．０であることを特徴とするプラズマエッチング方法。
  12. 請求項１０又は１１記載のプラズマエッチング方法であって、
    前記第１及び第２の処理ガスがＡｒガスを含むことを特徴とするプラズマエッチング方法。
  13. 被処理基板を収容する処理チャンバーと、
    前記被処理基板と対向するように配設され、前記被処理基板の中央部と周縁部とで異なる処理ガスを供給可能とされた処理ガス供給機構から前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、
    前記処理ガス供給手段から供給された前記処理ガスをプラズマ化して前記被処理基板を処理するプラズマ生成手段と、
    前記処理チャンバー内で請求項１から請求項１２いずれか１項記載のプラズマエッチング方法が行われるように制御する制御部と
    を備えたことを特徴とするプラズマエッチング装置。
  14. コンピュータ上で動作し、実行時に、請求項１から請求項１２いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする制御プログラム。
  15. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に請求項１から請求項１２いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とするコンピュータ記憶媒体。
JP2007021093A 2007-01-31 2007-01-31 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 Active JP5047644B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007021093A JP5047644B2 (ja) 2007-01-31 2007-01-31 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US11/968,918 US20080179283A1 (en) 2007-01-31 2008-01-03 Plasma etching method and plasma etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007021093A JP5047644B2 (ja) 2007-01-31 2007-01-31 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
JP2008187112A true JP2008187112A (ja) 2008-08-14
JP5047644B2 JP5047644B2 (ja) 2012-10-10

Family

ID=39666758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007021093A Active JP5047644B2 (ja) 2007-01-31 2007-01-31 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Country Status (2)

Country Link
US (1) US20080179283A1 (ja)
JP (1) JP5047644B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485799B (zh) * 2009-12-10 2015-05-21 Orbotech Lt Solar Llc 自動排序之直線型處理裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125659A (ja) * 1996-10-11 1998-05-15 Lg Semicon Co Ltd 有機反射防止膜（ａｒｃ）のエッチング方法
JPH1124281A (ja) * 1997-07-03 1999-01-29 Toshiba Corp パターン形成方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
JP2004071768A (ja) * 2002-08-05 2004-03-04 Tokyo Electron Ltd エッチング方法
JP2004119539A (ja) * 2002-09-25 2004-04-15 Sony Corp レジストパターンの除去方法
JP2004214336A (ja) * 2002-12-27 2004-07-29 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2005026348A (ja) * 2003-06-30 2005-01-27 Tokyo Electron Ltd プラズマ処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524963B1 (en) * 1999-10-20 2003-02-25 Chartered Semiconductor Manufacturing Ltd. Method to improve etching of organic-based, low dielectric constant materials
US7534363B2 (en) * 2002-12-13 2009-05-19 Lam Research Corporation Method for providing uniform removal of organic material
US7169231B2 (en) * 2002-12-13 2007-01-30 Lam Research Corporation Gas distribution system with tuning gas
US7078351B2 (en) * 2003-02-10 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist intensive patterning and processing
JP2006086500A (ja) * 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR100724630B1 (ko) * 2006-01-06 2007-06-04 주식회사 하이닉스반도체 반도체소자의 제조 방법
US7510976B2 (en) * 2006-04-21 2009-03-31 Applied Materials, Inc. Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity
US7540971B2 (en) * 2006-04-28 2009-06-02 Applied Materials, Inc. Plasma etch process using polymerizing etch gases across a wafer surface and additional polymer managing or controlling gases in independently fed gas zones with time and spatial modulation of gas content

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125659A (ja) * 1996-10-11 1998-05-15 Lg Semicon Co Ltd 有機反射防止膜（ａｒｃ）のエッチング方法
JPH1124281A (ja) * 1997-07-03 1999-01-29 Toshiba Corp パターン形成方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
JP2004071768A (ja) * 2002-08-05 2004-03-04 Tokyo Electron Ltd エッチング方法
JP2004119539A (ja) * 2002-09-25 2004-04-15 Sony Corp レジストパターンの除去方法
JP2004214336A (ja) * 2002-12-27 2004-07-29 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2005026348A (ja) * 2003-06-30 2005-01-27 Tokyo Electron Ltd プラズマ処理方法

Also Published As

Publication number Publication date
US20080179283A1 (en) 2008-07-31
JP5047644B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
US9177823B2 (en) Plasma etching method and plasma etching apparatus
KR101384589B1 (ko) 반도체 장치의 제조 방법
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5568340B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
JP2008078208A (ja) フォーカスリング及びプラズマ処理装置
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101067222B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체
US8298960B2 (en) Plasma etching method, control program and computer storage medium
US20090203219A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
WO2013051282A1 (ja) 半導体装置の製造方法
JP5840973B2 (ja) 半導体装置の製造方法及びコンピュータ記録媒体
JP5214152B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2009200080A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP4772456B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007005464A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム、及びコンピュータ記憶媒体
JP2010238819A (ja) プラズマ処理装置及びプラズマ処理方法
JP2007251044A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2007129116A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250