JP6043015B2 - コントローラ及びメモリのスタックを備えたフレキシブルなメモリシステム - Google Patents
コントローラ及びメモリのスタックを備えたフレキシブルなメモリシステム Download PDFInfo
- Publication number
- JP6043015B2 JP6043015B2 JP2016500737A JP2016500737A JP6043015B2 JP 6043015 B2 JP6043015 B2 JP 6043015B2 JP 2016500737 A JP2016500737 A JP 2016500737A JP 2016500737 A JP2016500737 A JP 2016500737A JP 6043015 B2 JP6043015 B2 JP 6043015B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- vault
- vaults
- memory system
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000590913 Euploea core Species 0.000 description 1
- 101100156282 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) vib-1 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Memory System (AREA)
Description
図1は、実施形態に従う、フレキシブルなメモリシステムにおけるコントローラの72ビットボールトインターフェースブロック100を図示する。72ビットボールトインターフェースブロック100は、コマンドインターフェースブロック(CIB)110、及び二つのデータインターフェースブロック(DIB)120、122を含む。CIB110は、第一のコマンド信号セット、シリアルコマンド信号及び第二のコマンド信号セットのためのコンタクトを含むコンタクト112を含む。二つのデータインターフェースブロック(DIB)120、122も図1に図示する。DIB120、122の各々は、データ入出力(I/O)、データバス、クロック信号及びリセットデータI/Oのためのコンタクトを含む複数個のコンタクト124を提供する。
Claims (30)
- 回路基板と、
前記回路基板に結合されたメモリのスタックであって、互いに積層されて相互接続され且つそれぞれが多数のメモリアレイを有する複数のメモリダイを備えると共に、積層方向に重なる一群の前記メモリアレイを一つのボールトとして当該ボールトを多数備えているメモリのスタックと、
前記回路基板に結合されたコントローラであって、前記メモリのスタックの前記多数のボールトに結合された多数のボールトインターフェースブロックを備えているコントローラと、を備えており、
前記多数のボールトインターフェースブロックの中に、前記多数のボールトのうちの対応する二つ以上のボールトに結合されるボールトインターフェースブロックが含まれることにより、前記多数のボールトインターフェースブロックの数が前記多数のボールトの数よりも少ない、メモリシステム。 - 前記多数のボールトインターフェースブロックの少なくとも一つの幅が、前記多数のボールトの少なくとも一つのピッチに一致する、請求項1のメモリシステム。
- 前記回路基板がシリコンインターポーザを備えた、請求項1のメモリシステム。
- 前記回路基板が有機回路基板を備えた、請求項1のメモリシステム。
- 前記回路基板がマルチチップモジュール(MCM)回路基板を備えた、請求項1のメモリシステム。
- 前記複数のメモリダイが貫通ビアを介して互いに接続されている、請求項1のメモリシステム。
- 前記メモリのスタックがハイパーキューブを備えた、請求項1のメモリシステム。
- 前記メモリのスタックがDRAMメモリのスタックを備えた、請求項1のメモリシステム。
- 前記多数のボールトのうちの複数個のボールトが共に連結された、請求項1のメモリシステム。
- 前記多数のボールトインターフェースブロックの各々が、
データインターフェースブロックと、
コマンドインターフェースブロックと、を備えた、請求項1のメモリシステム。 - 前記多数のボールトインターフェースブロックの各々が、前記多数のボールトのうちの対応する複数個のボールトに結合された、請求項1のメモリシステム。
- 前記多数のボールトインターフェースブロックの各々が、
複数のデータインターフェースブロックと、
コマンドインターフェースブロックと、を備えた、請求項1のメモリシステム。 - 前記複数のデータインターフェースブロックが、前記多数のボールトのうちの対応する複数のボールトにそれぞれ結合された、請求項12のメモリシステム。
- 前記コマンドインターフェースブロックが、前記多数のボールトのうちの対応する複数個のボールトに結合された、請求項12のメモリシステム。
- 前記複数のデータインターフェースブロックとして二つのデータインターフェースブロックが設けられており、これら二つのデータインターフェースブロックは前記多数のボールトのうちの対応する二つのボールトにそれぞれ結合された、請求項12のメモリシステム。
- 前記コマンドインターフェースブロックが、前記二つのボールトに結合された、請求項15のメモリシステム。
- 前記メモリのスタックがDRAMハイパーキューブとして構成された、請求項1のメモリシステム。
- 前記コントローラが、前記多数のボールトインターフェースブロックに関連する多数の論理ブロックをさらに備えた、請求項1のメモリシステム。
- 前記論理ブロックが、ホストと前記メモリのスタックとの間の信号を処理するためのホストインターフェース論理を備えた、請求項18のメモリシステム。
- 前記論理ブロックが、前記メモリのスタックを制御するための制御論理を備えた、請求項18のメモリシステム。
- 前記コントローラが特定用途向け集積回路を備えた、請求項1のメモリシステム。
- 回路基板と、
前記回路基板に結合されており、多数のボールトを備えているメモリのスタックと、
前記回路基板に結合されており、前記メモリのスタックの前記多数のボールトに結合された多数のボールトインターフェースブロックを備えているコントローラと、を備えており、
前記多数のボールトインターフェースブロックが前記多数のボールトよりも少なく、
前記メモリのスタックが、クロック信号をスヌープする様に配列されたタイミング論理を備えたことによって、リクエストが前記多数のボールトのうちの特定の一つに行き先を定められているか否かを判定する、
メモリシステム。 - 前記コントローラが、前記多数のボールトのうちのターゲットとされたボールトに関するクロック信号のタイミングを合わせるように設計された、請求項1のメモリシステム。
- 前記コントローラが、前記多数のボールトのうちの各ボールトに関するタイミングを調整するように構成された、請求項1のメモリシステム。
- 前記コントローラ及び前記メモリのスタックが前記回路基板に取り付けられた、請求項1のメモリシステム。
- 回路基板と、
前記回路基板に結合されており、多数のボールトを備えているメモリのスタックと、
前記回路基板に結合されており、前記メモリのスタックの前記多数のボールトに結合された多数のボールトインターフェースブロックを備えているコントローラと、を備えており、
前記多数のボールトインターフェースブロックが前記多数のボールトよりも少なく、
前記メモリのスタックが、前記コントローラから受信したクロック信号を解析すること様に配列されたタイミング論理を備えて、前記多数のボールトのうちのリクエストによってターゲットとされたボールトを識別する、
メモリシステム。 - 前記タイミング論理が、前記リクエストによってターゲットとされた前記ボールトの識別に反応して、前記多数のボールトのうちの前記ボールトを起動するようにさらに構成された、請求項26のメモリシステム。
- 前記コントローラが、前記識別されたボールトに従いクロック信号に関するタイミングを調節するように構成された、請求項27のメモリシステム。
- 前記コントローラが、前記識別されたボールトをターゲットとするクロック信号のタイミングを保存するように構成された、請求項27のメモリシステム。
- 前記多数のボールトインターフェースブロックの各々が、アドレス/コマンドバスとデータライン(DQ)バスとの組み合わせを含む、請求項1のメモリシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361791182P | 2013-03-15 | 2013-03-15 | |
US61/791,182 | 2013-03-15 | ||
US13/919,503 US9679615B2 (en) | 2013-03-15 | 2013-06-17 | Flexible memory system with a controller and a stack of memory |
US13/919,503 | 2013-06-17 | ||
PCT/US2014/021211 WO2014149851A1 (en) | 2013-03-15 | 2014-03-06 | Flexible memory system with a controller and a stack of memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016512360A JP2016512360A (ja) | 2016-04-25 |
JP6043015B2 true JP6043015B2 (ja) | 2016-12-14 |
Family
ID=51533863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016500737A Active JP6043015B2 (ja) | 2013-03-15 | 2014-03-06 | コントローラ及びメモリのスタックを備えたフレキシブルなメモリシステム |
Country Status (7)
Country | Link |
---|---|
US (6) | US9679615B2 (ja) |
EP (1) | EP2973694B1 (ja) |
JP (1) | JP6043015B2 (ja) |
KR (1) | KR101756575B1 (ja) |
CN (2) | CN105144377B (ja) |
TW (2) | TWI681525B (ja) |
WO (1) | WO2014149851A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9679615B2 (en) | 2013-03-15 | 2017-06-13 | Micron Technology, Inc. | Flexible memory system with a controller and a stack of memory |
US9819345B2 (en) | 2014-10-02 | 2017-11-14 | Altera Corporation | Scalable 2.5D interface architecture |
KR102338266B1 (ko) * | 2015-09-15 | 2021-12-16 | 에스케이하이닉스 주식회사 | 메모리 네트워크 및 이를 포함하는 시스템 |
US10403604B2 (en) * | 2015-11-05 | 2019-09-03 | Intel Corporation | Stacked package assembly with voltage reference plane |
US10984838B2 (en) * | 2015-11-17 | 2021-04-20 | Advanced Micro Devices, Inc. | Interconnect architecture for three-dimensional processing systems |
US10089178B2 (en) * | 2016-02-29 | 2018-10-02 | International Business Machines Corporation | Developing an accurate dispersed storage network memory performance model through training |
EP4145447A1 (en) | 2016-06-27 | 2023-03-08 | Apple Inc. | Memory system having combined high density, low bandwidth and low density, high bandwidth memories |
KR102663810B1 (ko) * | 2016-12-30 | 2024-05-07 | 삼성전자주식회사 | 전자 소자 패키지 |
JP6988040B2 (ja) | 2016-12-31 | 2022-01-05 | インテル・コーポレーション | ヘテロジニアスコンピューティングのためのシステム、方法及び装置 |
KR20180079811A (ko) | 2017-01-02 | 2018-07-11 | 삼성전자주식회사 | 메모리 소자의 dq 패드를 재구성하는 방법 및 dq 패드 재구성이 가능한 메모리 장치 |
US11397687B2 (en) | 2017-01-25 | 2022-07-26 | Samsung Electronics Co., Ltd. | Flash-integrated high bandwidth memory appliance |
KR102482896B1 (ko) | 2017-12-28 | 2022-12-30 | 삼성전자주식회사 | 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치 |
TWI708371B (zh) * | 2018-09-20 | 2020-10-21 | 美商美光科技公司 | 堆疊記憶體佈線技術 |
KR20200065762A (ko) * | 2018-11-30 | 2020-06-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
US11476241B2 (en) | 2019-03-19 | 2022-10-18 | Micron Technology, Inc. | Interposer, microelectronic device assembly including same and methods of fabrication |
KR102679095B1 (ko) | 2019-05-30 | 2024-07-01 | 삼성전자주식회사 | 반도체 패키지 |
US11239169B1 (en) | 2020-07-24 | 2022-02-01 | Micron Technology, Inc. | Semiconductor memory stacks connected to processing units and associated systems and methods |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6617681B1 (en) | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
JP4419049B2 (ja) * | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
JP3896112B2 (ja) | 2003-12-25 | 2007-03-22 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
EP1598868A1 (en) * | 2004-05-18 | 2005-11-23 | Texas Instruments Inc. | Stacked dies having shared access to memory |
EP1643508B1 (en) | 2004-10-01 | 2013-05-22 | International Business Machines Corporation | Non-volatile memory element with programmable resistance |
US7472220B2 (en) | 2006-07-31 | 2008-12-30 | Metaram, Inc. | Interface circuit system and method for performing power management operations utilizing power management signals |
WO2007095080A2 (en) * | 2006-02-09 | 2007-08-23 | Metaram, Inc. | Memory circuit system and method |
EP2450798B1 (en) * | 2006-02-09 | 2013-10-30 | Google Inc. | Memory circuit system and method |
KR100772841B1 (ko) * | 2006-07-28 | 2007-11-02 | 삼성전자주식회사 | 프로세서들간 호스트 인터페이싱 기능을 갖는 멀티패쓰억세스블 반도체 메모리 장치 |
JP4878215B2 (ja) * | 2006-05-26 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | インタフェース回路及びメモリ制御装置 |
JP4885623B2 (ja) * | 2006-06-13 | 2012-02-29 | エルピーダメモリ株式会社 | 積層半導体装置 |
KR100855586B1 (ko) * | 2006-11-10 | 2008-09-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 레이아웃 방법 |
US8139432B2 (en) * | 2006-12-27 | 2012-03-20 | Samsung Electronics Co., Ltd. | Variable resistance memory device and system thereof |
KR100875955B1 (ko) | 2007-01-25 | 2008-12-26 | 삼성전자주식회사 | 스택 패키지 및 그의 제조 방법 |
KR100887417B1 (ko) * | 2007-04-11 | 2009-03-06 | 삼성전자주식회사 | 멀티 프로세서 시스템에서 불휘발성 메모리의 공유적사용을 제공하기 위한 멀티패쓰 억세스블 반도체 메모리장치 |
JP5149554B2 (ja) | 2007-07-17 | 2013-02-20 | 株式会社日立製作所 | 半導体装置 |
US7623365B2 (en) * | 2007-08-29 | 2009-11-24 | Micron Technology, Inc. | Memory device interface methods, apparatus, and systems |
US7889578B2 (en) | 2007-10-17 | 2011-02-15 | Mosaid Technologies Incorporated | Single-strobe operation of memory devices |
US7701252B1 (en) * | 2007-11-06 | 2010-04-20 | Altera Corporation | Stacked die network-on-chip for FPGA |
US9229887B2 (en) * | 2008-02-19 | 2016-01-05 | Micron Technology, Inc. | Memory device with network on chip methods, apparatus, and systems |
US7701251B1 (en) * | 2008-03-06 | 2010-04-20 | Xilinx, Inc. | Methods and apparatus for implementing a stacked memory programmable integrated circuit system in package |
US8060719B2 (en) | 2008-05-28 | 2011-11-15 | Micron Technology, Inc. | Hybrid memory management |
US7978721B2 (en) * | 2008-07-02 | 2011-07-12 | Micron Technology Inc. | Multi-serial interface stacked-die memory architecture |
US7855931B2 (en) * | 2008-07-21 | 2010-12-21 | Micron Technology, Inc. | Memory system and method using stacked memory device dice, and system using the memory system |
US8127204B2 (en) * | 2008-08-15 | 2012-02-28 | Micron Technology, Inc. | Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system |
US8254191B2 (en) * | 2008-10-30 | 2012-08-28 | Micron Technology, Inc. | Switched interface stacked-die memory architecture |
US8683164B2 (en) | 2009-02-04 | 2014-03-25 | Micron Technology, Inc. | Stacked-die memory systems and methods for training stacked-die memory systems |
US8364901B2 (en) * | 2009-02-13 | 2013-01-29 | Micron Technology, Inc. | Memory prefetch systems and methods |
US8018752B2 (en) | 2009-03-23 | 2011-09-13 | Micron Technology, Inc. | Configurable bandwidth memory devices and methods |
US8612809B2 (en) | 2009-12-31 | 2013-12-17 | Intel Corporation | Systems, methods, and apparatuses for stacked memory |
US8966208B2 (en) * | 2010-02-25 | 2015-02-24 | Conversant Ip Management Inc. | Semiconductor memory device with plural memory die and controller die |
US9123552B2 (en) * | 2010-03-30 | 2015-09-01 | Micron Technology, Inc. | Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same |
KR101728068B1 (ko) | 2010-06-01 | 2017-04-19 | 삼성전자 주식회사 | 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법 |
KR101854251B1 (ko) | 2010-11-30 | 2018-05-03 | 삼성전자주식회사 | 멀티 채널 반도체 메모리 장치 및 그를 구비하는 반도체 장치 |
KR20120132287A (ko) | 2011-05-27 | 2012-12-05 | 삼성전자주식회사 | 반도체 메모리 장치, 반도체 메모리 패키지 및 반도체 메모리 장치의 집적도 증대 방법 |
US8933715B2 (en) * | 2012-04-08 | 2015-01-13 | Elm Technology Corporation | Configurable vertical integration |
US9679615B2 (en) | 2013-03-15 | 2017-06-13 | Micron Technology, Inc. | Flexible memory system with a controller and a stack of memory |
JP5621894B2 (ja) | 2013-09-11 | 2014-11-12 | 株式会社寺岡精工 | 携帯端末、および管理装置 |
KR102282971B1 (ko) * | 2014-12-05 | 2021-07-29 | 삼성전자주식회사 | 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템 |
-
2013
- 2013-06-17 US US13/919,503 patent/US9679615B2/en active Active
-
2014
- 2014-03-06 WO PCT/US2014/021211 patent/WO2014149851A1/en active Application Filing
- 2014-03-06 CN CN201480023543.3A patent/CN105144377B/zh active Active
- 2014-03-06 KR KR1020157029587A patent/KR101756575B1/ko active IP Right Grant
- 2014-03-06 EP EP14767760.3A patent/EP2973694B1/en active Active
- 2014-03-06 CN CN201810983202.0A patent/CN109599134B/zh active Active
- 2014-03-06 JP JP2016500737A patent/JP6043015B2/ja active Active
- 2014-03-14 TW TW103109311A patent/TWI681525B/zh active
- 2014-03-14 TW TW107143387A patent/TW201926612A/zh unknown
-
2017
- 2017-06-12 US US15/620,490 patent/US10283172B2/en active Active
-
2019
- 2019-02-19 US US16/279,590 patent/US10714150B2/en active Active
-
2020
- 2020-07-13 US US16/927,146 patent/US11031049B2/en active Active
-
2021
- 2021-06-07 US US17/340,681 patent/US11450354B2/en active Active
-
2022
- 2022-09-19 US US17/947,680 patent/US11769534B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201926612A (zh) | 2019-07-01 |
TW201515176A (zh) | 2015-04-16 |
CN109599134B (zh) | 2022-12-13 |
US11450354B2 (en) | 2022-09-20 |
WO2014149851A1 (en) | 2014-09-25 |
US20170352388A1 (en) | 2017-12-07 |
CN105144377A (zh) | 2015-12-09 |
CN105144377B (zh) | 2018-09-25 |
JP2016512360A (ja) | 2016-04-25 |
US20140281204A1 (en) | 2014-09-18 |
US9679615B2 (en) | 2017-06-13 |
CN109599134A (zh) | 2019-04-09 |
EP2973694A4 (en) | 2016-08-17 |
US11031049B2 (en) | 2021-06-08 |
KR20160040453A (ko) | 2016-04-14 |
TWI681525B (zh) | 2020-01-01 |
US20230080130A1 (en) | 2023-03-16 |
EP2973694A1 (en) | 2016-01-20 |
US20200411064A1 (en) | 2020-12-31 |
US10714150B2 (en) | 2020-07-14 |
US20210295879A1 (en) | 2021-09-23 |
US10283172B2 (en) | 2019-05-07 |
US20190385646A1 (en) | 2019-12-19 |
EP2973694B1 (en) | 2020-05-06 |
KR101756575B1 (ko) | 2017-07-10 |
US11769534B2 (en) | 2023-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6043015B2 (ja) | コントローラ及びメモリのスタックを備えたフレキシブルなメモリシステム | |
US10770124B2 (en) | Memory device comprising programmable command-and-address and/or data interfaces | |
KR101109562B1 (ko) | 초고대역폭 메모리 다이 스택 | |
JP6117787B2 (ja) | Icパッケージ内へのdram及びsocのパッケージング | |
US8437163B2 (en) | Memory dies, stacked memories, memory devices and methods | |
US11004477B2 (en) | Bank and channel structure of stacked semiconductor device | |
US20200111764A1 (en) | Semiconductor module including memory stack having tsvs | |
CN111402945B (zh) | 不具有单元阵列的集成电路芯片和裸片测试 | |
TW201705133A (zh) | 減少負載的記憶體模組 | |
JP5650984B2 (ja) | 半導体装置 | |
US11416425B2 (en) | Memory | |
US20230326905A1 (en) | Three-dimensional stacked processing systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6043015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |