JP6038190B2 - 電力変換装置 - Google Patents

Description

この発明は、力率改善（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）機能を備えて交流電力を直流電力に昇降圧変換する電力変換装置に関する。

従来、下記の特許文献１には、高力率に動作を行うことを可能とする２段のコンバータで構成されたＡＣ／ＤＣコンバータが提案されている。また、特許文献２には、Ｈブリッジ型の昇降圧コンバータでＡＣ／ＤＣコンバータを構成することにより、安価、小型で、高効率に動作を行うことを可能とした技術が提案されている。

特開２０１０−８１７３６号公報 特開２０１２−８５３９７号公報

しかし、上記の特許文献１の装置では、力率改善動作を行うＰＦＣ回路と、降圧動作を行う降圧回路とを別々に構成した２段のコンバータを備えている。そのため、全体的に部品点数が増加して高コストであるといった問題点があった。また、コンバータを２段持つために効率が低下するという問題点があった。

また、上記の特許文献２の装置では、力率改善動作を１段の昇降圧コンバータで実現しているが、ＰＦＣ制御を行うための最適かつ具体的な目標リアクトル電流の演算に関しては何ら開示されていない。

この発明は、上記の課題を解決するためになされたものであり、昇圧制御時、降圧制御時、及び昇降圧制御時に対応して目標とするリアクトル電流の演算方法を変更してリアクトル電流を制御することで入力電流波形を入力電圧波形に近づけるようにして高力率を達成する電力変換装置を提供する。

この発明に係る電力変換装置は、電源主回路部と電源制御部とからなり、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、第１及び第２スイッチング素子並びにリアクトルを有して上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するＨブリッジ型昇降圧コンバータと、上記全波整流回路で全波整流された後の入力電圧、上記Ｈブリッジ型昇降圧コンバータで電圧変換された後の出力電圧、および上記Ｈブリッジ型昇降圧コンバータの上記リアクトルに流れるリアクトル電流ｉＬをそれぞれ検出する検出回路とを備え、
上記電源制御部は、上記検出回路で検出された検出信号に基づいて上記Ｈブリッジ型昇降圧コンバータの上記第１及び第２スイッチング素子をオンオフ制御することにより上記出力電圧を制御すると共に、上記リアクトル電流ｉＬを制御して入力電流波形を入力電圧波形に近づける力率改善制御を行う電力変換装置であって、
上記電源制御部は、上記入力電圧と上記出力電圧の比較に基づいて、上記Ｈブリッジ型昇降圧コンバータの昇圧制御、降圧制御、又は昇降圧制御の動作を判断し、上記昇圧制御時、上記降圧制御時、又は上記昇降圧制御時に対応してそれぞれ個別に上記ＰＦＣ制御を行うための目標リアクトル電流ｉＬ＊の演算を行い、上記リアクトル電流ｉＬが上記目標リアクトル電流ｉＬ＊に一致するように電流制御を行う。
また、この発明に係る電力変換装置は、電源主回路部と電源制御部とからなり、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、第１及び第２スイッチング素子並びにリアクトルを有して上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するＨブリッジ型昇降圧コンバータと、上記全波整流回路で全波整流された後の入力電圧、上記Ｈブリッジ型昇降圧コンバータで電圧変換された後の出力電圧、および上記Ｈブリッジ型昇降圧コンバータの上記リアクトルに流れるリアクトル電流ｉＬをそれぞれ検出する検出回路とを備え、
上記電源制御部は、上記検出回路で検出された検出信号に基づいて上記Ｈブリッジ型昇降圧コンバータの上記第１及び第２スイッチング素子をオンオフ制御することにより上記出力電圧を制御すると共に、上記リアクトル電流ｉＬを制御して入力電流波形を入力電圧波形に近づける力率改善制御を行う電力変換装置であって、
上記電源制御部は、上記Ｈブリッジ型昇降圧コンバータに対して、昇圧制御と降圧制御との組合せ、昇圧制御と昇降圧制御と降圧制御との組み合わせ、昇圧制御と昇降圧制御との組み合わせ、昇降圧制御と降圧制御との組み合わせ、昇圧制御のみ、あるいは昇降圧制御のみ、のうちのいずれか１つの制御を行い、
上記昇圧制御と上記降圧制御との組合せ、上記昇圧制御と上記昇降圧制御と上記降圧制御との組み合わせ、上記昇圧制御と上記昇降圧制御との組み合わせ、あるいは上記昇降圧制御と上記降圧制御との組み合わせ、のいずれか１つの制御を行う場合には、上記入力電圧と上記出力電圧の比較に基づいて、上記Ｈブリッジ型昇降圧コンバータの上記昇圧制御、上記降圧制御、又は上記昇降圧制御の動作を判断し、上記昇圧制御時、上記降圧制御時、又は上記昇降圧制御時に対応してそれぞれ個別に上記力率改善制御を行うための目標リアクトル電流ｉＬ＊の演算を行い、上記リアクトル電流ｉＬが上記目標リアクトル電流ｉＬ＊に一致するように電流制御を行い、
上記昇圧制御のみ、あるいは上記昇降圧制御のみ、のうちのいずれかの制御を行う場合には、上記昇圧制御時、あるいは上記昇降圧制御時に対応して上記力率改善制御を行うための目標リアクトル電流ｉＬ＊の演算を行い、上記リアクトル電流ｉＬが上記目標リアクトル電流ｉＬ＊に一致するように電流制御を行う。

この発明によれば、Ｈブリッジ型昇降圧コンバータを用いた場合、昇圧制御時、降圧制御時、又は昇降圧制御時に対応してそれぞれ個別に力率改善制御を行うための目標リアクトル電流ｉＬ＊の演算を行い、リアクトル電流ｉＬが上記目標リアクトル電流ｉＬ＊に一致するように電流制御を行うようにしたので、入力電流波形を入力電圧波形により近づけることができ、高い力率改善効果を得ることができる。また、１段のコンバータで所望の出力を得ることができるため、低コストで高効率を実現することが可能となる。

この発明の実施の形態１による電力変換装置の電源主回路部を示す回路ブロック図である。 この発明の実施の形態１による電力変換装置の電源制御部を示す回路ブロック図である。 この発明の実施の形態１における入出力電圧に対する昇圧制御及び降圧制御の動作モードの説明図である。 この発明の実施の形態１によるピーク電流制御方式の説明図である。 この発明の実施の形態１の電源制御部の制御内容を示すフローチャートである。 この発明の実施の形態１によるヒステリシスコンパレータ制御方式の説明図である。 この発明の実施の形態１によるウインドウコンパレータ制御方式の説明図である。 この発明の実施の形態２による電力変換装置の電源制御部の構成を示す回路ブロック図である。 ピーク電流制御方式においてスイッチング周波数に制限を設けない場合の入力電圧｜ｖａｃ｜が０付近の目標ピーク電流ｉｒｅｆ＊とリアクトル電流ｉＬを示す説明図である。 この発明の実施の形態２による電力変換装置のピーク電流制御方式（スイッチング周波数に上限を設ける）の説明図である。 この発明の実施の形態３による電力変換装置の電源制御部を示す回路ブロック図である。 ピーク電流制御方式において昇降圧時のいずれの制御モードにおいてもスイッチング素子のスイッチング周波数を固定した場合に生じるスイッチング不連続期間の説明図である。 この発明の実施の形態３における電力変換装置のピーク電流制御方式（スイッチング周波数を昇圧制御と降圧制御で切り替える）の説明図である。 スイッチング周波数を固定したときの入力電流シミュレーション波形図である。 この発明の実施の形態３のピーク電流制御方式（スイッチング周波数を昇圧制御時は可変し、降圧制御時は１５０ｋＨｚ一定とした場合）に基づく力率変化を表す説明図である。 この発明の実施の形態３のピーク電流制御方式（スイッチング周波数を昇圧制御時は１００ｋＨｚ、降圧制御時は１５０ｋＨｚとした場合）に基づく入力電流シミュレーション波形図である。 この発明の実施の形態４による電力変換装置の電源主回路部を示す回路ブロック図である。 この発明の実施の形態４による電力変換装置の電源制御部を示す回路ブロック図である。 この発明の実施の形態５による電力変換装置の電源主回路部を示す回路ブロック図である。 この発明の実施の形態５による電力変換装置の電源制御部を示す回路ブロック図である。 昇圧制御時及び降圧制御時におけるリアクトル電流ｉＬの説明図である。 この発明の実施の形態５における電源制御部の比較部の制御動作判定を示す図である。 この発明の実施の形態５における電力変換装置の電源制御部の制御内容を示すフローチャートである。 この発明の実施の形態６における電力変換装置の電源制御部の構成を示す回路ブロック図である。 この発明の実施の形態６における電力変換装置のリアクトル電流のピーク電流制御方式の説明図である。

実施の形態１．
図１及び図２はこの発明の実施の形態１による電力変換装置の電源主回路部及び電源制御部を示す回路ブロック図である。
この実施の形態１の電力変換装置は、図１の電源主回路部１と図２の電源制御部２とを備えている。図１の電源主回路部１は、交流電源３から供給された交流入力電圧ｖａｃを全波整流するためのダイオードブリッジで構成された全波整流回路４、全波整流後の入力電圧｜ｖａｃ｜（以降、脈流電圧という）に含まれているスイッチングノイズを平滑するための小容量の入力コンデンサＣ１、後で詳述するＨブリッジ型昇降圧コンバータ（以降、単にコンバータという）５、およびコンバータ５の出力電圧の脈動を平滑させて直流の出力電圧ｖｄｃを得るための出力コンデンサＣ２、を備えている。そして、この電源主回路部１の直流電力出力側には負荷９が接続されている。

また、電源主回路部１は、電流検出部６、入力電圧検出部７、および出力電圧検出部８を備えており、これらの検出部が特許請求の範囲における検出回路に相当する。入力電圧検出部７は、脈流電圧｜ｖａｃ｜の大きさを入力電圧検出値ｖｉｎとして検出するものであり、直列に接続された分圧抵抗Ｒ１、Ｒ２からなる。また、出力電圧検出部８は、直流化された出力電圧ｖｄｃの大きさを出力電圧検出値ｖｏとして検出するものであり、直列に接続された分圧抵抗Ｒ３、Ｒ４からなる。なお、電流検出部６による電流検出の内容については後述する。

コンバータ５は、全波整流回路４により全波整流された図３に示す脈流電圧｜ｖａｃ｜を、目標とする出力電圧ｖｄｃに調整するものである。このコンバータ５は、降圧型アームを構成する第１スイッチング素子Ｑ１と第１ダイオードＤ１、および昇圧型アームを構成する第２スイッチング素子Ｑ２と第２ダイオードＤ２を備えている。このコンバータ５においては、第１スイッチング素子Ｑ１と第１ダイオードＤ１の接続点と、第２スイッチング素子Ｑ２と第２ダイオードＤ２の接続点との間にリアクトルＬが設けられている。なお、第１、第２スイッチング素子Ｑ１、Ｑ２は、電源制御部２で生成したオンオフ制御用のスイッチ信号により駆動されるＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）素子やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子などである。

そして、第１スイッチング素子Ｑ１と第１ダイオードＤ１は脈流電圧｜ｖａｃ｜に対して直列に接続され、また、第２スイッチング素子Ｑ２と第２ダイオードＤ２は負荷９に対して直列に接続されている。この回路構成により、コンバータ５は、昇圧コンバータとしての機能と、降圧コンバータとしての機能とを有するものとなっている。

具体的には、電源制御部２は、出力電圧検出値ｖｏよりも入力電圧検出値ｖｉｎが低い場合は、第１スイッチング素子Ｑ１を常時オンして第２スイッチング素子Ｑ２をスイッチング動作させることでコンバータ５を昇圧コンバータとして作用させる。一方、出力電圧検出値ｖｏよりも入力電圧検出値ｖｉｎが高い場合は、第２スイッチング素子Ｑ２を常時オフして第１スイッチング素子Ｑ１をスイッチング動作させることでコンバータ５を降圧コンバータとして作用させる。

ここで、第１及び第２ダイオードＤ１，Ｄ２をＦＥＴ素子やＩＧＢＴ素子などの第３及び第４スイッチング素子Ｑ３，Ｑ４に変更し、昇圧時は第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４のオンオフを逆論理で、降圧時は第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３のオンオフを逆論理で動作させる同期整流方式としてもよい。

昇圧制御（ブーストモード）のときには、電源制御部２は、第１スイッチング素子Ｑ１を常時オンして第２スイッチング素子Ｑ２をスイッチング動作させるので、リアクトルＬに流れるリアクトル電流ｉＬは、入力電流ｉｉｎに対応したものとなる。また、降圧制御（バックモード）のときには、電源制御部２は、第２スイッチング素子Ｑ２を常時オフして第１スイッチング素子Ｑ１をスイッチング動作させるので、リアクトルＬに流れるリアクトル電流ｉＬは、出力電流ｉｏに対応したものとなる。そのため、電流検出部６は、昇圧制御時は全波整流後の入力電流ｉｉｎのスイッチング周波数成分を除去した電流を検出し、また降圧制御時は出力電流ｉｏの電流リップルを除去する前の電流を検出する。

そして、電源制御部２は、昇圧制御時は全波整流後の入力電流ｉｉｎに対応して得られた値に基づいて、また降圧制御時は出力電流ｉｏに対応して得られた値に基づいて、それぞれリアクトル電流ｉＬの制御目標となる目標リアクトル電流ｉＬ＊を設定する。そして、電源制御部２は、リアクトル電流ｉＬが目標リアクトル電流ｉＬ＊となるように制御することにより、最適に入力電流ｉｉｎの位相と波形を制御することが可能となる。なお、目標リアクトル電流ｉＬ＊の具体的な求め方については、後で詳述する。

次に、電源制御部２の機能の概要について説明する。
電源制御部２は、入力電圧検出部７により脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと、出力電圧検出部８により出力電圧ｖｄｃを検出して得られる出力電圧検出値ｖｏとの比較に基づいて、コンバータ５の昇圧制御と降圧制御とを切り替える。この場合、昇圧制御ではコンバータ５は昇圧コンバータとして機能し、降圧制御ではコンバータ５は降圧コンバータとして機能することになる。

また、電源制御部２は、前述の各検出信号ｖｉｎ、ｖｏ、ｉＬを用いて、コンバータ５の第１、第２スイッチング素子Ｑ１、Ｑ２をオンオフ制御することにより、昇圧制御と降圧制御との両方の場合において、交流入力電流ｉａｃが交流入力電圧ｖａｃとほぼ同位相で同波形となるように全波整流後の入力電流ｉｉｎを制御するＰＦＣ（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御の機能を備える。

上記ＰＦＣ制御において、入力電流ｉｉｎを制御する際の制御目標値となる目標入力電流ｉｉｎ＊は、力率改善を図る上で、脈流電圧｜ｖａｃ｜と同じ位相で同じ脈流波形となるように生成する必要があるが、それには、コンバータ５のリアクトルＬに流れるリアクトル電流ｉＬを制御することにより調整することができる。そして、リアクトル電流ｉＬの単位時間ごとの平均が目標リアクトル電流ｉＬ＊に一致するように、電源制御部２はコンバータ５の第１、第２スイッチング素子Ｑ１、Ｑ２を制御する。

上述のように、昇圧制御時にはリアクトルＬには入力電流ｉｉｎに対応した値の電流が流れるため、目標リアクトル電流ｉＬ＊は、目標入力電流ｉｉｎ＊に比例した値を設定する。また、降圧制御時には、リアクトルＬには出力電流ｉｏに対応した値の電流が流れるため、目標リアクトル電流ｉＬ＊は、目標入力電流ｉｉｎ＊を出力電流に換算したものに比例した値を設定する。

ここで、目標リアクトル電流ｉＬ＊の設定にあたって、リアクトル電流ｉＬの単位時間ごとの平均が目標リアクトル電流ｉＬ＊となるように制御する必要がある。そのためには、図４に示すように、ピーク電流制御によって目標リアクトル電流ｉＬ＊の２倍の値を目標ピーク電流ｉｒｅｆ＊として設定すればよい。すなわち、リアクトル電流ｉＬが０に達した瞬間にリアクトル電流ｉＬを立ち上げ、目標ピーク電流ｉｒｅｆ＊に達した瞬間にリアクトル電流ｉＬを立ち下げるようにする。そうすれば、リアクトル電流ｉＬが目標リアクトル電流ｉＬ＊を超えた分で目標リアクトル電流ｉＬ＊に達しないリアクトル電流ｉＬの不足分を埋め合わせることになるため、リアクトル電流ｉＬの単位時間ごとの平均を目標リアクトル電流ｉＬ＊に一致させることができる。したがって、目標リアクトル電流ｉＬ＊と目標ピーク電流ｉｒｅｆ＊との関係は、次の式（１）となる。

ｉｒｅｆ＊＝２×ｉＬ＊ ・・・（１）

次に、電源制御部２の具体的な演算制御の内容について、図５のフローチャートを参照して説明する。なお、図５において、符号Ｓは処理ステップを意味する。

電源制御部２は、制御処理を開始すると、電源主回路部１の入力電圧検出部７により脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎ、および出力電圧検出部８により出力電圧ｖｄｃを検出して得られる出力電圧検出値ｖｏをそれぞれ取り込むとともに、出力電圧ｖｏの制御目標値を示す目標出力電圧ｖｏ＊を上位システムから受け取る（ステップ１；Ｓ１）。なお、ここでは、目標出力電圧ｖｏ＊は、上位システムなど外部から受け取ることとしているが、これに限らず予め定めた定数であってもかまわない。

次に、出力制御部２１は、出力電圧検出値ｖｏと目標出力電圧ｖｏ＊との偏差からＰＩ制御などの演算により出力電圧ｖｄｃを所望の値に制御するための出力制御量ｉ＊＊を求める（ステップ２；Ｓ２）。

次に、比較部２２は、目標ピーク電流ｉｒｅｆ＊を求めるために、入力電圧検出値ｖｉｎ（瞬時値）と出力電圧検出値ｖｏの大きさとを比較し、電源主回路部１の現在の回路動作（昇圧制御か降圧制御か）を判断する（ステップ３；Ｓ３）。比較部２２においてｖｉｎ＜ｖｏの場合は、昇圧制御を行うため、出力制御部２１の出力側に接続された第１セレクタ２３の共通接点ｃを昇圧制御側の個別接点ａに接続し、また、第２セレクタ２６ｃの各昇圧制御側の個別接点ａを共通接点ｃに接続する。一方、比較部２２においてｖｉｎ＞ｖｏの場合は、降圧制御を行うため、出力制御部２１の出力側に接続された第１セレクタ２３の共通接点ｃを降圧制御側の個別接点ｂに接続し、また、第２セレクタ２６ｃの各降圧制御側の個別接点ｂを共通接点ｃに接続する。

次に、交流入力電流ｉａｃが交流入力電圧ｖａｃとほぼ同位相で同波形となるように全波整流後の入力電流ｉｉｎを制御するＰＦＣ制御を行う。そのために、目標リアクトル電流ｉＬ＊を求め、前述の式（１）に示したように、この目標リアクトル電流ｉＬ＊の２倍の値を目標ピーク電流ｉｒｅｆ＊として設定する。

前述したように、昇圧制御のときリアクトルＬには入力電流ｉｉｎに対応した電流が流れ、降圧制御のときリアクトルＬには出力電流ｉｏに対応した電流が流れるため、電源制御部２がコンバータ５を昇圧制御するか降圧制御するかによって目標リアクトル電流ｉＬ＊の演算方法を変更する。

すなわち、入力電圧検出値ｖｉｎが出力電圧検出値ｖｏより小さい場合（ｖｉｎ＜ｖｏ）は、電源制御部２はコンバータ５の昇圧制御を行う。この昇圧制御時、リアクトルＬには全波整流後の入力電流ｉｉｎに対応した電流が流れるため、目標リアクトル電流ｉＬ＊の制御は、入力電流ｉｉｎに対応する電流を制御することとなる。よって、目標ピーク電流演算部２４ａにおいて、まず入力電流ｉｉｎの目標値である目標入力電流ｉｉｎ＊と前述の出力制御量ｉ＊＊とを用いて、次の式（２）により目標リアクトル電流ｉＬ＊を算出する。

ｉＬ＊＝ｉｉｎ＊×ｉ＊＊ ・・・（２）

そして、目標入力電流ｉｉｎ＊を脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと同じ位相で、同じ脈流波形とするためには、目標入力電流ｉｉｎ＊に代えて入力電圧検出値ｖｉｎを使用すればよい。したがって、昇圧制御時の目標リアクトル電流ｉＬ＊は、次の式（３）により設定することができる（ステップ４；Ｓ４）。

ｉＬ＊＝ｖｉｎ×ｉ＊＊ ・・・（３）

続いて、目標ピーク電流演算部２４ａは、ピーク電流制御における目標ピーク電流ｉｒｅｆ＊を前述の式（１）と上記の式（３）とを用いて、次の式（４）により設定する（ステップ６；Ｓ６）。

ｉｒｅｆ＊＝２×ｉＬ＊＝２×ｖｉｎ×ｉ＊＊ ・・・（４）

一方、ステップ３（Ｓ３）の判断において、入力電圧検出値ｖｉｎが出力電圧検出ｖｏより大きい場合（ｖｉｎ＞ｖｏ）は降圧制御を行う。この降圧制御の時、リアクトルＬには出力電流ｉｏに対応した電流が流れるため、目標リアクトル電流ｉＬ＊の制御は出力電流ｉｏに対応する電流を制御することとなる。よって、目標ピーク電流演算部２４ｂにおいて、まず出力電流ｉｏと前述の出力制御量ｉ＊＊とを用いて、次の式（５）により目標リアクトル電流ｉＬ＊を算出する。

ｉＬ＊＝ｉｏ×ｉ＊＊ ・・・（５）

電源主回路部１の電力変換効率を１００％と仮定すると、入力電力と出力電力はエネルギー保存の法則から等しくなるので、出力電流ｉｏは、目標入力電流ｉｉｎ＊、入力電圧検出値ｖｉｎ、および出力電圧検出値ｖｏを用いて、次の式（６）により換算することができる。

ｉｏ＝（ｖｉｎ・ｉｉｎ＊）／ｖｏ ・・・（６）

よって、式（５）と式（６）とから、

ｉＬ＊＝（ｖｉｎ・ｉｉｎ＊）／ｖｏ×ｉ＊＊ ・・・（７）

ここで、目標入力電流ｉｉｎ＊を脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと同じ位相で、同じ脈流波形とするためには、目標入力電流ｉｉｎ＊に代えて入力電圧検出値ｖｉｎを使用すればよい。したがって、降圧制御時の目標リアクトル電流ｉＬ＊は、次の式（８）により設定することができる（ステップ５；Ｓ５）。

ｉＬ＊＝ｖｉｎ^２／ｖｏ×ｉ＊＊ ・・・（８）

続いて、目標ピーク電流演算部２４ｂは、ピーク電流制御における目標ピーク電流ｉｒｅｆ＊を前述の式（１）と上記の式（８）とを用いて、次の式（９）により設定する（Ｓ７）。

ｉｒｅｆ＊＝２×ｉ＊Ｌ＝（２×ｖｉｎ^２／ｖｏ）×ｉ＊＊ ・・・（９）

次に、ピーク電流制御部２５ａ、２５ｂは、ピーク電流制御を行うため、電源主回路部１の電流検出部６によりリアクトル電流ｉＬを検出して取り込む（ステップ８；Ｓ８）。そして、リアクトル電流ｉＬと目標ピーク電流演算部２４ａ、２４ｂで得られた各目標ピーク電流ｉｒｅｆ＊を用いてピーク電流制御を行う（ステップ９；Ｓ９）。

このピーク電流制御においては、図４に示すように、リアクトル電流ｉＬを０の値と式（４）あるいは式（９）で得られた目標ピーク電流ｉｒｅｆ＊との間で電流を制御する、いわゆるバングバング制御を行う。

すなわち、昇圧制御の場合、ピーク電流制御部２５ａは、第１スイッチング素子Ｑ１を常にオンにした状態で、リアクトル電流ｉＬが前述の式（４）で求めた目標ピーク電流ｉｒｅｆ＊に達した瞬間に、第２スイッチング素子Ｑ２をオンに制御してリアクトル電流ｉＬを低下させ、また、リアクトル電流ｉＬが０に達した瞬間に第２スイッチング素子Ｑ２をオフにしてリアクトル電流ｉＬを増加させるように、スイッチ制御部２６ａの動作を制御する（ステップ９；Ｓ９）。

これに応じて、スイッチ制御部２６ａは、昇圧型アームを構成する第２スイッチング素子Ｑ２に対してオンオフ用のスイッチ信号を、また、第１スイッチング素子Ｑ１を常にオンするスイッチ信号をそれぞれ生成して出力する（ステップ１０；Ｓ１０）。

一方、降圧制御の場合、ピーク電流制御部２５ｂは、第２スイッチング素子Ｑ２を常にオフにした状態で、リアクトル電流ｉＬが前述の式（９）で求めた目標ピーク電流ｉｒｅｆ＊に達した瞬間に、第１スイッチング素子Ｑ１をオフに制御してリアクトル電流ｉＬを低下させ、また、リアクトル電流ｉＬが０に達した瞬間に第１スイッチング素子Ｑ１をオンにしてリアクトル電流ｉＬを増加させるように、スイッチ制御部２６ｂの動作を制御する（ステップ９；Ｓ９）。

これに応じて、スイッチ制御部２６ｂは、降圧型アームを構成する第１スイッチング素子Ｑ１に対してオンオフ用のスイッチ信号を、また、第２スイッチング素子Ｑ２を常にオフするスイッチ信号をそれぞれ生成して出力する（ステップ１１；Ｓ１１）。

なお、この実施の形態１では、電源制御部２において、出力制御部２１、比較部２２、セレクタ２３及び２６ｃ、目標ピーク電流演算部２４ａ、２４ｂ、ピーク電流制御部２５ａ、２５ｂを機能ごとにブロックに分けているが、制御プログラムを用いてこのような各機能の制御をマイコンで実現することも可能である。

以上のように、この実施の形態１によれば、交流入力を直流出力に変換するＨブリッジ型昇降圧のコンバータ５を備えた電力変換装置において、リアクトル電流ｉＬを制御する電源制御部２を備え、この電源制御部２において、入力電圧検出値ｖｉｎと出力電圧検出値ｖｏとの大きさの比較に基づき、昇圧制御と降圧制御を切り替えつつ、コンバータ５の第１及び第２スイッチング素子Ｑ１、Ｑ２を制御することにより交流入力電流ｉａｃの波形を交流入力電圧ｖａｃの波形に近づける力率改善制御（ＰＦＣ）を行う。その際、ＰＦＣ制御での目標入力電流ｉｉｎ＊が脈流電圧｜ｖａｃ｜と同じ位相で、同じ脈流波形となるように、昇圧制御時と降圧制御時で演算方法を切り替える。

つまり、昇圧制御時はリアクトルＬには全波整流後の入力電流ｉｉｎに対応した電流が流れるため、目標リアクトル電流ｉＬ＊は式（３）に基づいて制御し、降圧制御時はリアクトルＬには出力電流ｉｏに対応した電流が流れるため、目標リアクトル電流ｉＬ＊は式（８）に基づいて制御するよう制御を切り替える。そうすることで、リアクトルＬに流す電流ｉＬを調整し、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相、同波形とすることができるので、力率を向上させることができる。また、この電力変換装置は、１段のコンバータ５で構成され、かつピーク電流制御を用いることから、部品点数が少なく、低コストで、かつ高効率を実現することができる。

なお、この実施の形態１では、リアクトル電流ｉＬの電流制御方式はピーク電流制御方式としたが、このようなピーク電流制御方式に限ることはない。
例えば、図６に示すように、目標リアクトル電流ｉＬ＊に対して一定幅±ΔＴの上下２つの第１及び第２目標ピーク電流ｉｒｅｆ１＊、ｉｒｅｆ２＊を定め、第１目標ピーク電流ｉｒｅｆ１＊と第２目標ピーク電流ｉｒｅｆ２＊の間でリアクトル電流ｉＬを増減させるヒステリシスコンパレータ制御方式を適用することができる。
また、図７に示すように、上限の目標ピーク電流ｉｒｅｆ１＊とその分圧値の下限の目標ピーク電流ｉｒｅｆ２＊との中心位置に目標リアクトル電流ｉＬ＊が位置するように目標ピーク電流ｉｒｅｆ１＊を定め、両目標ピーク電流ｉｒｅｆ１＊とｉｒｅｆ２＊の間でリアクトル電流ｉＬを増減させるウインドウコンパレータ制御方式などを適用することも可能である。

実施の形態２．
図８はこの発明の実施の形態２における電力変換装置の電源制御部の構成を示す回路ブロック図であり、実施の形態１（図２）と同一もしくは対応する構成部分には同一の符号を付す。なお、この実施の形態２における電力変換装置の電源主回路部１の構成は実施の形態１（図１）と同一である。

上記の実施の形態１では、リアクトル電流ｉＬの目標ピーク電流ｉｒｅｆ＊を決定し、第１及び第２スイッチング素子Ｑ１、Ｑ２をスイッチング動作させることにより、リアクトル電流ｉＬを０と目標ピーク電流ｉｒｅｆ＊との間で制御するピーク電流制御方式を採用していた。

このようなピーク電流制御方式においては、全波整流された後の入力電圧｜ｖａｃ｜の０近辺では、図９に示すように、スイッチング素子のオンオフのタイミングが早くなるため、際限なく高周波動作が必要となる制御となってしまう。この場合、第１及び第２スイッチング素子Ｑ１、Ｑ２を構成する実際のＭＯＳＦＥＴやＭＯＳＦＥＴを駆動するゲートドライバはこの高周波に対応するものが必要となり、制御ＩＣは高周波に対応するものが必要となって高コストとなる。また、高周波動作させた場合は、スイッチング損失が周波数に応じて増加するため、回路の効率が悪くなるという懸念がある。

そこで、この実施の形態２では、ピーク電流制御方式によって第１及び第２スイッチング素子Ｑ１、Ｑ２をスイッチングする場合に、スイッチング周波数に上限を設け、スイッチング損失の低減を図るようにしたものである。そのため、この実施の形態２では、実施の形態１（図２）の構成において、スイッチ制御部２６ａ、２６ｂの構成の一部を変更している。

すなわち、この実施の形態２において、スイッチ制御部２６ａ、２６ｂに対して、予めスイッチング周波数の上限値ｆｓｉｇを設定する。そして、図１０に示すように、目標ピーク電流ｉｒｅｆ＊の０近辺において、スイッチング周波数が上限値ｆｓｉｇで定めた周波数より高くなる場合は、スイッチング周波数を上限値ｆｓｉｇを超えないように、この上限値ｆｓｉｇを最大のスイッチング周波数としたオンオフ制御用のスイッチ信号をスイッチ制御部２６ａ、２６ｂで生成する。
その他の構成、および作用効果は、実施の形態１の場合と同様であるから、ここでは詳しい説明は省略する。

このように、この実施の形態２によれば、電源制御部２において、スイッチング周波数に上限値ｆｓｉｇを設定してスイッチ信号を生成することにより、高い力率を維持しつつ、スイッチング損失の少ない高効率な電力変換装置を実現することができる。

実施の形態３．
図１１はこの発明の実施の形態３における電力変換装置の電源制御部の構成を示す回路ブロック図であり、実施の形態１（図２）と同一もしくは対応する構成部分には同一の符号を付す。なお、この実施の形態３における電力変換装置の電源主回路部１の構成は実施の形態１（図１）と同一である。

上記の実施の形態２で説明したように、実施の形態１では、ピーク電流制御方式を採用する場合、全波整流回路４で全波整流された後の入力電圧｜ｖａｃ｜の０近辺では、スイッチング素子のオンオフのタイミングが早くなるため、際限なく高周波動作が必要となる制御となって、高コスト化、電源効率の悪化の懸念がある。

その対策として、例えばスイッチ制御部２６ａ、２６ｂにおいて、スイッチング周波数を回路動作と関係なく一律に固定することで高周波な制御を行わずに、低コスト化やスイッチング損失の低減を図ることが考えられる。しかし、このようにスイッチング周波数を回路動作と無関係に一律に固定すると、図１２に示すように、リアクトル電流ｉＬの不連続期間が生じてしまい、力率の低下につながる懸念がある。

ここで、図４から分かるように、昇圧制御時には降圧制御時に比べてリアクトル電流ｉＬが少なく流れるので、電流レベルの小さい昇圧制御時のスイッチング周波数を低く設定しても入力電流ｉｉｎの波形の歪の影響は比較的小さく、力率低下への影響は少ない。一方、降圧制御時には昇圧制御時に比べてリアクトル電流ｉＬが多く流れるので、電流レベルの大きい降圧制御時のスイッチング周波数を過剰に低くすると入力電流ｉｉｎの波形の歪が大きくなり、力率が低下してしまう。逆に、降圧制御時のスイッチング周波数を過剰に高くするとスイッチング損失の増加につながる。

そこで、この実施の形態３では、図１３に示すように、ピーク電流制御方式によって第１及び第２スイッチング素子Ｑ１、Ｑ２をスイッチングする際、降圧制御時には力率の低下を防ぎつつ、スイッチング損失が増加しないような適宜のスイッチング周波数ｆｓｉｇ２を設定する一方、昇圧制御時にはスイッチング損失が増加しないように降圧制御時のスイッチング周波数ｆｓｉｇ２よりも低いスイッチング周波数ｆｓｉｇ１（＜ｆｓｉｇ２）を設定する。

そのため、この実施の形態３では、実施の形態１（図２）の構成において、スイッチ制御部２６ａ、２６ｂの一部を変更し、図１１に示すように、昇圧制御側のスイッチ制御部２６ａに対してはスイッチング周波数ｆｓｉｇ１（＜ｆｓｉｇ２）を設定し、降圧制御側のスイッチ制御部２６ｂに対してはスイッチング周波数ｆｓｉｇ２を設定する。そして、各スイッチ制御部２６ａ、２６ｂにおいてそれらのスイッチング周波数ｆｓｉｇ１、ｆｓｉｇ２を有するオンオフ制御用のスイッチ信号を生成することで、スイッチング損失の低減を図るようにしている。
なお、各スイッチング周波数ｆｓｉｇ１、ｆｓｉｇ２を具体的に設定する場合には、アプリケーションで必要な力率から決定される。各スイッチング周波数ｆｓｉｇ１、ｆｓｉｇ２は全般に低く設定した方がスイッチング損失の改善が見込まれ、回路の高効率化につながる。

図１４は、昇降圧制御時にスイッチング周波数を１５０ｋＨｚに固定したときの交流入力電圧ｖａｃ、交流入力電流ｉａｃ、および目標ピーク電流ｉｒｅｆ＊のシミュレーション波形を示す。また、図１５は、降圧制御時はスイッチング周波数を１５０ｋＨｚに設定し、昇圧制御時はスイッチング周波数を変更したときの力率の値の変化を示す。また、図１６は、降圧制御時はスイッチング周波数を１５０ｋＨｚに設定し、また昇圧制御時はスイッチング周波数を１００ｋＨｚに設定したときの交流入力電圧ｖａｃ、交流入力電流ｉａｃ、および目標ピーク電流ｉｒｅｆ＊のシミュレーション波形を示す。

図１５より、力率低下を抑えつつ、電源効率を向上させるためには、昇圧時のスイッチング周波数を１００ｋＨｚまで低く設定することが可能であることが分かる。また、図１４と図１６の比較により、スイッチング周波数を１５０ｋＨｚに設定にしたとき（図１４）と、昇圧制御時のスイッチング周波数を１００ｋＨｚに設定したとき（図１６）とを比べると、図１６では昇圧・降圧制御の切替付近における入力電流の変動に差が見られるものの、図１５から、力率にはほとんど影響を与えていないことが分かる。なお、力率の低下を許容できるのであれば、昇圧時のスイッチング周波数を１００ｋＨｚよりもさらに低い周波数に設定できる。
その他の構成、および作用効果は、実施の形態１の場合と同様であるから、ここでは詳しい説明は省略する。

なお、上記の説明では、スイッチング周波数をｆｓｉｇ１、ｆｓｉｇ２の２種設定して昇圧制御時と降圧制御時で切り替えるようにしたが、昇圧制御時と降圧制御時でそれぞれ複数段のスイッチング周波数を設定し、入力電圧検出値ｖｉｎのレベルに応じてスイッチング周波数を段階的に切り替えるようにすることも可能である。

このように、この実施の形態３によれば、昇圧制御時のスイッチング周波数ｆｓｉｇ１を降圧制御時のスイッチング周波数ｆｓｉｇ２より低く（ｆｓｉｇ１＜ｆｓｉｇ２）設定し、昇圧制御時と降圧制御時でそれぞれスイッチング周波数ｆｓｉｇ１、ｆｓｉｇ２を選択切替してピーク電流制御を行う方式としているので、高い力率を維持しつつ、スイッチング損失の少ない高効率な電力変換装置を実現することができる。

実施の形態４．
図１７及び図１８はこの発明の実施の形態４による電力変換装置の電源主回路部及び電源制御部を示す回路ブロック図であり、実施の形態１（図１及び図２）と同一もしくは対応する構成部分には同一の符号を付す。

この実施の形態４では、実施の形態１（図１及び図２）に示した電力変換装置を前提として、複数のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を直列に接続したものを負荷９とした場合について説明する。しかしながら、これに限らず、実施の形態２（図８）、実施の形態３（図１１）に示した電力変換装置を前提として、複数のＬＥＤを直列に接続したものを負荷９とした場合であってもよい。また、負荷９となるＬＥＤの接続方法は、単に直列接続した場合に限らず並列接続や直並列接続としてもよい。

ここで、ＬＥＤは通常、その特性から電流制御が適している。このため、この実施の形態４では、実施の形態１の回路構成（図１及び図２）に対し、ＬＥＤに流れるＬＥＤ電流ｉＬＥＤを検出するための検出回路としてＬＥＤ電流検出部１０が追加されている。また、電源制御部２において、出力制御部２１に対する出力電圧検出値ｖｏや目標出力電圧ｖｏ＊の入力に代えて、ＬＥＤ電流検出部１０で検出されたＬＥＤ電流ｉＬＥＤ、および目標出力電流ｉＬＥＤ＊が入力されている。

この構成によれば、実施の形態１と同様の制御により、ＬＥＤに流れるＬＥＤ電流ｉＬＥＤの制御を行うことができる。また、光量を調整するための調光機能を搭載する場合は、外部の機器から上記の目標出力電流ｉＬＥＤ＊を可変するような構成とすれば、調光機能も実現することができる。

このように、この実施の形態４では、実施の形態１〜３において負荷９として複数のＬＥＤを設けた場合、ＬＥＤ電流検出部１０で検出されたＬＥＤ電流ｉＬＥＤを電源制御部２にフィードバックし、出力制御部２１でＬＥＤ電流ｉＬＥＤが目標出力電流ｉＬＥＤ＊となるように制御する。そして、実施の形態１〜３で示した目標ピーク電流演算部２４ａ、２４ｂ、ピーク電流制御部２５ａ、２５ｂ、およびオンオフ信号生成部２６によって第１及び第２スイッチング素子Ｑ１、Ｑ２のオンオフ制御を行うことにより、安価で高力率、高効率を達成することができる。

実施の形態５．
図１９及び図２０はこの発明の実施の形態５による電力変換装置の電源主回路部及び電源制御部を示す回路ブロック図であり、実施の形態１（図１及び図２）と同一もしくは対応する構成部分には同一の符号を付す。

この実施の形態５の電源主回路部１（図１９）は、実施の形態１（図１）に比較して、ＬＣ入力フィルタ１１を設けている。また、電源制御部２（図２０）には、昇降圧制御のための目標ピーク電流演算部２４ｄ、ピーク電流制御部２５ｄ、スイッチ制御部２６ｄを備えている。

実施の形態１（図１及び図２）では、第１及び第２スイッチング素子Ｑ１、Ｑ２のスイッチング動作により、高調波成分を多く含んだ交流入力電流ｉａｃが流れてしまう。交流入力電流ｉａｃに高調波成分を多く含んだ電流が流れることにより、他の電気機器の誤動作を引き起こす恐れがあり、製品化に際しては高調波規格などで入力電流の高次高調波を抑制する対策が必要不可欠となっている。一般的に、入力電流の高調波対策として図１９に示すようなリアクトルとコンデンサからなるＬＣ入力フィルタ１１が設けられる。

ところで、実施の形態１（図１）の電源制御部２では、入力電圧検出部７で脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと、出力電圧検出部８で出力電圧ｖｄｃを検出して得られる出力電圧検出値ｖｏとの比較に基づいて、昇圧制御または降圧制御のどちらかの制御を行っていた。ここで、昇圧制御の場合、電源制御部２は、第１スイッチング素子Ｑ１を常時オンにして、第２スイッチング素子Ｑ２をオンオフするので、リアクトルＬに流れるリアクトル電流ｉＬは、図２１（ａ）に示すようになり、第２スイッチング素子Ｑ２をオンした時のリアクトル電流ｉＬ１、第２スイッチング素子Ｑ２をオフしたときのリアクトル電流ｉＬ２は、以下のようになる。

ｉＬ１＝（１／Ｌ）×ｖｉｎ×ｔｏｎ ・・・（１０）
ｉＬ２＝（１／Ｌ）×（ｖｉｎ−ｖｏ）×ｔｏｆｆ ・・・（１１）

ここで、ＬはリアクトルＬのインダクタンス、ｔｏｎは第２スイッチング素子Ｑ２のオン時間、ｔｏｆｆは第２スイッチング素子Ｑ２のオフ時間である。

一方、降圧制御の場合、電源制御部２は、第２スイッチング素子Ｑ２を常時オフにして、第１スイッチング素子Ｑ１をオンオフ制御するので、リアクトルＬに流れるリアクトル電流ｉＬは、図２１（ｂ）に示すようになり、第１スイッチング素子Ｑ１をオンした時のリアクトル電流ｉＬ３、第１スイッチング素子Ｑ１をオフしたときのリアクトル電流ｉＬ４は、以下のようになる。

ｉＬ３＝（１／Ｌ）×（ｖｉｎ−ｖｏｎ）×ｔｏｎ ・・・（１２）
ｉＬ４＝（１／Ｌ）×（−ｖｏ）×ｔｏｆｆ ・・・（１３）

したがって、脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと、出力電圧検出部８で出力電圧ｖｄｃを検出して得られる出力電圧検出値ｖｏとがほぼ等しいとき（｜ｖａｃ｜≒ｖｄｃのとき）には、昇圧制御時には上記の式（１１）のｉＬ２に示すように、リアクトルＬの電流減少速度が遅くなる。一方、降圧制御時には上記の式（１２）のｉＬ３に示すように、リアクトルＬの電流増加速度が遅くなってしまう。その結果、昇圧制御と降圧制御の制御切替付近（｜ｖａｃ｜≒ｖｄｃのとき）では、昇圧制御時でも降圧制御時でも、リアクトルＬに流れる電流のスイッチング周波数が低速化し、ＬＣ入力フィルタ１１を設けた場合に、リアクトル電流のスイッチング周波数がＬＣ入力フィルタ１１で決まる共振周波数に近づく。そのため、交流入力電流ｉａｃがＬＣ入力フィルタ１１で決まる共振周波数で共振を起こしてしまうことがある。

そこで、実施の形態５では、脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと、出力電圧検出部８で出力電圧ｖｄｃを検出して得られる出力電圧検出値ｖｏとがほぼ等しいとき（｜ｖａｃ｜≒ｖｄｃ）において、昇降圧制御（バックブーストモード）を実施する。この昇降圧制御（バックブーストモード）は、第１及び第２スイッチング素子Ｑ１、Ｑ２を同期させて同時にオンオフ制御することで実現することができる。なお、昇降圧制御時の目標リアクトル電流ｉＬ＊の具体的な求め方については、後で詳述する。

実施の形態１に対する実施の形態５の電源制御部２（図２０）の変更点として、比較部２２において、入力電圧検出部７で脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと出力電圧検出部８で出力電圧ｖｄｃを検出して得られる出力電圧検出値ｖｏの値から、図２２に示す制御動作判定に基づいて、昇圧制御と、降圧制御と、昇降圧制御とを切り替えるようにする。そして、昇降圧制御時には、昇降圧制御用の目標ピーク電流ｉｒｅｆ＊の演算、昇降圧制御用のスイッチングパターンでピーク電流制御を行えるようにする。なお、実際に制御を切り替える入出力電圧の値は、入力フィルタで決まる共振周波数とリアクトルＬに流れる電流のスイッチング周波数を比較して決定される。

すなわち、比較部２２において、昇圧制御と判定した場合、出力制御部２１の出力側に接続された第１セレクタ２３の共通接点ｃを昇圧制御側の個別接点ａに接続し、第２セレクタ２６ｃの各昇圧制御側の個別接点ａを共通接点ｃに接続する。また、比較部２２において、降圧制御と判定した場合、出力制御部２１の出力側に接続された第１セレクタ２３の共通接点ｃを降圧制御側の個別接点ｂに接続し、第２セレクタ２６ｃの各降圧制御側の個別接点ｂを共通接点ｃに接続する。さらに、比較部２２において、昇降圧制御と判定した場合は、出力制御部２１の出力側に接続された第１セレクタ２３の共通接点ｃを昇降圧制御側の個別接点ｄに接続し、第２セレクタ２６ｃの各昇降圧制御側の個別接点ｄを共通接点ｃに接続する。

次に、電源制御部２における具体的な目標ピーク電流ｉｒｅｆ＊の演算方法について、図２３のフローチャートを参照して説明する。昇圧制御時及び降圧制御時においては、実施の形態１で説明したために省略し、昇降圧制御時の目標ピーク電流演算部２４ｄの動作（Ｓ１２、Ｓ１３）について記述する。なお、図２３において符号Ｓは処理ステップを意味する。

昇降圧制御は第１及び第２スイッチング素子Ｑ１、Ｑ２を同期して同時にオンオフ制御し、また、本昇降圧制御時には入出力電圧差が小さい（｜ｖａｃ｜≒ｖｄｃ）ので、第１及び第２スイッチング素子Ｑ１、Ｑ２のスイッチングのデューティ比は約５０％程度である。したがって、昇降圧制御時の目標リアクトル電流ｉＬ＊は、第１及び第２スイッチング素子Ｑ１、Ｑ２が昇圧制御時の入力電流に対応した値（式（３）参照）の２倍（式（１４））で、また、降圧制御時の出力電流に対応した値（式（８）参照）の２倍（式（１５））で簡易的に計算することができる。（ステップ１２；Ｓ１２）

ｉＬ＊＝２×ｖｉｎ×ｉ＊＊ ・・・（１４）

ｉＬ＊＝２×ｖｉｎ^２／ｖｏ×ｉ＊＊ ・・・（１５）

続いて、目標ピーク電流演算部２４ｄは、ピーク電流制御における目標ピーク電流ｉｒｅｆ＊を前述の式（１）と上記の式（１４）、（１５）とを用いて、次の式（１６）、（１７）に設定する（ステップ１３；Ｓ１３）。

ｉｒｅｆ＊＝２×ｉＬ＊＝２×２×ｖｉｎ×ｉ＊＊ ・・・（１６）

ｉｒｅｆ＊＝２×ｉＬ＊＝２×２×ｖｉｎ^２／ｖｏ×ｉ＊＊ ・・・（１７）

なお、入出力電圧差がほぼ０のときの昇降圧制御時に用いる目標ピーク電流演算式は式（１６）でも式（１７）でも同様の値となり、どちらを適用しても構わない。

その他の構成および作用効果は、実施の形態１の場合と同様であるから、ここでは詳しい説明は省略する。

このように、この実施の形態５によれば、第１及び第２スイッチング素子Ｑ１、Ｑ２のスイッチング動作により発生する高調波スイッチングノイズを含む交流入力電流ｉａｃを流さないためにＬＣ入力フィルタ１１を設けた場合に、入出力電圧差が小さい（｜ｖａｃ｜≒ｖｄｃ）ときに第１及び第２スイッチング素子Ｑ１、Ｑ２を同期させて同時にスイッチング制御を行う昇降圧制御を行うようにした。これにより、リアクトルＬに流れる電流のスイッチング周波数の低周波化を阻止して、交流入力電流ｉａｃがＬＣ入力フィルタ１１で決まる共振周波数で共振するのを防ぐことにより、交流入力電流ｉａｃに歪みが発生することなく、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相、同波形とし、力率を向上させることができる。

この昇降圧制御時は、リアクトルＬには第１及び第２スイッチング素子Ｑ１、Ｑ２がオンの期間に全波整流後の入力電流に対応した電流が流れ、第１及び第２スイッチング素子Ｑ１、Ｑ２がオフの期間に出力電流ｉｏに対応した電流が流れ、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２のスイッチングデューティ比は約５０％となるため、目標リアクトル電流ｉＬ＊を式（１４）または式（１５）に基づいて演算した値でピーク電流制御を行う。

なお、実施の形態５ではここまでＬＣ入力フィルタ１１を設けた場合において、昇降圧制御を行う方法を説明してきたが、ＬＣ入力フィルタ１１を設けない場合においても力率や効率などの改善を目的とし、昇降圧制御を用いることもできる。

また、制御切替時の入力電流歪みによる力率低下などを懸念した場合に、切替回数を減らす目的で上記記載の「昇圧制御＋昇降圧制御＋降圧制御」の組み合わせだけでなく、「昇圧制御＋昇降圧制御」、または「昇降圧制御＋降圧制御」の組み合わせとしても良い。これらの場合における制御切替に用いる入力電圧しきい値は、前述のように入力フィルタで決まる共振周波数とリアクトルＬに流れる電流のスイッチング周波数との比較から決定する方法だけでなく、昇圧制御と昇降圧制御を切り替える場合、その切り替えを入力電圧ｖａｃが出力電圧ｖｄｃよりあらかじめ決められた電圧だけ小さい値で行い、降圧制御と昇降圧制御を切り替える場合、その切り替えを入力電圧ｖａｃが出力電圧ｖｄｃよりあらかじめ決められた電圧だけ大きい値で行うようにしてもよい。例えば、入力電圧ｖａｃ＝ＡＣ２００Ｖ、出力電圧ｖｄｃ＝ＤＣ１００Ｖとした場合に、例えば出力電圧ｖｄｃの８０％の値、出力電圧ｖｄｃの１２０％の値を制御切替のしきい値と決めておき、以下のように設定することもできる。

「昇圧制御＋昇降圧制御＋降圧制御」の場合
比較部２２において、
ｖａｃ＜０．８ｖｄｃ（８０Ｖ）のとき「昇圧制御」、
０．８ｖｄｃ（８０Ｖ）≦ｖａｃ≦１．２ｖｄｃ（１２０Ｖ）のとき「昇降圧制御」、
ｖａｃ＞１．２ｖｄｃ（１２０Ｖ）のとき「降圧制御」と判定する。

「昇圧制御＋昇降圧制御」の場合
比較部２２において、
ｖａｃ＜０．８ｖｄｃ（８０Ｖ）のとき「昇圧制御」、
ｖａｃ≧０．８ｖｄｃ（８０Ｖ）のとき「昇降圧制御」と判定する。

「昇降圧制御＋降圧制御」の場合
比較部２２において、
ｖａｃ≦１．２ｖｄｃ（１２０Ｖ）のとき「昇降圧制御」
ｖａｃ＞１．２ｖｄｃ（１２０Ｖ）のとき「降圧制御」と判定する。

また、単純な制御切替の入力電圧しきい値として、出力電圧ｖｄｃが直流に制御されるはずであることから、実際の出力電圧ｖｄｃは検出せずに、検出出力電圧ｖｏの代わりに目標出力電圧値ｖｏ＊を用いたものから決定しても良い。

さらに、制御切替時の入力電流歪みによる力率低下が懸念される場合、切替回数をなくして「昇圧制御のみ」または「昇降圧制御のみ」のように制御モードを単独モードにしても良い。複数の制御モード間で制御モードを切り替える場合、各制御モードに応じた「スイッチングパターン変更」と「演算式変更後の演算結果反映」の間にタイミングのズレが発生し、瞬間的に入力電流に歪みが発生する懸念がある。そこで、「昇圧制御のみ」または「昇降圧制御のみ」の単独の制御モードを採用することにより、制御モードの切替をなくし、入力電流歪みによる力率低下を抑制することができる。

特に、図３において、出力電圧ｖｄｃが常に脈流電圧｜ｖａｃ｜より大きいと判断される場合、「昇圧制御のみ」の単独モードを採用する。「昇圧制御のみ」を採用することにより、演算式が単純で処理速度が速くなるため、高速制御が可能となる。また、上記昇降圧制御の演算式は、入出力電圧差が小さい（｜ｖａｃ｜≒ｖｄｃ）場合の演算式であるが、この場合にかかわらず｜ｖａｃ｜＞ｖｄｃ、｜ｖａｃ｜＜ｖｄｃのときも「昇降圧制御のみ」の単独モードを採用することにより、入出力電圧に関係なく、ある程度の力率改善効果を有する制御、及び出力電圧制御が１つの制御モードで行える。

また、実施の形態１と同様に、この実施の形態５では、リアクトル電流ｉＬの制御方式をピーク電流制御方式に限らず、図５に示すように、目標リアクトル電流ｉＬ＊に対して一定幅±ΔＴの上下２つの目標ピーク電流ｉｒｅｆ１＊、ｉｒｅｆ２＊を定め、両目標ピーク電流ｉｒｅｆ１＊とｉｒｅｆ２＊の間でリアクトル電流ｉＬを増減させるヒステリシスコンパレータ制御方式を適用することや、図６に示すように、上限の目標ピーク電流ｉｒｅｆ１＊とその分圧値の下限の目標ピーク電流ｉｒｅｆ２＊との中心位置に目標リアクトル電流ｉＬ＊が位置するように目標ピーク電流ｉｒｅｆ１＊を定め、両目標ピーク電流ｉｒｅｆ１＊とｉｒｅｆ２＊の間でリアクトル電流ｉＬを増減させるウインドウコンパレータ制御方式などを適用することも可能である。

また、実施の形態２にあるようにリアクトルＬのスイッチング周波数に上限を設けること、実施の形態３にあるようにリアクトルＬのスイッチング周波数を固定とすること、さらに制御モードに応じてそのスイッチング周波数を切り替えること、さらに少なくてもどれか１つの制御を行うときに、そのスイッチング周波数を複数段階で切り替えること、実施の形態４にあるように負荷をＬＥＤにして出力電流制御に変更し、調光機能を持たせることも可能である。

実施の形態６．
図２４はこの発明の実施の形態６における電力変換装置の電源制御部の構成を示す回路ブロック図であり、実施の形態５（図２０）と同一もしくは対応する構成部分には同一の符号を付す。この実施の形態６における電力変換装置の電源主回路部１の構成は実施の形態５（図１９）と同様である。

実施の形態５の比較部２２において制御を切り替える瞬間に、目標ピーク電流ｉｒｅｆ＊の演算値の変更と制御に応じたスイッチングパターンの変更にタイミングのズレが生じてしまうことで、交流入力電流ｉａｃに瞬間的な歪みが発生する可能性があり、これにより力率の低下や高調波規格非準拠の懸念がある。よって、高力率が要求されるアプリケーションでは、制御切替の回数をできる限り減らすことが望ましく、制御方法を「昇降圧制御のみ」、「昇降圧制御+昇圧制御」、「昇降圧制御+降圧制御」とした場合を考える。

実施の形態５において、昇降圧制御時の目標リアクトル電流ｉＬ＊の演算式は、入出力電圧差が小さいとき（｜ｖａｃ｜≒ｖｄｃ）を想定した式であり、入出力電圧差が大きくなる条件でも昇降圧制御が必要な場合には式（１４）または式（１５）の演算式は適さない。

実施の形態６では、実施の形態５に対し、昇降圧制御時の目標リアクトル電流ｉＬ＊の演算式を変更しており、広い入力電圧｜ｖａｃ｜の範囲において昇降圧制御を用いる場合に適した目標リアクトル電流ｉＬ＊の演算式を提供する。

図２５にリアクトル電流のピーク電流制御概略図を示す。昇降圧制御でピーク電流制御をする場合、第１及び第２スイッチング素子Ｑ１、Ｑ２がオンの期間にはリアクトルＬにエネルギーを蓄積し、そのデューティをｄとすると、このオン期間に流れる電流は式（１８）となる。また、第１及び第２スイッチング素子Ｑ１、Ｑ２がオフの期間にはリアクトルＬからエネルギーを放出し、そのデューティを（１−ｄ）とすると、このオフ期間に流れる電流は式（１９）となる。

Δｉ＋＝（ｖｉｎ／Ｌ）×ｄ ・・・（１８）
Δｉ−＝（ｖｏ／Ｌ）×（１−ｄ） ・・・（１９）

ピーク電流制御を用いているため、この電流増加分Δｉ＋と電流減少分Δｉ−は等しく、式（２０）が成立する。

Δｉ＋＝Δｉ− ・・・（２０）

式（１８）、式（１９）、式（２０）より、オンデューティｄは式（２１）となる。

ｄ＝ｖｏ／（ｖｏ＋ｖｉｎ） ・・・（２１）

次に、リアクトル電流ｉＬ＊は目標入力電流ｉｉｎ＊を第１及び第２スイッチング素子Ｑ１、Ｑ２のオンデューティｄで除算したものと考えられ、式（２２）が求まる。

ｉＬ＊＝ｉｉｎ＊／ｄ＝ｉｉｎ＊×（ｖｏ＋ｖｉｎ）／ｖｏ ・・・（２２）

なお、リアクトル電流ｉＬ＊は出力電流ｉｏを第１及び第２スイッチング素子Ｑ１、Ｑ２のオフデューティ（１−ｄ）で除算したものとも考えられ、この関係性と入力電流ｉｉｎ＊を出力電流ｉｏに換算する式（６）を用いて、式（２３）で計算しても同様の結果が得られる。

ｉＬ＊＝ｉｏ／（１−ｄ）＝ｉｉｎ＊×（ｖｏ＋ｖｉｎ）／ｖｏ ・・・（２３）

そして、目標入力電流ｉｉｎ＊を脈流電圧｜ｖａｃ｜を検出して得られる入力電圧検出値ｖｉｎと同じ位相で、同じ脈流波形とするために、目標入力電流ｉｉｎ＊に代えて入力電圧検出値ｖｉｎを使用し、さらに前述の出力制御量ｉ＊＊とを用いて、昇降圧制御時の目標リアクトル電流ｉＬ＊は、次の式（２４）により設定することができる。

ｉＬ＊＝ｖｉｎ×（ｖｏ＋ｖｉｎ）／ｖｏ×ｉ＊＊ ・・・（２４）

続いて、目標ピーク電流演算部２４ｄは、ピーク電流制御における目標ピーク電流ｉｒｅｆ＊を前述の式（１）と上記の式（２４）を用いて、次の式（２５）により設定する。

ｉｒｅｆ＊＝２×ｉＬ＊＝２×ｖｉｎ×（ｖｏ＋ｖｉｎ）／ｖｏ×ｉ＊＊ （２５）

その他の構成、および作用効果は、実施の形態５の場合と同様であるため、説明は省略する。

このように、この実施の形態６は、高力率が要求されるアプリケーションにおいて、制御切替時に発生する懸念のある目標ピーク電流ｉｒｅｆ＊の演算値の変更と制御に応じたスイッチングパターンの変更にタイミングのズレが生じることによる力率低下、高調波規格の非準拠を防ぐことを目的とし、昇降圧制御を広い入力電圧範囲で使用する場合には、目標リアクトル電流ｉＬ＊を式（２４）に基づいて算出することで、交流入力電流ｉａｃに歪みが発生することなく、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相、同波形とし、力率を向上させることができる。

なお、実施の形態６ではここまでＬＣ入力フィルタ１１を設けた場合として、昇降圧制御を行う方法を記述してきたが、ＬＣ入力フィルタ１１を設けない場合においても力率や効率などの改善を目的とし、昇降圧制御を用いることもできる。

また、上記記載の「昇降圧制御のみ」、「昇圧制御＋昇降圧制御」、「昇降圧制御＋降圧制御」とした場合の他に、「昇圧制御＋昇降圧制御＋降圧制御」とした場合の昇降圧制御時の目標ピーク電流演算式として式（２４）を使用しても良い。これらの場合における制御切替に用いる入力電圧しきい値は、前述のように入力フィルタで決まる共振周波数とリアクトルＬに流れる電流のスイッチング周波数との比較から決定する方法だけでなく、昇圧制御と昇降圧制御を切り替える場合、その切り替えを入力電圧ｖａｃが出力電圧ｖｄｃよりあらかじめ決められた電圧だけ小さい値で行い、降圧制御と昇降圧制御を切り替える場合、その切り替えを入力電圧ｖａｃが出力電圧ｖｄｃよりあらかじめ決められた電圧だけ大きい値で行うようにしてもよい。例えば、入力電圧ｖａｃ＝ＡＣ２００Ｖ、出力電圧ｖｄｃ＝ＤＣ１００Ｖとした場合に、出力電圧ｖｄｃの８０％の値、出力電圧ｖｄｃの１２０％の値を制御切替のしきい値と決めておき、以下のように設定することもできる。

「昇圧制御＋昇降圧制御＋降圧制御」の場合
比較部２２は、
ｖａｃ＜０．８ｖｄｃ（８０Ｖ）のとき「昇圧制御」、
０．８ｖｄｃ（８０Ｖ）≦ｖａｃ≦１．２ｖｄｃ（１２０Ｖ）のとき「昇降圧制御」、
ｖａｃ＞１．２ｖｄｃ（１２０Ｖ）のとき「降圧制御」と判定する。

「昇圧制御＋昇降圧制御」の場合
比較部２２は、
ｖａｃ＜０．８ｖｄｃ（８０Ｖ）のとき「昇圧制御」、
ｖａｃ≧０．８ｖｄｃ（８０Ｖ）のとき「昇降圧制御」と判定する。

「昇降圧制御＋降圧制御」の場合
ｖａｃ≦１．２ｖｄｃ（１２０Ｖ）のとき「昇降圧制御」、
ｖａｃ＞１．２ｖｄｃ（１２０Ｖ）のとき「降圧制御」と判定する。

さらに単純な制御切替の入力電圧しきい値として、出力電圧ｖｄｃが直流に制御されるはずであることから、実際の出力電圧ｖｄｃは検出せずに、検出出力電圧ｖｏの代わりに目標出力電圧値ｖｏ＊を用いたものから決定しても良い。

また、実施の形態１と同様に、この実施の形態６では、リアクトル電流ｉＬの制御方式をピーク電流制御方式に限らず、図５に示すように、目標リアクトル電流ｉＬ＊に対して一定幅±ΔＴの上下２つの目標ピーク電流ｉｒｅｆ１＊、ｉｒｅｆ２＊を定め、両目標ピーク電流ｉｒｅｆ１＊とｉｒｅｆ２＊の間でリアクトル電流ｉＬを増減させるヒステリシスコンパレータ制御方式を適用することや、図６に示すように、上限の目標ピーク電流ｉｒｅｆ１＊とその分圧値の下限の目標ピーク電流ｉｒｅｆ２＊との中心位置に目標リアクトル電流ｉＬ＊が位置するように目標ピーク電流ｉｒｅｆ１＊を定め、両目標ピーク電流ｉｒｅｆ１＊とｉｒｅｆ２＊の間でリアクトル電流ｉＬを増減させるウインドウコンパレータ制御方式などを適用することも可能である。

また、実施の形態２にあるようにリアクトルＬのスイッチング周波数に上限を設けること、実施の形態３にあるようにリアクトルＬのスイッチング周波数を固定とすること、さらに制御モードに応じてそのスイッチング周波数を切り替えること、さらに少なくてもどれか１つの制御を行うときに、そのスイッチング周波数を複数段階で切り替えること、実施の形態４にあるように負荷をＬＥＤにして出力電流制御に変更し、調光機能を持たせることも可能である。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (18)

1. 電源主回路部と電源制御部とからなり、
   上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、第１及び第２スイッチング素子並びにリアクトルを有して上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するＨブリッジ型昇降圧コンバータと、上記全波整流回路で全波整流された後の入力電圧、上記Ｈブリッジ型昇降圧コンバータで電圧変換された後の出力電圧、および上記Ｈブリッジ型昇降圧コンバータの上記リアクトルに流れるリアクトル電流ｉＬをそれぞれ検出する検出回路とを備え、
   上記電源制御部は、上記検出回路で検出された検出信号に基づいて上記Ｈブリッジ型昇降圧コンバータの上記第１及び第２スイッチング素子をオンオフ制御することにより上記出力電圧を制御すると共に、上記リアクトル電流ｉＬを制御して入力電流波形を入力電圧波形に近づける力率改善制御を行う電力変換装置であって、
   上記電源制御部は、上記入力電圧と上記出力電圧の比較に基づいて、上記Ｈブリッジ型昇降圧コンバータの昇圧制御、降圧制御、又は昇降圧制御の動作を判断し、上記昇圧制御時、上記降圧制御時、又は上記昇降圧制御時に対応してそれぞれ個別に上記力率改善制御を行うための目標リアクトル電流ｉＬ＊の演算を行い、上記リアクトル電流ｉＬが上記目標リアクトル電流ｉＬ＊に一致するように電流制御を行う電力変換装置。
2. 電源主回路部と電源制御部とからなり、
   上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、第１及び第２スイッチング素子並びにリアクトルを有して上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するＨブリッジ型昇降圧コンバータと、上記全波整流回路で全波整流された後の入力電圧、上記Ｈブリッジ型昇降圧コンバータで電圧変換された後の出力電圧、および上記Ｈブリッジ型昇降圧コンバータの上記リアクトルに流れるリアクトル電流ｉＬをそれぞれ検出する検出回路とを備え、
   上記電源制御部は、上記検出回路で検出された検出信号に基づいて上記Ｈブリッジ型昇降圧コンバータの上記第１及び第２スイッチング素子をオンオフ制御することにより上記出力電圧を制御すると共に、上記リアクトル電流ｉＬを制御して入力電流波形を入力電圧波形に近づける力率改善制御を行う電力変換装置であって、
   上記電源制御部は、上記Ｈブリッジ型昇降圧コンバータに対して、昇圧制御と降圧制御との組合せ、昇圧制御と昇降圧制御と降圧制御との組み合わせ、昇圧制御と昇降圧制御との組み合わせ、昇降圧制御と降圧制御との組み合わせ、昇圧制御のみ、あるいは昇降圧制御のみ、のうちのいずれか１つの制御を行い、
   上記昇圧制御と上記降圧制御との組合せ、上記昇圧制御と上記昇降圧制御と上記降圧制御との組み合わせ、上記昇圧制御と上記昇降圧制御との組み合わせ、あるいは上記昇降圧制御と上記降圧制御との組み合わせ、のいずれか１つの制御を行う場合には、上記入力電圧と上記出力電圧の比較に基づいて、上記Ｈブリッジ型昇降圧コンバータの上記昇圧制御、上記降圧制御、又は上記昇降圧制御の動作を判断し、上記昇圧制御時、上記降圧制御時、又は上記昇降圧制御時に対応してそれぞれ個別に上記力率改善制御を行うための目標リアクトル電流ｉＬ＊の演算を行い、上記リアクトル電流ｉＬが上記目標リアクトル電流ｉＬ＊に一致するように電流制御を行い、
   上記昇圧制御のみ、あるいは上記昇降圧制御のみ、のうちのいずれかの制御を行う場合には、上記昇圧制御時、あるいは上記昇降圧制御時に対応して上記力率改善制御を行うための目標リアクトル電流ｉＬ＊の演算を行い、上記リアクトル電流ｉＬが上記目標リアクトル電流ｉＬ＊に一致するように電流制御を行う電力変換装置。
3. 上記電源制御部は、上記Ｈブリッジ型昇降圧コンバータの昇圧制御時には、上記第１スイッチング素子を常時オンにし上記第２スイッチング素子をオンオフ制御すると共に、上記目標リアクトル電流ｉＬ＊を求める際、上記Ｈブリッジ型昇降圧コンバータの入力電流の制御目標となる目標入力電流ｉｉｎ＊に比例した値を設定する請求項１又は請求項２に記載の電力変換装置。
4. 上記電源制御部は、上記Ｈブリッジ型昇降圧コンバータの降圧制御時には、上記第２スイッチング素子を常時オフにし上記第１スイッチング素子をオンオフ制御すると共に、上記目標リアクトル電流ｉＬ＊を求める際、上記Ｈブリッジ型昇降圧コンバータの入力電流の制御目標となる目標入力電流ｉｉｎ＊を上記Ｈブリッジ型昇降圧コンバータの出力電流に換算したものに比例した値を設定する請求項１又は請求項２に記載の電力変換装置。
5. 上記電源制御部は、上記Ｈブリッジ型昇降圧コンバータの昇降圧制御時には、上記第１及び第２スイッチング素子を同時にオンオフ制御すると共に、上記目標リアクトル電流ｉＬ＊を求める際、上記Ｈブリッジ型昇降圧コンバータの入力電流の制御目標となる目標入力電流ｉｉｎ＊に比例した値の２倍の値、または上記Ｈブリッジ型昇降圧コンバータの入力電流の制御目標となる目標入力電流ｉｉｎ＊を上記Ｈブリッジ型昇降圧コンバータの出力電流に換算したものに比例した値の２倍の値を設定する請求項１又は請求項２に記載の電力変換装置。
6. 上記電源制御部は、上記Ｈブリッジ型昇降圧コンバータの昇降圧制御時には、上記第１及び第２スイッチング素子を同時にオンオフ制御すると共に、上記目標リアクトル電流ｉＬ＊を求める際、上記Ｈブリッジ型昇降圧コンバータの入力電流の制御目標となる目標入力電流ｉｉｎ＊を上記第１及び第２スイッチング素子のオンデューティで除算したものに比例した値、または、上記Ｈブリッジ型昇降圧コンバータの入力電流の制御目標となる目標入力電流ｉｉｎ＊を上記Ｈブリッジ型昇降圧コンバータの出力電流に換算したものを第１及び第２スイッチング素子のオフデューティで除算したものに比例した値を設定する請求項１又は請求項２に記載の電力変換装置。
7. 上記電源制御部は、上記目標リアクトル電流ｉＬ＊を求める際、上記入力電流を上記入力電圧で補正演算する請求項３から請求項６のいずれか１項に記載の電力変換装置。
8. 上記電源制御部の上記リアクトル電流ｉＬを上記目標リアクトル電流ｉＬ＊に一致させる制御方式として、ピーク電流制御を用いる請求項１から請求項７のいずれか１項に記載の電力変換装置。
9. 上記電源制御部の上記リアクトル電流ｉＬを上記目標リアクトル電流ｉＬ＊に一致させる制御方式として、ヒステリシス制御を用いる請求項１から請求項７のいずれか１項に記載の電力変換装置。
10. 上記電源制御部の上記リアクトル電流ｉＬを上記目標リアクトル電流ｉＬ＊に一致させる制御方式として、ウインドコンパレータ制御を用いる請求項１から請求項７のいずれか１項に記載の電力変換装置。
11. 上記電源制御部が上記ピーク電流制御を行う場合、上記第１及び第２スイッチング素子をオンオフ制御するスイッチング周波数に対して上限を設定する請求項８に記載の電力変換装置。
12. 上記電源制御部が上記ピーク電流制御を行う場合、昇圧制御時と降圧制御時と昇降圧制御時とで、上記第１及び第２スイッチング素子をオンオフ制御するスイッチング周波数を切り替える請求項８に記載の電力変換装置。
13. 上記第１及び第２スイッチング素子をオンオフ制御するスイッチング周波数の切り替えは複数段階で行われる請求項１２に記載の電力変換装置。
14. 上記電源主回路部には、負荷としてＬＥＤが接続されると共に、上記ＬＥＤに流れるＬＥＤ電流を検出するＬＥＤ電流検出回路を設け、上記電源制御部は、上記ＬＥＤ電流検出回路で検出された上記ＬＥＤ電流に基づいて上記ＬＥＤの電流制御を行う請求項１から請求項１３のいずれか１項に記載の電力変換装置。
15. 上記電源主回路部に入力フィルタを設けた場合、上記電源制御部は、上記昇圧制御と上記昇降圧制御を切り替える場合または上記降圧制御と上記昇降圧制御を切り替える場合、その切替電圧しきい値を、上記入力フィルタで決まる共振周波数と上記リアクトルに流れる電流のスイッチング周波数との比較に基づいて決定する請求項２に記載の電力変換装置。
16. 上記電源制御部は、上記昇圧制御と上記昇降圧制御を切り替える場合、その切り替えを上記入力電圧が上記出力電圧または目標出力電圧よりあらかじめ決められた電圧だけ小さい値で行い、上記降圧制御と上記昇降圧制御を切り替える場合、その切り替えを上記入力電圧が上記出力電圧または目標出力電圧よりあらかじめ決められた電圧だけ大きい値で行う請求項２に記載の電力変換装置。
17. 上記Ｈブリッジ型昇降圧コンバータは、上記交流電源に対して上記第１スイッチング素子と第１ダイオードが直列に接続され、負荷に対して第２ダイオードと上記第２スイッチング素子が直列に接続され、上記第１スイッチング素子と上記第１ダイオードの接続点と上記第２ダイオードと上記第２スイッチング素子の接続点の間に上記リアクトルを備えている請求項１から請求項１６のいずれか１項に記載の電力変換装置。
18. 上記Ｈブリッジ型昇降圧コンバータは、上記交流電源に対して上記第１スイッチング素子と第３スイッチング素子が直列に接続され、負荷に対して第４スイッチング素子と上記第２スイッチング素子が直列に接続され、上記第１スイッチング素子と上記第３スイッチング素子の接続点と上記第４スイッチング素子と上記第２スイッチング素子の接続点の間に上記リアクトルを備えている請求項１から請求項１６のいずれか１項に記載の電力変換装置。

Images