JP6033383B2 - 情報処理装置、その制御方法、および制御プログラム - Google Patents
情報処理装置、その制御方法、および制御プログラム Download PDFInfo
- Publication number
- JP6033383B2 JP6033383B2 JP2015197526A JP2015197526A JP6033383B2 JP 6033383 B2 JP6033383 B2 JP 6033383B2 JP 2015197526 A JP2015197526 A JP 2015197526A JP 2015197526 A JP2015197526 A JP 2015197526A JP 6033383 B2 JP6033383 B2 JP 6033383B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- information processing
- processing apparatus
- main controller
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 58
- 238000000034 method Methods 0.000 title claims description 35
- 230000004044 response Effects 0.000 claims description 61
- 230000008569 process Effects 0.000 claims description 27
- 238000012546 transfer Methods 0.000 description 42
- 238000012545 processing Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- KNMAVSAGTYIFJF-UHFFFAOYSA-N 1-[2-[(2-hydroxy-3-phenoxypropyl)amino]ethylamino]-3-phenoxypropan-2-ol;dihydrochloride Chemical compound Cl.Cl.C=1C=CC=CC=1OCC(O)CNCCNCC(O)COC1=CC=CC=C1 KNMAVSAGTYIFJF-UHFFFAOYSA-N 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Description
本発明は、情報処理装置、その制御方法、および制御プログラムに関し、外部機器から受信した情報に対する応答処理に関する。
情報処理装置において、省電力モードを有するものが知られている。このような情報処理装置として、例えば、情報処理装置がメインCPUとサブCPUとを有し、省電力モードではメインCPUに対する電力の供給を通常よりも低減(又は遮断)した状態にする。そして、省電力モードにおいて、ネットワークに対する応答を行う際、メインCPUに対する電力の供給を通常状態に戻すことなく、サブCPUによってネットワーク応答を実行する(例えば、特許文献1参照)。
特許文献1においては、省電力モードの際には、サブCPUに対するクロックの供給量を最小限にしており、このような状態では、ネットワークを介して受信するパケットの全てに対して応答することは困難である。
このため、特許文献1では、サブCPUにおいて対応できないパケットを、ネットワークを介して受信すると、メインCPUを省電力モードから通常状態(通常電力モード)に復帰させて、その後、メインCPUによってネットワークを介して受信したパケットに対する応答を行っている。
他の例として、情報処理装置がメインCPUとメモリを有し、省電力モードではメインCPUに対する電力の供給を通常よりも低減(又は遮断)した状態にする(例えば特許文献2)。
ところが、一般に、省電力モードが解除された後、通常電力モードが立ち上がるまでに要する時間は長い。省電力モードを解除して、メインCPUに対して電力の供給を開始しても、メインCPUが完全に機能するまでには若干の空白時間がある。言い換えると、メインCPUが省電力モードから通常状態に完全に復帰するまでには空白時間が存在する。
そして、当該空白時間の間にネットワークを介してパケットが情報処理装置に送られると、当該パケットを取りこぼしてしまう事態が発生する。
このような問題に対処するため、特許文献2では、メインCPUが通常電力モードに移行するまでの間、ネットワークを介して受信したパケットをメモリに格納する。これによって、省電力モードから通常電力モードへの復帰中におけるパケットの取りこぼしを防止するようにしている。
しかしながら、特許文献2に記載の手法においては、メインCPUが完全に機能するまでの空白時間の間において、情報処理装置はネットワークを介して受信したバケットに対する応答ができない。
一方、メインCPUとサブCPUを有する情報処理装置において、メインCPUが完全に機能するまでの間、サブCPUがパケットに対する応答をした場合、サブCPUによって応答可能なパケットについては応答処理がなされるものの、サブCPUによって応答できないパケットについては応答処理がなされない。
従って、本発明の目的は、メインCPUが完全に機能するまでの空白時間の間においても、ネットワークを介して受信したバケットに対して応答可能な情報処理装置その制御方法、および制御プログラムを提供することにある。
上記の目的を達成するため、本発明による情報処理装置は、メインコントローラと、前記情報処理装置が省電力モードで動作する場合に、前記メインコントローラの代わりに受信パケットに対して応答するLANインタフェースとを備え、前記LANインタフェースは、パケットを受信する受信手段と、前記情報処理装置が前記省電力モードから復帰する要因となる復帰要因パケットを前記受信手段が受信した場合に、前記情報処理装置を前記省電力モードから復帰させるための復帰指示を前記メインコントローラに通知する通知手段と、前記通知手段が前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間に前記受信手段が新たなパケットを受信した場合に、前記新たなパケットに対して応答可能であるか否かを判定する判定手段と、前記新たなパケットに対して応答可能であると前記判定手段によって判定された場合に、前記新たなパケットに対して応答パケットを送信する応答手段とを備えることを特徴とする。
本発明による制御方法は、メインコントローラと、省電力モードで動作する場合に、前記メインコントローラの代わりに受信パケットに対して応答するLANインタフェースとを備える情報処理装置の制御方法であって、前記LANインタフェースが、パケットを受信する受信ステップと、前記情報処理装置が前記省電力モードから復帰する要因となる復帰要因パケットを前記受信ステップで受信した場合に、前記情報処理装置を前記省電力モードから復帰させるための復帰指示を前記メインコントローラに通知する通知ステップと、前記通知ステップによって前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間に前記受信ステップで新たなパケットを受信した場合に、前記新たなパケットに対して応答可能であるか否かを判定する判定ステップと、前記新たなパケットに対して応答可能であると前記判定ステップで判定された場合に、前記新たなパケットに対して応答パケットを送信する応答ステップとを行うことを特徴とする。
本発明による制御プログラムは、メインコントローラと、省電力モードで動作する場合に、前記メインコントローラの代わりに受信パケットに対して応答するLANインタフェースとを備える情報処理装置で用いられる制御プログラムであって、前記LANインタフェースに備えられたコンピュータに、パケットを受信する受信ステップと、前記情報処理装置が前記省電力モードから復帰する要因となる復帰要因パケットを前記受信ステップで受信した場合に、前記情報処理装置を前記省電力モードから復帰させるための復帰指示を前記メインコントローラに通知する通知ステップと、前記通知ステップによって前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間に前記受信ステップで新たなパケットを受信した場合に、前記新たなパケットに対して応答可能であるか否かを判定する判定ステップと、前記新たなパケットに対して応答可能であると前記判定ステップで判定された場合に、前記新たなパケットに対して応答パケットを送信する応答ステップとを実行させることを特徴とする。
本発明によれば、メインCPUが完全に機能するまでの空白時間の間においても、ネットワークを介して受信したバケットに対して応答可能な情報処理装置を提供することができる。
以下、本発明の実施の形態による情報処理装置の一例について図面を参照して説明する。
図1は本発明の実施の形態による情報処理装置の1つである画像処理装置の一例が用いられたネットワーク構成の一例を示すブロック図である。なお、以下の説明では、画像処理装置を例に挙げて説明するが、画像処理装置以外の情報処理装置においても同様にして本発明を適用することができる。
図1を参照して、画像処理装置100は、例えば、画像の入出力と送受信および各種の画像処理とを行う複合機(MFP:Multi Function Printer)である。図示の画像処理装置100は、ネットワーク(例えば、LAN)106を介して、外部機器である複数のパーソナルコンピュータPC105と通信可能である。
画像処理装置100は、画像入力デバイスであるスキャナ103、画像出力デバイスであるプリンタ104、メインコントローラ101、およびユーザインタフェースである操作部102を有している。スキャナ103、プリンタ104、および操作部102は、それぞれメインコントローラ101に接続され、メインコントローラ101からの命令によって制御される。そして、メインコントローラ101はLAN106に接続されている。
図2は、図1に示すメインコントローラ101の構成を詳細に示すブロック図である。
図1には示されていないが、図2に示す例では、メインコントローラ101は、LAN106に接続されるとともに、公衆回線と接続されている。さらに、メインコントローラ101には電源装置219が接続されている。メインコントローラ101は情報処理装置において制御装置として機能する。
メインコントローラ101はCPU201(第1の制御部)を備えている。CPU201は、システムバス207を介して、RAM202、ROM203、フラッシュメモリ(Flash)204、イメージバスインタフェース(I/F)205、操作部I/F206、LAN I/F208、モデム部209、およびハードディスクドライブ(HDD)217と接続されている。
RAM202(第1の記憶手段又は第1のメモリ)は、CPU201の作業領域を提供するためのメモリであり、また、RAM202は画像データを一時的に記憶するための画像メモリとしても用いられる。
ROM203はブートROMであり、ROM203にはブートプログラムが格納されている。Flash204には、システムソフトウェアおよび設定値データなどが格納される。
操作部I/F206は、操作部102との間で入出力を行うためのインタフェースであり、操作部102に表示する画像データを操作部102に対して出力する。また、操作部I/F206は、ユーザが操作部102によって入力した情報をCPU201に伝送する。
LAN I/F208はLAN106と接続され、LAN106に対して情報の入出力を行う。LAN I/F208は情報処理装置において通信装置として機能する。モデム部209は公衆回線と接続され、公衆回線に対して情報の入出力を行う。
イメージバスI/F205は、システムバス207と画像バス210とを接続して、データ構造を変換するためのバスブリッジである。画像バス210は画像データを高速で転送するためのバスである。
画像バス210には、RIP(ラスタイメージプロセッサ)211、デバイスI/F212、スキャナ画像処部213、プリンタ画像処理部214、画像回転部215、および画像圧縮部216が接続されている。
RIP211は、LAN106を介して受信したPDLコードをビットマップイメージに展開する。デバイスI/F212は、スキャナ103およびプリンタ104とメインコントローラ101とを接続して、画像データの同期系/非同期系の変換を行う。スキャナ画像処理部213は、入力画像データに対する補正、加工、および編集などを行う。
プリンタ画像処理部214は、プリント出力画像データに対してプリント補正および解像度変換などを行う。画像回転部215は、画像データの回転を行う。画像圧縮部216は、多値画像データに対してはJPEG圧縮伸長処理を行い、2値画像データに対してはJBIG、MMR、又はMHなどの圧縮伸長処理を行う。
HDD217は着脱可能なユニットである。HDD217には、例えば、画像データ、アドレス帳データ、およびジョブログ、そして、頻繁に使用され設定を残したお気に入りおよびショートカットなどのユーザ個人のデータ(プリファレンスデータ)が保持される。なお、システムバス207にHDD217が接続されない場合には、上記の各種データはFlash204に保持される。
メインコントローラ101は電源制御部218(電力切り替え手段)を備えている。電源制御部218は、電源装置219から電力供給ライン220を介して受容したDC電源を電力供給ライン221および222を介してメインコントローラ101の所定の回路要素に供給する。
電源制御部218は、LAN I/F208から制御信号線223を介して受信した制御信号およびCPU201から制御信号線224を介して受信した制御信号に基づいて制御される。電源制御部218は、電力供給ライン221および222を選択的にオン/オフ(ON/OFF)する。これによって、通常電力モードと省電力モードとの切り替えが行われる。
電力供給ライン221は、CPU201、ROM203、HDD217、およびイメージバスI/F205に接続される。さらに、電力供給ライン221は、RIP211、デバイスI/F212、スキャナ画像処理部213、プリンタ画像処理部214、画像回転部215、および画像圧縮部216に接続される。電力供給ライン222は、RAM202、操作部I/F206、LAN I/F208、およびモデム部209に接続されている。
図1に示す画像処理装置100は、省電力モード(省電力状態)および通常電力モードを有している。通常電力モードにおいては、電源装置219は、電力供給ライン220を介して電源制御部218に電力を供給する。そして、CPU201は、電力供給ライン221および電力供給ライン222の各々がONとなるように電源制御部218を制御する。この際、CPU201およびLAN I/F208の双方に電源装置219から電力が供給される。
一方、省電力モード(省電力状態)においては、電源装置219は、電力供給ライン220を介して電源制御部218に電力供給する。そして、CPU201は、電力供給ライン222がOFFとなり、電力供給ライン221がONとなるように電源制御部218を制御する。この際、CPU201を含む主要回路要素に対する電力の供給は遮断されるので、画像処理装置100の消費電力は大幅に低減する。つまり、省電力モードは、少なくとも通常電力モードよりも電力供給を低減するモードである。
さらに、LAN I/F208は、PC105等から印刷ジョブ等のデータを受信すると、通常電力モードへ復帰すべく、電源制御部218を制御する。
なお、省電力モードにおいては、CPU201に対する電力の供給が遮断されるものとしたが、他の態様であってもよい。例えば、省電力モードにおいては、CPU201に対する電力の供給を通常電力モードよりも低減させるようにしてもよい。この場合、つまり、省電力モードでは、CPU201は通常電力モードと比べて実行可能な処理が制限される。制限される処理には、少なくともLAN I/F208がPC105等から受信したデータの処理が含まれる。
また、省電力モードの際、RAM202には、電源装置219から電力が供給されている。そして、RAM202はセルフリフレッシュ動作を行って、システムプログラムをバックアップしている。また、RAM202はDMA(Direct Memory Access)転送によって、CPU201を介することなく、LAN I/F208から直接データの入出力を行うことができる。
図3は、図2に示すLAN I/F208を詳細に示すブロック図である。
図3を参照すると、LAN I/F208は、I/F部301を有しており、このI/F部301によって、LAN I/F208はシステムバス207に接続される。
通常電力モードにおいて、受信パケット(受信情報)を受信する際には、LAN106から物理層部(PHY)310を介してMAC(メディアアクセス制御部又はネットワークパケット受信部)309が受信パケット(受信情報)を受ける。MAC309は、受信パケットを受信用の先入れ先出しメモリ(Rx FIFO)304にセットする。そして、Rx FIFO304にセットされた受信パケットはI/F部301を介してRAM202に送られる。
通常電力モードにおいて、送信パケット又は応答パケットを送信する際には、CPU201からI/F部301を介して送信用の先入れ先出しメモリ(Tx FIFO)305に送信パケットがセットされる。MAC309は送信パケットをTx FIFO305からPHY310に渡して、当該送信パケットをLAN106に送出する。
省電力モードの場合には、LAN106からPHY310を介してMAC309が受信パケット(受信情報)を受ける。MAC309は、当該受信パケットを受信用の先入れ先出しメモリ(Rx FIFO)306(第2の記憶手段又は第2のメモリ)にセットする。そして、マイクロプロセッサ308(第2の制御部)は省電力モードを維持した状態で当該受信パケットに対する応答が可能であるか否かを判断する。
省電力モードを維持した状態で応答可能であると判断すると、マイクロプロセッサ308は受信パケットに応じて応答パケット(応答情報)を生成し、当該応答パケットを送信用の先入れ先出しメモリ(Tx FIFO)307にセットする。Tx FIFO307にセットされた応答パケット(応答情報)は、MAC309によってPHY310を介してLAN106に送出される。
一方、省電力モードを維持した状態で応答不可能であると判断すると、マイクロプロセッサ308は、電力制御部218に対して制御信号線223を介して通常電力モードへの変更を通知する。これによって、後述するように、メインコントローラ101のハードウェアリソースによって受信パケットの応答が行われる。
LAN I/F208において、RAM311(第2の記憶手段又は第2のメモリ)はLAN I/F208における共有メモリ領域である。そして、RAM311にはデータおよびプログラムが格納されるが、RAM311はLAN I/F208の構造上その容量は限定されている。
フラッシュメモリ(Flash)302は不揮発メモリであり、I/F部301を介してCPU201と情報の送受が行われる。レジスタ群(Registers)303は、CPU201によるLAN I/F208の制御の際のステータスを反映するためのレジスタ群である。
図4は、図2に示すメインコントローラ101において省電力モードから通常電力モードに復帰する際の受信パケットの制御を説明するための図である。なお、ここでは、メインコントローラ101における主要な処理のみ説明し、詳細は後述する。
受信パケットが復帰要因パケット(予め規定された復帰要因情報)であると、メインコントローラ101は省電力モードから通常電力モードへの復帰処理を行う。復帰要因パケット401とは、メインコントローラ101が省電力モードの際に、マイクロプロセッサ308がその省電力モードを維持した状態では当該パケットに対する応答が不可能と判断したパケットである。
図4において、LAN I/F応答不可能パケット402は、メインコントローラ101が通常電力モードに復帰するまでの間にMAC309が受信するパケットのうち、LAN I/F208では応答不可能なパケットを示す。また、LAN I/F応答可能パケット403は、メインコントローラ101が通常電力モードに復帰するまでの間にMAC309が受信するパケットのうち、LAN I/F208が応答可能なパケットを示す。図示の例では、メインコントローラ101が通常電力モードに復帰中であっても、LAN I/F208はLAN I/F応答可能パケット403に対する応答を行うことができる。
図5は、図2に示すメインコントローラ101における復帰処理のシーケンスを説明するための図である。また、図6は、図2に示すメインコントローラ101が通常電力モードに復帰する際のCPU201及び電力制御部218の動作を説明するためのフローチャートである。
まず、図2、図4、図5、および図6を参照して、図2に示すCPU201における復帰処理を説明する。
メインコントローラ101が起動された際に、CPU201は、パケットパターンに対する振る舞い(以下パケット判定条件ともいう)をRAM202上に展開する(ステップS601)。ここで、パケットパターンに対する振る舞いとは、LAN I/F208が応答可能なパケットと応答不可能なパケットを判断するためのものである。例えば、パケット判定条件は、パケットのパターンがどうだったらLAN I/F208がそのパケットに対して応答可能であるか、パケットのパターンがどうだったらLAN I/F208がそのパケットに対して応答不可能であるかを示す。RAM202にパケットパターンに対する振る舞いを展開しておくと、通常電力モードに復帰する際、HDD217にアクセスするよりも高速にパケットの判定を行うことができる。
続いて、CPU201は省電力モードへの移行条件(省電力移行条件)が満たされたか否かを判定する(ステップS602)。省電力移行条件が満たされないと(ステップS602において、NO)、CPU201は省電力移行条件が満たされたか否かを判定し続ける。一方、省電力移行条件が満たされると(ステップS602において、YES)、CPU201は電力制御部218を制御して省電力モードに移行する(ステップS603)。このとき、CPU201は、省電力モードに移行する旨をLAN I/F208に伝える。LAN I/F208のマイクロプロセッサ308は、その旨を聞いて、MAC309の転送設定を第1の転送設定に切り替える。第1の転送設定は後述する。
そして、電力制御部218はLAN I/F208から、後述する復帰信号を受信したか否かを監視する(ステップS604)。
復帰信号を受信しないと(ステップS604において、NO)、電力制御部218は復帰信号を受信したか否かを監視し続ける。つまり、CPU201は省電力モードを継続する。一方、復帰信号を受けると、電力制御部218は電力供給ライン222を介して電力を供給し、CPU201は、省電力モードから通常電力モードへの復帰処理を実行する(ステップS605)。なお、メインコントローラ101が省電力モードから通常電力モードに完全に復帰するまでには、復帰処理を開始した後数秒程度必要である。
CPU201は通常電力モードへの復帰処理が完了したか否かを判定する(ステップS606)。復帰処理が完了しないと(ステップS606において、NO)、CPU201はその完了を待つ。復帰処理が完了すると(復帰処理の完了後:ステップS606において、YES)、CPU201はLAN I/F208に復帰完了通知を送る。さらに、CPU201はRAM202に展開したパケット判定条件に基づいて、LAN I/F208によって応答済みとなったパケットを判定して、そのパケットを削除する削除処理を行う(ステップS607)。つまり、CPU201は、LAN I/F208(つまり、マイクロプロセッサ308)により応答処理が行われた受信パケット(受信情報)の削除を行う。
なお、図4に示すように、メインコントローラ101の復帰処理中においてLAN I/F208が受信パケットを受信すると、MAC309はRx FIFO304を介して当該受信パケットをRAM202に送るとともに、Rx FIFO306にも当該パケットを転送する。
続いて、CPU201はRAM202に格納された未応答の(応答処理が行われていない)受信パケットに対する応答処理を実行する(ステップS608)。
図7は、図1に示すメインコントローラ101が省電力モードから通常電力モードに復帰する際のLAN I/F208のマイクロプロセッサ308の動作を説明するためのフローチャートである。
次に、図2〜図5および図7を参照して、復帰処理の際の図2に示すマイクロプロセッサ308の動作を説明する。
メインコントローラ101が省電力モードに移行すると、LAN I/F208はその省電力モードを維持した状態で応答可能な受信パケットに対してのみ応答を行う。
マイクロプロセッサ308は、LAN I/F208において復帰要因パケット401を受信したか否かを監視する(ステップS701)。復帰要因パケットを受信しないと(ステップS701において、NO)、マイクロプロセッサ308は復帰要因パケット401を受信したか否かを監視し続ける。復帰要因パケットを受信すると(ステップS701において、YES)、マイクロプロセッサ308は、メインコントローラ101の電力制御部218に通常電力モードに復帰することを示す復帰信号(WAKE信号)を送る(ステップS702)。
続いて、マイクロプロセッサ308はCPU201から復帰完了通知を受信したか否かを監視する(ステップS703)。復帰完了通知を受信しないと(ステップS703において、NO)、マイクロプロセッサ308はメインコントローラのRAM202がアクセス可能であるか否かをチェックする(ステップS704)。メインコントローラのRAM202はセルフリフレッシュ解除処理を終えると、アクセス可能になる。なお、メインコントローラのRAM202はメインコントローラ101が復帰するよりも短時間でアクセス可能になる。
RAM202に対するアクセスが可能であると(ステップS704において、YES)、マイクロプロセッサ308はMAC309の転送設定を二重転送設定に切り替える(ステップS705)。この二重転送設定によって、MAC309は受信パケットをRx FIFO304とRx FIFO306との双方に転送する。
その後、マイクロプロセッサ308は受信パケットを受信したか否かを判定する(ステップS706)。なお、RAM202に対するアクセスが可能でないと(ステップS704において、NO)、マイクロプロセッサ308はステップS706に進む。
メインコントローラ101が復帰処理中において、受信パケットを受信しないと(ステップS706において、NO)、マイクロプロセッサ308はステップS703に戻って処理を続行する。
一方、受信パケットを受信すると(ステップS706において、YES)、マイクロプロセッサ308は当該受信パケットがLAN I/F208によって応答可能なパケットであるか否かを判定する(ステップS707)。
応答可能なパケットであると判定した場合(ステップS707において、YES)、マイクロプロセッサ308は受信パケットに対する応答処理を実行する。一方、応答不可能なパケットであると判定した場合(ステップS707において、NO)、マイクロプロセッサ308はRAM311が容量フル(満杯)であるか否かを判定する(ステップS709)。
RAM311の容量は小さく、RAM311が容量フルであると(ステップS709において、YES)、マイクロプロセッサ308は当該受信パケットを破棄する(ステップS710)。そして、マイクロプロセッサ308はステップS703に戻って処理を続行する。
RAM311が容量フルでないと判定した場合(ステップS709において、NO)、マイクロプロセッサ308は当該受信パケットをRAM311に保存する(ステップS711)。そして、マイクロプロセッサ308はステップS703に戻って処理を続行する。
ステップS703において、CPU201から復帰完了通知を受けると(ステップS703において、YES)、マイクロプロセッサ308は、現時点でLAN I/F208が幾つのパケットを受信したか、つまり、現時点でどのパケットまでを受信したかを示す情報をCPU201に通知する(ステップS712)。この通知では応答処理したパケットを個別に通知するのではなく、どのバケットまでを受信したかということを通知する。
例えば、10個のパケットを受信したことを通知した場合、11個目以降のパケットは、それをLAN I/F208が応答可能であろうとなかろうと、全てCPU201が応答する。10個目までのパケットについては、LAN I/F208によって応答可能なものはマイクロプロセッサ308が応答し、LAN I/F208によって応答不可能なものはCPU201が応答する。パケットにIDを振ることが可能な場合には、最後に受信したパケットのIDをCPU201に通知してもよい。その場合には、そのIDより後のパケットはLAN I/F208によって応答可能なものであろうとなかろうと、全てCPU201が応答する。
なお、図4に示す例では、通常電力モードに復帰するまでの間に10個のパケットを受信しているが、情報処理装置100が複数のPC105など接続され、ネットワークのトラフィックが大きい場合には、通常電力モードに復帰後、CPU201が復帰中に受信したパケットを判定する方が応答を高速に行うことができる。
続いて、マイクロプロセッサ308は、RAM311に保持された受信パケットをCPU201に送信する(ステップS713)。そして、マイクロプロセッサ308は二重転送設定を解除して、MAC309が受信パケットをRAM202のみに転送するようにMAC309の転送設定を第3の転送設定に変更する(ステップS714)。これによって、マイクロプロセッサ308は省電力モードにおける処理を終えて、MAC309は通常電力モードに復帰したメインコントローラ101に対して受信パケットの転送を行う。
上述のようにして、RAM202にアクセスすることができない場合においても、復帰動作中にRAM311に保持された受信バケットを復帰動作完了の後、CPU201に送信するようにしたので、復帰動作中の受信パケットの取りこぼしを防止することができる。
図8は、図2に示すメインコントローラ101が省電力モードから通常電力モードに復帰する際におけるMAC309の処理を説明するためのフローチャートである。
図3および図8を参照して、メインコントローラ101が省電力モードに移行した後、MAC309はパケットを受信したか否かを確認する(ステップS801)。パケットの受信が確認されないと(ステップS801において、NO)、MAC309はパケットを受信したか否かを確認し続ける。
一方、パケットの受信が確認されると(ステップS801において、YES)、MAC309は、マイクロプロセッサ308による転送設定に応じて受信パケットの転送先を切り替える。図示の例では、転送設定として、第1〜第3の転送設定がある。第1の転送設定は、受信パケットをRx FIFO306にのみ転送する転送設定である。第2の転送設定は、受信パケットをRx FIFO304(第1のFIFO)及びRx FIFO306(第2のFIFO)に転送する二重転送設定である。そして、第3の転送設定は、受信パケットをRx FIFO304にのみ転送する転送設定である。
これら第1〜第3の転送設定は、マイクロプロセッサ308がMAC309に対して行う。メインコントローラ101が省電力モードであると、マイクロプロセッサ308はMAC309に対して第1の転送設定を行う。また、メインコントローラ101が復帰動作中でかつRAM202に対してアクセス可能であると、マイクロプロセッサ308はMAC309に対して第2の転送設定(二重転送設定)を行う。そして、メインコントローラ101が通常電力モードであると、マイクロプロセッサ308はMAC309に対して第3の転送設定を行う。
MAC309は、ステップS802において転送設定が第1〜第3の転送設定のいずれであるか確認する。転送設定が第1の転送設定であると(ステップS802において、「第1の転送設定」)、MAC309は、省電力モード中、復帰要因パケットを受信するまでRx FIFO306に対して受信パケットを転送する(ステップS803)。
ステップS803における処理では、受信パケットはRx FIFO306にセットされ、マイクロプロセッサ308による応答処理の後、応答パケットがTx FIFO307に格納される。
受信パケットの転送の後、MAC309は応答パケットが存在するか否かについて確認する(ステップS804)。応答パケットが存在しないと(ステップS804において、NO)、MAC309はステップS801に戻って処理を続行する。一方、応答パケットが存在すると(ステップS804において、YES)、MAC309は応答パケットをPHY310を介してLAN106に送出する(ステップS805)。そして、MAC309はステップS801に戻って処理を続行する。
転送設定が第2の転送設定であると(ステップS802において、「第2の転送設定」)、復帰処理中でかつRAM202に対するアクセスが可能であるので、MAC309は、Rx FIFO304およびRx FIFO306に対して受信パケットを転送する(ステップS806)。
ステップS806における処理では、受信パケットはRx FIFO304及びRx FIFO306の双方にセットされる。そして、前述したように、Rx FIFO304に格納された受信パケットは、I/F部301を介してRAM202にDMA転送される。
その後、MAC309はステップS804に進んで、応答パケットが存在するか否かに確認する。
転送設定が第3の転送設定であると(ステップS802において、「第3の転送設定」)、メインコントローラ101は通常電力モードであるので、MAC309は、RAM202に対して受信パケットを転送する(ステップS807)。
ステップS807における処理では、受信パケットがRx FIFO304にセットされ、CPU201における応答処理の後、Tx FIFO305に応答パケットが格納される。
その後、MAC309はステップS804に進んで、応答パケットが存在するか否かに確認する。
ところで、図7に示すS710において受信パケットが破棄されても、ステップ806で説明したように、RAM202に受信パケットを転送すれば、メインコントローラ101が通常電力モードに復帰した後、CPU201が図6に示すステップS608において未応答のパケットに対して応答処理を行うことになる。これによって、復帰動作中の受信パケットの取りこぼしを防止することができる。
上述のようにして、メインコントローラ101が復帰処理中においても、受信パケットに対して省電力モードと同様に受信パケットに対する応答を行うことができる。そして、メインコントローラ101が復帰処理中に受信した受信パケットにおいて、メインコントローラ101が通常電力モードに復帰した後でないと応答できない受信パケットついてはその取りこぼしを防止することができる。
また、メインコントローラ101が復帰処理中にRAM202に保持された受信パケットについて、LAN I/F208に応答処理済であれば削除処理されるので、メインコントローラ101が再度受信パケットに対して応答処理を行うこと防止することができる。
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
例えば、上記の実施の形態の機能を制御方法として、この制御方法を、情報処理装置に実行させるようにすればよい。また、上述の実施の形態の機能を有する制御プログラムを、情報処理装置が備えるコンピュータに実行させるようにしてもよい。
本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)をネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムコードを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
201 CPU
202 RAM
207 システムバス
208 LANインタフェース(LAN I/F)
218 電源制御部
301 インタフェース部(I/F部)
308 マイクロプロセッサ
309 メディアアクセス制御部(MAC)
304、305、306、307 先入れ先出しメモリ(FIFO)
202 RAM
207 システムバス
208 LANインタフェース(LAN I/F)
218 電源制御部
301 インタフェース部(I/F部)
308 マイクロプロセッサ
309 メディアアクセス制御部(MAC)
304、305、306、307 先入れ先出しメモリ(FIFO)
Claims (7)
- 情報処理装置であって、
メインコントローラと、
前記情報処理装置が省電力モードで動作する場合に、前記メインコントローラの代わりに受信パケットに対して応答するLANインタフェースとを備え、
前記LANインタフェースは、
パケットを受信する受信手段と、
前記情報処理装置が前記省電力モードから復帰する要因となる復帰要因パケットを前記受信手段が受信した場合に、前記情報処理装置を前記省電力モードから復帰させるための復帰指示を前記メインコントローラに通知する通知手段と、
前記通知手段が前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間に前記受信手段が新たなパケットを受信した場合に、前記新たなパケットに対して応答可能であるか否かを判定する判定手段と、
前記新たなパケットに対して応答可能であると前記判定手段によって判定された場合に、前記新たなパケットに対して応答パケットを送信する応答手段とを備えることを特徴とする情報処理装置。 - 前記メインコントローラは、前記復帰指示を前記LANインタフェースから受信した場合に、前記情報処理装置を前記省電力モードから復帰させるための復帰処理を実行し、
前記通知手段が前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間とは、前記復帰指示を前記メインコントローラに通知してから、前記復帰処理の完了通知を前記LANインタフェースが前記メインコントローラから受信するまでの間であることを特徴とする請求項1に記載の情報処理装置。 - 前記通知手段が前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間、前記受信手段が受信したパケットは前記メインコントローラに転送され、
前記情報処理装置が記省電力モードから復帰した場合、前記メインコントローラは、前記メインコントローラに転送されたパケットのうち、前記応答手段によって応答パケットが送信されていないパケットに対して応答することを特徴とする請求項1又は2に記載の情報処理装置。 - 前記情報処理装置が前記省電力モードから復帰した場合、前記LANインタフェースは、前記応答手段によって応答パケットを送信済みのパケットを特定するための情報を前記メインコントローラに通知し、
前記メインコントローラは、前記LANインタフェースから通知された前記情報に基づいて、前記応答手段による応答が実行されていないパケットに対して応答することを特徴とする請求項3に記載の情報処理装置。 - 前記情報処理装置は、印刷装置であることを特徴とする請求項1乃至4のいずれか1項に記載の情報処理装置。
- メインコントローラと、省電力モードで動作する場合に、前記メインコントローラの代わりに受信パケットに対して応答するLANインタフェースとを備える情報処理装置の制御方法であって、
前記LANインタフェースが、
パケットを受信する受信ステップと、
前記情報処理装置が前記省電力モードから復帰する要因となる復帰要因パケットを前記受信ステップで受信した場合に、前記情報処理装置を前記省電力モードから復帰させるための復帰指示を前記メインコントローラに通知する通知ステップと、
前記通知ステップによって前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間に前記受信ステップで新たなパケットを受信した場合に、前記新たなパケットに対して応答可能であるか否かを判定する判定ステップと、
前記新たなパケットに対して応答可能であると前記判定ステップで判定された場合に、前記新たなパケットに対して応答パケットを送信する応答ステップとを行うことを特徴とする制御方法。 - メインコントローラと、省電力モードで動作する場合に、前記メインコントローラの代わりに受信パケットに対して応答するLANインタフェースとを備える情報処理装置で用いられる制御プログラムであって、
前記LANインタフェースに備えられたコンピュータに、
パケットを受信する受信ステップと、
前記情報処理装置が前記省電力モードから復帰する要因となる復帰要因パケットを前記受信ステップで受信した場合に、前記情報処理装置を前記省電力モードから復帰させるための復帰指示を前記メインコントローラに通知する通知ステップと、
前記通知ステップによって前記復帰指示を前記メインコントローラに通知してから前記情報処理装置が前記省電力モードから復帰するまでの間に前記受信ステップで新たなパケットを受信した場合に、前記新たなパケットに対して応答可能であるか否かを判定する判定ステップと、
前記新たなパケットに対して応答可能であると前記判定ステップで判定された場合に、前記新たなパケットに対して応答パケットを送信する応答ステップとを実行させることを特徴とする制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015197526A JP6033383B2 (ja) | 2015-10-05 | 2015-10-05 | 情報処理装置、その制御方法、および制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015197526A JP6033383B2 (ja) | 2015-10-05 | 2015-10-05 | 情報処理装置、その制御方法、および制御プログラム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011012239A Division JP5822470B2 (ja) | 2011-01-24 | 2011-01-24 | 情報処理装置、その制御方法、および記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016029578A JP2016029578A (ja) | 2016-03-03 |
JP6033383B2 true JP6033383B2 (ja) | 2016-11-30 |
Family
ID=55435418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015197526A Expired - Fee Related JP6033383B2 (ja) | 2015-10-05 | 2015-10-05 | 情報処理装置、その制御方法、および制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6033383B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08101609A (ja) * | 1994-09-30 | 1996-04-16 | Ricoh Co Ltd | 画像形成装置 |
JP5369567B2 (ja) * | 2007-11-01 | 2013-12-18 | 株式会社リコー | 情報処理装置、パケット処理方法およびプログラム |
JP4470006B2 (ja) * | 2008-04-30 | 2010-06-02 | サイレックス・テクノロジー株式会社 | 省電力支援装置 |
JP2010205129A (ja) * | 2009-03-05 | 2010-09-16 | Canon Inc | 情報処理システム及び情報処理システムの制御方法 |
JP5424940B2 (ja) * | 2010-03-03 | 2014-02-26 | キヤノン株式会社 | ネットワーク装置、情報処理装置及びこれらの制御方法、並びにネットワークシステム、代理応答方法及びコンピュータプログラム |
-
2015
- 2015-10-05 JP JP2015197526A patent/JP6033383B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016029578A (ja) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8213026B2 (en) | Image processing apparatus and method providing improved power saving | |
US8949641B2 (en) | Information processing apparatus and method for controlling information processing apparatus restoration order of images that reduces the waiting time when restoration from a hibernation state | |
JP2006293983A (ja) | ネットワーク通信装置、画像形成装置、ネットワーク通信方法、およびプログラム | |
US9625975B2 (en) | Information processing apparatus capable of connecting to network in power saving state, method of controlling the same, and storage medium | |
JP5822470B2 (ja) | 情報処理装置、その制御方法、および記憶媒体 | |
US20140085655A1 (en) | Image forming system, its method for recovering image forming apparatus from power saving mode, image forming apparatus, external terminal, and recording medium | |
US9942431B2 (en) | Imaging forming apparatus, control method of image forming apparatus, and recording medium | |
JP5147505B2 (ja) | 画像処理装置、画像処理装置の制御方法およびプログラム | |
JP6289057B2 (ja) | 通信装置とその制御方法、印刷装置とその制御方法、及びプログラム | |
JP2007030252A (ja) | 画像形成システムおよび割り込み処理方法および印刷装置 | |
JP6033383B2 (ja) | 情報処理装置、その制御方法、および制御プログラム | |
JP6460905B2 (ja) | 通信装置、制御方法、プログラム | |
JP2009070012A (ja) | 情報処理装置、情報処理方法及びデータ転送装置。 | |
US20170150439A1 (en) | Information Processing Device That Controls Wireless Network Function to Reduce Power Consumption, and Recording Medium Therefor | |
JP6119520B2 (ja) | プリントシステム、画像形成装置、管理方法、および制御プログラム | |
JP2007028062A (ja) | 画像形成装置 | |
JP5780768B2 (ja) | 情報処理装置、その制御方法、およびプログラム | |
US11403112B2 (en) | Information processing apparatus, method of starting up an information processing apparatus | |
JP2018097522A (ja) | 集積回路、情報処理装置、情報処理装置における割り込み制御方法、およびプログラム | |
JP2000181656A (ja) | 印刷データ管理装置及び印刷データ管理方法 | |
JP2008085778A (ja) | 情報通信システムおよび受信装置および送信装置および受信制御プログラムおよび送信制御プログラム | |
JP2017149119A (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2014026422A (ja) | 情報処理システム、画像出力装置及びプログラム | |
JP5645630B2 (ja) | 情報処理装置、停止方法、及びプログラム | |
JP2005197960A (ja) | 画像処理装置及び画像処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161025 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6033383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |