JP6021019B2

JP6021019B2 - 光学素子とその製造方法

Info

Publication number: JP6021019B2
Application number: JP2013519395A
Authority: JP
Inventors: 景士立川
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2011-06-09
Filing date: 2012-06-08
Publication date: 2016-11-02
Anticipated expiration: 2032-06-08
Also published as: JPWO2012169211A1; WO2012169211A1; US20140061844A1; US9136409B2

Description

本発明は、光学素子に関し、特に、基板内に配置される光電変換部周辺に関する技術である。

近年、システムの低消費電力化、高速動作化を背景にしてＭＯＳ型固体撮像素子の躍進が目覚しく、単位画素サイズを縮小するセル微細化の進展が著しい。この要請に応えるには、セルサイズの微細化とともに、単位面積当たり、単位光量当たりの出力電子数を向上することが必要である。

従来、特許文献１のような固体撮像素子が提案されている。図８は、特許文献１に記載された断面図を示している。図８に示すように、フォトダイオードとなるｐ型拡散層９０２、ｎ型拡散層９０３を分離するため、半導体基板９０１表面にｐ型拡散層９０６が形成されている。さらに、ｐ型拡散層９０６と接するように基板深部にｐ型拡散層９０７−１、９０７−２、９０７−３、９０７−４からなる分離層９０７を形成している。ここで、ｐ型拡散層の不純物濃度は、拡散層（９０７−１）＜拡散層（９０７−２）＜拡散層（９０７−３）＜拡散層（９０７−４）となっており、基板９０１の深部に向かうにつれて不純物濃度が高くなるように設定されている。このように設定することにより、入射光９１０の光電変換により発生した電子９１１が分離層９０７を通過するのを抑制することができる。なお、分離層９０７を通過しようとする電子を半導体基板表面のｎ型拡散層９０５に掃き出すことができる構成となっている（矢印９１２を参照）。
他にも、特許文献２〜７に示すような固体撮像素子が提案されている。

特開２００９−２５２７８２号公報特開２００４−１６５４６２号公報米国特許第６２６８２３４号公報米国特許第６３８０６０３号公報米国特許第６４０３９９４号公報米国特許第６７６５２４６号公報米国特許第７７７６６４３号公報

ここで、特許文献１によると、フォトダイオードとなるｐ型拡散層９０２、ｎ型拡散層９０３の下部には、ｐ型拡散層９０２が形成されており、半導体基板９０１の深部に亘ってフォトダイオードとなるｎ型拡散層が形成されていない。従って、長波長の光の光電変換により発生した電子がフォトダイオードの下部から隣接するフォトダイオードに流入する可能性がある。そのため、混色を低減することが難しくなる。

また、分離層の幅が十分に長ければ、分離層９０７におけるｐ型拡散層の不純物濃度は深部に向かうほど高いので、基板９０１の深部に向かう電位勾配は形成されにくく、電子は半導体基板表面に向かって溢れ出すこととなる（図８の矢印９１２参照）。しかし、セルの微細化が進むと、分離層の幅を長く設定することができない。そのため、一部の電子は半導体基板表面に逃がすことができるものの、大部分の電子は分離層を通過し、隣接するフォトダイオードに流れ込んでしまう。つまり、単位面積当たりの出力電子数を向上させながら（感度を向上させながら）、混色を低減することが難しくなる。

そこで、本発明は、混色を低減することが可能な光学素子とその製造方法を提供することを目的とする。さらに、単位面積当たりの出力電子数を向上させながら（感度を向上させながら）、混色を低減することが可能な光学素子とその製造方法を提供することを目的とする。

上記目的を達成するために、本発明に係る光学素子は、半導体基板を備え、当該半導体基板は、その内部における第１導電型の不純物を有する第１の部分と、その内部における前記第１の部分の下に形成された第２導電型の不純物を有する第２の部分と、平面視において前記第１の部分を取り囲むように配置された第２導電型の不純物を有する第３の部分と、前記第３の部分に接続し、かつ、平面視において前記第２の部分を取り囲むような第４の部分とを有することを特徴とする。

なお、第４の部分の幅は、第４の部分と第３の部分とが接続している接続部の幅よりも広いことが好ましい。

また、本発明に係る光学素子の製造方法は、半導体基板内に第１導電型の不純物を注入して、第１の部分を形成する工程（ａ）と、半導体基板内に第２導電型の不純物を注入して、第１の部分より下側に第２の部分を形成する工程（ｂ）と、半導体基板内に第２導電型の不純物を注入して、平面視において第１の部分を囲うように、第３の部分を形成する工程（ｃ）と、半導体基板内に第２導電型の不純物を注入して、第３の部分の直下で、かつ、平面視において第２の部分を囲うような第４の部分を形成する工程（ｄ）とを有していることを特徴とする。

また、本発明に係る光学素子の製造方法は、半導体基板内に第１導電型の不純物を注入して、第１の部分を形成する工程（ａ）と、半導体基板内に第２導電型の不純物を注入して、第１の部分より下側に第２の部分を形成する工程（ｂ）と、半導体基板内に第２導電型の不純物を注入して、平面視において第１の部分を囲うように、第３の部分を形成する工程（ｃ）とを有し、工程（ｂ）は、第２の部分が第１の部分の直下のみに形成されるように第２導電型の不純物を注入する工程であることを特徴とする。

上記のような光学素子及びその製造方法を提供することで、混色を低減することが可能となる。

本発明の実施形態に係る光学素子の断面図である。本発明の実施形態に係る光学素子の平面図である。本発明の実施形態に係る光学素子のメカニズムを説明する図である。本発明の実施形態に係る光学素子の製造工程の断面図である。本発明の実施形態に係る光学素子の製造工程の断面図である。本発明の実施形態に係る光学素子の製造工程の断面図である。本発明の実施形態に係る光学素子の製造工程の断面図である。従来技術の説明図である。

本発明においては、光学素子の一例として固体撮像素子を例にとって説明することにするが、固体撮像素子以外の光学素子においても、矛盾の無い範囲で適用可能である。また、ｎ型拡散層と書かれている箇所をｐ型拡散層とし、ｐ型拡散層と書かれている箇所をｎ型拡散層として読み替えても同様の効果が期待できる。また、本明細書中に記載された数値範囲は具体例であり、これらに限定されることはない。
［実施形態］
図１は本発明の実施形態に係る光学素子の断面図を示している。また、図２は、図１のＡ−Ａ’における平面図を示している。なお、図１は、図２のＢ−Ｂ’における断面図を示している。

図１に示すように、半導体基板１０１には、第１の拡散層であるｐ＋型拡散層１１１とｐ＋型拡散層１１１の直下に形成されるｎ型拡散層１０４とｎ型拡散層１０４の直下に形成されるｎ型拡散層１０５からなる第１の部分が形成されている。ここで、第１の部分はフォトダイオードとして機能する光電変換部である。なお、ｎ型拡散層１０４の不純物濃度、深さが、飽和出力と残像、リニアリティー、ザラを原理上決定することとなる。そして、セルサイズにもよるが、１.４μｍ以下の微細セルでは、ｎ型拡散層１０４の不純物濃度は１.０Ｅ１７（ｃｍ^-3）以上であり、深さは３００ｎｍよりも浅く形成されることが好ましい。

また、半導体基板１０１には、第１の部分の直下にｐ型拡散層１０２からなる第２の部分が形成されている。

また、半導体基板１０１には、ＳＴＩ（shallow Trench Isolation）１０７とｐ型拡散層（上部）１０６とｐ型拡散層（中部）１０８とｐ型拡散層（下部）１０９からなる第３の部分が形成されている。なお、ＳＴＩとは、半導体基板に溝を形成して絶縁膜を埋め込んだ構造を言う。ＳＴＩにより、半導体基板表面において、隣接する光電変換部間の電子の流入をより確実に抑制することが可能となる。ここで、第３の部分は平面視において第１の部分を囲うように配置され、光電変換部において発生した電子が隣接する光電変換部に流入するのを抑制するための分離層として機能することとなる。

また、半導体基板１０１には、第３の部分と接続するようにｐ型拡散層１０３からなる第４の部分が形成されている。ここで、第４の部分は平面視において第２の部分を囲うように配置されている。なお、第３の部分と第４の部分とは接触していることが好ましい。

上記構成により、光電変換部が各拡散層（拡散層１０２、１０３、１０６、１０８、１０９）により囲まれているため、光電変換部で発生した電子が隣接する光電変換部に流入するのを抑制することが可能となり、混色を十分に抑制することが可能となる。

ここで、第４の部分の幅は、第３の部分におけるｐ型拡散層１０９の幅よりも大きいことが好ましい。このようにすることで、半導体基板深部において、より確実に光電変換部で発生した電子が隣接する光電変換部に流入するのを抑制することが可能となる。

また、第４の部分のｐ型不純物濃度は第２の部分のｐ型不純物濃度よりも低いことが望ましい。このようにすることで、半導体基板深部において、より確実に光電変換部で発生した電子が隣接する光電変換部に流入するのを抑制することが可能となる。

また、ｐ型拡散層１０３の不純物濃度は、ｐ型拡散層１０６、１０８、１０９のそれぞれの不純物濃度よりも小さいことが好ましい。このようにすることで、光電変換部からの電子が分離層に到達した際に、半導体基板１０１の裏面から電子を排出することができ、混色をより抑制することが可能となる。ここで、例えば、ｐ型拡散層１０３の不純物濃度は５.０Ｅ１４（ｃｍ^-3）〜５.０Ｅ１６（ｃｍ^-3）であり、ｐ型拡散層１０６の不純物濃度は１.０Ｅ１７（ｃｍ^-3）〜１.０Ｅ１９（ｃｍ^-3）であり、ｐ型拡散層１０８の不純物濃度は５.０Ｅ１６（ｃｍ^-3）〜１.０Ｅ１８（ｃｍ^-3）であり、ｐ型拡散層１０９の不純物濃度は１.０Ｅ１６（ｃｍ^-3）〜５.０Ｅ１７（ｃｍ^-3）であることが好ましい。

また、ｐ型拡散層１０６、１０８、１０９のそれぞれの不純物濃度は、ｐ型拡散層１０２の不純物濃度よりも小さいことが好ましい。このように設定することで、光電変換部のｎ型拡散層１０４、１０５と基板１０１とのパンチスルーを抑制して飽和出力を維持し、高ダイナミックレンジを実現することができる。ここで、例えば、ｐ型拡散層１０２の不純物濃度は５.０Ｅ１５（ｃｍ^-3）〜１.０Ｅ１７（ｃｍ^-3）であることが好ましい。

また、ｐ型拡散層１０８の幅はｐ型拡散層１０６の幅よりも小さいことが好ましく、さらに、ｐ型拡散層１０９の幅はｐ型拡散層１０８の幅よりも小さいことが好ましい。こうすることで、長波長の光が回折を起こしても光電変換部の深部で電子を効果的に発生させることが可能となる。そのため、単位面積当たりの電子数を増加することが可能となる。

また、ｐ型拡散層１０８の不純物濃度はｐ型拡散層１０６の不純物濃度よりも小さいことが好ましく、さらに、ｐ型拡散層１０９の不純物濃度はｐ型拡散層１０８の不純物濃度よりも小さいことが好ましい。このようにすることで、光電変換部からの電子が分離層に到達した際に、半導体基板１０１の裏面側から電子を排出することができ、混色をより抑制することが可能となる。

また、第３の部分の幅は０．５μｍ以下であることが好ましい。例えば、ｐ型拡散層１０９の幅を０．１μｍ〜０．５μｍに設定することが好ましい。単位面積当たりの出力電子数を増加しても、混色を抑制することができる光電素子として特に有効である。また、緑光より長い波長の光による混色を抑制するには特に有効となる。

また、第４の部分の幅は０．７μｍ以下であることが好ましい。例えば、ｐ型拡散層１０３の幅を０．１μｍ〜０．７μｍに設定することが好ましい。単位面積当たりの出力電子数を増加させても、混色を抑制することができる光電素子として特に有効である。

また、セルサイズは１．４μｍ以下であることが好ましく、特に、第１の部分の幅が１．４μｍ以下であることが好ましい。単位面積当たりの出力電子数を増加させても、混色を抑制することができる光学素子として特に有効である。

ここで、図１などでは、各部分を分かりやすくするために、半導体基板１０１の上に各部分が形成されたように便宜上図示しているが、実際の構成においては、第１の部分、第２の部分、第３の部分、および第４の部分などについては、半導体基板１０１内に形成されている。

なお、半導体基板１０１の上には酸化膜などの絶縁膜１１０、層間絶縁膜１１２を形成し、その中に配線、導波路などを形成することが好ましい。そして、導波路とは入射光の通り道となっており、他の部分と屈折率を変えるなどして実現する。

なお、第３の部分をさらに詳細に説明すると、ｐ型拡散層１０６の最下部がｐ型拡散層１１１とｎ型拡散層１０４の最下部よりも下であることが好ましい。

なお、ｎ型拡散層１０５は半導体基板１０１の深部において５００ｎｍよりも長い（緑光よりも長い）長波長の光から電子を発生させるための拡散層として働く。

なお、図２からも明らかなように、第４の部分は第３の部分に接触するように第３の部分を囲い、格子状に配置されることが好ましい。つまり、光電変換部（第１の部分）がアレイ状に配列されて複数の画素部を形成することとなる。ここで、１つの光電変換部（第１の部分）とそれを囲む第３の部分の一部分を１つのセルと呼ぶことができる。

また、半導体基板１０１の表面において、光電変換部から電子を読み出すための第１のトランジスタと、電子を電圧に変換する電圧変換部と、電子信号を出力する第２のトランジスタと、電圧変換部から電子を排出する第３のトランジスタが形成されていることが好ましい。

また、電圧変換部、第２のトランジスタ、第３のトランジスタはそれぞれ、１つのセル（画素）に一つの割合で形成されていても構わないが、微細化の観点からは複数の画素に一つの割合で形成されていることが好ましい。

以上のように、本発明の実施形態によると、混色を低減できる光学素子を提供できる。

［メカニズムの説明］
次に、図３を用いて、感度を向上させながら混色を低減できるメカニズムを説明する。図３は、図２のＢ−Ｂ’に沿った断面における集光／混色抑制メカニズムを説明するための図面である。図３において、図１、図２と同じ符号については、同じであるので記述を省略する。

まず、青光３０１が光電変換部に入射することを考える。４００ｎｍ〜５００ｎｍの短波長である青光３０１は、殆ど回折なく光電変換部に入射する。ここで、半導体基板１０１に吸収される光は指数関数的に減衰するため、半導体基板表面で発生する電子３０２が最も多い。そのため、ｐ型拡散層１０６の幅３１０と不純物濃度を適切に設定することにより、隣接する光電変換部へと電子３０２が流入することを防ぐことができる。そのため、ｎ型拡散層１０４への集光を高めることができ、感度を向上することが可能となる。また、飽和電子数は、ｐ型拡散層１０６の幅３１０や不純物濃度に関係なく、ｎ型拡散層１０４の不純物濃度と領域の幅により最大化することが可能となる。

次に、緑光３０３が光電変換部に入射することを考える。５００ｎｍ〜６００ｎｍの中波長である緑光３０３は回折を起こし、電子３０４がｎ型拡散層１０５の周縁に発生することがある。しかし、ｐ型拡散層１０８の幅３１１をｐ型拡散層１０６の幅３１０よりも狭く設定することにより、隣接する光電変換部へと電子３０４が流入することを防ぐことができる。また、ｐ型拡散層１０８の幅３１１を狭く設定することで、半導体基板１０１深部におけるｎ型拡散層１０４、１０５への集光を高めることができ、感度を向上することが可能となる。光電変換された電子がｎ型拡散層１０４、１０５に蓄積されている時には、ｎ型拡散層１０４、１０５には、電位勾配３２０が発生し、ｐ型拡散層１０６、１０８、１０９の境界にまで到達する。そのため、青光、緑光によって発生する電子３０２、３０４のｎ型拡散層１０４、１０５における収集度が高まり、感度を向上することができる。

次に、赤光３０５が光電変換部に入射することを考える。６００ｎｍ以上の長波長である赤光３０５は回折を起こし、電子３０６がｐ型拡散層１０９内に発生することがある。ここで、分離層であるｐ型拡散層の不純物濃度は、ｐ型拡散層１０６≧ｐ型拡散層１０８≧ｐ型拡散層１０９となるように設定されていれば、半導体基板１０１の底部に印加する基板電圧により、ｐ型拡散層１０９の内部には、半導体基板１０１の深部方向に電位勾配３２１が形成される。さらに、ｐ型拡散層１０３の不純物濃度を、ｐ型拡散層１０２の不純物濃度以下に設定し、ｐ型拡散層１０９の不純物濃度以下に設定すると、ｐ型拡散層１０２では電位勾配３２２が形成されず、ｐ型拡散層１０３内にのみ電位勾配３２３が形成されることとなる。このため、赤光３０５によりｐ型拡散層１０９で発生した電子３０６は、電位勾配３２１に沿ってｐ型拡散層１０３に到達し、電位勾配３２３に沿って半導体基板１０１の裏面側に掃き出すことが可能となる。その結果、隣接する光電変換部へと電子３０６が流入することを防ぐ事ができる。これにより、赤光による混色を飛躍的に向上させることができる。

ここで、ｐ型拡散層１０９とｐ型拡散層１０３とが接していると、隣接するｎ型拡散層１０５を完全に分離することができる。また、ｐ型拡散層１０３をｐ型拡散層１０２、１０９よりも等しいか低い不純物濃度とすることで、ｐ型拡散層１０３、１０９での電位勾配３２３、３２１を基板１０１の深部方向に形成することができる。

また、ｐ型拡散層１０２では電位勾配３２２を形成することで、回折がなく直進する緑光、赤光に対しては、ｎ型拡散層１０４内での電位勾配３０４により電子の収集度が高まり、感度を向上することができる。さらに、半導体基板１０１におけるｐ型拡散層１０２よりも深部とｎ型拡散層１０４との分離も強化できるので、パンチスルーを抑制できて高い飽和電子数を維持することにより高ダイナミックレンジを実現できる。

なお、本実施形態においては、混色を低減できれば感度は向上することは可能である。そのためには、半導体基板１０１裏面側へ電子を排出する効果を有するｐ型拡散層１０２、１０３の構成が重要となってくる。従って、分離層が拡散層１０６、１０８、１０９からなるように別々に形成したが、別々に形成しなくてもよい。また、分離層（拡散層１０６、１０８、１０９）は、半導体基板１０１の深さ方向に沿って、狭くならなくてもよいし、不純物濃度が低くならなくてもよい。

なお、光電変換部として２つのｎ型拡散層１０４、１０５を形成したが、１つのｎ型拡散層だけでも構わない。半導体基板１０１の表面側に形成したｎ型拡散層１０４によって、電子が蓄積した場合には十分な電位勾配を形成することも可能だからである。

なお、本実施形態においては、第４の部分をｐ型拡散層１０３としていたが、ｎ型拡散層１０３としても構わない。その場合でも同様の効果を発揮することができる。また、半導体基板１０１がｎ型半導体基板である場合には、第４の部分にｎ型拡散層を形成しなくても構わない。つまり、第２の部分、第４の部分直下の第５の部分のｎ型不純物の濃度と第４の部分の不純物濃度が等しくなる。この場合、ｐ型拡散層１０２を形成するｐ型不純物が第４の部分には注入されないようにすることが好ましい。

［製造方法の説明］
次に、本発明の実施形態における光学素子の製造方法を説明する。図４から図７は、各製造工程の断面図を示している。

まず、図４（ａ）に示すように、半導体基板７０１の表面にフォトレジストからなるマスク７５０を形成する。その後、ヒ素又はリンなどからなるｎ型不純物をイオン注入７５１することにより、ｎ型拡散層７０４を形成する。ここで、ヒ素であれば４００ＫｅＶ以下、リンであれば２００ＫｅＶ以下の加速エネルギーでイオン注入することが好ましい。

次に、図４（ｂ）に示すように、半導体基板全体に、ボロンなどからなるｐ型不純物をイオン注入する（７５２参照）ことにより、ｐ型拡散層７０３を半導体基板全体に形成する。ここで、イオン注入機がチャネリングを抑制するタイプであれば、１２００ＫｅＶ〜３０００ＫｅＶの加速エネルギーでボロンをイオン注入することが好ましい。また、イオン注入機がチャネリングを積極的に利用するタイプであれば、加速エネルギー６００ＫｅＶ〜２０００ＫｅＶの加速エネルギーでボロンをイオン注入することが好ましい。また、ボロンを注入する場合のドーズ量は５.０Ｅ１０（ｃｍ^-2）〜１.０Ｅ１２（ｃｍ^-2）とすることが好ましい。

次に、図５（ａ）に示すように、半導体基板７０１表面にフォトレジストからなるマスク７５３を２０００ｎｍ以上の厚みで形成する。この時、図５（ｂ）に示すように、半導体基板７０１の上面からみると、マスク７５３は格子状にパターン化されており、レジストのない領域が島状に形成される。この時、格子状パターンの寸法は０.１ｕｍ〜０.７ｕｍで形成される。次に、ｐ型拡散層７０３を形成する場合と同じ加速エネルギーでボロンなどからなるｐ型不純物を注入し、ｐ型拡散層７０２を形成する。ここで、ｐ型不純物を注入する際のドーズ量は、ｐ型拡散層７０３の形成時との合計で、１.０Ｅ１１（ｃｍ^-2）〜２.０Ｅ１２（ｃｍ^-2）となるようにする。このようにすることで、図５（ａ）および図５（ｂ）に示すように、ｐ型拡散層７０２のｐ型不純物濃度は、ｐ型拡散層７０３のｐ型不純物濃度よりも高く設定できる。

次に、図６（ａ）に示すように、半導体基板７０１表面にフォトレジストからなるマスク７５５を２０００ｎｍ以上の厚みで形成する。この時、図６（ｂ）に示すように、半導体基板７０１の上面からみると、マスク７５５は島状にパターン化されており、レジストのない領域が格子状に形成される。この時、格子状のレジストのない領域寸法は０.１ｕｍ〜０.５ｕｍで形成される。次に、ｐ型拡散層７０３を形成する場合と等しいか低い加速エネルギーでボロンなどのｐ型不純物をイオン注入し（７５６参照）、ｐ型拡散層７０９を形成する。ここで、ｐ型不純物を注入する際のドーズ量は２.０Ｅ１１（ｃｍ^-2）〜１.０Ｅ１３（ｃｍ^-2）となるようにする。

次に、図７に示すように、ｐ型拡散層７０９を形成する際のフォトレジストマスク７５５をそのまま用いるか、マスク７５５よりも格子状のレジストのない領域を広く設定した新しいフォトレジストマスクを用いるかして、ボロンなどのｐ型不純物をイオン注入することでｐ型拡散層７０８、ｐ型拡散層７０６を形成する。その後、ｐ型拡散層７０６に溝を形成し、溝内に絶縁膜を埋め込むことでＳＴＩ７０７を形成する。その後、ｎ型拡散層７０４の表面にボロンなどのｐ型不純物を注入し、ｐ＋型拡散層７１１を形成する。その後、半導体基板７０１上部に酸化膜７１０、層間膜７１２を形成し、層間膜内に配線、導波路などを形成して、光学素子を形成する。

本製造方法によると、光電変換部である拡散層７１１、７０４、７０５が各拡散層（拡散層７０２、７０３、７０６、７０８、７０９）により囲まれているため、光電変換部で発生した電子が隣接する光電変換部に流入するのを抑制することが可能となり、混色を十分に抑制することが可能となる。

なお、図４（ｂ）に示す工程において、半導体基板全体にボロンなどからなるｐ型不純物をイオン注入したが、第４の部分となる部分以外の半導体基板全体にｐ型不純物をイオン注入してもよい。その際、図５（ａ）に対応する工程においては、第４の部分となる領域（ｐ型拡散層７０３に相当）に、第２の部分よりも不純物濃度が低くなるようにｐ型不純物をイオン注入することが好ましい。

また、図４（ｂ）に示す工程において、第４の部分となる部分以外の半導体基板全体にｐ型不純物をイオン注入する場合には、図４（ｃ）に対応する工程においては、第４の部分となる領域にｎ型不純物を注入しても構わない。ここで注入するｎ型不純物がヒ素であれば、加速エネルギーは２０００ＫｅＶ〜６０００ＫｅＶ、リンであれば１５００ＫｅＶ〜４０００ＫｅＶであることが好ましい。また、注入するｎ型不純物がヒ素であればドーズ量は１.０Ｅ１１（ｃｍ^-2）〜２.０Ｅ１２（ｃｍ^-2）であることが好ましい。また、何も注入しなくても構わない。この場合には、第４の部分となる領域のｎ型不純物濃度と第２の部分の直下のｎ型不純物濃度は、半導体基板がｎ型半導体基板であれば、同じとなる。このようにしても、混色を十分に抑制することが可能である。

以上説明したとおり、本発明により、混色を低減することが可能な光学素子を製造することができる。さらに、単位面積当たりの出力電子数を向上させながら（感度を向上させながら）、混色を低減することが可能な光学素子製造することができる。

１０１．半導体基板
１０２．ｐ型拡散層
１０３．ｐ型拡散層
１０４、１０５．ｎ型拡散層
１０６、１０８、１０９．ｐ型拡散層
１０７．ＳＴＩ
１１０．酸化膜
１１１．ｐ＋拡散層
１１２．層間膜

Claims

半導体基板内に配置され、少なくとも第１導電型の不純物を有し、光電変換部となる第１の部分と、
電子の通過を抑制する分離層と、
を有し、
前記分離層は、
前記半導体基板内における前記第１の部分の下に形成された第２導電型の不純物を有する第２の部分と、
平面視において前記第１の部分を取り囲むように配置された第２導電型の不純物を有する第３の部分と、
前記第３の部分に接続し、かつ、平面視において前記第２の部分を取り囲むような第４の部分とを有し、
前記第４の部分の幅は、前記第４の部分と前記第３の部分とが接続している接続部の幅よりも広く、
前記第４の部分は第２導電型の不純物を有し、
前記第３の部分は上部と、前記第１の部分よりも下に位置する中部を有し、前記中部の幅は前記上部の幅よりも小さい
光学素子。
請求項１に記載の光学素子において、
前記第４の部分に含まれる第２導電型の不純物濃度は、前記第２の部分に含まれる第２導電型の不純物濃度よりも小さい
ことを特徴とする。
請求項１または２に記載の光学素子において、
前記第４の部分に含まれる第２導電型の不純物濃度は、前記第３の部分に含まれる第２導電型の不純物濃度よりも小さい
ことを特徴とする。
請求項１〜３のいずれか１つに記載の光学素子において、
前記第１の部分は、表面から順に第１の拡散層と第２の拡散層と第３の拡散層を有し、
前記第１の拡散層は第２導電型の不純物を有し、
前記第２の拡散層及び前記第３の拡散層は、第１導電型の不純物を有している
ことを特徴とする。
請求項１〜４のいずれか１つに記載の光学素子において、
前記第２の部分内における表面にはＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）が配置されている
ことを特徴とする。
請求項１〜５のいずれか１つに記載の光学素子において、
前記第４の部分の表面は、前記第１の部分及び前記第３の部分と接続している
ことを特徴とする。
請求項１に記載の光学素子において、
前記上部内の第２導電型の不純物濃度は、前記中部内の第２導電型の不純物濃度よりも高い
ことを特徴とする。
請求項１または７に記載の光学素子において、
前記第３の部分は、前記中部よりも下に位置する下部を有し、
前記下部の幅は前記中部の幅よりも小さい
ことを特徴とする。
請求項８に記載の光学素子において、
前記中部内の第２導電型の不純物濃度は、前記下部内の第２導電型の不純物濃度よりも高い
ことを特徴とする。
請求項１に記載の光学素子において、
前記第４の部分は第１導電型の不純物を有する
ことを特徴とする。
請求項１０に記載の光学素子において、
前記第３の部分及び前記第４の部分の下には第５の部分があり、
前記第５の部分が第１導電型の不純物を有し、
前記第４の部分に含まれる第１導電型の不純物濃度と前記第５の部分に含まれる第１導電型の不純物濃度とは等しい
ことを特徴とする。
請求項１〜１１のいずれか１つに記載の光学素子において、
前記第４の部分の幅が０．７μｍ以下である
ことを特徴とする。
請求項１〜１２のいずれか１つに記載の光学素子において、
前記第１の部分の幅が１．４μｍ以下である
ことを特徴とする。
請求項１〜１３のいずれか１つに記載の光学素子において、
前記半導体基板は、前記光電変換部からの電子を読み出すための第１のトランジスタを有する
ことを特徴とする。
請求項１〜１３のいずれか１つに記載の光学素子において、
前記光電変換部で発生した電子の一部が前記第３の部分と前記第４の部分を通過し、前記半導体基板の表面側に流れる
ことを特徴とする。
請求項１〜１５のいずれか１つに記載の光学素子において、
前記半導体基板は、アレイ状に配列された複数の画素部を有し、前記複数の画素部に１つの割合で、電子信号を出力する第２のトランジスタをさらに有する
ことを特徴とする。
請求項１〜１６のいずれか１つに記載の光学素子において、
前記第１導電型の不純物は、Ｎ型の不純物であり、
前記第２導電型の不純物は、Ｐ型の不純物である
ことを特徴とする。