JP6017800B2 - Handling method of semiconductor wafer - Google Patents
Handling method of semiconductor wafer Download PDFInfo
- Publication number
- JP6017800B2 JP6017800B2 JP2012041037A JP2012041037A JP6017800B2 JP 6017800 B2 JP6017800 B2 JP 6017800B2 JP 2012041037 A JP2012041037 A JP 2012041037A JP 2012041037 A JP2012041037 A JP 2012041037A JP 6017800 B2 JP6017800 B2 JP 6017800B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- jig
- peripheral edge
- base material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、半導体の製造工程で使用される半導体ウェーハの取り扱い方法に関するものである。 The present invention relates to a method for handling a semiconductor wafer used in a semiconductor manufacturing process.
従来における半導体ウェーハは、バックグラインド工程で図示しない薄い半導体パッケージに適合させるため、裏面がバックグラインドされ、ダイシング工程でキャリア治具の粘着テープに粘着支持された後、ダイシングブレードで個々の半導体チップに分離されることにより、多数の半導体チップを形成する(特許文献1、2、3、4参照)。半導体ウェーハのバックグラインド工程においては、半導体ウェーハが回転砥石により100μm以下、時には30〜50μm程度の厚みに薄く削られるが、そうすると、半導体ウェーハが非常に薄く脆く撓みやすくなるので、ハンドリングや搬送に支障を来たすおそれがある。
In order to adapt a conventional semiconductor wafer to a thin semiconductor package (not shown) in the back grinding process, the back surface is back grinded and supported on the adhesive tape of the carrier jig in the dicing process, and then the individual semiconductor chips are formed with a dicing blade. By separating, a large number of semiconductor chips are formed (see
係る点に鑑み、従来においては、(1)半導体ウェーハをバックグラインドする際、半導体ウェーハの周縁部を残しながらその内側領域をバックグラインドし、残存する周縁部により半導体ウェーハの剛性を確保して撓みを抑制する方法、(2)半導体ウェーハの周縁部に剛性確保リングを密着し、この剛性確保リングにより半導体ウェーハに剛性を付与して撓みを抑制防止する方法が提案されている(特許文献5参照)。 In view of this, in the past, (1) when a semiconductor wafer is back-ground, the inner region is back-ground while leaving the peripheral edge of the semiconductor wafer, and the remaining peripheral edge ensures the rigidity of the semiconductor wafer and bends. (2) A method for tightly attaching a rigidity securing ring to the peripheral edge of a semiconductor wafer and imparting rigidity to the semiconductor wafer by this rigidity securing ring to suppress and prevent bending has been proposed (see Patent Document 5). ).
しかしながら、(1)の方法を採用する場合には、半導体ウェーハの強度を向上させて反りを低減することができるものの、半導体ウェーハの周縁部を残存させるため、専用の装置が必要になり、製造設備やコストの削減を図ることができないという問題が新たに生じることとなる。また、(2)の方法の場合には、(1)の問題を解決することができ、実に便利ではあるが、剛性確保リングが剛性付与を重視して製造されているので、半導体ウェーハの周縁部から密着状態の剛性確保リングを取り外す作業が予想外に困難で、作業の遅延や煩雑化を招く事態が考えられる。 However, when the method (1) is adopted, the strength of the semiconductor wafer can be improved and the warpage can be reduced. There will be a new problem that equipment and costs cannot be reduced. In the case of the method (2), although the problem (1) can be solved and it is very convenient, the rigidity securing ring is manufactured with an emphasis on imparting rigidity. It is unexpectedly difficult to remove the rigid securing ring in the close contact state from the part, and there may be a situation in which the work is delayed or complicated.
本発明は上記に鑑みなされたもので、半導体ウェーハの剛性を向上させ、製造設備やコストの削減を図ることができ、しかも、半導体ウェーハの周縁部から簡単に取り外すことのできる半導体ウェーハの取り扱い方法を提供することを目的としている。 The present invention has been made in view of the above, and can improve the rigidity of a semiconductor wafer, reduce manufacturing equipment and costs, and can be easily removed from the periphery of a semiconductor wafer. The purpose is to provide.
本発明においては上記課題を解決するため、バックグラインドされた半導体ウェーハの片面周縁部に、剛性を付与する半導体ウェーハ用治具を剥離可能に粘着し、半導体ウェーハにストレスリリーフ、PVD、又はハンダバンプ形成の何れかの処理を施した後、半導体ウェーハ用治具を剥離する半導体ウェーハの取り扱い方法であって、
半導体ウェーハ用治具は、半導体ウェーハの片面周縁部に対向するリング形の基板層と、この基材層の半導体ウェーハの片面周縁部に対向する対向面に粘着されて半導体ウェーハの片面周縁部に剥離可能に粘着する複数の粘着層とから構成され、基材層が半導体ウェーハよりも僅かに拡径に形成されることにより、基材層の外周縁が半導体ウェーハの周縁部から3mm以内で周縁部に沿うよう近接し、基材層の周方向に、半導体ウェーハを位置決め固定する複数の固定孔が穿孔され、基材層の対向面が大部分とそれ以外の残部とに区分けされるとともに、基材層の対向面における残部の外周縁付近から剥離用タブが外方向に向けて突出し、複数の粘着層が隙間を介して突き合わされ、基材層の対向面の残部と複数の粘着層間の隙間により、剥離契機部が区画形成され、
半導体ウェーハ用治具の剥離用タブを持ち上げることにより、半導体ウェーハの片面から半導体ウェーハ用治具を剥離することを特徴としている。
In the present invention, in order to solve the above-mentioned problems, a semiconductor wafer jig for imparting rigidity is detachably adhered to one side peripheral portion of a back-ground semiconductor wafer, and stress relief, PVD, or solder bump is formed on the semiconductor wafer. A semiconductor wafer handling method for removing a semiconductor wafer jig after performing any of the treatments,
The semiconductor wafer jig is bonded to the ring-shaped substrate layer facing the peripheral edge of one side of the semiconductor wafer and the opposing surface of the base layer facing the peripheral edge of the one side of the semiconductor wafer. It is composed of a plurality of adhesive layers that adhere in a peelable manner, and the base layer is formed with a slightly larger diameter than the semiconductor wafer, so that the outer peripheral edge of the base layer is within 3 mm from the peripheral part of the semiconductor wafer. A plurality of fixing holes for positioning and fixing the semiconductor wafer in the circumferential direction of the base material layer are perforated, and the opposing surface of the base material layer is divided into a majority and the rest other than that, The peeling tab protrudes outward from the vicinity of the outer peripheral edge of the remaining portion on the facing surface of the base material layer, and the plurality of adhesive layers are abutted through gaps, and between the remaining portion of the facing surface of the base material layer and the plurality of adhesive layers Due to gaps Trigger portion is partitioned and formed,
The semiconductor wafer jig is peeled from one side of the semiconductor wafer by lifting the peeling tab of the semiconductor wafer jig.
ここで、特許請求の範囲における半導体ウェーハは、φ150、200、300、450mmタイプ等を特に問うものではない。この半導体ウェーハの片面は、半導体ウェーハの表面でも良いし、裏面でも良い。また、基材層と粘着層とは、同じ厚さや幅でも良いし、異なる厚さ・幅でも良い。これら基材層と粘着層とは、一体成形しても良いし、別々に形成することもできる。 Here, the semiconductor wafer in the claims is not particularly limited to the φ150, 200, 300, and 450 mm types. One side of the semiconductor wafer may be the front surface or the back surface of the semiconductor wafer. The base material layer and the adhesive layer may have the same thickness or width, or may have different thicknesses and widths. The base material layer and the adhesive layer may be formed integrally or separately.
基材層は、主にリング形に形成されるが、半導体ウェーハの周縁部にフラットなオリフラが形成されている場合には、半導体ウェーハの周縁部に沿う形状に形成される。この基材層と剥離用タブとは、透明、不透明、半透明、着色、可撓性の有無を特に問うものではない。粘着層は、少なくとも基材層の対向面の大部分に積層されていれば良く、粘着性を有しないのを条件に対向面の残部に積層されても良い。さらに、半導体ウェーハに施す所定の処理には、少なくともストレスリリーフ、PVD、CVD、バックグラインド、ダイシング等が該当する。 The base material layer is mainly formed in a ring shape, but when a flat orientation flat is formed on the peripheral edge of the semiconductor wafer, the base material layer is formed in a shape along the peripheral edge of the semiconductor wafer. The base material layer and the peeling tab do not particularly ask whether transparent, opaque, translucent, colored or flexible. The adhesive layer should just be laminated | stacked on most of the opposing surfaces of a base material layer, and may be laminated | stacked on the remainder of an opposing surface on the condition that it does not have adhesiveness. Furthermore, the predetermined processing applied to the semiconductor wafer corresponds to at least stress relief, PVD, CVD, back grinding, dicing, and the like.
本発明によれば、半導体ウェーハの片面周縁部から半導体ウェーハ用治具を剥離したい場合には、半導体ウェーハ用治具の剥離用タブに指先等を係止して引き上げれば、半導体ウェーハの片面から粘着層が徐々に剥がれ、半導体ウェーハ用治具を完全に取り外すことができる。 According to the present invention, when it is desired to peel the semiconductor wafer jig from the peripheral edge of one surface of the semiconductor wafer, if the fingertip is locked to the peeling tab of the semiconductor wafer jig and pulled up, The adhesive layer is gradually peeled off, and the semiconductor wafer jig can be completely removed.
本発明によれば、バックグラインドされた薄い半導体ウェーハの周縁部に半導体ウェーハ用治具を沿わせて粘着することにより、半導体ウェーハの強度を増大させることができるので、半導体ウェーハの反りや撓みを有効に抑制し、後のハンドリングや搬送の円滑化を図ることができるという効果がある。したがって、半導体ウェーハの周縁部を残しながらその内側領域をバックグラインドする必要がなく、専用の装置を確実に省略することができるので、製造設備やコストの削減が期待できる。また、剥離用タブに指先等を干渉させて持ち上げることができるので、半導体ウェーハの周縁部から密着状態の半導体ウェーハ用治具を簡単、かつ安全に取り外すことができ、作業の遅延や煩雑化のおそれを排除することができる。また、半導体ウェーハの片面周縁部に半導体ウェーハ用治具を接着剤により剥離不能に固着するのではなく、弱粘着性の粘着層を利用して着脱自在に粘着するので、半導体ウェーハに半導体ウェーハ用治具を重ねてその位置を手作業で着脱を繰り返して微調整し、正確に位置合わせすることができる。
また、接着剤を塗布する作業を何ら要しないので、作業の遅延や煩雑化を招くこともない。また、作業毎に半導体ウェーハ用治具を廃棄することなく、再利用等することが可能となる。また、剥離契機部に指先等の干渉の障害となる粘着層が何ら存在せず、指先等の引っかかりを容易にする空隙のみが存在するので、半導体ウェーハの周縁部から密着状態の半導体ウェーハ用治具をさらに容易に取り外すことが可能となる。また、基材層に複数の固定孔を穿孔するので、加工時に半導体ウェーハを位置決め固定することが可能となる。さらに、基材層の外周縁が半導体ウェーハの周縁部から3mm以内で外側に沿うよう近接するので、位置決め治具等が薄い半導体ウェーハのエッジに直接接触し、チッピングやクラック等が発生するのを有効に抑制することができる。
According to the present invention, since the strength of the semiconductor wafer can be increased by adhering the semiconductor wafer jig along the peripheral portion of the back-ground thin semiconductor wafer, it is possible to prevent warping and bending of the semiconductor wafer. It has the effect that it can suppress effectively and can aim at smoothing of subsequent handling and conveyance. Therefore, it is not necessary to back grind the inner region while leaving the peripheral portion of the semiconductor wafer, and a dedicated device can be reliably omitted, so that it is possible to reduce manufacturing equipment and costs. In addition, since the fingertip or the like can be lifted by interfering with the peeling tab, the semiconductor wafer jig in a close contact state can be easily and safely removed from the peripheral edge of the semiconductor wafer, and work delays and complications can be avoided. Fear can be eliminated. Also, the semiconductor wafer jig is not fixed to the peripheral edge of one side of the semiconductor wafer with an adhesive so that it cannot be peeled off. Instead, the semiconductor wafer is attached to the semiconductor wafer using a weak adhesive layer. Accurate alignment is possible by stacking jigs and finely adjusting the position by repeatedly attaching and detaching them manually.
In addition, since no work for applying the adhesive is required, the work is not delayed or complicated. In addition, the semiconductor wafer jig can be reused without being discarded for each operation. In addition, since there is no adhesive layer that interferes with fingertips or the like in the peeling trigger part, and there are only gaps that make it easy to catch the fingertips or the like, the semiconductor wafer treatment that is in close contact with the peripheral edge of the semiconductor wafer is present. The tool can be removed more easily. Further, since a plurality of fixing holes are drilled in the base material layer, the semiconductor wafer can be positioned and fixed during processing. Furthermore, since the outer peripheral edge of the base layer is close to the outer edge within 3 mm from the peripheral edge of the semiconductor wafer, the positioning jig or the like is in direct contact with the edge of the thin semiconductor wafer, and chipping or cracks are generated. It can be effectively suppressed.
以下、図面を参照して本発明の実施形態を説明すると、本実施形態における半導体ウェーハ用治具は、図1ないし図5に示すように、半導体ウェーハ1の裏面周縁部に対向するエンドレスの基材層10と、この基材層10に積層されて半導体ウェーハ1の裏面周縁部に剥離可能に粘着する粘着層14とを二層構造に備え、基材層10から剥離用タブ15を外方向に突出させるようにしている。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings. A semiconductor wafer jig according to the present embodiment is an endless base opposed to a peripheral edge of a back surface of a semiconductor wafer 1 as shown in FIGS. The
半導体ウェーハ1は、図1ないし図4に示すように、例えばφ200mmの平面円形のシリコンウェーハからなり、表面に回路パターンが形成されており、裏面が図示しない汎用のバックグラインド装置でバックグラインドされることにより、100μm以下の厚さに薄化される。この半導体ウェーハ1は、バックグラインドされた裏面に回路パターンが必要に応じて形成され、周縁部に、結晶方向の判別や整列を容易にする平面略V字形のノッチ2が切り欠かれる。
As shown in FIGS. 1 to 4, the semiconductor wafer 1 is made of, for example, a planar circular silicon wafer having a diameter of 200 mm, a circuit pattern is formed on the surface, and the back surface is back-ground by a general-purpose back-grinding device (not shown). Thus, the thickness is reduced to 100 μm or less. In this semiconductor wafer 1, a circuit pattern is formed on the back-ground back surface as required, and a substantially V-
半導体ウェーハ用治具の基材層10と粘着層14とは、図4や図5に示すように、例えば基材層10と粘着層14とが同じ幅に形成されるが、製造や作業の便宜を図りたい場合等には、基材層10の幅が粘着層14の幅よりもやや広く形成される。
As shown in FIGS. 4 and 5, the
基材層10は、図1ないし図5に示すように、所定の材料により薄い平面リング形に形成され、加工時に半導体ウェーハ1を位置決め固定する複数の固定孔11が周方向に所定の間隔で穿孔されており、半導体ウェーハ1の裏面周縁部に対向する。この基材層10の材料としては、特に限定されるものではないが、例えばシリコン、ガラスエポキシ樹脂やガラスクロス複合材、カーボン繊維強化プラスチック、液晶ポリマー、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリイミド、金属(アルミニウム、SUS、タングステン、鉄−ニッケル合金(42アロイ等))、その他の合金等があげられる。
As shown in FIGS. 1 to 5, the
基材層10は、半導体ウェーハ1と同径か、あるいは僅かに拡径に形成される。基材層10は、半導体ウェーハ1と同径の場合には、外周縁が半導体ウェーハ1の周縁部に整合するよう揃えられ、半導体ウェーハ1よりも僅かに拡径の場合には、外周縁が半導体ウェーハ1の周縁部から3mm以内で外側に沿うよう近接する。基材層10が半導体ウェーハ1よりも僅かに拡径に形成される場合、図示しないハンドリング装置の位置決め治具等が薄い半導体ウェーハ1のエッジに直接接触し、チッピングやクラック等が発生するのを有効に抑制することができる。
The
粘着層14は、図1、図4、図5に示すように、弱粘着性を有する所定の材料により厚さ200μm以下(例えば、100μm程度)の薄い平面略リング形に形成され、半導体ウェーハ1の裏面周縁部に対向する基材層10の平坦な対向面12に積層粘着されており、半導体ウェーハ1の裏面周縁部に着脱自在に粘着する。この粘着層14の材料としては、特に限定されるものではないが、例えば、60℃程度で剥離強度が低下し、しかも、耐熱性等に優れるシリコーンゴムやフッ素ゴム等の粘着剤があげられる。
As shown in FIGS. 1, 4, and 5, the
粘着層14の半導体ウェーハ1の裏面周縁部に粘着する粘着面は、必要に応じ、金型による転写法やフィラーの添加等により粗く形成することができる。この粘着面の平均表面粗さ(算術表面粗さ)Raは、半導体ウェーハ1に対する位置決め作業の容易化や確実な粘着を図るため、0.5〜5μmの範囲であることが好ましい。
The pressure-sensitive adhesive surface that adheres to the peripheral edge of the back surface of the semiconductor wafer 1 of the pressure-
剥離用タブ15は、図1、図3、図5に示すように、一般的な指の大きさを考慮した平面略半円形に形成され、基材層10の外周縁から半径外方向に水平に突出しており、半導体ウェーハ1から半導体ウェーハ用治具を指で剥離する際のきっかけとなる。この剥離用タブ15は、基材層10と一体的に形成され、固定孔11が作業用の目印として選択的に位置する。
As shown in FIGS. 1, 3, and 5, the
上記構成において、バックグラインドされた厚さ100μm以下の薄い半導体ウェーハ1に剛性を付与してダイシング処理を施す場合には、先ず、バックグラインドされた薄い半導体ウェーハ1の裏面を上面とし、この半導体ウェーハ1の裏面周縁部に半導体ウェーハ用治具の粘着層14をローラ等により加圧して隙間なく着脱自在に粘着する(図3参照)。この際、半導体ウェーハ1の周縁部に半導体ウェーハ用治具の外周縁を位置決めし、半導体ウェーハ1のノッチ2に半導体ウェーハ用治具の剥離用タブ15を対向させることができる。
In the above-described configuration, when the back-ground thin semiconductor wafer 1 having a thickness of 100 μm or less is subjected to dicing processing by giving rigidity, first, the back surface of the back-ground thin semiconductor wafer 1 is used as the upper surface, and this semiconductor wafer A pressure-
次いで、強度が増した半導体ウェーハ1にストレスリリーフ、PVD、CVD、エッチング、ハンダバンプの形成等、必要な処理を施した後、この半導体ウェーハ1をキャリア治具20の粘着テープ21に粘着し、キャリア治具20をチャックテーブル22上に真空吸着する(図1参照)。
Next, the semiconductor wafer 1 having increased strength is subjected to necessary processing such as stress relief, PVD, CVD, etching, and formation of solder bumps, and then the semiconductor wafer 1 is adhered to the
チャックテーブル22上にキャリア治具20を真空ポンプ23で真空吸着したら、半導体ウェーハ1の裏面周縁部から半導体ウェーハ用治具を剥離する。この場合、半導体ウェーハ用治具の剥離用タブ15に指先等を係止して引き上げれば、半導体ウェーハ1の裏面周縁部から粘着層14が徐々に剥がれ、半導体ウェーハ用治具を完全に取り外すことができる。
When the
この際、60℃程度で剥離強度が低下する粘着層14の特性を利用すれば、半導体ウェーハ用治具の取り外しが簡易になる。そしてその後、半導体ウェーハ1に裏面側から高速回転するダイシングブレード24でダイシング処理を施せば、半導体ウェーハ1の破損を招くことなく、多数の半導体チップを容易に得ることが可能となる(図2参照)。
At this time, if the characteristic of the
上記構成によれば、バックグラインドされた薄い半導体ウェーハ1の周縁部に半導体ウェーハ用治具を沿わせて粘着することにより、半導体ウェーハ1の強度を増大させることができるので、半導体ウェーハ1の反りや撓みを有効に抑制防止し、後のハンドリングや搬送の円滑化を図ることができる。したがって、半導体ウェーハ1の周縁部を残しながらその内側領域をバックグラインドする必要がなく、専用の装置を確実に省略することができるので、製造設備やコストの大幅な削減が期待できる。 According to the above configuration, the strength of the semiconductor wafer 1 can be increased by adhering the semiconductor wafer jig along the peripheral portion of the back-ground thin semiconductor wafer 1. In addition, it is possible to effectively suppress and prevent bending and facilitate the subsequent handling and conveyance. Therefore, it is not necessary to back grind the inner region while leaving the peripheral portion of the semiconductor wafer 1, and a dedicated device can be reliably omitted, so that significant reduction in manufacturing equipment and cost can be expected.
また、剥離用タブ15に指先等を干渉させて持ち上げることができるので、半導体ウェーハ1の周縁部から密着状態の半導体ウェーハ用治具を簡単、かつ安全に取り外すことができ、作業の遅延や煩雑化のおそれを排除することができる。また、半導体ウェーハ1の裏面周縁部に半導体ウェーハ用治具を接着剤により剥離不能に固着するのではなく、弱粘着性の粘着層14を利用して着脱自在に粘着するので、半導体ウェーハ1に半導体ウェーハ用治具を重ねてその位置を手作業で着脱を繰り返して微調整し、正確に位置合わせすることが可能である。
Further, since the
また、接着剤を塗布する作業を何ら要しないので、作業の遅延や煩雑化を招くこともない。さらに、作業毎に半導体ウェーハ用治具を廃棄することなく、再利用等することも可能となる。 In addition, since no work for applying the adhesive is required, the work is not delayed or complicated. Furthermore, it is possible to reuse the semiconductor wafer jig without discarding it for each operation.
次に、図6は本発明の第2の実施形態を示すもので、この場合には、粘着層14を二分割して各粘着層14を平面略半円弧形に湾曲形成し、基材層10の対向面12の大部分に一対の粘着層14を積層粘着し、対向面12の残部13を一対の粘着層14の存在しない剥離契機部16とし、この剥離契機部16を含む残部13の外周縁付近から剥離用タブ15を半径外方向に水平に突出させるようにしている。
Next, FIG. 6 shows a second embodiment of the present invention. In this case, the
一対の粘着層14は、両端部が隙間、換言すれば、対向面12の大部分以外の残部13を介して対向する。また、剥離契機部16は、対向面12の残部13と一対の粘着層14の両端部との間に空隙として区画形成され、剥離用タブ15同様、半導体ウェーハ1から半導体ウェーハ用治具を剥離する際のきっかけとなる。この剥離契機部16には、基材層10の固定孔11が作業用の目印として選択的に位置する。その他の部分については、上記実施形態と略同様であるので説明を省略する。
The pair of pressure-sensitive adhesive layers 14 are opposed to each other through the remaining
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、剥離契機部16に指先等の干渉の障害となる粘着層14が何ら存在せず、指先等の引っかかりを容易にする空隙のみが存在するので、半導体ウェーハ1の周縁部から密着状態の半導体ウェーハ用治具をさらに容易に取り外すことができるのは明らかである。
Also in this embodiment, the same effect as the above embodiment can be expected, and there is no
なお、上記実施形態では半導体ウェーハ1の裏面周縁部に半導体ウェーハ用治具の粘着層14を粘着したが、半導体ウェーハ1の表面周縁部に半導体ウェーハ用治具の粘着層14を粘着し、半導体ウェーハ1の裏面に回路パターン等を形成しても良い。また、半導体ウェーハ1の裏面周縁部に半導体ウェーハ用治具の粘着層14を粘着した後、半導体ウェーハ用治具を剥離して半導体ウェーハ1の表面周縁部に再び粘着しても良い。
In the above embodiment, the
また、粘着層14を複数に分割(例えば、三分割、四分割等)してこれら複数の粘着層14を隙間を介して突き合わせ、この複数の粘着層14間の隙間をそれぞれ剥離契機部16としても良い。また、基材層10の対向面12の残部13を含む全てに粘着層14を積層粘着し、残部13に対向する粘着層14の対向部における粘着面に所定の処理(例えば、表面を粗くする処理やUV処理等)等を施すことにより、非粘着の剥離契機部16を形成して半導体ウェーハ用治具の取り外しを容易にすることができる。さらに、剥離用タブ15は、必要に応じ、平面略半楕円形、矩形、多角形等に適宜形成することもできる。
Further, the
本発明に係る半導体ウェーハの取り扱い方法は、半導体製造の分野等で使用することができる。 The method for handling a semiconductor wafer according to the present invention can be used in the field of semiconductor manufacturing.
1 半導体ウェーハ
10 基材層
11 固定孔
12 対向面
13 残部
14 粘着層
15 剥離用タブ
16 剥離契機部
22 チャックテーブル
DESCRIPTION OF SYMBOLS 1
Claims (1)
半導体ウェーハ用治具は、半導体ウェーハの片面周縁部に対向するリング形の基板層と、この基材層の半導体ウェーハの片面周縁部に対向する対向面に粘着されて半導体ウェーハの片面周縁部に剥離可能に粘着する複数の粘着層とから構成され、基材層が半導体ウェーハよりも僅かに拡径に形成されることにより、基材層の外周縁が半導体ウェーハの周縁部から3mm以内で周縁部に沿うよう近接し、基材層の周方向に、半導体ウェーハを位置決め固定する複数の固定孔が穿孔され、基材層の対向面が大部分とそれ以外の残部とに区分けされるとともに、基材層の対向面における残部の外周縁付近から剥離用タブが外方向に向けて突出し、複数の粘着層が隙間を介して突き合わされ、基材層の対向面の残部と複数の粘着層間の隙間により、剥離契機部が区画形成され、
半導体ウェーハ用治具の剥離用タブを持ち上げることにより、半導体ウェーハの片面から半導体ウェーハ用治具を剥離することを特徴とする半導体ウェーハの取り扱い方法。 A semiconductor wafer jig for imparting rigidity is releasably adhered to the peripheral surface of one surface of a back-ground semiconductor wafer, and the semiconductor wafer is subjected to any of stress relief, PVD, or solder bump formation, and then the semiconductor A method for handling a semiconductor wafer for peeling a wafer jig,
The semiconductor wafer jig is bonded to the ring-shaped substrate layer facing the peripheral edge of one side of the semiconductor wafer and the opposing surface of the base layer facing the peripheral edge of the one side of the semiconductor wafer. It is composed of a plurality of adhesive layers that adhere in a peelable manner, and the base layer is formed with a slightly larger diameter than the semiconductor wafer, so that the outer peripheral edge of the base layer is within 3 mm from the peripheral part of the semiconductor wafer. A plurality of fixing holes for positioning and fixing the semiconductor wafer in the circumferential direction of the base material layer are perforated, and the opposing surface of the base material layer is divided into a majority and the rest other than that, The peeling tab protrudes outward from the vicinity of the outer peripheral edge of the remaining portion on the facing surface of the base material layer, and the plurality of adhesive layers are abutted through gaps, and between the remaining portion of the facing surface of the base material layer and the plurality of adhesive layers Due to gaps Trigger portion is partitioned and formed,
A method of handling a semiconductor wafer, wherein the semiconductor wafer jig is peeled from one side of the semiconductor wafer by lifting the peeling tab of the semiconductor wafer jig.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012041037A JP6017800B2 (en) | 2012-02-28 | 2012-02-28 | Handling method of semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012041037A JP6017800B2 (en) | 2012-02-28 | 2012-02-28 | Handling method of semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179111A JP2013179111A (en) | 2013-09-09 |
JP6017800B2 true JP6017800B2 (en) | 2016-11-02 |
Family
ID=49270510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012041037A Active JP6017800B2 (en) | 2012-02-28 | 2012-02-28 | Handling method of semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6017800B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6577419B2 (en) * | 2016-06-20 | 2019-09-18 | 信越ポリマー株式会社 | Semiconductor wafer chemical solution guide and semiconductor wafer processing method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003338474A (en) * | 2002-05-21 | 2003-11-28 | Lintec Corp | Machining method of brittle member |
JP4472285B2 (en) * | 2003-07-24 | 2010-06-02 | 株式会社ディスコ | Semiconductor wafer transfer equipment |
JP2007096085A (en) * | 2005-09-29 | 2007-04-12 | Shin Etsu Polymer Co Ltd | Fixed carrier and its use |
JP5222756B2 (en) * | 2009-02-24 | 2013-06-26 | リンテック株式会社 | Peeling apparatus and peeling method |
JP5328422B2 (en) * | 2009-03-02 | 2013-10-30 | 信越ポリマー株式会社 | Electronic component holder |
JP2010283098A (en) * | 2009-06-04 | 2010-12-16 | Lintec Corp | Support member for plate-like member |
JP5010668B2 (en) * | 2009-12-03 | 2012-08-29 | 信越化学工業株式会社 | Manufacturing method of stacked semiconductor integrated device |
JP5813289B2 (en) * | 2010-02-02 | 2015-11-17 | 信越ポリマー株式会社 | Semiconductor wafer processing method |
JP5508890B2 (en) * | 2010-02-17 | 2014-06-04 | リンテック株式会社 | Sheet sticking device and sticking method |
-
2012
- 2012-02-28 JP JP2012041037A patent/JP6017800B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013179111A (en) | 2013-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5591181B2 (en) | Manufacturing method of semiconductor chip | |
US8084335B2 (en) | Method of thinning a semiconductor wafer using a film frame | |
JP5151104B2 (en) | Manufacturing method of electronic parts | |
KR100759687B1 (en) | Method for thinning substrate and method for manufacturing circuit device | |
JP2013008915A (en) | Substrate processing method and substrate processing apparatus | |
US20190189497A1 (en) | Workpiece processing method | |
JP2015217461A (en) | Processing method of wafer | |
JP2012033737A (en) | Method for handling semiconductor wafer | |
JP5813289B2 (en) | Semiconductor wafer processing method | |
JP2009246195A (en) | Adhesive sheet and processing method of semiconductor wafer using the same | |
JP2016174146A (en) | Method of dividing wafer | |
JP2019057526A (en) | Wafer processing method | |
TW200532786A (en) | Wafer transcription method | |
JP6017800B2 (en) | Handling method of semiconductor wafer | |
JP6233936B2 (en) | Method for dividing a wafer into dies | |
JP5950644B2 (en) | Handling method of semiconductor wafer | |
JP5975669B2 (en) | Semiconductor wafer jig and method for handling semiconductor wafer | |
JP6057616B2 (en) | Wafer processing method | |
JP6013744B2 (en) | Handling method of semiconductor wafer | |
JP2004031535A (en) | Method and apparatus for peeling adhesive sheet | |
JP2013247133A (en) | Method for sticking surface protective tape | |
JP5912656B2 (en) | Semiconductor wafer jig peeling apparatus and semiconductor wafer handling method | |
JP2012256666A (en) | Wafer holding jig | |
JP2006156567A (en) | Surface protection tape and manufacturing process of semiconductor device | |
JP2017011134A (en) | Method for manufacturing device chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6017800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |