JP4908889B2 - 低電圧検出回路 - Google Patents

Description

本発明は、低電圧検出回路に関し、特に、ＩＣ等の半導体集積回路においてその動作電圧（電源電圧）の低下を検出するための低電圧検出回路に関するものである。

一般に、ＩＣ等の半導体集積回路においては、その動作電圧（補助電源電圧ともいう）が低下した際には、誤動作を防止するため半導体集積回路の動作を停止させる必要がある。このため、半導体集積回路においては補助電源電圧の低下を検出するための低電圧検出回路が用いられている。

図５は従来の低電圧検出回路の一例を示す回路図であり、図５において、外部入力電圧が印加される入力端子１１にはＮＭＯＳトランジスタ１２のドレイン（Ｄ）が接続されるとともに、抵抗器１３が接続されており、抵抗器１３はＮＭＯＳトランジスタ１２のゲート（Ｇ）及びＮＭＯＳトランジスタ１４のドレインに接続されている。ＮＭＯＳトランジスタ１４のゲートはオペアンプ（コンパレータ）１５の出力端に接続され、ＮＭＯＳトランジスタ１４のソース（Ｓ）は接地されている。

さらに、ＮＭＯＳトランジスタ１２のソースは、内部電源電圧が印加される内部電源端子且つ補助電源端子１６に接続され、この内部電源端子且つ補助電源端子１６は抵抗器１７、１８、１９を介して接地され、抵抗器１７と抵抗器１８との接続点はオペアンプ２０の非反転端子に接続されている。また、抵抗器１８と抵抗器１９との接続点はオペアンプ１５の非反転端子に接続されている。そして、オペアンプ１５及び２０の反転端子同士が接続されるとともにこれら反転端子と接地との間には参照電圧源２１が配置されている。オペアンプ１５及び２０の電源は基準電圧端子２２から供給され、オペアンプ２０の出力端が低電圧検出端子２３に接続されている。

上述の低電圧検出回路では、入力端子１１に入力電圧（例えば、３０Ｖ〜８０Ｖ）が印加されると、ＮＭＯＳトランジスタ１２がオン（ＯＮ）して、内部電源端子且つ補助電源端子１６に現れる電圧が徐々に上昇して初期電圧値（補助電源電圧値ともいい、例えば、７Ｖで一定となる）となった後に、図２に示すＩＣ２４が動作を開始することによって、トランジスタ２５がオン／オフできるようになる。その時、トランスの二次側にエネルギーが伝播されるので、コントロール巻き線１６ａにも同様にエネルギーが伝播される。コントロール巻き線１６ａの出力は、図２に示すようにＩＣ２４の符号１６に接続されており、この符号１６は内部電源端子且つ補助電源端子である。つまり、内部電源端子且つ補助電源端子１６は、初期値電圧値から徐々に上昇して、補助電源電圧（例えば、１５Ｖで一定となる）まで達する。

一方、内部電源端子且つ補助電圧端子１６側に現れる電圧値が予め規定された電圧値（低電圧検出設定電圧値、例えば、（内部電源電圧値＋α）Ｖであり、αは予め設定される設定値である）を越えると、オペアンプ１５の出力端電圧はよりいっそう高くなり、ＮＭＯＳトランジスタ１４の電流駆動能力が増加する。同様に、オペアンプ２０の出力端電圧もよりいっそう高くなる。その結果、低電圧検出端子２３にはハイレベルが現れる。これによって、内部電源端子且つ補助電源端子１６には補助電源電圧値（例えば、１５Ｖ）が印加される。

一方、内部電源端子且つ補助電源端子１６側に現れる電圧が低電圧検出設定閾値以下となると、オペアンプ２０の出力端はロウレベルとなって、低電圧検出端子２３もロウレベルとなる（ここでは、ロウレベルが低電圧検出信号である）。そして、低電圧検出信号によって補助電源電圧が低電圧になったことが検出される。これによって、内部電源端子且つ補助電源端子１６に印加される補助電源電圧が断たれる。オペアンプ１５は抵抗器１８と抵抗器１９との接点に非反転端子が接続されているので、出力端電圧はまだ変化を示さない（ハイレベルとなっている）。

なお、半導体集積回路内において電流の検出精度を向上するため、メタル配線を利用した電流検出抵抗を備えて、メタル配線の抵抗値の温度特性を補償しつつ、予め定める電流値に対応する基準電圧を発生し、メタル配線の電流検出区間における電圧降下分と基準電圧とに基づいてメタル配線の電流検出区間を流れる電流が予め定める電流値を超えるか否かを判定するようにしたものがあり、ここでは、判定結果に応じて出力電圧の制限を行うようにしている（特許文献１参照）。
特開平９−９３９１２号公報（段落（００１８）〜段落（００３２）、第１図〜第５図）

ところで、従来の低電圧検出回路では、複数のオペアンプ（コンパレータ）を用いて内部電源電圧の低下を検出しているため、不可避的にレイアウト面積が増大し回路規模が大きくなってしまうばかりでなく、回路構成が複雑になってしまうという課題がある。

さらに、前述の低電圧検出設定電圧値は内部電源電圧値＋αに設定され、周囲環境温度が変化した際にはオペアンプの動作点が変化するから、つまり、オペアンプからみた場合には、周囲環境温度の変化につれて設定値αが変動して、結果的に周囲環境温度の変化に応じて低電圧検出設定電圧値が微妙に変化してしまうことになる。そして、低電圧検出設定電圧値が変化してしまうと精度よく低電圧状態を検出できないという課題がある。言い換えると、設定値αが変動して内部電源電圧値と低電圧検出設定値との関係が一定に保たれないという課題がある。

従来の低電圧検出回路においては、精度よく低電圧状態を検知するためには、オペアンプの温度補償を行うための温度補償回路を別に備える必要があり、その点をも考慮すると、回路規模がさらに増大ししかも温度補償制御が複雑になってしまう。

上述の課題を解決するため、本発明の目的は簡単な構成で精度よく低電圧状態を検出することのできる低電圧検出回路を提供することにある。

本発明によれば、電子・電気機器の動作電圧である内部電源電圧の低下を検出するための低電圧検出回路において、入力電圧に応じて動作する第１のスイッチング素子と、前記第１のスイッチング素子の動作に伴って動作して、前記内部電源電圧よりも高い補助電源電圧を規定する第２のスイッチング素子と、前記第１のスイッチング素子の動作に伴って動作して、前記補助電源電圧と前記内部電源電圧との間にある低電圧検出電圧を規定する第３のスイッチング素子と、前記第２のスイッチング素子の動作点を規定する第１の動作点規定素子と、前記第３のスイッチング素子の動作点を規定する第２の動作点規定素子とを備え、前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第３のスイッチング素子が前記補助電源電圧の低下を検知するようにしたことを特徴とする低電圧検出回路が得られる。そして、本発明では、前記第２及び前記第３のスイッチング素子は同一の温度特性を有し、前記第１及び前記第２の動作点規定素子は同一の温度特性を有している。

本発明では、前記内部電源電圧の上昇時には前記第３のスイッチング素子がオンしてから前記第２のスイッチング素子がオンとなり、前記内部電源電圧の下降時には前記第３のスイッチング素子がオフしてから前記第２のスイッチング素子がオフとなって、前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第２及び前記第３のスイッチング素子がオフして、前記第３のスイッチング素子のオフによって前記補助電源電圧の低下を検出する。

本発明では、例えば、前記第１及び前記第２の動作点規定素子はそれぞれ第１及び第２の抵抗器である。

本発明では、前記第１、第２及び第３のスイッチング素子はそれぞれ第１、第２及び第３のトランジスタであり、前記第１のトランジスタのドレインに前記入力電圧が印加されるとともに前記第１の抵抗器を介して前記第１のトランジスタのゲートに前記入力電圧が印加され、前記第１の抵抗器を介して前記第２のトランジスタのドレインに前記入力電圧が与えられ、前記第１のトランジスタのソースは前記内部電源電圧が印加される内部電源端子且つ補助電源端子に接続されるととともに定電圧源を介して前記第２のトランジスタのゲートに接続され、該第２のトランジスタのソースは接地されており、前記定電圧源は第３及び第４の抵抗器を介して接地され、前記第３の抵抗器と前記第４の抵抗器との接続点が前記第３のトランジスタのゲートに接続されて、前記第３のトランジスタのドレインに前記第２の抵抗器を介して基準電圧が印加されるとともに、低電圧検出を示す低電圧検出信号が送出される低電圧検出端子が接続され、前記第３のトランジスタのソースが接地されている。

例えば、定電圧源は、前記第１のトランジスタのソースにアノードが接続されたダイオードと、該ダイオードのカソードにカソードが接続されたツェナーダイオードとを備えて、前記ツェナーダイオードのアノードが前記第２のトランジスタのゲートに接続されている。

以上のように、本発明では、電子・電気機器の動作電圧である内部電源電圧の低下を検出するための低電圧検出回路において、入力電圧に応じて動作する第１のスイッチング素子の動作に伴って動作して内部電源電圧を規定する第２のスイッチング素子と、第１のスイッチング素子の動作に伴って動作して補助電源電圧と内部電源電圧との間にある低電圧検出電圧を規定する第３のスイッチング素子を備えるとともに、第２のスイッチング素子の動作点を規定する第１の動作点規定素子と、第３のスイッチング素子の動作点を規定する第２の動作点規定素子とを備えて、補助電源電圧が低電圧検出電圧以下となった際、第３のスイッチング素子によって低電圧状態を検出し、さらに、第２及び第３のスイッチング素子が同一の温度特性を有するとともに、第１及び第２の動作点規定素子が同一の温度特性を有しているから、周囲環境温度の変動に拘らず、内部電源電圧と低電圧検出電圧との差である設定値αを常に一定に維持することができ、しかもコンパレータを用いる必要がないから、簡単な構成で精度よく低電圧状態を検知できるという効果がある。

次に、図面を参照して本発明の実施の形態について説明する。図１は本発明の実施の形態による低電圧検出回路を示す回路図であり、図１に示す低電圧検出回路１０は、例えば、ＩＣに印加される補助電源電圧の低下を検出する際に用いられ、図２に示すＩＣ２４内には図１に示す低電圧検出回路１０が備えられており、低電圧検出回路１０で低電圧状態が検出されると、図５で説明したように、低電圧検出端子２３からロウレベルの低電圧検出信号が出力される。

これによって、いままで、オン／オフを繰り返していたトランジスタ２５がオフして、トランス２６の一次巻き線に流れていた電流が断たれ、二次巻き線側へ出力が現れず、二次巻き線側から内部電源端子１６へ供給されていた補助電源電圧が断たれる。

図１において、入力端子１１はＮＭＯＳトランジスタ（第１のトランジスタ）３１のドレインに接続されるとともに、抵抗器（第１の動作点規定素子）３２に接続され、抵抗器３２はＮＭＯＳトランジスタ３１のゲート及びＮＭＯＳトランジスタ（第２のトランジスタ）３３のドレインに接続されている。そして、ＮＭＯＳトランジスタ３３のソースは接地されている。ＮＭＯＳトランジスタ３１のソースは内部電源端子且つ補助電源端子１６に接続されるとともに、ダイオード３４のアノード側に接続され、ダイオード３４のカソード側はツェナーダイオード３５のカソード側に接続されて（ダイオード３４及びツェナーダイオード３５によって定電圧源が構成される）、ツェナーダイオード３５のアノード側は、ＮＭＯＳトランジスタ３３のゲートに接続されるとともに、抵抗器３６及び３７（第３及び第４の抵抗器）を介して接地されている。

抵抗器３６と抵抗器３７との接続点にはＮＭＯＳトランジスタ（第３のトランジスタ）３８のゲートが接続され、ＮＭＯＳトランジスタ３８のソースは接地されている。そして、ＮＭＯＳトランジスタ３８のドレインはインバータ３９を介して低電圧検出端子２３に接続されるとともに、抵抗器（第２の動作点規定素子）４０を介して基準電圧端子２２に接続されている。ここで、ＮＭＯＳトランジスタ３３及び３８は同一の温度特性を有している。また、抵抗器３２と抵抗器４０とは同一の温度特性を有している。

ここで、低電圧検出回路１０の作用について、図１から図３を参照して説明する。
低電圧検出回路１０では、入力端子１１に入力電圧が印加されると、ＮＭＯＳトランジスタ３１がオン（ＯＮ）して、図２に示すように内部電源端子且つ補助電源端子１６に現れる電圧が徐々に上昇して内部電源電圧値となった後、さらに上昇することになる。

ダイオード３４の順方向電圧Ｖｆ及びツェナーダイオード３５のツェナー電圧Ｖｚ分電圧降下した電圧値がＮＭＯＳトランジスタ３３のゲートに印加されて、ＮＭＯＳトランジスタ３３がオンする。ＮＭＯＳトランジスタ３３によって前述の内部電源電圧値が規定される。

一方、さらに抵抗器３６の抵抗値分電圧降下した電圧値がＮＭＯＳトランジスタ３８のゲートに印加されて、ＮＭＯＳトランジスタ３８がオンして、これによって、基準電圧端子２２が接地されて、インバータ３９はロウレベルが入力されることになって、インバータ３９からはハイレベルが出力される。従って、低電圧検出端子２３からは低電圧検出信号が出力されず、図２に示すトランジスタ２５はオン／オフ可能な状態となって、内部電源端子且つ補助電源端子１６には内部電源電圧が印加されることになる。

ＮＭＯＳトランジスタ３３及び３８はそれぞれ予め規定されたゲート電圧（閾値電圧）以上の電圧がゲートに印加されるとオン状態となり、内部電源電圧が低電圧検出設定電圧を越えている場合には（内部電源電圧値＜低電圧検出設定電圧値＜補助電源電圧である）、抵抗器３２及び４０によってそれぞれＮＭＯＳトランジスタ３３及び３８のゲートには閾値電圧以上の電圧が印加される。つまり、抵抗器３２及び４０はそれぞれＮＭＯＳトランジスタ３３及び３８の動作点を規定する抵抗器である。

いま、図３に示すように、内部電源電圧が低下して、点Ｐで示す時間で内部電源電圧値が低電圧検出設定電圧値となったとすると、ＮＭＯＳトランジスタ３８のゲート電圧が閾値電圧未満となってＮＭＯＳトランジスタ３８がオフ状態となる。その結果、ＮＭＯＳトランジスタ３８はオフし、インバータ３９の入力側にはハイレベルが現れて、インバータからはロウレベルである低電圧検出信号が送出されて、図２に示すトランジスタ２５がオフ状態となって、内部電源端子且つ補助電源端子１６に印加される内部電源電圧が断たれる（ＮＭＯＳトランジスタ３８は低電圧検出設定電圧値を規定するトランジスタである）。

図１に示す低電圧検出回路においては、周囲環境温度が変動すると、ＮＭＯＳトランジスタ３３及び３８の動作点も変動することになるが、ＮＭＯＳトランジスタ３３及び３８は同一の温度特性を有しているから、内部電源電圧を規定するＮＭＯＳトランジスタ３３と低電圧検出設定電圧を規定するＮＭＯＳトランジスタ３８とは温度変動に拘らず、内部電源電圧値と低電圧設定電圧値との差である設定値αを常に一定に保つことになる。

つまり、図４に示すように、内部電源電圧が変動したとしても、設定値αは常に一定に保たれ（内部電源電圧値と低電圧検出設定値との関係が一定に保たれ）、コンパレータ及び温度補償回路を用いることなく、ＮＭＯＳトランジスタのようなスイッチング素子を用いて簡単な構成で精度よく補助電源電圧の低下を検出可能な低電圧検出回路を得ることができる。

なお、上述の例では、半導体集積回路における補助電源電圧の低下を検出する例について説明したが、半導体集積回路に拘らず、他の電気・電子機器についても同様にして動作電圧の低下を検出することができる。

入力電圧に応じて動作する第１のスイッチング素子の動作に伴って動作して補助電源電圧を規定する第２のスイッチング素子と、第１のスイッチング素子の動作に伴って動作して内部電源電圧と補助電源電圧との間にある低電圧検出電圧を規定する第３のスイッチング素子を備えるとともに、第２のスイッチング素子の動作点を規定する第１の動作点規定素子と、第３のスイッチング素子の動作点を規定する第２の動作点規定素子とを備えて、内部電源電圧が低電圧検出電圧以下となった際、第３のスイッチング素子によって低電圧状態を検出しているので、簡単な構成で精度よく低電圧状態を検知できる結果、電気・電子機器に与える駆動電圧の低下の検知に適用することができる。

本発明の実施の形態による低電圧検出回路の一例を示す回路図である。 図１に示す低電圧検出回路が用いられる半導体集積回路の電源供給系を説明するための図である。 図１に示す低電圧検出回路において、入力電圧、内部電源電圧、低電圧検出設定電圧、及び補助電源電圧の関係を示す図である。 図１に示す低電圧検出回路において、内部電源電圧と低電圧検出電圧との差が周囲環境温度の変化に拘らず一定に保たれる状態を説明するための図である。 従来の低電圧検出回路を示す回路図である。

符号の説明

１１ 入力端子
１２，１４，３１，３３，３８ ＮＭＯＳトランジスタ
１３，１７，１８，１９，３２，３６，３７，４０ 抵抗器
１５，２０ オペアンプ（コンパレータ）
２１ 参照電圧源
２２ 基準電圧端子
２３ 低電圧検出端子
２４ ＩＣ
２５ トランジスタ
２６ トランス
３４ ダイオード
３５ ツェナーダイオード
３９ インバータ

Claims (6)

1. 電子・電気機器の動作電圧である内部電源電圧の低下を検出するための低電圧検出回路において、
   入力電圧に応じて動作する第１のスイッチング素子と、
   前記第１のスイッチング素子の動作に伴って動作して、前記内部電源電圧よりも高い補助電源電圧を規定する第２のスイッチング素子と、
   前記第１のスイッチング素子の動作に伴って動作して、前記補助電源電圧と前記内部電源電圧との間にある低電圧検出電圧を規定する第３のスイッチング素子と、
   前記第２のスイッチング素子の動作点を規定する第１の動作点規定素子と、
   前記第３のスイッチング素子の動作点を規定する第２の動作点規定素子とを備え、
   前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第３のスイッチング素子が前記補助電源電圧の低下を検知するようにしたことを特徴とする低電圧検出回路。
2. 前記第２及び前記第３のスイッチング素子は同一の温度特性を有し、
   前記第１及び前記第２の動作点規定素子は同一の温度特性を有していることを特徴とする請求項１記載の低電圧検出回路。
3. 前記内部電源電圧の上昇時には前記第３のスイッチング素子がオンしてから前記第２のスイッチング素子がオンとなり、
   前記内部電源電圧の下降時には前記第３のスイッチング素子がオフしてから前記第２のスイッチング素子がオフとなり、
   前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第２及び前記第３のスイッチング素子がオフして、前記第３のスイッチング素子のオフによって前記補助電源電圧の低下を検出するようにしたことを特徴とする請求項２記載の低電圧検出回路。
4. 前記第１及び前記第２の動作点規定素子は、それぞれ第１及び第２の抵抗器であることを特徴とする請求項２又は３記載の低電圧検出回路。
5. 前記第１、第２及び第３のスイッチング素子はそれぞれ第１、第２及び第３のトランジスタであり、
   前記第１のトランジスタのドレインに前記入力電圧が印加されるとともに、前記第１の抵抗器を介して前記第１のトランジスタのゲートに前記入力電圧が印加され、前記第１の抵抗器を介して前記第２のトランジスタのドレインに前記入力電圧が与えられ、
   前記第１のトランジスタのソースは、前記内部電源電圧が印加される内部電源端子かつ補助電源端子に接続されるととともに定電圧源を介して前記第２のトランジスタのゲートに接続され、該第２のトランジスタのソースは接地されており、
   前記定電圧源は第３及び第４の抵抗器を介して接地され、前記第３の抵抗器と前記第４の抵抗器との接続点が前記第３のトランジスタのゲートに接続されて、前記第３のトランジスタのドレインに前記第２の抵抗器を介して基準電圧が印加されるとともに、低電圧検出を示す低電圧検出信号が送出される低電圧検出端子が接続され、前記第３のトランジスタのソースが接地されていることを特徴とする請求項４記載の低電圧検出回路。
6. 前記定電圧源は、前記第１のトランジスタのソースにアノードが接続されたダイオードと、
   該ダイオードのカソードにカソードが接続されたツェナーダイオードとを備え、
   前記ツェナーダイオードのアノードが前記第２のトランジスタのゲートに接続されていることを特徴とする請求項５記載の低電圧検出回路。
   
   

Images