JP5983163B2 - 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法 - Google Patents

酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP5983163B2
JP5983163B2 JP2012174692A JP2012174692A JP5983163B2 JP 5983163 B2 JP5983163 B2 JP 5983163B2 JP 2012174692 A JP2012174692 A JP 2012174692A JP 2012174692 A JP2012174692 A JP 2012174692A JP 5983163 B2 JP5983163 B2 JP 5983163B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
atomic
semiconductor material
added
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012174692A
Other languages
English (en)
Other versions
JP2014036031A (ja
Inventor
裕紀 若菜
裕紀 若菜
内山　博幸
博幸 内山
英子 福島
英子 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2012174692A priority Critical patent/JP5983163B2/ja
Priority to US13/958,578 priority patent/US9276123B2/en
Priority to KR1020130093026A priority patent/KR101563052B1/ko
Priority to TW102128099A priority patent/TWI532189B/zh
Priority to CN201310350174.6A priority patent/CN103579360B/zh
Publication of JP2014036031A publication Critical patent/JP2014036031A/ja
Application granted granted Critical
Publication of JP5983163B2 publication Critical patent/JP5983163B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、酸化物半導体ターゲットおよび酸化物半導体材料、並びに酸化物半導体ターゲットを用いて形成した半導体チャネル層を有する薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）に関する。
薄膜トランジスタ（ＴＦＴ）は、素子面積が小さく、省スペースであることから、携帯電話、ノートパソコン、ＰＤＡといった各種携帯電子装置における表示装置駆動用トランジスタとして使用されている。
従来、薄膜トランジスタの大部分は、アモルファスシリコンや多結晶シリコンに代表されるシリコン系半導体材料により作製されていた。これは、従来の半導体装置の製造工程・製造技術を用いて薄膜トランジスタを作製できるメリットがあるためである。
しかしながら、従来の半導体装置の製造工程を用いて薄膜トランジスタを作製する場合は、処理温度が３５０℃以上になるため、利用できる基板材料に制約が生じる。特に、ガラス基板やフレキシブルな樹脂基板は、耐熱温度が３５０℃以下のものが多いため、従来の半導体装置の製造工程を用いてこれらの基板上に薄膜トランジスタを形成することは困難である。
そのため、低温で成膜可能な酸化物半導体材料をチャネル層に用いた薄膜トランジスタの研究開発が進められている。この酸化物半導体膜をチャネル層に用いることにより、ガラス基板やフレキシブルな樹脂基板上に薄膜トランジスタを形成することができる。また、酸化物半導体は、従来のアモルファスＳｉと比べ一桁以上高い移動度を有するため、従来に無い新規なデバイスを安価に作製することが可能となる。このため、酸化物半導体材料を用いた応用には表示装置はもちろん、ＲＦＩＤ（Radio Frequency Identification）タグなど多数報告されている。
その中で、次世代表示装置として期待されているＯＬＥＤ（Organic Light−Emitting Diode）を実現するためには、５ｃｍ２／Ｖｓ以上の移動度、およびＯＬＥＤが自発光デバイスであることから光に対する信頼性（ストレス耐性）確保が必要不可欠である。また、消費電力の観点から、小さいｓ値（Subthreshold Swing）を有するＴＦＴの実現も重要である。
酸化物半導体材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）などが報告されている。しかし、この材料はＩｎやＧａなど希少金属を多く含むことから材料コストの増加が懸念されている。それに対しＺｎ−Ｓｎ−Ｏ（ＺＴＯ）材料は希少金属を含まないため、資源戦力およびコスト戦力面で優位となる。このＺＴＯの信頼性向上を目的に特許文献１において、ＺＴＯにＡｌ、Ｈｆ、Ｔａ、Ｔｉ、Ｎｂ、Ｍｇ、Ｇａのうち少なくとも一種類を０．０１〜０．３原子％添加することで、保護膜形成時のプラズマダメージの抑制、および光ストレス試験での、しきい値電圧シフト量（ΔＶｔｈ＝−４〜−６．５Ｖ）の低減が報告されている。しかしながら、保護膜形成後のしきい値電圧シフト量が絶対値で４Ｖとなり、信頼性やしきい値電圧（Ｖｔｈ）の制御性の面で改善が必要である。
また、特許文献２では、塗布型半導体材料の電気特性向上を目的にＺｎ:Ｓｎ:Ｈｆ＝０．００３モル:０．００３モル:０．００１２モルの原料比で合成した半導体特性について報告されている。塗布型半導体材料におけるＺＴＯにモル比で１７％程度のＨｆを添加して半導体特性の向上が確認されたものの、信頼性（ストレス耐性）については多くの課題が存在している。
以上のことから、ＯＬＥＤ表示装置などにＺＴＯ系酸化物半導体材料を適用するためには、ＯＬＥＤ駆動に必要な移動度５ｃｍ２／Ｖｓと、しきい値電圧の制御が可能な低いしきい値電圧を満たすことが必要となる。このためには、トランジスタの移動度の向上および光や電気に対するストレス耐性の向上が望まれる。
特開２０１２−０３３８５４号公報 特開２０１１−２０５０５４号公報
以下の説明において、対象とする半導体装置は、電界効果型の薄膜トランジスタ（ＴＦＴ）であり、特にＺＴＯを材料に用いたＴＦＴ（ＺＴＯ−ＴＦＴと記す）を指すものとする。従って、以下に薄膜トランジスタと称する場合は、特に断らない限り、ＺＴＯ−ＴＦＴを意味するものとする。
ＺＴＯ−ＴＦＴのＯＬＥＤ表示装置適用を考えた場合、高いＩｏｎ／Ｉｏｆｆ比（最大ドレイン電流とカットオフ時のドレイン電流との比）、高い移動度、小さいｓ値、絶対値で小さいしきい値電圧シフト量、加えてしきい値電圧（Ｖｔｈ）の安定性が必要である。具体的には、１０７以上のＩｏｎ／Ｉｏｆｆ比、５ｃｍ２/Ｖｓ以上の移動度、０．３Ｖ以下のｓ値、光や電気に対するストレス印加後のしきい値電圧シフト量ΔＶｔｈ＝±３Ｖ以内（理想は０Ｖ）がより好ましく、その中でもＯＬＥＤ表示装置を安定動作するためには、５ｃｍ２/Ｖｓ以上の移動度と光や電気に対するストレス印加後のΔＶｔｈが絶対値で３Ｖ以下、および初期のしきい値電圧が０Ｖ近傍を有するＺＴＯ−ＴＦＴを実現することが重要である。
ＺＴＯ−ＴＦＴであり、特許文献１においてＺＴＯにＡｌ、Ｈｆ、Ｔａ、Ｔｉ、Ｎｂ、Ｍｇ、Ｇａのうち少なくとも一種類を０．０１〜０．３原子％添加したＴＦＴでは、光ストレス後のしきい値電圧シフト量は低減するもののΔＶｔｈが絶対値で４Ｖと大きく不十分であり、ＯＬＥＤ表示装置への適用を考えた場合、ＰＢＳ（positive bias stress）およびＮＢＩＳ（negative bias irradiation stress）でΔＶｔｈ＝±３Ｖ以内に抑える事が好ましい。また、特許文献１では、ＺＴＯの添加材料としてＡｌやＧａが紹介されているが、それらの材料はＺｎＯに対しドーパント材としてよく知られている。ＡｌやＧａを添加することでキャリア数増加によるしきい値電圧（Ｖｔｈ）の負側へのシフトが生じるため、ＯＬＥＤ表示装置への適用を考えると、しきい値電圧の制御が困難であることが予想される。
本発明者によるＴＦＴ特性および信頼性向上を目的とした３ｄ遷移金属のバナジウム酸化物、および４ｄ遷移金属のモリブデン酸化物を添加したＺＴＯ−ＴＦＴの電流−電圧特性（Ｉｄ−Ｖｇ）を図１に示す。電子相関の強い材料ほど添加した際、キャリアを誘発する可能性があり、ＭｏおよびＶの酸化物を添加したＺＴＯは導体化しゲート電圧−１０Ｖ〜２０ＶでＯＦＦすることが困難であった。このため、添加量の最適化や電子相関の弱い材料の適用など検討する必要がある。
また、ＺＴＯ−ＴＦＴの保護膜を形成する際、保護膜形成過程におけるイオン化元素の衝突などによるＺＴＯ半導体層表面の酸素欠損により、ＺＴＯ膜表面のキャリアが増加し導電化する。それにより、ＺＴＯ−ＴＦＴ特性が著しく劣化することが課題となっている。
ＺＴＯ−ＴＦＴにおいて、５ｃｍ２／Ｖｓ以上の高い移動度と光ストレス耐性の向上には、酸化物半導体とゲート絶縁層界面における酸素欠損に起因するトラップ準位を低減することが重要となる。このトラップ準位の低減には、酸素を補償することで酸素欠陥を低減することが重要となる。このため、本発明者は、ＺＴＯ中の酸素欠損を補償には強相関電子材料である遷移金属酸化物などによる元素添加が有効であると考えた。具体的には、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕからなる３ｄ遷移金属、Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇからなる４ｄ遷移金属、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ａｕからなる５ｄ遷移金属が挙げられる。それらの３ｄ、４ｄ、５ｄ遷移金属酸化物においては、３ｄ、４ｄ、５ｄの順に電子相関が弱くなることが知られて、電子相関が強いとキャリア生成などを引き起こすことが予想される。しかし、適度な相関を持つことでＺＴＯのＴＦＴ特性を著しく低下させること無く、酸素補償によるトラップ準位低減を可能であるとする考えから、本発明者は５ｄ遷移金属酸化物が有効であると推測した。
電子相関の強い３ｄおよび４ｄの遷移金属をＺＴＯに添加した場合、キャリア生成によるしきい値電圧の負側へのシフト量が大きく制御困難であったが、５ｄ遷移金属の添加によりＺＴＯ−ＴＦＴへの影響が少なく優れたＴＦＴ特性を示すことが確認された。５ｄ遷移金属の中で例えば、５ｄ遷移金属に含まれるタングステン酸化物を添加したときの薄膜トランジスタの電流−電圧特性（Ｉｄ−Ｖｇ）を図２に示す。図より、ＺＴＯにタングステン酸化物を添加することにより、Ｖｔｈが０Ｖ近傍にシフトした。これは、膜中の酸素欠損が低減し膜中のキャリアが抑制されたためと考えられる。このことから、ＺＴＯの添加材料としては５ｄ遷移金属酸化物が有効であることがわかった。
すなわち本発明は、酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料を焼結してなる酸化物半導体ターゲットであって、前記Ｚｎ−Ｓｎ−Ｏ系酸化物半導体材料を構成するＺｎの原子％による組成比［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）が０．５〜０．８５の範囲で構成され、かつ前記酸化物半導体材料に、５ｄ遷移金属が添加されており、前記５ｄ遷移金属がＷ（タングステン）であって、該Ｗの添加量は、０．０７〜３．８原子％の組成範囲であることを特徴とする酸化物半導体ターゲットである。この場合、より好ましい前記Ｗの添加量は、０．０７〜２．０原子％の組成範囲である。
本発明の酸化物半導体ターゲットは、前記Ｗの代わりに、前記５ｄ遷移金属としてＴａ（タンタル）を用い、該Ｔａの添加量は、０．５〜４．７原子％の組成範囲であってよい。この場合、より好ましい前記Ｔａの添加量は、０．５〜２．２原子％の組成範囲である。
また、前記Ｗの代わりに、前記５ｄ遷移金属としてＨｆ（ハフニウム）を用い、該Ｈｆの添加量は、０．３２〜６．４原子％の組成範囲である酸化物半導体ターゲットであってよい。この場合、より好ましい前記Ｈｆの添加量は、０．３２〜２．１原子％の組成範囲である。
また、前記Ｗにさらに、前記５ｄ遷移金属としてＴａ（タンタル）、Ｈｆ（ハフニウム）の金属元素を用い、それぞれの前記金属元素を単独で前記酸化物半導体材料に添加量した時の最大添加量を１として、添加するそれぞれの前記金属元素を該最大添加量で規格化し、規格化したそれぞれの金属元素の添加量の合計が１を超えない範囲で調節した値を上限値とし、それぞれの前記金属元素を単独で前記酸化物半導体材料に添加量した時の最小添加量を１として、添加するそれぞれの前記金属元素を該最大添加量で規格化し、規格化したそれぞれの金属元素の添加量の合計が１以上になる範囲で調節した値を下限値とした時、前記Ｗ、Ｔａ、Ｈｆの合計添加量は、前記上限値と前記下限値の組成範囲であることを特徴する酸化物半導体ターゲットであってよい。この場合、より好ましくは、前記金属元素の最大添加量は、Ｗが３．８原子％、Ｔａが４．７原子％、Ｈｆが６．４原子％であり、前記金属元素の最小添加量は、Ｗが０．０７原子％、Ｔａが０．５原子％、Ｈｆが０．３２原子％である。
また、本発明の上記酸化物半導体ターゲットは、前記焼結した酸化物半導体材料の相対密度が９５％以上であることが好ましい。
本発明の上記酸化物半導体ターゲットを用い、光ストレス耐性などの信頼性向上を目的とした保護膜として好適な新規な酸化物半導体材料を得ることができる。すなわち本発明の酸化物半導体材料は、半導体装置の保護膜に用いられる絶縁性を有する酸化物半導体材料であって、酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料に、５ｄ遷移金属が添加され、前記５ｄ遷移金属が、Ｗ（タングステン）であり、該Ｗを８原子％以上含むことを特徴とする。
本発明の酸化物半導体材料は、前記Ｗの代わりに、前記５ｄ遷移金属としてＴａ（タンタル）を用い、該Ｔａを９原子％以上含んでよい。
また、前記Ｗの代わりに、前記５ｄ遷移金属としてＨｆ（ハフニウム）を用い、該Ｈｆを１１原子％以上含む酸化物半導体材料であってよい。
また、本発明の上記酸化物半導体ターゲットを用いて半導体基板上に形成された半導体層と、前記半導体層に設けられ互いに離隔して配置されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極との間に位置する前記半導体層の領域に、バイアス電位を与えることが可能な位置に設けられたゲート電極と、を備えることを特徴とする、本発明の電界効果トランジスタを得ることができる。
また、前記半導体層、前記ソース電極、前記ドレイン電極を含む領域を覆うように被覆する保護用絶縁膜を有し、前記保護用絶縁膜は、前記酸化物半導体材料のいずれかで構成されることを特徴とする電界効果トランジスタであってよい。
なお、本発明には、上記半導体膜材料および保護膜材料のスパッタリングターゲットも含まれる。
本発明によれば、５ｃｍ２／Ｖｓ以上の高い移動度と、ΔＶｔｈ＝±３Ｖ以内の安定したしきい値電圧シフト量を有するＺＴＯ薄膜トランジスタを実現することができる。
また、本発明になる材料を用いれば、チャネルエッチ構造の実現と、膜中の酸素欠損の少ない低ダメージで保護膜形成が可能となり、低コストで信頼性の高い表示装置を実現することができる。
３ｄ遷移金属と４ｄ遷移金属の酸化物を添加したＺＴＯ−ＴＦＴのゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示すグラフである。 実施例１で記載のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示すグラフである。 本発明の実施例１の酸化物ターゲットを用いるマグネトロンスパッタリング装置の概要を説明する模式図である。 本発明の実施例１に示した薄膜トランジスタの断面図である。 本発明の実施例１に示した薄膜トランジスタの製造方法を示す断面図である。 本発明の実施例１に示した薄膜トランジスタの製造方法を示す断面図である。 本発明の実施例１に示した薄膜トランジスタの製造方法を示す断面図である。 本発明の実施例１に示した薄膜トランジスタの酸化タングステン添加量に対するＴＦＴの移動度およびｓ値の関係を示すグラフである。 本発明の実施例１に示した薄膜トランジスタの酸化タングステン添加量に対するＴＦＴのＰＢＳおよびＮＢＩＳの関係を示すグラフである。 本発明の実施例２に示した薄膜トランジスタの酸化タンタル添加量に対するＴＦＴの移動度およびｓ値の関係を示すグラフである。 本発明の実施例２に示した薄膜トランジスタの酸化タンタル添加量に対するＴＦＴのＰＢＳおよびＮＢＩＳの関係を示すグラフである。 本発明の実施例３に示した薄膜トランジスタの酸化ハフニウム添加量に対するＴＦＴの移動度およびｓ値の関係を示すグラフである。 本発明の実施例３に示した薄膜トランジスタの酸化ハフニウム添加量に対するＴＦＴのＰＢＳおよびＮＢＩＳの関係を示すグラフである。 本発明の実施例４に示した薄膜トランジスタの断面図である。 本発明の実施例５に示した保護膜の電流−電圧の特性を示すグラフである。 本発明の実施例５に示した保護膜付き薄膜トランジスタの断面図である。 本発明の実施例６における酸化物半導体装置をアクティブマトリクス型ＯＬＥＤ表示装置に適用する構成を示す回路模式図である。 本発明の実施例６における酸化物半導体装置をアクティブマトリクス型ＯＬＥＤ表示装置に適用する構成を示す模式図である。 本発明の実施例７におけるＲＦＩＤ（無線タグ）の構成を示すブロック図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。 さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
＜実施例１＞
まず、本発明の実施例１における酸化物半導体スパッタリングターゲットについて、説明する。
図３は本発明のスパッタリングターゲットを適用したマグネトロンスパッタリング装置の模式図である。酸化物半導体の堆積方法の一例を以下に示す。
薄膜を堆積しようとするサンプルをサンプルホルダーＳＨの表面上に、酸化物半導体ターゲットＴＧに対向させて載せる。
ロータリーポンプＲＰで粗引きし、引き続きターボ分子ポンプＴＭで所望の真空度に保持されたチャンバー内に、反応ガスＲＧが調節弁の開閉により、導入される。スパッタ電源を作動させスパッタカソードＣＤにバイアスを印加することにより、導入された反応ガスにより酸化物半導体ターゲット中の酸化物半導体を叩きだし、サンプル表面に酸化物半導体を堆積していく。
次に、上述したマグネトロンスパッタリング装置で用いる本実施例で用いるスパッタリングターゲットについて詳述する。
本願発明の酸化物焼結ターゲットを製造する方法は概ね以下の通りである。まず、高純度の酸化亜鉛（純度＞９９．９％）および酸化錫粉末（純度＞９９．９％）を［Ｚｎ］（／［Ｚｎ］＋［Ｓｎ］）組成比が０．６となるようなモル分率の量にそれぞれの粉末を秤量し、次に酸化タングステン粉末（純度＞９９．９％）をＷが０〜７．８原子％となるように加えた後、水系溶媒を加え、数時間以上混合してスラリーとする。このスラリーにバインダーとなるポリビニルアルコール等を加え、乾燥後、造粒した造粒粉を型枠に入れて成形し、固形物中のバインダーを取り除くため大気中６００℃前後で数時間焼成する。この固形物を更に窒素気流中または減圧下で１３００℃前後の温度で数時間以上焼結し、ターゲット材料の原料体とする。無酸素状態での焼結により、酸素欠損を導入した導電性ターゲットが形成される。得られた焼結体を研磨により求める形状、大きさに成形し、焼結ターゲットの完成品を得た。
完成品焼結ターゲットに含有するＷは０〜７．８原子％の範囲であった。
なお、焼結した酸化物半導体材料の相対密度が９５％以上であった。
スパッタリングターゲットとして使用する場合には、スパッタリング装置のカソード電極側の金属裏板にボンディング処理を行い、スパッタリングターゲットとして使用できるようになる。
図４は本発明のスパッタリングターゲットを利用して形成した酸化物半導体チャネル層を利用した薄膜トランジスタの構造を示す断面図である。ここで用いたトランジスタの薄膜は、図３にマグネトロンスパッタリング装置を用い、本発明のＺＴＯスパッタリングターゲットＴＧを用いて作製した。
作製した薄膜は、図４に示したボトムゲート／トップコンタクト型薄膜トランジスタに適用している。ここで、ボトムゲートとは、ゲート電極がチャネル層（酸化物半導体層）よりも下層に配置される構造を意味し、トップコンタクトとは、ソース電極およびドレイン電極がチャネル層よりも上層に配置される構造を意味している。
本実施例のボトムゲート／トップコンタクト型薄膜トランジスタは、以下の方法によって製造される。
図５に、上記薄膜トランジスタのプロセスフローを示す。
まず、絶縁性の基板ＳＵを用意する。基板ＳＵの材料としては、Ｓｉ（シリコン）、サファイア、石英、ガラス、フレキシブルなプラスチックフィルムなどを例示することができる。プラスチックフィルムの材料としては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルイミド、ポリアクリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートなどを例示することができる。また、必要に応じて上記した材料の表面に絶縁コーティング層を設けたものを使用することもできる。
次に、図５Ａに示すように、基板ＳＵの上面に導電膜を堆積し、続いてこの導電膜をパターニングすることによって、ゲート電極ＧＥを形成する。ゲート電極ＧＥを構成する導電膜としては、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ｔａ（タンタル）、Ａｇ（銀）、Ｃｏ（コバルト）、Ｚｎ、Ａｕ（金）、Ｐｔ（白金）などのような金属の単層膜、これらの金属を２種以上含む合金膜、これらの金属の積層膜を例示することができる。また、ＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）、Ａｌ、Ｇａ、ＩｎまたはＢ（ボロン）などを添加したＺｎＯ（酸化亜鉛）のような導電性金属酸化物膜や、これらの導電性金属酸化物と前記金属との積層膜を使用することもできる。さらに、ＴｉＮ（窒化チタン）のような導電性金属窒化物の単層膜、導電性金属窒化物と前記金属との積層膜などを使用することもできる。
上記した各種導電膜の堆積は、ＣＶＤ法、スパッタリング法、蒸着法などにより行い、パターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行う。
引き続き、上記ゲート電極ＧＥが形成された基板ＳＵの上面にゲート絶縁膜ＧＩを形成する。
ゲート絶縁膜ＧＩを構成する絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、Ｙ２Ｏ３（酸化イットリウム）膜、ＨｆＯ２（酸化ハフニウム）膜、ＹＳＺ（イットリア安定化ジルコニア）膜、有機系高分子絶縁膜などを例示することができる。有機系高分子絶縁膜の材料としては、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂、パリレンなどを例示することができる。また、これらの絶縁膜の堆積は、ＣＶＤ法、スパッタリング法、蒸着法、塗布法などにより行う。
次に、図５Ｂに示すように、上記ゲート絶縁膜ＧＩの上部にアモルファス酸化物半導体層ＣＨを形成する。アモルファス酸化物半導体層ＣＨは、図３で示したスパッタリング装置で作製した。アモルファス酸化物半導体層ＣＨを構成する酸化物膜の堆積は、スパッタリング法以外では、ＣＶＤ法、パルスレーザーデポジション（Pulsed Laser Deposition：ＰＬＤ）法、塗布法、印刷法、共蒸着法などにより行うことができる。その膜厚は５ｎｍ〜１００ｎｍ程度が好ましい。また、アモルファス酸化物半導体層ＣＨを形成した後、必要に応じて不純物をドーピングしたり、アニール処理を施したりしてもよい。ここでは、３００℃で１時間の大気中アニールを施した。さらに、上記酸化物膜のパターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行うことができる。ここでは、ＩＴＯ−０７Ｎエッチング液にてウェットエッチングにより加工した。
次に、後で形成するソース・ドレイン電極層ＳＤとゲート電極層ＧＥとの接続のためのコンタクトホール（図示せず）を形成する場合は、フォトレジスト膜をエッチングマスクにしてゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングすることにより、所望の形状のコンタクトホール（図示せず）を形成する。
引き続き、アモルファス酸化物半導体層ＣＨの上部にソース・ドレイン電極用の導電膜ＳＤを堆積する。この導電膜ＳＤとしては、前述したゲート電極ＧＥを構成する各種導電膜を例示することができる。また、導電膜ＳＤの堆積は、電子ビーム蒸着法、スパッタリング法などにより行う。本実施例では、スパッタ法にて膜厚１５０ｎｍのＭｏ電極をソース・ドレイン電極ＳＥ（図４参照）として堆積させた。
次に、図５Ｃに示すように、フォトレジスト膜をマスクに用いた市販のＡｌエッチング液（混酸）にてソース・ドレイン電極ＳＤを加工した。このＡｌエッチング液によるＺｎ−Ｓｎ−ＯにＷを添加したチャネル材料のエッチング速度は、０．０５ｎｍ／ｍｉｎ程度を有し、チャネル材料に対し高い耐性を示した。一方、このＡｌエッチング液によるＭｏ電極のエッチング速度は１２０ｎｍ／ｍｉｎとなった。すなわち、Ｍｏ電極のエッチングの際に、通常適用される程度のオーバーエッチを施しても、チャネル材料はほとんどエッチングされることがわかった。このことから、Ｍｏ電極加工後の膜厚分布がほとんど生じることなく、ソース・ドレイン電極ＳＤを形成することが可能になった。
これに対して、従来の酸化物半導体材料であるＩｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ系）に対して、上記のＡｌエッチング液を適用すると、エッチング速度は３０ｎｍ／ｍｉｎとなる。一方、膜厚１５０ｎｍのＭｏ電極を加工しようとした場合、Ａｌエッチング液のエッチング速度は１２０ｎｍ／ｍｉｎであることから、オーバーエッチング時間を含めて１．５分程度の時間を必要とする。また、Ｍｏ電極エッチングの際には通常、ジャストエッチに適度のオーバーエッチを加える。その際、ＩＧＺＯチャネルは、Ｍｏ電極エッチングのオーバーエッチング時間分、エッチング液に晒されることになり、例えば、数十秒のオーバーエッチングを加えると、ＩＧＺＯ表面が１０〜２０ｎｍ前後エッチングされることになる。従って、ＩＧＺＯ膜厚が２５ｎｍの場合に、膜の大半がエッチングされてしまう結果となる。このことから、ウェットエッチングによるＩＧＺＯ−ＴＦＴのチャネルエッチ構造の実現が困難であることがわかる。
以上のことから、Ｗ添加したＺＴＯを酸化物半導体材料に用いることで、例えば２５ｎｍのＺＴＯのウェットエッチングによる膜厚減少分は、０．０２ｎｍ程度となり、良好なチャネルエッチ構造が得られることを確認できた。
上述した薄膜トランジスタのプロセスフローにより、ゲート電極層ＧＥと、ソース・ドレイン電極層ＳＤと、酸化物半導体層ＣＨと、ゲート絶縁層ＧＩとにより、電界効果型薄膜トランジスタ（ここでは、以下にＴＦＴと略す）が形成される。ここで、ソース用のソース・ドレイン電極層ＳＤとドレイン用のソース・ドレイン電極層ＳＤとの間でかつゲート電極層ＧＥの上方に位置する酸化物半導体層ＣＨが、ＴＦＴのチャネル領域として機能し、そのチャネル領域（酸化物半導体層ＣＨ）とゲート電極層ＧＥとの間に位置する部分のゲート絶縁層ＧＩが、ＴＦＴのゲート絶縁膜として機能する。
次に、必要に応じて、基板ＳＵ上に、ソース・ドレイン電極層ＳＤ、アンテナ・配線層ＡＷ、および酸化物半導体層ＣＨを覆うように、絶縁層として保護膜（保護層、保護膜層）ＰＡを形成してもよい。この保護膜ＰＡには、例えば、ＣＶＤ法などにより形成した厚さ３００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を用いることができる。酸化シリコン膜の他、酸化アルミニウム（ＡｌＯｘ）膜などの他の酸化物膜を用いてもよい。また、酸化物膜以外に、窒化シリコン（ＳｉＮｘ）膜や窒化アルミニウム（ＡｌＮ）膜などの無機絶縁膜や、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などの有機絶縁膜を用いてもよいが、上記の酸化膜を用いることがより好ましい。また、保護膜ＰＡの成膜方法としては、上記ＣＶＤ法の他、スパッタリング法や蒸着法、塗布法などを用いてもよい。
その後、ＴＦＴの特性向上を目的に、２００℃〜４５０℃の熱処理を施すことができる。但し、基板ＳＵとしてフレキシブル基板を用いる場合には、熱処理温度は３５０℃以下が望ましい。この熱処理は、ＴＦＴの特性向上を目的としているため、チャネル層（上記酸化物半導体層ＣＨに対応）の形成後であれば、いつでも熱処理を行い、同様な効果を得ることができる。
次に、上述したスパッタリングターゲットを用いて作製した薄膜トランジスタに対して測定した結果について説明する。主たる測定項目（１）−（３）と、ストレス印加条件を次に示す。
（１）薄膜トランジスタ特性（ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性）、（２）しきい値電圧、および（３）ｓ値を調べた。
（ａ）しきい値電圧（Ｖｔｈ）：
しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態（ドレイン電流の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧の値である。本実施例では、薄膜トランジスタ特性Ｉｄ−Ｖｇを測定し、所定のＩｄ値におけるＶｇ値をしきい値電圧（Ｖｔｈ）とする方法を用いたが、Ｉｄ−Ｖｇ曲線の外挿点から求める方法などを用いても良い。
（ｂ）移動度の算出：
作製した薄膜トランジスタのゲート長、ゲート幅などの形状データと、測定されたドレイン電流（Ｉｄ）、ゲート電圧（Ｖｇ）、および得られたしきい値電圧（Ｖｔｈ）の電気的データとを用いて、薄膜トランジスタ特性を表わす式から、移動度は算出される。
（ｃ）ストレス印加条件およびしきい値電圧シフト量（ΔＶｔｈ）：
薄膜トランジスタに所定のストレス与えて、その前後のしきい値電圧の差分を求める。
与えるストレスには２種類ある。一つは、ＰＢＳ（positive bias stress）であり、もう一つは、ＮＢＩＳ（negative bias irradiation stress）である。ＰＢＳは、薄膜トランジスタに対して、Ｖｇに正の所定の電圧を印加し、Ｖｄは０Ｖとし、一定の時間経過後に、しきい値電圧Ｖｔｈを測定する。そして、先に計測しておいた初期しきい値電圧との差分を求め、これをしきい値電圧シフト量ΔＶｔｈとする。
本実施例では、ＰＢＳの場合、Ｖｇ＝＋１５Ｖ、Ｖｄ＝０Ｖ、一定の時間経過後＝１０４秒後としている。
一方、ＮＢＩＳは、薄膜トランジスタに対して、Ｖｇに負の所定の電圧を印加し、Ｖｄは０Ｖとし、さらに所定の波長をもつハロゲンランプを所定の照度で照射し、一定の時間経過後に、しきい値電圧Ｖｔｈを測定する。そして、先に計測しておいた初期しきい値電圧との差分を求め、これをしきい値電圧シフト量ΔＶｔｈとする。
本実施例では、ＮＢＩＳの場合、Ｖｇ＝−１５Ｖ、Ｖｄ＝０Ｖ、一定の時間経過後＝１０４秒後とし、所定の波長＝波長３０５ｎｍ〜３０００ｎｍ、所定の照度＝１３００ルックスとしている。ただし、以下に述べるＯＬＥＤに適用する場合は、所定の波長＝４００〜８００ｎｍの範囲の光としている。
図２は、Ｗ添加量を０．０７〜３．８原子％と表記するが、ＺＴＯと０．０７原子％のＷを添加したときの電流−電圧特性（Ｉｄ−Ｖｇ）を示したものである。この図よりＴＦＴのしきい値電圧が、Ｗ添加により０Ｖ近傍にシフトしたことがわかった。同様に、その他のＷ添加量（３．８原子％までの添加量）でも０Ｖ近傍のしきい値電圧が得られたので、その結果に基づいて、図２においてＷ添加量を０．０７〜３．８原子％と表記している。
図６、７は、上述したＷ添加量が０〜７．８原子％の範囲にある焼結ターゲットを用いて、作成したＴＦＴに関する測定結果を表わす。
図６は、作成したＴＦＴの移動度とｓ値のＷ添加量との関係を示すものである。この図からＷ添加量の増加に伴い移動度が低下するため、５ｃｍ２／Ｖｓ以上の移動度を実現するには、Ｗ添加量を３．８原子％以下にする必要があることがわかった。
一方、ＴＦＴのｓ値は、Ｗ添加量０．０７原子％以上で飽和する傾向を示し約０．２４Ｖ／ｄｅｃａｄｅの値を有した。
図７は、作成したＴＦＴのＰＢＳとＮＩＢＳのＷ添加量との関係を示すものである。ＰＢＳは、Ｖｇ＝１５Ｖ、Ｖｄ＝０Ｖ、１０４秒後のΔＶｔｈの値である。ＮＢＩＳは、Ｖｇ＝−１５Ｖ、Ｖｄ＝０Ｖ、波長３０５ｎｍ〜３０００ｎｍの波長をもつハロゲンランプを照度１３００ルックスで照射し、１０４秒後のΔＶｔｈの値である。ＯＬＥＤ表示装置に適用する場合、波長領域４００〜８００ｎｍの範囲の光に対する耐性を確認する必要がありハロゲンランプ照射により擬似的に試験した。
この図に示すように、Ｗを添加しない場合のΔＶｔｈは、−３Ｖより大きく変動している。一方、図中の左から２番目のデータは、Ｗを０．０７原子％添加した場合のΔＶｔｈを示している。本図が示すようにＷを０．０７原子％添加することにより、光ストレス耐性が向上し、ΔＶｔｈは−３Ｖ以内の値が得られることがわかった。
以上のことから、Ｗ添加量を０．０７〜３．８原子％とすることにより、５ｃｍ２／Ｖｓ以上の移動度およびΔＶｔｈ＝±３Ｖ以内の薄膜トランジスタを実現することができる。更に好ましくは、移動度１０ｃｍ２／Ｖｓ以上、ΔＶｔｈ＝±３Ｖ以内を実現することができる、Ｗ添加量０．０７〜２．０原子％である。
なお、本実施例においては、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．６の場合を用いて説明を行ったが、別段この組成比に限定されるものではなく、ウェットエッチングの特性に多少の変化は出るものの、本発明において規定する［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．５〜０．８５の全範囲において、薄膜トランジスタ自体の特性はほぼ同等の値が得られることを確認した。成膜方法としてはマグネトロンスパッタリングを使用したが、作製した焼結ターゲットは、ＥＣＲスパッタリング法を用いてもほぼ同様な結果を得ることができる。また、スパッタリング以外の蒸着法でも同様な結果を得ることができる他、パルスレーザー蒸着などを用い、エピタキシャル成長が可能な単結晶基板を用いれば、薄膜トランジスタのみならず酸化物半導体単結晶とそれを用いたデバイスの製作も可能である。さらに、本実施例においてはボトムゲートトップコンタクト型薄膜トランジスタの例を用いて記述したが、別段この構造に限定するものではなく、他のボトムゲートボトムコンタクト型、トップゲートトップコンタクト型、トップゲートボトムコンタクト型のいずれの構造の薄膜トランジスタにおいてもほぼ同等な特性を得ることが可能である。これらの薄膜トランジスタは、アクティブマトリクス型液晶ディスプレイ駆動用トランジスタやＯＬＥＤ用電流駆動デバイス、ＲＦＩＤタグデバイスなどとしても問題なく利用可能である。
なお、本実施例に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施例は、他の実施例と適宜組み合わせて用いることができる。
＜実施例２＞
本発明の実施例２と実施例１との違いは、添加元素をＷの代わりにＴａとした点である。実施例１と同様に、高純度の酸化亜鉛および酸化錫粉末を［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比が０．６となるようなモル分率の量にそれぞれの粉末を秤量し、次に酸化タンタル粉末をＴａ添加量が０〜６．５原子％となるように加え、焼結ターゲット作製した。このターゲットを用いて薄膜トランジスタを作製する。なお、ターゲット作製の詳細なプロセスは、実施例１で述べたものと同様である。
Ｔａ添加したＺＴＯは、Ａｌエッチング液に対し０．０５ｎｍ／ｍｉｎ程度のエッチング速度を有し、高いエッチング耐性であることが確認できた。
実施例１と同様に、Ｔａを０．５原子％以上添加したときの薄膜トランジスタの電流−電圧特性から、ＴＦＴのしきい値電圧が、０Ｖ近傍にシフトしたことを確認した。
図８は、作成したＴＦＴの移動度とｓ値のＴａ添加量との関係を示すものである。この図からＴａ添加量の増加に伴い移動度が低下し、５ｃｍ２／Ｖｓ以上の移動度を実現するには、Ｔａ添加量を４．５原子％以下にする必要があることがわかった。ＴＦＴのｓ値は、Ｔａ添加量０．０１原子％以上で飽和する傾向を示し約０．２Ｖ／ｄｅｃａｄｅの値を有した。
図９は、作成したＴＦＴのＰＢＳとＮＩＢＳのＴａ添加量との関係を示すものである。ＰＢＳは、Ｖｇ＝１５Ｖ、Ｖｄ＝０Ｖ、１０４秒後のΔＶｔｈの値である。ＮＢＩＳは、Ｖｇ＝−１５Ｖ、Ｖｄ＝０Ｖ、波長３０５ｎｍ〜３０００ｎｍの波長をもつハロゲンランプを照度１３００ルックスで照射し、１０４秒後のΔＶｔｈの値である。ＯＬＥＤに適用する場合、波長領域４００〜８００ｎｍの範囲の光に対する耐性を確認する必要がありハロゲンランプ照射により擬似的に試験した。本図が示すようにＴａを０．５原子％以上添加することにより、光ストレス耐性が向上し、ΔＶｔｈは−３Ｖ以内の値が得られた。
以上のことから、Ｔａ添加量を０．５〜４．７原子％とすることにより、５ｃｍ２／Ｖｓ以上の移動度およびΔＶｔｈ＝±３Ｖ以内の薄膜トランジスタを実現することができる。更に好ましくは、移動度１０ｃｍ２／Ｖｓ以上、ΔＶｔｈ＝±３Ｖ以内を実現することができる、Ｔａ添加量０．５〜２．２原子％である。
なお、本実施例においては、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．６の場合を用いて説明を行ったが、別段この組成比に限定されるものではなく、ウェットエッチングの特性に多少の変化は出るものの、本発明において規定する［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．５〜０．８５の全範囲において、薄膜トランジスタ自体の特性はほぼ同等の値が得られることを確認した。成膜方法としてはマグネトロンスパッタリングを使用したが、作製した焼結ターゲットは、ＥＣＲスパッタリング法を用いてもほぼ同様な結果を得ることができる。また、スパッタリング以外の蒸着法でも同様な結果を得ることができる他、パルスレーザー蒸着などを用い、エピタキシャル成長が可能な単結晶基板を用いれば、薄膜トランジスタのみならず酸化物半導体単結晶とそれを用いたデバイスの製作も可能である。
さらに、本実施例においてはボトムゲートトップコンタクト型薄膜トランジスタの例を用いて記述したが、別段この構造に限定するものではなく、他のボトムゲートボトムコンタクト型、トップゲートトップコンタクト型、トップゲートボトムコンタクト型のいずれの構造の薄膜トランジスタにおいてもほぼ同等な特性を得ることが可能である。これらの薄膜トランジスタは、アクティブマトリクス型液晶ディスプレイ駆動用トランジスタやＯＬＥＤ用電流駆動デバイス、ＲＦＩＤタグデバイスなどとしても問題なく利用可能である。
＜実施例３＞
本発明の実施例３と実施例１との違いは、添加元素をＷの代わりにＨｆとした点である。実施例１と同様に、高純度の酸化亜鉛および酸化錫粉末を［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比が０．６となるようなモル分率の量にそれぞれの粉末を秤量し、次に酸化ハフニウム粉末をＨｆ添加量が０〜７．３原子％となるように加え、焼結ターゲット作製した。このターゲットを用いて薄膜トランジスタを作製する。なお、ターゲット作製の詳細なプロセスは、実施例１で述べたものと同様である。
Ｈｆ添加したＺＴＯは、Ａｌエッチング液に対し０．０５ｎｍ／ｍｉｎ程度のエッチング速度を有し、高いエッチング耐性であることが確認できた。
実施例１と同様に、Ｈｆを０．３２原子％以上添加したときの電流−電圧特性から、ＴＦＴのしきい値電圧が、０Ｖ近傍にシフトしたことを確認した。
図１０は、作成したＴＦＴの移動度とｓ値のＨｆ添加量との関係を示すものである。この図からＨｆ添加量の増加に伴い移動度が低下し、５ｃｍ２／Ｖｓ以上の移動度を実現するには、Ｈｆ添加量を６．４原子％以下にする必要があることがわかった。ＴＦＴのｓ値は、Ｈｆ添加量０．１原子％以上で飽和する傾向を示し約０．１５Ｖ／ｄｅｃａｄｅの値を有した。
図１１は、作成したＴＦＴのＰＢＳとＮＩＢＳのＨｆ添加量との関係を示すものである。ＰＢＳは、Ｖｇ＝１５Ｖ、Ｖｄ＝０Ｖ、１０４秒後のΔＶｔｈの値である。ＮＢＩＳは、Ｖｇ＝−１５Ｖ、Ｖｄ＝０Ｖ、波長３０５ｎｍ〜３０００ｎｍの波長をもつハロゲンランプを照度１３００ルックスで照射し、１０４秒後のΔＶｔｈの値である。ＯＬＥＤに適用する場合、波長領域４００〜８００ｎｍの範囲の光に対する耐性を確認する必要がありハロゲンランプ照射により擬似的に試験した。本図が示すようにＨｆを０．３２原子％以上添加することにより、光ストレス耐性が向上し、ΔＶｔｈは−３Ｖ以内の値が得られた。
以上のことから、Ｈｆ添加量を０．３２〜６．４原子％とすることにより、５ｃｍ２／Ｖｓ以上の移動度およびΔＶｔｈ＝±３Ｖ以内の薄膜トランジスタを実現することができる。更に好ましくは、移動度１０ｃｍ２／Ｖｓ以上、ΔＶｔｈ＝±３Ｖ以内を実現することができる、Ｈｆ添加量０．３２〜２．１原子％である。
なお、本実施例においては、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．６の場合を用いて説明を行ったが、別段この組成比に限定されるものではなく、ウェットエッチングの特性に多少の変化は出るものの、本発明において規定する［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．５〜０．８５の全範囲において、薄膜トランジスタ自体の特性はほぼ同等の値が得られることを確認した。成膜方法としてはマグネトロンスパッタリングを使用したが、作製した焼結ターゲットは、ＥＣＲスパッタリング法を用いてもほぼ同様な結果を得ることができる。また、スパッタリング以外の蒸着法でも同様な結果を得ることができる他、パルスレーザー蒸着などを用い、エピタキシャル成長が可能な単結晶基板を用いれば、薄膜トランジスタのみならず酸化物半導体単結晶とそれを用いたデバイスの製作も可能である。さらに、本実施例においてはボトムゲートトップコンタクト型薄膜トランジスタの例を用いて記述したが、別段この構造に限定するものではなく、他のボトムゲートボトムコンタクト型、トップゲートトップコンタクト型、トップゲートボトムコンタクト型のいずれの構造の薄膜トランジスタにおいてもほぼ同等な特性を得ることが可能である。
また、５ｄ遷移金属の具体的な例を示したのは、Ｗ、Ｔａ、Ｈｆのみであるが、他の５ｄ遷移金属酸化物においても同様な効果があることが予想される。ただし、材料により最適添加量が異なると考えられ、当業者であっても単純かつ簡易な添加量の調整に止まらないものと推量する。これらの薄膜トランジスタは、アクティブマトリクス型液晶ディスプレイ駆動用トランジスタや有機ＥＬ用電流駆動デバイス、ＲＦＩＤタグデバイスなどとしても問題なく利用可能である。
以上の実施例１〜実施例３までに述べたように、光ストレス耐性を向上させるためには、Ｗの場合は０．０７原子％以上添加することにより、Ｔａの場合は０．５原子％以上添加することにより、Ｈｆの場合は０．３２原子％以上添加することにより、ΔＶｔｈを−３Ｖ以内にすることができる。
すなわち、Ｗの場合は、５ｄ遷移金属中の他の金属（Ｔａ、Ｈｆ）に比べて、より少ない添加量で光ストレス耐性を向上できる。このように、より微量な添加で有効性を発揮できることは、製造上での添加量のばらつきに対して、より安定な光ストレス耐性を確保できることを意味する。したがって、本発明においてはＷの添加がより好ましく有利である。
なお、ｓ値に関しては、図６、８、１０中の光ストレス耐性を満足する範囲内にあっては、Ｗ、Ｔａ、Ｈｆのいずれもほぼ同程度の効果を示している。
＜実施例４＞
本実施例と実施例１乃至実施例３との違いは、添加元素としてＷ、Ｔａ、Ｈｆのうちから２種類以上を選択して添加する点である。実施例１と同様に、高純度の酸化亜鉛および酸化錫粉末を［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比が０．６となるようなモル分率の量にそれぞれの粉末を秤量し、次に、酸化タングステン粉末、酸化タンタル粉末、酸化ハフニウム粉末を、実施例１〜実施例３で得られた最大添加量（ＴＦＴの移動度５ｃｍ２／Ｖｓ以上が得られる添加量）を１として、それぞれの添加元素を最大添加量で規格化し、それぞれの添加量の規格化した合計が１を超えない範囲で調節する。これにより、添加量の上限値を規定することができる。
実施例１〜実施例３で得られた最小添加量（ＴＦＴの光ストレス耐性向上（ΔＶｔｈ≦±３Ｖ）が得られる添加量）を１として、それぞれの添加元素を最小添加量で規格化し、それぞれの添加量の規格化した合計が１以上になる範囲で調節する。これにより、添加量の下限値を規定することができる。
本実施例では、Ｗ、Ｔａ、Ｈｆの３種類を全て添加した一例を示す。例えば、Ｗを１０％（３．８×０．１＝０．３８原子％）、Ｔａを５％（４．７×０．０５＝０．２３原子％）、Ｈｆを２０％（６．４×０．２＝１．２８原子％）となるように加え、焼結ターゲット作製した。このターゲットを用いて薄膜トランジスタを作製した。
ここで、実施例１〜実施例３で得られた、Ｗの最大添加量である３．８原子％と、Ｔａの最大添加量である４．７原子％と、Ｈｆの最大添加量である６．４原子％とを用いている。また、各材料の添加量、Ｗ１０％（０．１）、Ｔａ５％（０．０５）、Ｈｆ２０％（０．２）は、それぞれの添加量の規格化した合計が１（１００％）を超えない範囲で調節している。
Ｗ、Ｔａ、Ｈｆ添加したＺＴＯは、Ａｌエッチング液に対し０．０５ｎｍ／ｍｉｎ程度のエッチング速度を有し、高いエッチング耐性であることが確認できた。
実施例１同様に、Ｗ、Ｔａ、Ｈｆ添加したときの電流−電圧特性から、ＴＦＴのしきい値電圧が、０Ｖ近傍にシフトしたことを確認し、ＴＦＴの移動度も５ｃｍ２／Ｖｓ以上を得ることを確認した。
Ｗ、Ｔａ、Ｈｆ添加したＴＦＴのＰＢＳとＮＩＢＳの評価を行った。ＰＢＳは、Ｖｇ＝１５Ｖ、Ｖｄ＝０Ｖ、１０４秒後のＶｔｈの値である。ＮＢＩＳは、Ｖｇ＝−１５Ｖ、Ｖｄ＝０Ｖ、波長３０５ｎｍ〜３０００ｎｍの波長をもつハロゲンランプを照度１３００ルックスで照射し、１０４秒後のＶｔｈの値である。ＯＬＥＤに適用する場合、波長領域４００〜８００ｎｍの範囲の光に対する耐性を確認する必要がありハロゲンランプ照射により擬似的に試験した。作成したＴＦＴは、Ｗ、Ｔａ、Ｈｆを既定の範囲内で添加することにより、光ストレス耐性が向上し、ΔＶｔｈは−３Ｖ以内の値を得た。
なお、本実施例においては、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．６の場合を用いて説明を行ったが、別段この組成比に限定されるものではなく、ＺＴＯに含まれるＺｎの割合（Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］））が０．５の場合は、Ａｌエッチング液に対し０．０３ｎｍ／ｍｉｎ、同様に０．８５の場合は０．０８ｎｍ／ｍｉｎ程度のエッチング性能を示した。また、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．５〜０．８５の全範囲において、薄膜トランジスタ自体の特性はほぼ同等の移動度５ｃｍ２／Ｖｓ以上、ΔＶｔｈは−３Ｖ以内が得られることを確認している。成膜方法としてはマグネトロンスパッタリングを使用したが、作製した焼結ターゲットは、ＥＣＲスパッタリング法を用いてもほぼ同様な結果を得ることができる。また、スパッタリング以外の蒸着法でも同様な結果を得ることができる他、パルスレーザー蒸着などを用い、エピタキシャル成長が可能な単結晶基板を用いれば、薄膜トランジスタのみならず酸化物半導体単結晶とそれを用いたデバイスの製作も可能である。
さらに、本実施例においてはボトムゲートトップコンタクト型薄膜トランジスタの例を用いて記述したが、別段この構造に限定するものではなく、他のボトムゲートボトムコンタクト型、トップゲートトップコンタクト型、トップゲートボトムコンタクト型のいずれの構造の薄膜トランジスタにおいてもほぼ同等な特性を得ることが可能である。これらの薄膜トランジスタは、アクティブマトリクス型液晶ディスプレイ駆動用トランジスタやＯＬＥＤ用電流駆動デバイス、ＲＦＩＤタグデバイスなどとしても問題なく利用可能である。
＜実施例５＞
実施例１乃至実施例４との違いは酸化物半導体層を２層以上で構成する点である。
図１２は、実施例５における半導体装置の構成を示す図である。図に示すように、まず、ゲート電極ＧＥ、ゲート絶縁膜ＧＩ形成後、第１の半導体層ＣＨ１と第２の半導体層ＣＨ２を連続で堆積し、半導体層ＣＨは素子分離のため一般的なフォトリソグラフィー技術とウェットエッチング、あるいはドライエッチングの組み合わせにより加工した。第１の半導体層ＣＨ１は、５ｄの遷移金属酸化物を添加したＺＴＯを用いてもよいが、光ストレスに対して安定性の少ない、Ｉｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏなどの酸化物、およびそれらの複合酸化物によって形成することができる。第２の半導体層ＣＨ２は、実施例１から実施例４で記載した５ｄの遷移金属酸化物を添加したＺＴＯによって形成されている。それらの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なう。本実施例では、第１の半導体層ＣＨ１にＩｎ−Ｓｎ−Ｏ（Ｉｎ：Ｓｎ＝９３：７）をガス圧０．５Ｐａ（Ａｒ＋１０％Ｏ２）、ＤＣ電力５０Ｗ、成長温度（室温）の条件下でスパッタリング法により形成する。第１の半導体層の厚みは３〜２５ｎｍ程度が好ましい。第２の半導体層ＣＨ２には、Ｔａを１．０原子％添加したＺＴＯ（Ｚｎ：Ｓｎ＝５０：５０）をガス圧０．５Ｐａ（Ａｒ＋２０％Ｏ２）、ＤＣ電力５０Ｗ、成長温度（室温）の条件下でスパッタリング法により形成した。第２の半導体層の厚みは、５〜７５ｎｍ程度で形成するのが好ましい。
次に、後で形成するソース・ドレイン電極層ＳＤとゲート電極層ＧＥとの接続のためのコンタクトホール（図示せず）を形成する場合は、フォトレジスト膜をエッチングマスクにしてゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングすることにより、所望の形状のコンタクトホール（図示せず）を形成する。
その後、ソース・ドレイン電極ＳＤを堆積し、一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングの組み合わせにより形状する。
次に、保護膜形成ＰＡ、電気的接続用のコンタクトホールＣＯＮを形成後、配線層ＷＲを形成し、必要に応じて３００〜４５０℃でアニール処理を施し、試料を作製した。
作製したＴＦＴは、実施例１で作製したＴＦＴと同様な特性を示し、しきい値電圧は０Ｖ近傍となった。また、移動度は３０ｃｍ２／Ｖｓ以上、ｓ値は、０．１５Ｖ／ｄｅｃａｄｅを示した。光ストレス試験の結果、ΔＶｔｈは±３Ｖ以内となり、光ストレスに対し高いストレス耐性を示した。以上の結果から、光ストレス耐性の無い材料を第１の半導体層ＣＨ１に用いても、光ストレス耐性のある第２の半導体層ＣＨ２を用いることで、作製したＴＦＴは、光ストレスに対する高いストレス耐性を実現することができる。これらの薄膜トランジスタは、アクティブマトリクス型液晶ディスプレイ駆動用トランジスタや有機ＥＬ用電流駆動デバイス、ＲＦＩＤタグデバイスなどとしても問題なく利用可能である。
なお、本実施例においては、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．６の場合を用いて説明を行ったが、別段この組成比に限定されるものではなく、ＺＴＯに含まれるＺｎの割合（Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］））が０．５の場合は、Ａｌエッチング液に対し０．０３ｎｍ／ｍｉｎ、同様に０．８５の場合は０．０８ｎｍ／ｍｉｎ程度のエッチング性能を示した。また、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．５〜０．８５の全範囲において、薄膜トランジスタ自体の特性はほぼ同等の移動度が５ｃｍ２／Ｖｓ以上、ΔＶｔｈは−３Ｖ以内を得ることを確認している。
＜実施例６＞
実施例１乃至実施例５との違いは５ｄ遷移金属酸化物の添加量を増やし、保護膜として薄膜トランジスタに適用した点である。図１３のＷを８原子％添加したＺＴＯの電流−電圧特性を示した図である。図よりＷ添加量が８原子％以上になると絶縁体と同様な電気的特性を示した。また、ＴａおよびＨｆについても同様に調べたところ、Ｔａでは添加量９原子％以上、Ｈｆでは添加量１１原子％以上で絶縁膜と同様な電気特性を示した。以上の結果から、添加元素（Ｗ、Ｔａ、Ｈｆのうち１種または２種以上）の添加量を増やすことで保護膜への適用が可能となった。
図１４は、Ｗ、Ｔａ、Ｈｆのうち１種または２種以上を添加して作製することができるＺＴＯを保護膜に適用した薄膜トランジスタの断面図を示したものである。この図に示すように、まず、ゲート電極ＧＥ、ゲート絶縁膜ＧＩ形成後、酸化物半導体層ＣＨを堆積し、酸化物半導体層ＣＨは素子分離のため一般的なフォトリソグラフィー技術とウェットエッチング、あるいはドライエッチングの組み合わせにより加工した。酸化物半導体層ＣＨは、５ｄの遷移金属酸化物を添加したＺＴＯを用いてもよいが、光ストレスに対して安定性の少ない、Ｉｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏなどの酸化物、およびそれらの複合酸化物によって形成することができる。それらの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なう。本実施例では、酸化物半導体層ＣＨにＺｎ−Ｓｎ−Ｏ（Ｚｎ：Ｓｎ＝８５：１５）をガス圧０．５Ｐａ（Ａｒ＋１０％Ｏ２）、ＤＣ電力５０Ｗ、成長温度（室温）の条件下でスパッタリング法により形成する。酸化物半導体層の厚みは３〜７５ｎｍ程度が好ましい。
次に、後で形成するソース・ドレイン電極層ＳＤとゲート電極層ＧＥとの接続のためのコンタクトホール（図示せず）を形成する場合は、フォトレジスト膜をエッチングマスクにしてゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングすることにより、所望の形状のコンタクトホール（図示せず）を形成する。
その後、ソース・ドレイン電極ＳＤを堆積し、一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングの組み合わせにより形状する。
次に、保護膜としてＷ添加量８原子％添加したＺｎ−Ｓｎ−Ｏ（Ｚｎ：Ｓｎ＝６０：４０）をガス圧０．５Ｐａ（Ａｒ＋３０％Ｏ２）、ＲＦ電力５０Ｗ、成長温度（室温）の条件下でスパッタリング法により形成する。酸化物半導体層の厚みは１００〜３００ｎｍ程度が好ましい。
次に、電気的接続用のコンタクトホールＣＯＮを形成後、配線層ＷＲを形成し、必要に応じて３００〜４５０℃でアニール処理を施し、試料を作製した。
作製したＴＦＴは、実施例１で作製したＴＦＴと同様な特性を示し、しきい値電圧は０Ｖ近傍となった。また、移動度は２０ｃｍ２／Ｖｓ、ｓ値は、０．２Ｖ／ｄｅｃａｄｅを示した。光ストレス試験の結果、ΔＶｔｈは±３Ｖ以内となり、光ストレスに対し高いストレス耐性を示した。以上の結果から、光ストレス耐性の無い材料を酸化物半導体層ＣＨに用いても、光ストレス耐性のある保護膜ＰＡを用いることで、作製したＴＦＴは、光ストレスに対する高いストレス耐性を実現することができる。これらの薄膜トランジスタは、アクティブマトリクス型液晶ディスプレイ駆動用トランジスタや有機ＥＬ用電流駆動デバイス、ＲＦＩＤタグデバイスなどとしても問題なく利用可能である。
なお、本実施例においては、保護膜［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．６の場合を用いて説明を行ったが、別段この組成比に限定されるものではなく、ＺＴＯに含まれるＺｎの割合（Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］））が０．５の場合は、Ａｌエッチング液に対し０．０３ｎｍ／ｍｉｎ、同様に０．８５の場合は０．０８ｎｍ／ｍｉｎ程度のエッチング性能を示した。また、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）組成比０．５〜０．８５の全範囲において、薄膜トランジスタ自体の特性はほぼ同等の移動度が５ｃｍ２／Ｖｓ以上、ΔＶｔｈは−３Ｖ以内が得られることを確認している。
＜実施例７＞
上記実施例１乃至実施例６で説明した薄膜トランジスタおよび保護膜の適用例に制限はないが、例えば、ＯＬＥＤ表示装置などの電気光学装置に用いられるアクティブマトリクス基板（アレイ基板）に適用することができる。
図１５は、実施例７におけるアクティブマトリクス基板の構成を示す要部回路図である。また、図１６は、実施例７におけるアクティブマトリクス基板の平面構成を示す平面図模式図である。本実施例では、前記実施例１から実施例５に示す構造を有するＴＦＴを構成要素とする素子が基板ＳＵ上にアレイ状に配置されている。ＴＦＴを、アレイ内の各素子のスイッチングや駆動用のトランジスタに用いることはもちろん、このＴＦＴのゲート電極層ＧＥと接続されるゲート配線ＧＬに信号を送るゲート線駆動回路ＧＤや、このＴＦＴのソース電極・ドレイン電極ＳＤと接続されるデータ配線ＤＬに信号を送るデータ線駆動回路ＤＤを構成するトランジスタに用いてもよい。この場合、各素子のＴＦＴとゲート線駆動回路ＧＤあるいはデータ線駆動回路ＤＤ内のＴＦＴを並行して形成することができる。
アクティブマトリクス型液晶表示装置に上述したアレイを適用する場合、各素子は、例えば、図１６に示すような構成になる。この図中ｘ方向に延在するゲート配線ＧＬに走査信号が供給されると、ＴＦＴがオンし、このオンされたＴＦＴを通して、図中ｙ方向に延在するデータ配線ＤＬからの映像信号が画素電極ＴＣに供給される。なお、ゲート配線ＧＬは図中ｙ方向に並設され、データ配線ＤＬは図中ｘ方向に並設され、隣接する一対のゲート配線ＧＬと隣接する一対のデータ配線ＤＬで囲まれる領域（画素領域）に画素電極ＴＣが配置されている。この場合、例えば、データ配線ＤＬがソース電極ＳＥと電気的に接続され、画素電極ＴＣがドレイン電極ＤＥと電気的に接続される。あるいは、データ配線ＤＬがソース電極ＳＥを兼ねてもよい。また、液晶表示装置に限らず有機ＥＬ表示装置などに上述したアレイを適用してもよい。この場合、画素回路を構成するトランジスタにＴＦＴを適用する。さらには、上述したアレイを記憶素子に適用し、選択トランジスタにＴＦＴを適用してもよい。
上記アクティブマトリクス基板をアクティブマトリクス型液晶表示装置に適用したところ、良好な結果が得られた。
以上、本実施例によれば酸化物半導体装置を各種表示装置に適用することにより、それらの性能を向上することができる。
＜実施例８＞
上記実施例１乃至実施例６で説明した薄膜トランジスタおよび保護膜の適用例に制限はないが、例えば、ＲＦＩＤ（Radio Frequency IDentification）タグに適用することができる。
図１７は本実施例８におけるＲＦＩＤタグの回路システム構成を示すブロック図である。ＲＦＩＤタグは、アンテナ共振回路１１、整流器１２、変調器１３、デジタル回路１４などにより構成されている。このＲＦＩＤタグは、リーダ１５とライタ１６との間で無線通信を行うことができるようになっている。また、酸化物半導体は透明材料であるため、ほとんど透明な回路が形成できる。例えば、電極および配線部分をＩＴＯなどの透明導電膜を用い、ＴＦＴ部分には本発明の構造を用いることで実現可能となりうる。従来のＲＦＩＤタグのように、Ｓｉのチップや金属によるアンテナ等の構造が見える形態ではないため、フィルムやカード上に記載されている意匠を損なうことなく後付することが可能である。
このＲＦＩＤタグの特にデジタル回路１４を上記実施例１から実施例４で説明した薄膜トランジスタを用いて構成する。その結果、デジタル回路１４が小面積、高速になり、ＲＦＩＤタグの無線動作が可能となる。
ＳＨ…サンプルホルダー、ＴＧ…酸化物半導体ターゲット、ＣＤ…スパッタカソード、ＳＰ…スパッタ電源、ＲＧ…反応ガス（Ａｒ、酸素）、ＴＭ…ターボ分子ポンプ、ＲＰ…ロータリーポンプ、ＳＵ…基板、ＧＥ…ゲート電極、ＧＩ…ゲート絶縁膜、ＣＨ…酸化物半導体層、ＣＨ１…第１の半導体層、ＣＨ２…第２の半導体層、ＳＥ…ソース電極、ＤＥ…ドレイン電極、ＶＳ…ソース電圧、ＶＤ…ドレイン電圧、ＶＧ…ゲート電圧、ＳＤ…ソース・ドレイン電極、ＩＤ…ドレイン電流、ＰＡ…保護膜層、ＣＯＮ…配線用スルーホール、ＷＲ…配線層、１１…アンテナ共振回路、１２…整流器、１３…変調器、１４…デジタル回路、１５…リーダ、１６…ライタ、１７…ゲート配線、１８…ゲート線駆動回路、１９…データ配線、ＧＬ…ゲート配線、ＧＤ…ゲート線駆動回路、ＤＬ…データ配線、ＤＤ…データ線駆動回路、ＴＦＴ…薄膜トランジスタ、ＴＣ…画素電極。

Claims (13)

  1. 酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料を焼結してなる酸化物半導体ターゲットであって、
    前記Ｚｎ−Ｓｎ−Ｏ系酸化物半導体材料を構成するＺｎの原子％による組成比［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）が０．５〜０．８５の範囲で構成され、
    かつ前記酸化物半導体材料に、５ｄ遷移金属が添加されており、
    前記５ｄ遷移金属がＷ（タングステン）であって、該Ｗの添加量は、０．０７〜３．８原子％の組成範囲であることを特徴とする酸化物半導体ターゲット。
  2. 前記Ｗの添加量は、０．０７〜２．０原子％の組成範囲であることを特徴とする請求項１に記載の酸化物半導体ターゲット。
  3. 酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料を焼結してなる酸化物半導体ターゲットであって、
    前記Ｚｎ−Ｓｎ−Ｏ系酸化物半導体材料を構成するＺｎの原子％による組成比［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）が０．５〜０．８５の範囲で構成され、
    かつ前記酸化物半導体材料に、５ｄ遷移金属が添加されており、
    前記５ｄ遷移金属がＴａ（タンタル）であって、該Ｔａの添加量は、０．５〜２．２原子％の組成範囲であることを特徴とする酸化物半導体ターゲット。
  4. 酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料を焼結してなる酸化物半導体ターゲットであって、
    前記Ｚｎ−Ｓｎ−Ｏ系酸化物半導体材料を構成するＺｎの原子％による組成比［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）が０．５〜０．８５の範囲で構成され、
    かつ前記酸化物半導体材料に、５ｄ遷移金属が添加されており、
    前記５ｄ遷移金属がＨｆ（ハフニウム）であって、該Ｈｆの添加量は、０．３２〜６．４原子％の組成範囲であることを特徴とする酸化物半導体ターゲット。
  5. 前記Ｈｆの添加量は、０．３２〜２．１原子％の組成範囲であることを特徴とする請求項４に記載の酸化物半導体ターゲット。
  6. 前記Ｗにさらに、前記５ｄ遷移金属としてＴａ（タンタル）、Ｈｆ（ハフニウム）の金属元素を用い、
    それぞれの前記金属元素を単独で前記酸化物半導体材料に添加量したときの最大添加量を１として、添加するそれぞれの前記金属元素を該最大添加量で規格化し、規格化したそれぞれの金属元素の添加量の合計が１を超えない範囲で調節した値を上限値とし、
    それぞれの前記金属元素を単独で前記酸化物半導体材料に添加量したときの最小添加量を１として、添加するそれぞれの前記金属元素を該最大添加量で規格化し、規格化したそれぞれの金属元素の添加量の合計が１以上になる範囲で調節した値を下限値としたとき、
    前記Ｗ、Ｔａ、Ｈｆの合計添加量は、前記上限値と前記下限値の組成範囲であることを特徴する請求項１に記載の酸化物半導体ターゲット。
  7. 前記金属元素の最大添加量は、Ｗが３．８原子％、Ｔａが４．７原子％、Ｈｆが６．４原子％であり、
    前記金属元素の最小添加量は、Ｗが０．０７原子％、Ｔａが０．５原子％、Ｈｆが０．３２原子％であることを特徴する請求項６に記載の酸化物半導体ターゲット。
  8. 前記焼結した酸化物半導体材料の相対密度が９５％以上である請求項１に記載の酸化物半導体ターゲット。
  9. 半導体装置の保護膜に用いられる酸化物半導体材料であって、
    酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料に、５ｄ遷移金属が添加され、
    前記５ｄ遷移金属が、Ｗ（タングステン）であり、
    該Ｗを８原子％以上含むことを特徴とする酸化物半導体材料。
  10. 半導体装置の保護膜に用いられる酸化物半導体材料であって、
    酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料に、５ｄ遷移金属が添加され、
    前記５ｄ遷移金属が、Ｔａ（タンタル）であり、
    該Ｔａを９原子％以上含むことを特徴とする酸化物半導体材料。
  11. 半導体装置の保護膜に用いられる酸化物半導体材料であって、
    酸化亜鉛及び酸化錫を主成分とするＺｎ−Ｓｎ−Ｏ系酸化物半導体材料に、５ｄ遷移金属が添加され、
    前記５ｄ遷移金属が、Ｈｆ（ハフニウム）であり、
    該Ｈｆを１１原子％以上含むことを特徴とする酸化物半導体材料。
  12. 請求項１乃至８のいずれか１項に記載の酸化物半導体ターゲットを用いて半導体基板上に半導体層を形成し、
    前記半導体層に互いに離隔してソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極との間に位置する前記半導体層の領域に、バイアス電位を与えることが可能な位置に設けられたゲート電極を形成することを特徴とする電界効果トランジスタの製造方法。
  13. 前記半導体層、前記ソース電極及び前記ドレイン電極を含む領域を覆うように、前記請求項１０−１１のいずれか１項に記載の酸化物半導体材料で保護膜を形成することを特徴とする請求項１２に記載の電界効果トランジスタの製造方法。
JP2012174692A 2012-08-07 2012-08-07 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法 Active JP5983163B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012174692A JP5983163B2 (ja) 2012-08-07 2012-08-07 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
US13/958,578 US9276123B2 (en) 2012-08-07 2013-08-04 Oxide semiconductor target and oxide semiconductor material, as well as semiconductor device using the same
KR1020130093026A KR101563052B1 (ko) 2012-08-07 2013-08-06 산화물 반도체 타깃 및 산화물 반도체 재료, 및 그것들을 사용한 반도체 장치
TW102128099A TWI532189B (zh) 2012-08-07 2013-08-06 An oxide semiconductor target and an oxide semiconductor material, and a semiconductor device using the same
CN201310350174.6A CN103579360B (zh) 2012-08-07 2013-08-07 氧化物半导体靶和氧化物半导体材料及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012174692A JP5983163B2 (ja) 2012-08-07 2012-08-07 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014036031A JP2014036031A (ja) 2014-02-24
JP5983163B2 true JP5983163B2 (ja) 2016-08-31

Family

ID=50050723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012174692A Active JP5983163B2 (ja) 2012-08-07 2012-08-07 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9276123B2 (ja)
JP (1) JP5983163B2 (ja)
KR (1) KR101563052B1 (ja)
CN (1) CN103579360B (ja)
TW (1) TWI532189B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072297B2 (ja) * 2013-11-25 2017-02-01 シャープ株式会社 半導体装置およびその書き込み方法
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150112288A (ko) * 2014-03-27 2015-10-07 삼성전자주식회사 스트레처블 소자와 그 제조방법 및 스트레처블 소자를 포함하는 전자장치
JP6651714B2 (ja) * 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102237592B1 (ko) * 2014-09-16 2021-04-08 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102513878B1 (ko) * 2014-09-19 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6501385B2 (ja) * 2014-10-22 2019-04-17 日本放送協会 薄膜トランジスタおよびその製造方法
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
KR102600597B1 (ko) 2016-11-18 2023-11-10 삼성디스플레이 주식회사 주사 구동부 및 그의 구동방법
WO2018143005A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
JP6841184B2 (ja) * 2017-08-07 2021-03-10 日立金属株式会社 半導体装置の製造方法
CN115974530A (zh) * 2022-11-21 2023-04-18 先导薄膜材料（广东）有限公司 一种低电阻率高迁移率氧化物靶材的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR20110107130A (ko) 2010-03-24 2011-09-30 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012066968A (ja) * 2010-09-24 2012-04-05 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット

Also Published As

Publication number Publication date
KR20140019754A (ko) 2014-02-17
JP2014036031A (ja) 2014-02-24
US9276123B2 (en) 2016-03-01
TWI532189B (zh) 2016-05-01
TW201424006A (zh) 2014-06-16
CN103579360B (zh) 2017-04-12
KR101563052B1 (ko) 2015-10-23
CN103579360A (zh) 2014-02-12
US20140042431A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5983163B2 (ja) 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
US8642402B2 (en) Thin film transistor manufacturing method, thin film transistor, thin film transistor substrate and image display apparatus, image display apparatus and semiconductor device
US9293601B2 (en) Display device
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
JP5666567B2 (ja) 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
US8912541B2 (en) Semiconductor device and method for manufacturing the same
US8932903B2 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
KR20110066370A (ko) 박막트랜지스터 및 그의 제조방법
JP5540972B2 (ja) 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
US20130264565A1 (en) Semiconductor thin film, thin film transistor and production method therefor
TW201017890A (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, illumination device and display device
JP2013232636A (ja) 積層膜の処理方法および半導体装置の作製方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP5666616B2 (ja) 酸化物半導体装置の製造方法
CN113348562A (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶
EP3405980B1 (en) Oxide semiconductor material, thin-film transistor, and fabrication method thereof
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
Cho et al. Al-Zn-Sn-O thin film transistors with top and bottom gate structure for AMOLED
KR20120084966A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350