KR102237592B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR102237592B1
KR102237592B1 KR1020140122919A KR20140122919A KR102237592B1 KR 102237592 B1 KR102237592 B1 KR 102237592B1 KR 1020140122919 A KR1020140122919 A KR 1020140122919A KR 20140122919 A KR20140122919 A KR 20140122919A KR 102237592 B1 KR102237592 B1 KR 102237592B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
active layer
source
active
Prior art date
Application number
KR1020140122919A
Other languages
English (en)
Other versions
KR20160032790A (ko
Inventor
박진성
전혜지
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020140122919A priority Critical patent/KR102237592B1/ko
Publication of KR20160032790A publication Critical patent/KR20160032790A/ko
Application granted granted Critical
Publication of KR102237592B1 publication Critical patent/KR102237592B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터가 제공된다. 상기 박막 트랜지스터는, 기판, 상기 기판 상에 배치되고, 양이온 원소 및 음이온 원소가 도핑되고, 4.0 cm2/Vs 보다 높은 이동도를 갖는 활성막, 상기 활성막 상의 게이트 전극, 및 상기 게이트 전극 및 상기 활성막 사이의 게이트 절연막을 포함한다.

Description

박막 트랜지스터 및 그 제조 방법{Thin film transistor and method of fabricating the same}
본 발명은 박막 트랜지스터 및 그 제조 방법에 관련된 것으로, 보다 상세하게는, 음이온 및 양이온이 도핑된 활성막을 포함하는 박막 트랜지스터 및 그 방법에 관련된 것이다.
최근 디스플레이의 대면적화, 초고해상도(Ultra High Definition; UHD)화, 고속 구동화가 진행되고 있으며, 또한, 웨어러블 디바이스(wearable device) 등에 적용 가능한 플렉시블 디스플레이에 대한 요구가 있다. 기존의 비정질 실리콘 반도체 소자(Amorphous Si TFT)는 낮은 이동도(0.5 cm2/Vs 이하)를 가지기 때문에 이를 사용하여, 대면적 및 초고해상도의 디스플레이에 적합하지 않으며, 플렉시블 디스플레이 장치를 구현하는 데는 한계가 있다.
이러한 문제를 해결하기 위해, 유기 박막 트랜지스터, 산화물 박막 트랜지스터 등에 대한 연구 개발이 진행되고 있다. 예를 들어, 대한민국 특허공개공보 10-2011-0095530(출원번호 10-2010-0015052)에는 동작 전압을 감소시키고, 제조 공정을 단순화하기 위해, 상부에 리세스 영역을 갖는 게이트 절연막, 및 상기 게이트 절연막의 상기 리세스 영역 내에 배치된 유기 반도체층을 포함하는 유기 박막 트랜지스에 대한 기술이 개시되어 있다.
다른 예를 들어, 대한민국 특허공개공보 10-2008-0054941(출원번호 10-2006-0127671)에는, 대면적 디스플레이 장치에서 신호 지연이 발생되는 것을 방지하기 위해, 화합물 반도체층과 소스/드레인 전극의 접촉이 잘 형성될 수 있게 제1 도전층과, 저저항으로 형성된 제2 도전층으로 소스/드레인 전극을 형성하는 기술이 개시되어 있다.
본 발명이 해결하고자 하는 일 기술적 과제는, 고신뢰성의 박막 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 고이동도를 갖는 박막 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 제조 공정이 용이한 대면적화된 표시 장치에 적용이 용이한 박막 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는, 상술된 것에 제한되지 않는다.
상기 기술적 과제들을 해결하기 위해, 본 발명은 박막 트랜지스터를 제공한다.
일 실시 예에 따르면, 상기 박막 트랜지스터는, 기판, 상기 기판 상에 배치되고, 양이온 원소 및 음이온 원소가 도핑되고, 4.0 cm2/Vs 보다 높은 이동도를 갖는 활성막, 상기 활성막 상의 게이트 전극, 및 상기 게이트 전극 및 상기 활성막 사이의 게이트 절연막을 포함할 수 있다.
일 실시 예에 따르면, 상기 양이온 원소의 중량%가 상기 음이온 원소의 중량 %보다 높은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 활성막은 상기 양이온 원소 및 상기 음이온 원소가 도핑된 ZTO(Zinc Tin Oxide)를 포함할 수 있다.
일 실시 예에 따르면, 상기 양이온 원소는, 갈륨(Ga), 나트륨(Na), 리튬(Li), 칼륨(K), 스트론튬(Sr), 칼슘(Ca), 마그네슘(Mg), 알루미늄(Al), 란타늄(La), 이트륨(Y), 또는 인듐(In) 중에서 적어도 어느 하나를 포함하고, 상기 음이온 원소는, 질소(N), 또는 불소(F) 중에서 적어도 어느 하나를 포함할 수 있다.
상기 기술적 과제들을 해결하기 위해, 본 발명은 박막 트랜지스터의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 아연(Zn)을 포함하는 제1 소스, 주석(Sn)을 포함하는 제2 소스, 및 양이온 원소 및 음이온 원소를 포함하는 제3 소스를 준비하는 단계, 상기 제1 내지 제3 소스를 용매에 투입하여, 상기 제3 소스가 3~5 mol%인 혼합액을 제조하는 단계, 및 상기 혼합액을 기판 상에 제공하여, 상기 양이온 원소 및 상기 음이온 원소가 도핑된 활성막을 제조하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 상기 활성막 상에 게이트 절연막을 형성하는 단계, 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 상기 활성막을 형성하기 전, 상기 기판 상에 게이트 전극 및 게이트 절연막을 차례로 형성하는 단계를 더 포함하되, 상기 활성막은 상기 게이트 절연막 상에 형성되는 것을 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 양이온 원소 및 상기 음이온 원소가 도핑된 활성막을 포함하고, 상기 활성막은, 상기 양이온 원소 및 상기 음이온 원소를 포함하는 소스가 3~5 mol%인 상기 혼합액을 이용하여 제조될 수 있다. 이에 따라, 대면적화 및 대량생산이 용이한 고신뢰성 및 고이동도의 박막 트랜지스터 및 그 제조 방법이 제공될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예의 변형 예에 따른 박막 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 설명하기 위한 도면이다.
도 4는 양이온 원소 및 음이온 원소를 포함하는 소스의 함량에 따라 활성막의 Vth 및 이동도를 측정한 그래프이다.
도 5 내지 도 8은 양이온 원소 및 음이온 원소를 포함하는 소스의 함량을 달리하여 제조된 활성막을 포함하는 박막 트랜지스터의 게이트 전압 스트레스에 대한 Vth 변화량을 측정한 그래프들이다.
도 9는 본 발명의 실시 예에 따른 박막 트랜지스터를 포함하는 표시 장치를 설명하기 위한 블록도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상의 게이트 전극(110), 게이트 절연막(120), 활성막(130), 드레인 전극(140d), 및 소스 전극(140s)를 포함할 수 있다.
상기 기판(100)은 유리 기판일 수 있다. 이와는 달리, 상기 기판(100)은 플라스틱 기판, 실리콘 기판, 또는 화합물 반도체 기판일 수 있다. 상기 기판(100)은 유연할 수 있다.
상기 게이트 전극(110)이 상기 기판(100) 상에 형성될 수 있다. 상기 게이트 전극(110)은, 금속으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(110)은 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 구리(Cu), 텅스텐(W), 및 이들의 합금으로 형성될 수 있다. 상기 게이트 전극(110)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 및 몰리브덴(Mo)이 순차적으로 적층된 삼중막이거나, 티타늄(Ti)과 구리(Cu)가 순차적으로 적층된 이중막일 수 있다. 또는 티타늄(Ti)과 구리(Cu)의 합금으로 된 단일막일 수 있다. 또는, 상기 게이트 전극(110)은, 투명한 도전성 물질로 형성될 수 있다.
상기 게이트 절연막(120)이 상기 게이트 전극(110) 상에 형성될 수 있다. 상기 게이트 절연막(120)은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 금속 산화물과 같은 고유전 물질(예를 들어, 알루미늄 산화물, 또는 하프늄 산화물) 등으로 형성될 수 있다.
상기 활성막(130)이 상기 게이트 절연막(120) 상에 형성될 수 있다. 상기 활성막(130)은 상기 게이트 절연막(120)을 사이에 두고 상기 게이트 전극(110)과 이격 및 중첩될 수 있다.
상기 활성막(130)은 양이온 원소 및 음이온 원소가 도핑되고 4.0 cm2/Vs 이상의 이동도를 가질 수 있다. 일 실시 예에 따르면, 상기 활성막(130)은 상기 양이온 원소 및 상기 음이온 원소가 도핑된 ZTO(Znic Tin Oxide)를 포함할 수 있다. 일 실시 예에 따르면, 상기 양이온 원소는 갈륨(Ga)을 포함하고, 상기 음이온 원소는 질소(N)를 포함할 수 있다. 다시 말하면, 상기 활성막(130)은 갈륨(Ga) 및 질소(N)가 도핑되고, 4.0 cm2/Vs 이상인 이동도를 갖는 ZTO(Znic Tin Oxide)를 포함할 수 있다.
상술된 바와 달리, 다른 실시 예에 따르면, 상기 양이온 원소는, 갈륨(Ga), 나트륨(Na), 리튬(Li), 칼륨(K), 스트론튬(Sr), 칼슘(Ca), 마그네슘(Mg), 알루미늄(Al), 란타늄(La), 이트륨(Y), 또는 인듐(In) 중에서 적어도 어느 하나를 포함하고, 상기 음이온 원소는, 질소(N), 또는 불소(F) 중에서 적어도 어느 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 활성막(130) 내에서 상기 양이온 원소의 중량%는 상기 음이온 원소의 중량%보다 높을 수 잇다. 또한, 상기 활성막(130)에 1 종류의 양이온 원소 및 1 종류의 음이온 원소가 도핑되거나, 또는 복수의 종류의 양이온 원소 및 복수의 종류의 음이온 원소가 상기 활성막(130)에 도핑될 수 있다.
상기 활성막(130)은 용액 공정으로 제조될 수 있다. 일 실시 예에 따르면, 상기 활성막(130)을 형성하는 단계는, 아연(Zn)을 포함하는 제1 소스, 주석(Sn)을 포함하는 제2 소스, 및 상기 양이온 원소 및 상기 음이온 원소를 포함하는 제3 소스를 준비하는 단계, 상기 제1 내지 제3 소스를 용매에 투입하여 혼합액을 제조하는 단계, 및 상기 혼합액을 상기 기판(100) 상에 제공하여, 상기 양이온 원소 및 상기 음이온 원소가 도핑된 상기 활성막(130)을 제조하는 단계를 포함할 수 있다.
상기 제1 내지 제3 소스가 상기 용매에 혼합된 상기 혼합액에서 상기 양이온 원소 및 상기 음이온 원소를 포함하는 상기 제3 소스의 mol%가 3mol% 보다 낮거나, 또는 5mol% 보다 높은 경우, 상기 양이온 원소 및 상기 음이온 원소가 도핑된 상기 활성막(130)의 이동도가 저하될 수 있다. 이에 따라, 본 발명의 실시 예에 따르면, 상기 혼합액에서 상기 제3 소스의 mol%는 3~5mol%일 수 있다. 이에 따라, 상기 양이온 원소 및 상기 음이온 원소가 도핑된 상기 활성막(130)은 4.0 cm2/Vs 보다 높은 이동도를 가질 수 있다.
예를 들어, 상기 제1 소스는 tin chloride dihydrate(SnCl2 2H2O)일 수 있고, 상기 제2 소스는 zinc acetate dehydrate(Zn(CH3COO)2 2H2O)일 수 있고, 상기 제3 소스는 gallium nitrate hydrate(Ga(No3)3 H2O)일 수 있고, 상기 용매는 2-methoxyetahnol(CH3OCH2CH2OH)일 수 있다.
상기 혼합액을 상기 기판(100) 상에 제공하는 단계는, 스핀 코팅(spin coating) 공정으로 수행될 수 있다. 상기 혼합액이 상기 기판(100) 상에 제공된 후, 상기 혼합액이 열처리되고 패터닝되어, 상기 활성막(130)이 제조될 수 있다.
상기 소스 전극(150s)은 상기 게이트 전극(110)의 일측에 인접한 상기 활성막(130)의 일부분과 연결될 수 있다. 상기 드레인 전극(150d)은 상기 게이트 전극(110)의 타측에 인접한 상기 활성막(130)의 일부분과 연결될 수 있다.
상기 소스 전극(150s) 및 상기 드레인 전극(150d)은 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 구리(Cu), 텅스텐(W), 및 이들의 합금으로 이루어질 수 있다. 상기 소스 전극(150s)과 상기 드레인 전극(150d)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 또는, 상기 소스 전극(150s) 및 상기 드레인 전극(150d)은 투명한 도전성 물질로 형성될 수 있다.
본 발명의 실시 예에 따르면, 상기 양이온 원소 및 상기 음이온 원소가 도핑된 상기 활성막(130)이, 상기 양이온 원소 및 상기 음이온 원소를 포함하는 상기 제3 소스가 3~5 mol%인 상기 혼합액을 이용하여 제조될 수 있다. 이에 따라, 대면적화 및 대량생산이 용이한 고신뢰성 및 고이동도의 박막 트랜지스터 및 그 제조 방법이 제공될 수 있다.
상술된 본 발명의 일 실시 예에 따른 박막 트랜지스터와 달리, 본 발명의 일 실시 예의 변형 예에 따르면, 보호 패턴 상에 페시베이션막이 제공되고, 소스/드레인 전극들은 상기 페시베이션막을 관통하여 상기 보호 패턴과 연결될 수 있다. 이를, 도 2를 참조하여 설명한다.
도 2는 본 발명의 일 실시 예의 변형 예에 따른 박막 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 일 실시 예의 변형 예에 따른 박막 트랜지스터는, 기판(100), 게이트 전극(110), 게이트 절연막(120), 활성막(130), 페시베이션막(140), 드레인 전극(152d), 및 소스 전극(152s)을 포함할 수 있다.
상기 기판(100), 상기 게이트 전극(110), 상기 게이트 절연막(120), 및 상기 활성막(130) 은 도 1을 참조하여 설명된 기판(100), 게이트 전극(110), 게이트 절연막(120), 및 활성막(130)에 각각 대응될 수 있다.
상기 페시베이션막(140)이 상기 활성막(130) 상에 형성될 수 있다. 상기 페시베이션막(140)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물로 형성될 수 있다.
상기 소스 전극(152s)은 상기 페시베이션막(140)을 관통하여, 상기 게이트 전극(110)의 일측에 인접한 상기 활성막(130)의 일부분과 연결될 수 있다. 상기 드레인 전극(152d)은 상기 페시베이션막(140)을 관통하여, 상기 게이트 전극(110)의 타측에 인접한 상기 활성막(130)의 일부분과 연결될 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는, 기판(200) 상의 활성막(210), 게이트 절연막(220), 게이트 전극(230), 페시베이션막(240), 소스 전극(250s), 및 드레인 전극(250d)을 포함할 수 있다.
상기 기판(200)은 도 1a를 참조하여 설명된 기판(100)일 수 있다.
상기 활성막(210)은 도 1을 참조하여 설명된 활성막(130)과 같이, 양이온 원소 및 음이온 원소가 도핑되고, 4.0 cm2/Vs 보다 높은 이동도를 가질 수 있다. 상기 활성막(210)은 도 1을 참조하여 설명된 상기 활성막(130)과 동일한 방법으로 형성될 수 있다.
상기 게이트 절연막(220)이 상기 활성막(210) 상에 형성될 수 있다. 상기 게이트 절연막(220)은, 도 1a를 참조하여 설명된 게이트 절연막(120)과 동일한 물질로 형성될 수 있다.
상기 게이트 전극(230)이, 상기 게이트 절연막(220) 상에, 상기 활성 패턴(212)과 중첩되도록 형성될 수 있다. 상기 게이트 전극(230)은, 도 1을 참조하여 설명된 게이트 전극(110)과 동일한 물질로 형성될 수 있다.
상기 게이트 전극(230) 상에 페시베이션 막(240)이 형성될 수 있다. 상기 페시베이션 막(240)은, 절연성 물질(예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물)로 형성될 수 있다.
상기 소스 전극(250s)은, 상기 페시베이션 막(240) 및 상기 게이트 절연막(220)을 관통하여, 상기 게이트 전극(230)의 일측에 인접한 상기 활성막(210)의 일부분과 연결될 수 있다. 상기 드레인 전극(250d)은, 상기 페시베이션 막(240) 및 상기 게이트 절연막(220)을 관통하여, 상기 게이트 전극(230)의 타측에 인접한 상기 활성막(210)의 일부분과 연결될 수 있다.
이하, 본 발명의 실시 예들에 따라 제조된 박막 트랜지스터의 특성 평가 결과가 설명된다.
도 4는 양이온 원소 및 음이온 원소를 포함하는 소스의 함량에 따라 활성막의 Vth 및 이동도를 측정한 그래프이다.
도 4를 참조하면, 주석을 포함하는 제1 소스로 tin chloride dihydrate(SnCl2 2H2O)을 준비하고, 아연을 포함하는 제2 소스로 zinc acetate dehydrate(Zn(CH3COO)2 2H2O)을 준비하고, 양이온 원소인 갈륨(Ga) 및 음이온 원소인 질소(N)을 포함하는 제3 소스로 gallium nitrate hydrate(Ga(No3)3 H2O)를 준비하였다. 준비된 상기 제1 내지 제3 소스들을 2-methoxyetahnol(CH3OCH2CH2OH)에 용해하여 혼합액을 제조하였다.
아래 <표 1>과 같이, 상기 양이온 원소 및 상기 음이온 원소를 포함하는 상기 제3 소스의 함량을 달리하여, 갈륨(Ga) 및 질소(N)가 도핑된 ZTO 활성막들을 제조하였다.
구분 gallium nitrate hydrate 함량
제1 실시 예 3 mol%
제2 실시 예 5 mol%
제1 비교 예 0 mol%
제2 비교 예 10 mol%
제3 비교 예 15 mol%
본 발명의 제1 실시 예로, 상기 양이온 원소 및 상기 음이온 원소를 포함하는 상기 제3 소스가 3 mol%인 혼합액을 이용하여 갈륨(Ga) 및 질소(N)가 도핑된 ZTO 활성막을 제조하였다. 본 발명의 제2 실시 예로, 상기 제3 소스가 5 mol%인 혼합액을 이용하여 갈륨(Ga) 및 질소(N)가 도핑된 활성막을 제조하였다.
본 발명의 제1 비교 예로 상기 제3 소스가 생략된 혼합액을 이용하여 갈륨(Ga) 및 질소(N)가 도핑되지 않은 ZTO 활성막을 제조하고, 본 발명의 제2 비교 예로 상기 양이온 원소 및 상기 음이온 원소를 포함하는 상기 제3 소스가 10 mol%인 혼합액을 이용하여 갈륨(Ga) 및 질소(N)가 도핑된 ZTO 활성막을 제조하고, 본 발명의 제3 비교 예로 상기 제3 소스가 15 mol%인 혼합액을 이용하여 갈륨(Ga) 및 질소(N)가 도핑된 ZTO 활성막을 제조하였다.
상기 제1 및 제2 실시 예들, 및 제1 내지 제3 비교 예들에 따른 활성막들을 이용하여 박막 트랜지스터를 제조하고, 전압 전류 특성을 아래 <표 2>과 같이 측정하였다.
구분 gallium nitrate hydrate 함량 Vth [V] μsat [cm2/Vs] S.S. [V/decade] Ncreated
Nss
(1018/eVcm3)
Dit
(1012/eVcm2)
제1 비교 예 0 mol% 1.32 3.4198 0.49 1.71 3.41
제1 실시 예 3 mol% 0.33 4.6427 0.43 1.50 3.00
제2 실시 예 5 mol% 0.77 4.8424 0.27 0.94 1.88
제2 비교 예 10 mol% 1.08 3.7194 0.54 1.88 3.76
제3 비교 예 15 mol% 0.05 2.6423 0.64 2.23 4.46
<표 2>에서 알 수 있듯이, 상기 양이온 원소 및 상기 음이온 원소를 포함하는 gallium nitrate hydrate 함량에 따라서, ZTO 활성막의 Vth, μsat, S.S(subthreshold slope), Nss(density of interfacial states), 및 Dit(interface state density)가 조절되는 것을 확인할 수 있다. 구체적으로, 양이온 원소 갈Q(Ga) 및 음이온 원소 질소(N)를 포함하는 gallium nitrate hydrate의 함량이 3 mol% 이상인 경우 이동도가 4 cm2/Vs 보다 높은 것으로 측정되었으며, gallium nitrate hydrate의 함량이 5 mol%보다 큰 경우, 이동도가 감소되는 것으로 측정되었다. 즉, 양이온 원소 갈Q(Ga) 및 음이온 원소 질소(N)를 포함하는 gallium nitrate hydrate의 함량이 3~5mol%로 조절하는 것이, 활성막의 이동도를 향상시키는 효율적인 방법임을 알 수 있다.
도 5 내지 도 8은 양이온 원소 및 음이온 원소를 포함하는 소스의 함량을 달리하여 제조된 활성막을 포함하는 박막 트랜지스터의 게이트 전압 스트레스에 대한 Vth 변화량을 측정한 그래프들이다.
도 5 내지 도 8을 참조하면, 제1 비교 예에 따라 양이온 원소 및 음이온 원소를 포함하지 않는 활성막을 이용하여 제조된 박막 트랜지스터, 및 제3 비교 예에 따라 양이온 원소 및 음이온 원소를 포함하는 상기 제3 소스의 함량이 5 mol%보다 높은 혼합액을 이용하여 제조된 활성막을 포함하는 박막 트랜지스터와 비교하여, 본 발명의 실시 예에 따라 양이온 원소 및 음이온 원소를 포함하는 상기 제3 소스의 함량이 5 mol%인 혼합액을 이용하여 제조된 활성막을 포함하는 박막 트랜지스터의 경우, stress time이 증가하더라도, Vth의 변화량이 상대적으로 크지 않은 것을 확인할 수 있다. 즉, 양이온 원소 갈Q(Ga) 및 음이온 원소 질소(N)를 포함하는 gallium nitrate hydrate의 함량이 3~5mol%로 조절하는 것이, 활성막의 신뢰성을 개선 및 향상시키는 효율적인 방법임을 알 수 있다.
아래 <표 3>은 제1 실시 예, 및 제1 내지 제3 비교 예들에 따른 활성막들의 원자 조성비를 분석한 것이다.
구분 gallium nitrate hydrate 함량 Zn Sn Ga O C Cl N
제1 비교 예 0 mol% 25.92 26.76 0 43.35 3.15 0.82 0
제1 실시 예 5 mol% 21.58 23.53 6.68 42.59 2.89 0.65 2.08
제2 비교 예 10 mol% 19.6 20.97 8.71 41.35 3.86 0.52 4.99
제3 비교 예 15 mol% 18.53 19.3 9.98 42.47 1.76 0.51 5.16
<표 3>에서 알 수 있듯이, 본 발명의 제1 실시 예에 따라 양이온 원소 갈Q(Ga) 및 음이온 원소 질소(N)를 포함하는 gallium nitrate hydrate의 함량이 5 ol%인 경우 음이온 원소(N)에 대한 양이온 원소(Ga)의 비율이 약 3.21로 측정되었으며, 제1 비교 예에 따라 양이온 원소 갈Q(Ga) 및 음이온 원소 질소(N)를 포함하는 gallium nitrate hydrate가 생략된 경우 양이온 원소(Ga) 및 음이온 원소(N)는 측정되지 않았으며, 제2 및 제3 비교 예에 따라 양이온 원소 갈Q(Ga) 및 음이온 원소 질소(N)를 포함하는 gallium nitrate hydrate가 각각 10 mol% 및 15 ol% 사용된 경우 음이온 원소(N)에 대한 양이온 원소(Ga)의 비율이 각각 1.74 및 1.94로 측정되었다.
도 9는 본 발명의 실시 예에 따른 박막 트랜지스터를 포함하는 표시 장치를 설명하기 위한 블록도이다.
도 9를 참조하면, 본 발명의 실시 예들에 따른 유기 발광 소자를 포함하는 표시 장치는 표시부(300), 타이밍 컨트롤러(310), 게이트 구동부(330), 데이터 구동부(340), 및 전원부(350)를 포함한다.
상기 표시부(100)는, 게이트 라인, 상기 게이트 라인과 교차하여 형성된 데이터 라인, 및 상기 게이트라인과 상기 데이터 라인이 교차하여 정의하는 영역에 형성된 상기 화소 셀을 포함할 수 있다.
상기 화소 셀은, 본 발명의 실시 예들에 따른 박막 트랜지스터를 적어도 하나 포함할 수 있다. 상기 화소 셀은, 유기 발광 다이오드, 또는 액정층을 포함할 수 있다. 상기 화소 셀에 포함된 본 발명의 실시 예들에 따른 박막 트랜지스터는, PMOS, 또는 NMOS로 구현될 수 있다.
상기 게이트 라인은 상기 게이트 구동부(330)로부터 공급된 게이트 신호(GS)를 상기 화소 셀에 공급할 수 있다. 상기 상기 게이트 신호(GS)에 응답하여, 상기 화소 셀에 포함된 본 발명의 실시 예들에 따른 박막 트랜지스터가 턴온(turn-on)된다. 상기 데이터 라인은 상기 데이터 구동부(340)로부터 공급된 표시 데이터 전압(DDV)을 공급할 수 있다.
상기 타이밍 컨트롤러(310)는 외부로부터 데이터 신호(I-data)를 입력받아서 상기 데이터 구동부(340)로 공급하고, 외부로부터 공급된 신호에 근거하여 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 각각 상기 게이트 구동부(330)와 상기 데이터 구동부(340)로 제공할 수 있다.
상기 전원부(350)는 상기 게이트 구동부(330)에 게이트 온 전압(VON)/게이트 오프 전압(VOFF)을 공급하고, 상기 데이터 구동부(340)에 아날로그 구동전압(AVDD)을 공급하며, 상기 표시부(100)에 구동전압(VDD) 및 공통전압(Vcom)을 공급할 수 있다.
도 9에서 본 발명의 실시 예들에 따른 박막 트랜지스터가 표시 장치에 사용되는 것으로 설명하였지만, 이에 한정되지 아니하고, 본 발명의 실시 예들에 따른 박막 트랜지스터는 다양한 전자 소자에 사용될 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100, 200: 기판
110, 230: 게이트 전극
120, 220: 게이트 절연막
130, 210: 활성막
150d, 152d, 250d: 드레인 전극
150s, 152s, 250s: 소스 전극
140, 240: 페시베이션 막

Claims (7)

  1. 기판;
    상기 기판 상에 배치되고, 아연 주석 산화물(ZTO, Zinc Tin Oxide)에 갈륨(Ga) 양이온 원소 및 질소(N) 음이온 원소가 도핑된 활성막;
    상기 활성막 상의 게이트 전극; 및
    상기 게이트 전극 및 상기 활성막 사이의 게이트 절연막을 포함하되,
    상기 활성막 내에서 질소(N)의 원자 비율 대비 갈륨(Ga)의 원자 비율은 3.21 이상인 것을 포함하는 박막 트랜지스터.
  2. 제1 항에 있어서,
    상기 양이온 원소의 중량%가 상기 음이온 원소의 중량 %보다 높은 것을 포함하는 박막 트랜지스터.
  3. 삭제
  4. 삭제
  5. 아연(Zn)을 포함하는 제1 소스용액, 주석(Sn)을 포함하는 제2 소스용액, 및 갈륨(Ga) 양이온 원소 및 질소(N) 음이온 원소를 포함하는 제3 소스용액을 준비하는 단계;
    상기 제1 내지 제3 소스용액을 용매에 투입하여, 상기 제3 소스가 3 mol% 초과 10 mol% 미만인 혼합액을 제조하는 단계; 및
    상기 혼합액을 기판 상에 제공하여, 아연 주석 산화물(ZTO)에 상기 갈륨(Ga) 양이온 원소 및 상기 질소(N) 음이온 원소가 도핑된 활성막을 제조하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  6. 제5 항에 있어서,
    상기 활성막 상에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  7. 제5 항에 있어서,
    상기 활성막을 형성하기 전, 상기 기판 상에 게이트 전극 및 게이트 절연막을 차례로 형성하는 단계를 더 포함하되,
    상기 활성막은 상기 게이트 절연막 상에 형성되는 것을 포함하는 박막 트랜지스터의 제조 방법.
KR1020140122919A 2014-09-16 2014-09-16 박막 트랜지스터 및 그 제조 방법 KR102237592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140122919A KR102237592B1 (ko) 2014-09-16 2014-09-16 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122919A KR102237592B1 (ko) 2014-09-16 2014-09-16 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160032790A KR20160032790A (ko) 2016-03-25
KR102237592B1 true KR102237592B1 (ko) 2021-04-08

Family

ID=55645461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122919A KR102237592B1 (ko) 2014-09-16 2014-09-16 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102237592B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036031A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置
JP2014110429A (ja) * 2012-11-30 2014-06-12 Samsung Electronics Co Ltd 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
KR101217585B1 (ko) * 2010-12-09 2013-01-21 경희대학교 산학협력단 염소가 도핑된 아연 주석 산화물 박막 트랜지스터 및 그 제조 방법
KR101910969B1 (ko) * 2011-12-29 2018-10-24 삼성디스플레이 주식회사 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036031A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置
JP2014110429A (ja) * 2012-11-30 2014-06-12 Samsung Electronics Co Ltd 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子

Also Published As

Publication number Publication date
KR20160032790A (ko) 2016-03-25

Similar Documents

Publication Publication Date Title
EP2819175B1 (en) Field-effect transistor, display element, image display device, and system
KR102547131B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102579894B1 (ko) 반도체 장치 및 발광 장치
TWI678811B (zh) 場效電晶體、顯示元件、影像顯示裝置及系統
US20190123142A1 (en) Thin-film transistor array substrate
JP2009170905A (ja) 表示基板およびこれを含む表示装置
KR20140039617A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP2008218495A (ja) 薄膜トランジスタおよびその製造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
EP3096358B1 (en) Thin film transistor substrate having high reliability metal oxide semiconductor material
US20180083142A1 (en) Manufacture method of tft substrate and manufactured tft substrate
CN103022144B (zh) 氧化物半导体
KR102627305B1 (ko) 박막 트랜지스터 기판 및 표시 장치
CN106489209A (zh) 薄膜晶体管
US20140117347A1 (en) Thin Film Transistor and Active Matrix Flat Display Device
US9553197B2 (en) Thin film transistor and display device including the same
JP2013249537A (ja) 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法
TW201342617A (zh) 半導體裝置及其之製造方法
KR20190128027A (ko) 박막 트랜지스터 기판 및 그 제조방법
JP2020098934A (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR102237592B1 (ko) 박막 트랜지스터 및 그 제조 방법
US10510898B2 (en) Thin film transistor and manufacturing method therefor
JP5562384B2 (ja) 薄膜トランジスタおよびその製造方法
KR20220091240A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US11721768B2 (en) Transistor and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant