JP5983019B2 - 制御装置、記憶装置、記憶制御方法 - Google Patents
制御装置、記憶装置、記憶制御方法 Download PDFInfo
- Publication number
- JP5983019B2 JP5983019B2 JP2012113031A JP2012113031A JP5983019B2 JP 5983019 B2 JP5983019 B2 JP 5983019B2 JP 2012113031 A JP2012113031 A JP 2012113031A JP 2012113031 A JP2012113031 A JP 2012113031A JP 5983019 B2 JP5983019 B2 JP 5983019B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- less
- physical
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
上記特許文献1〜4にはフラッシュメモリを用いた記憶装置が開示されている。
消去(イレーズ)は物理ブロック単位で行われ、書込(プログラム)及び読出(リード)は物理ページ単位で可能とされる。
ホスト機器側からのアドレス指定は、論理アドレスが用いられる。論理アドレスによる論理ブロック、論理ページが、上記の物理アドレスに対応づけられる。これによりアクセス要求時には論理アドレスが物理アドレスに変換されて、実際のフラッシュメモリへのアクセスが実行される。
書き込み指示されたデータの切れ目が物理ページの境界と一致しない場合には、該データの後端部に、データサイズが物理ページ単位未満のサイズとなるページ未満データが生じる。前述のように書込最小単位は物理ページ単位であるため、このようなページ未満データに対して論理的に連続したアドレスを持つデータ(つまり続き部分のデータ)の書き込みがその後指示された場合に、該指示されたデータの先頭部のデータ(これも物理ページ単位未満である)をどのように書き込むかが問題となる。
不要なガベージコレクションの発生により、処理速度の低下及びデバイス寿命の低下が問題となる。
すなわち、本技術の制御装置は、書込指示に応じて第1の不揮発性メモリにおける対象とする物理的消去単位内にデータを書き込むにあたり、上記書込指示されたデータの切れ目が上記第1の不揮発性メモリの物理的書込最小単位の境界と一致しない場合に、上記物理的書込最小単位に満たない単位未満データを所定の一時的記憶領域に記憶させ、その後、上記単位未満データと論理アドレスが一致するデータの書き込みが指示された場合に、該論理アドレスが一致するデータと、上記一時的記憶領域に記憶させた上記単位未満データとを合わせたデータが上記対象とする物理的消去単位内に書き込まれるように制御する制御部を備え、上記制御部は、上記一時的記憶領域内に記憶される上記単位未満データの論理アドレスに対し、上記単位未満データが書き込まれた上記一時的記憶領域内の物理ページ番号の情報を対応づけた対応関係情報を管理する単位未満データ管理情報を生成するとともに、上記一時的記憶領域内に新たに書き込まれた上記単位未満データについての上記対応関係情報を、上記制御部の起動に応じて上記単位未満データ管理情報に逐次作成するものである。
つまり、本技術の記憶装置は、第1の不揮発性メモリを備える。
また、書込指示に応じて上記第1の不揮発性メモリにおける対象とする物理的消去単位内にデータを書き込むにあたり、上記書込指示されたデータの切れ目が上記第1の不揮発性メモリの物理的書込最小単位の境界と一致しない場合に、上記物理的書込最小単位未満の単位未満データを所定の一時的記憶領域に記憶させ、その後、上記単位未満データと論理アドレスが一致するデータの書き込みが指示された場合に、該論理アドレスが一致するデータと、上記一時的記憶領域に記憶させた上記単位未満データとを合わせたデータが上記対象とする物理的消去単位内に書き込まれるように制御し、上記一時的記憶領域内に記憶される上記単位未満データの論理アドレスに対し、上記単位未満データが書き込まれた上記一時的記憶領域内の物理ページ番号の情報を対応づけた対応関係情報を管理する単位未満データ管理情報を生成し、上記一時的記憶領域内に新たに書き込まれた上記単位未満データについての上記対応関係情報を、起動に応じて上記単位未満データ管理情報に逐次作成する制御部を備えるものである。
このような本技術によれば、従来のように単位未満データを対象物理的消去単位内に書き込むことに起因して生じていたガベージコレクションの発生を効果的に防止することができる。不要なガベージコレクションの発生を防止できることで、処理速度及びデバイス寿命の低下を抑制できる。
なお、説明は以下の順序で行う。
<1.第1の実施の形態>
[1-1.記憶装置の構成]
[1-2.従来の書込方式について]
[1-3.第1の実施の形態の書込手法]
[1-4.処理手順]
<2.第2の実施の形態>
<3.変形例>
[1-1.記憶装置の構成]
図1のブロック図は、本技術の記憶装置に係る実施の形態としてのメモリカード1の内部構成を示している。
メモリカード1はホスト機器2に接続され、記憶装置として用いられる。ホスト機器2としては、例えばパーソナルコンピュータ、デジタルスチルカメラ、ビデオカメラ、オーディオプレーヤ、ビデオプレーヤ、ゲーム機器、携帯電話機、PDA(Personal Digital Assistant)等の情報端末など、各種の電子機器、情報処理装置が想定される。
デバイスインターフェース13はホスト機器2との間の通信を行う。
バッファRAM14はホスト機器2との間の転送データ(書込データや読出データ)のバッファリングに用いられる。
フラッシュメモリ15は、不揮発性のメモリであり、本例ではNAND型フラッシュメモリが用いられている。
ホスト機器2から送られてくるデータは、デバイスインターフェース13で受信されてバッファRAM14にバッファリングされる。そして制御部11の制御の下、データがフッラシュメモリ15に書き込まれる。制御部11は書込要求、書込アドレス、データサイズに応じてこれらの動作を制御する。
データ読出時にはホスト機器2から読出要求とともに、読出アドレス(論理アドレス)、データサイズが送られてくる。制御部11は、読出アドレス、データサイズに基づいてフラッシュメモリ15から指示されたデータの読み出しを行い、バッファRAM14にバッファリングする。また制御部11はバッファリングされた読出データに対してエラー訂正処理等を行う。そして読出データはバッファRAM14からデバイスインターフェース13に転送され、ホスト機器2に送信される。
本実施の形態では、1つの物理ブロックが128個の物理ページで構成されているとする。
なお、図示はしていないが、物理ページ内は複数の物理セクタに分けられている。
従前の一般的な書込方式の1つとしては、図3に示すような、同一物理ブロック内に同一論理アドレスのデータを持つ物理ページの存在を禁止している場合の書込方式を挙げることができる。
先ず前提として、図3においては、書込対象とする物理ブロック(物理ブロックMとする)が未使用の状態であったことを前提とする。
また図3では、対象とする物理ブロックMに対し書き込まれるべきホストデータについて、1回目の書込指示で論理アドレス=0、1,2,3,4,及び論理アドレス=5の前半部(以下、論理アドレス=5-1と表記)のデータの書き込みが指示され、2回目の書込指示で論理アドレス=5の後半部(以下、論理アドレス=5-2と表記)、及び論理アドレス=6〜127のデータの書き込みが指示されたものとする。すなわち、1回目の書込指示として、その切れ目が物理ページの境界に一致しないデータについての書込指示が為され、2回目の書込指示として、その続き部分のデータ(論理的にアドレスが連続するデータ)の書込指示が為されたものである。
つまり物理ブロックは、その先頭物理ページ(物理ページ番号=0の物理ページ)から順に使用されていくものである。
このような書き込みが行われることで、物理ブロックM内の最終使用済み物理ページに対し、物理ページ単位未満のデータ(以下、ページ未満データと称する)が格納された状態となる。
ここで、上記「最終使用済み物理ページ」とは、上述のように物理ブロックが物理ページ番号=0の物理ページから順に使用されていくとの前提下で、その時点で過去に最新のデータ書込が行われた物理ページを意味するものである。
書込最小単位=物理ページ単位であるため、1回目の書込指示に応じページ未満データである論理アドレス=5-1のデータが書き込まれた物理ページ番号=5の物理ページに対し、2回目で書込指示されたデータの先頭部にある論理アドレス=5-2のデータを書き込むことはできない。
さらに言えば、この図の場合では、同一物理ブロック内に同一論理アドレスを持つ物理ページの存在が禁止されていることから、論理アドレス=5-2のデータを、物理ブロックM内に書き込むこともできない。
その上で<5>と示すように、1回目書込指示に応じて生じたページ未満データとしての論理アドレス=5-1のデータを一旦読み出して保持し、2回目書込指示で指示されたデータの先頭部と連結して、該連結したデータを物理ブロックNの続き部分に対して書き込む。
このように図3に示す従来手法は不要なガベージコレクションの発生を誘発するものであり、その結果、処理速度の低下、及びデバイス寿命の低下を招くものとなる。
この図4においても、書込対象とする物理ブロックMは未使用の状態であったことを前提とし、また、1回目の書込指示では論理アドレス=0〜5-1のデータの書き込みが指示され、2回目の書込指示で論理アドレス=5-2〜127のデータの書き込みが指示されたものとする。
と示すように、書込指示されたホストデータ(論理アドレス=0〜5-1)を物理ブロックMの先頭物理ページから順に書き込むことになる。つまりこの場合も、その時点での物理ブロックM内の最終使用済み物理ページに、ページ未満データ(論理アドレス=5-1)が生じることになる。
そこでこの場合は、<3>の2回目書込指示に応じては、図中<4>と示すように、先ずは物理ページ番号=5の物理ページに書き込まれている、1回目の書き込みで生じたページ未満データ(論理アドレス=5-1)を読み出し、該ページ未満データと、2回目の書込指示で指示されたデータとを連結して、これを物理ブロックMにおけるその時点での最終使用済み物理ページの次の物理ページから順に書き込んでいく。
これらのことから、<4>のホストデータの書き込みを行っていくと、2回目のホストデータ中の最後の1ページ分のデータ(論理アドレス=127)を物理ブロックM内に書き込むことができないこととなる。
これにより、論理アドレス的に連続するデータを1つの物理ブロック内に収めることができる。
従ってこの図4に示す従来手法としても、ガベージコレクションの発生を誘発するものであり、結果として、処理速度及びデバイス寿命の低下を招く点が問題となる。
図5は、第1の実施の形態としての書込手法についての説明図である。
本実施の形態では、物理ページの境界と一致しない切れ目を有するデータについての書き込みが指示されて、ページ未満データが生じる場合には、従来のように当該ページ未満データを対象物理ブロック内に書き込むものとはせず、一旦、所定の一時的記憶領域に記憶させておくものとする。そしてその後、上記ページ未満データと論理アドレスが一致する(ページアドレスが一致する)データの書き込みが指示された場合に、該論理アドレスが一致するデータと、上記一時的記憶領域に記憶させた上記ページ未満データとを合わせたデータが、対象物理ブロック内に書き込まれるようにする。
以下、具体例に沿って、このような実施の形態としての書込手法を説明する。
なおこの場合も、対象とする物理ブロックMが未使用であった場合を前提としている。
そして、ページ未満データとしての論理アドレス=5-1のデータについては、フラッシュメモリ15内に確保された物理ブロックNに対して書き込んでおく。
なお確認のため述べておくと、上記のように最終使用済み物理ページの次の物理ページからデータを書き込むのは、物理ブロックが物理ページ番号=0の物理ページから順に使用されることが前提とされているためである。
この図6に示すように、ページ未満データ管理情報としては、論理アドレスと物理ページ番号とを対応づけた情報となる。具体的には、テンポラリーブロック内に記憶されるページ未満データの論理アドレスに対し、該ページ未満データが書き込まれたテンポラリーブロック内の物理ページ番号の情報を対応づけた情報となる。
制御部11は、テンポラリーブロック内での該当する論理アドレスを持つページ未満データの所在(存在の有無及び格納位置)を確認するにあたって、上記ページ未満データ管理情報を参照する。仮に、このようなページ未満データ管理情報を用いない場合には、テンポラリーブロック内に記憶されるページ未満データを逐次読み出して、該ページ未満データに付されている論理アドレスの情報を取得していく必要があるが、上記のようにページ未満データ管理情報により該当するページ未満データの所在を確認する本実施の形態によれば、テンポラリーブロック内のデータを逐次読み出す必要がなくなり、その分、該当するページ未満データの検索に要する処理時間を削減できる。
図7のフローチャートは、上記により説明したページ未満データ管理情報の作成のための処理を示している。
なおこの図7に示す処理、及び後の図8に示す処理は、制御部11が例えばフラッシュメモリ15やNVメモリ16等の所定の記憶装置に記憶されたプログラムに従って実行するものである。
或いは、少なくとも起動時において実行するという手法を採ることもできる。
または、テンポラリーブロックにページ未満データがn回(nは2以上の自然数)書き込まれたごとに実行するということも考えられる。
なお、図7に示すようにテンポラリーブロック内の全てのページ未満データについての論理・物理アドレスの対応関係を構築する処理を採用する場合には、ページ未満データ管理情報のデータ破損等に対する信頼性を向上できる。
図8において、制御部11は、ステップS201において、ホスト機器2からデータ書き込み要求に応じて書き込みを行うホストデータの取り込みや論理アドレスの取得等を行う。
具体的に制御部11は、送信されてくるホストデータについてはデバイスインターフェース13を介してバッファRAM14に一時格納させる。また制御部11は、デバイスインターフェース13を介して送信される書き込み要求のコマンドにより、書き込むホストデータの論理アドレスとデータ量を把握する。
続いて、第2の実施の形態について説明する。
第2の実施の形態は、ページ未満データをフラッシュメモリ15内のテンポラリーブロックに書き込むものとはせず、フラッシュメモリ15外の所定のメモリに対して書き込むものである。
具体的に本例では、ページ未満データをNVメモリ16に書き込むものとする。
この図9では、先の図5と同様のホストデータの書込指示が為された場合を例示しているが、この図9と図5とを比較して分かるように、第2の実施の形態は、物理ページの境界と一致しない切れ目を有するデータの書込指示が為されて生じたページ未満データを、NVメモリ16に記憶させるという点が第1の実施の形態と異なるものである。
また、この場合、書込時の処理は、先の図8に示したステップS205、S206、及びS207における「テンポラリーブロック」の文言を「NVメモリ16」と置き換えた処理を実行すればよい。
以上、本技術に係る実施の形態について説明したが、本技術はこれまでで説明した具体例に限定されるべきものではない。
例えばこれまでの説明では、メモリカード1の例を挙げたが、フラッシュメモリ15と、制御部11とが別体の構成の場合でも本技術は適用可能である。
なお本技術は、各種メモリカード、SSD(Solid State Drive)、eMMC(Embedded MultiMedia Card)などに適用できる。
(1)
書込指示に応じて第1の不揮発性メモリにおける対象とする物理的消去単位内にデータを書き込むにあたり、上記書込指示されたデータの切れ目が上記第1の不揮発性メモリの物理的書込最小単位の境界と一致しない場合に、上記物理的書込最小単位に満たない単位未満データを所定の一時的記憶領域に記憶させ、その後、上記単位未満データと論理アドレスが一致するデータの書き込みが指示された場合に、該論理アドレスが一致するデータと、上記一時的記憶領域に記憶させた上記単位未満データとを合わせたデータが上記対象とする物理的消去単位内に書き込まれるように制御する制御部を備え、
上記制御部は、上記一時的記憶領域内に記憶される上記単位未満データの論理アドレスに対し、上記単位未満データが書き込まれた上記一時的記憶領域内の物理ページ番号の情報を対応づけた対応関係情報を管理する単位未満データ管理情報を生成する
制御装置。
(2)
上記制御部は、
上記一時的記憶領域内に新たに書き込まれた上記単位未満データについての上記対応関係情報を、上記単位未満データ管理情報に逐次追加する
上記(1)に記載の制御装置。
(3)
上記第1の不揮発性メモリ内の物理的消去単位が上記所定の一時的記憶領域として設定され、
上記制御部は、当該物理的消去単位内に上記単位未満データを記憶させる
上記(1)又は(2)何れかに記載の制御装置。
(4)
上記第1の不揮発性メモリ外の第2の不揮発性メモリが上記所定の一時的記憶領域として設定され、
上記制御部は、上記第2の不揮発性メモリに上記単位未満データを記憶させる
上記(1)又は(2)何れかに記載の制御装置。
(5)
上記制御部は、
NAND型フラッシュメモリである上記第1の不揮発性メモリに対して書込制御を行う 上記(1)乃至(4)何れかに記載の制御装置。
Claims (6)
- 書込指示に応じて第1の不揮発性メモリにおける対象とする物理的消去単位内にデータを書き込むにあたり、上記書込指示されたデータの切れ目が上記第1の不揮発性メモリの物理的書込最小単位の境界と一致しない場合に、上記物理的書込最小単位に満たない単位未満データを所定の一時的記憶領域に記憶させ、その後、上記単位未満データと論理アドレスが一致するデータの書き込みが指示された場合に、該論理アドレスが一致するデータと、上記一時的記憶領域に記憶させた上記単位未満データとを合わせたデータが上記対象とする物理的消去単位内に書き込まれるように制御する制御部を備え、
上記制御部は、上記一時的記憶領域内に記憶される上記単位未満データの論理アドレスに対し、上記単位未満データが書き込まれた上記一時的記憶領域内の物理ページ番号の情報を対応づけた対応関係情報を管理する単位未満データ管理情報を生成するとともに、上記一時的記憶領域内に新たに書き込まれた上記単位未満データについての上記対応関係情報を、上記制御部の起動に応じて上記単位未満データ管理情報に逐次作成する
制御装置。 - 上記第1の不揮発性メモリ内の物理的消去単位が上記所定の一時的記憶領域として設定され、
上記制御部は、当該物理的消去単位内に上記単位未満データを記憶させる
請求項1に記載の制御装置。 - 上記第1の不揮発性メモリ外の第2の不揮発性メモリが上記所定の一時的記憶領域として設定され、
上記制御部は、上記第2の不揮発性メモリに上記単位未満データを記憶させる
請求項1に記載の制御装置。 - 上記制御部は、
NAND型フラッシュメモリである上記第1の不揮発性メモリに対して書込制御を行う
請求項1に記載の制御装置。 - 第1の不揮発性メモリと、
書込指示に応じて上記第1の不揮発性メモリにおける対象とする物理的消去単位内にデータを書き込むにあたり、上記書込指示されたデータの切れ目が上記第1の不揮発性メモリの物理的書込最小単位の境界と一致しない場合に、上記物理的書込最小単位未満の単位未満データを所定の一時的記憶領域に記憶させ、その後、上記単位未満データと論理アドレスが一致するデータの書き込みが指示された場合に、該論理アドレスが一致するデータと、上記一時的記憶領域に記憶させた上記単位未満データとを合わせたデータが上記対象とする物理的消去単位内に書き込まれるように制御し、上記一時的記憶領域内に記憶される上記単位未満データの論理アドレスに対し、上記単位未満データが書き込まれた上記一時的記憶領域内の物理ページ番号の情報を対応づけた対応関係情報を管理する単位未満データ管理情報を生成し、上記一時的記憶領域内に新たに書き込まれた上記単位未満データについての上記対応関係情報を、起動に応じて上記単位未満データ管理情報に逐次作成する制御部と
を備える記憶装置。 - 書込指示に応じて第1の不揮発性メモリにおける対象とする物理的消去単位内にデータを書き込むにあたり、上記書込指示されたデータの切れ目が上記第1の不揮発性メモリの物理的書込最小単位の境界と一致しない場合に、上記物理的書込最小単位未満の単位未満データを所定の一時的記憶領域に記憶させ、その後、上記単位未満データと論理アドレスが一致するデータの書き込みが指示された場合に、該論理アドレスが一致するデータと、上記一時的記憶領域に記憶させた上記単位未満データとを合わせたデータが上記対象とする物理的消去単位内に書き込まれるように制御し、上記一時的記憶領域内に記憶される上記単位未満データの論理アドレスに対し、上記単位未満データが書き込まれた上記一時的記憶領域内の物理ページ番号の情報を対応づけた対応関係情報を管理する単位未満データ管理情報を生成し、上記一時的記憶領域内に新たに書き込まれた上記単位未満データについての上記対応関係情報を、起動に応じて上記単位未満データ管理情報に逐次作成する
記憶制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012113031A JP5983019B2 (ja) | 2012-05-17 | 2012-05-17 | 制御装置、記憶装置、記憶制御方法 |
US13/888,038 US9483396B2 (en) | 2012-05-17 | 2013-05-06 | Control apparatus, storage device, and storage control method |
CN2013101730399A CN103425589A (zh) | 2012-05-17 | 2013-05-10 | 控制装置、存储装置以及存储控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012113031A JP5983019B2 (ja) | 2012-05-17 | 2012-05-17 | 制御装置、記憶装置、記憶制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013239099A JP2013239099A (ja) | 2013-11-28 |
JP2013239099A5 JP2013239099A5 (ja) | 2015-03-19 |
JP5983019B2 true JP5983019B2 (ja) | 2016-08-31 |
Family
ID=49582285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012113031A Expired - Fee Related JP5983019B2 (ja) | 2012-05-17 | 2012-05-17 | 制御装置、記憶装置、記憶制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9483396B2 (ja) |
JP (1) | JP5983019B2 (ja) |
CN (1) | CN103425589A (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6034183B2 (ja) * | 2012-12-27 | 2016-11-30 | 株式会社東芝 | 半導体記憶装置 |
KR101703984B1 (ko) * | 2014-07-18 | 2017-02-09 | 주식회사 큐램 | 메모리 처리 방법, 및 메모리 처리 시스템 |
US10102118B2 (en) * | 2014-10-30 | 2018-10-16 | Toshiba Memory Corporation | Memory system and non-transitory computer readable recording medium |
US11347637B2 (en) | 2014-10-30 | 2022-05-31 | Kioxia Corporation | Memory system and non-transitory computer readable recording medium |
US10331551B2 (en) | 2014-12-29 | 2019-06-25 | Toshiba Memory Corporation | Information processing device and non-transitory computer readable recording medium for excluding data from garbage collection |
FR3045182A1 (fr) * | 2015-12-15 | 2017-06-16 | Stmicroelectronics Rousset | Procede et dispositif de gestion d'espace memoire |
US10289550B1 (en) | 2016-12-30 | 2019-05-14 | EMC IP Holding Company LLC | Method and system for dynamic write-back cache sizing in solid state memory storage |
US10338983B2 (en) | 2016-12-30 | 2019-07-02 | EMC IP Holding Company LLC | Method and system for online program/erase count estimation |
US11069418B1 (en) | 2016-12-30 | 2021-07-20 | EMC IP Holding Company LLC | Method and system for offline program/erase count estimation |
US10290331B1 (en) | 2017-04-28 | 2019-05-14 | EMC IP Holding Company LLC | Method and system for modulating read operations to support error correction in solid state memory |
US10403366B1 (en) * | 2017-04-28 | 2019-09-03 | EMC IP Holding Company LLC | Method and system for adapting solid state memory write parameters to satisfy performance goals based on degree of read errors |
US11029879B2 (en) * | 2018-01-29 | 2021-06-08 | Samsung Electronics Co., Ltd | Page size synchronization and page size aware scheduling method for non-volatile memory dual in-line memory module (NVDIMM) over memory channel |
WO2020129612A1 (ja) * | 2018-12-19 | 2020-06-25 | ソニー株式会社 | 情報処理装置、情報処理方法および情報処理プログラム |
CN109918381B (zh) * | 2019-03-13 | 2021-06-11 | 北京百度网讯科技有限公司 | 用于存储数据的方法和装置 |
JP7366795B2 (ja) * | 2020-02-14 | 2023-10-23 | キオクシア株式会社 | メモリシステムおよび制御方法 |
KR20220073306A (ko) * | 2020-11-26 | 2022-06-03 | 에스케이하이닉스 주식회사 | 스토리지 장치 및 그 동작 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05151068A (ja) * | 1991-11-29 | 1993-06-18 | Toshiba Corp | メモリカード装置 |
US8108590B2 (en) * | 2000-01-06 | 2012-01-31 | Super Talent Electronics, Inc. | Multi-operation write aggregator using a page buffer and a scratch flash block in each of multiple channels of a large array of flash memory to reduce block wear |
JP4713867B2 (ja) * | 2004-09-22 | 2011-06-29 | 株式会社東芝 | メモリコントローラ,メモリ装置及びメモリコントローラの制御方法 |
JP5162846B2 (ja) | 2005-07-29 | 2013-03-13 | ソニー株式会社 | 記憶装置、コンピュータシステム、および記憶システム |
JP5076411B2 (ja) | 2005-11-30 | 2012-11-21 | ソニー株式会社 | 記憶装置、コンピュータシステム |
US8307149B2 (en) * | 2005-12-09 | 2012-11-06 | Panasonic Corporation | Nonvolatile memory device including a logical-to-physical logig-to-physical address conversion table, a temporary block and a temporary table |
US7428610B2 (en) * | 2006-02-14 | 2008-09-23 | Atmel Corporation | Writing to flash memory |
JP2008033788A (ja) * | 2006-07-31 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置、データ記憶システム、およびデータ記憶方法 |
US7953954B2 (en) * | 2007-01-26 | 2011-05-31 | Micron Technology, Inc. | Flash storage partial page caching |
JP4537420B2 (ja) | 2007-04-02 | 2010-09-01 | 株式会社リコー | Simd型マイクロプロセッサ |
JP4356782B2 (ja) | 2007-09-12 | 2009-11-04 | ソニー株式会社 | メモリ装置、メモリ制御方法、およびプログラム |
US20120089765A1 (en) * | 2010-10-07 | 2012-04-12 | Huang Shih-Chia | Method for performing automatic boundary alignment and related non-volatile memory device |
JP5319723B2 (ja) * | 2011-03-24 | 2013-10-16 | 株式会社東芝 | メモリシステムおよびプログラム |
US9898402B2 (en) * | 2011-07-01 | 2018-02-20 | Micron Technology, Inc. | Unaligned data coalescing |
US20130031301A1 (en) * | 2011-07-29 | 2013-01-31 | Stec, Inc. | Backend organization of stored data |
US8924631B2 (en) * | 2011-09-15 | 2014-12-30 | Sandisk Technologies Inc. | Method and system for random write unalignment handling |
KR20130096881A (ko) * | 2012-02-23 | 2013-09-02 | 삼성전자주식회사 | 플래시 메모리 장치 |
-
2012
- 2012-05-17 JP JP2012113031A patent/JP5983019B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-06 US US13/888,038 patent/US9483396B2/en active Active
- 2013-05-10 CN CN2013101730399A patent/CN103425589A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2013239099A (ja) | 2013-11-28 |
US9483396B2 (en) | 2016-11-01 |
US20130311712A1 (en) | 2013-11-21 |
CN103425589A (zh) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5983019B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
US9400744B2 (en) | Magnetic random access memory journal for multi-level cell flash memory | |
JP4633802B2 (ja) | 不揮発性記憶装置及びデータ読み出し方法及び管理テーブル作成方法 | |
US20170228154A1 (en) | Device and method for power loss protection in solid state drive | |
US8996791B2 (en) | Flash memory device, memory control device, memory control method, and storage system | |
US20070214309A1 (en) | Nonvolatile storage device and data writing method thereof | |
JP5874525B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
JP6034183B2 (ja) | 半導体記憶装置 | |
US9785438B1 (en) | Media cache cleaning based on workload | |
JP5592478B2 (ja) | 不揮発性記憶装置及びメモリコントローラ | |
JPWO2009004674A1 (ja) | 記憶装置、ディスク装置、書込み判定方法、制御装置 | |
JP2009037317A (ja) | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム | |
JP2010160605A (ja) | 半導体記憶装置、ホスト機器及び半導体記憶システム | |
US20100180072A1 (en) | Memory controller, nonvolatile memory device, file system, nonvolatile memory system, data writing method and data writing program | |
US20170249245A1 (en) | Control device, storage device, and storage control method | |
JP2010086009A (ja) | 記憶装置およびメモリ制御方法 | |
CN110312986B (zh) | 用于在固态设备上存储数据的流的机会性使用 | |
JP5949122B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
CN107193485B (zh) | 储存装置、其控制单元、及可用于储存装置的数据储存方法 | |
KR101369408B1 (ko) | 스토리지 시스템 및 이의 데이터 전송 방법 | |
JP2007249662A (ja) | メモリカード及びメモリカードの制御方法 | |
JP2008191855A (ja) | 半導体記憶装置及びメモリ制御方法 | |
JP2012037971A (ja) | メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法 | |
JP2007304920A (ja) | フラッシュメモリ制御方法 | |
TWI639113B (zh) | 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160427 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160718 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5983019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |