JP2007249662A - メモリカード及びメモリカードの制御方法 - Google Patents
メモリカード及びメモリカードの制御方法 Download PDFInfo
- Publication number
- JP2007249662A JP2007249662A JP2006072956A JP2006072956A JP2007249662A JP 2007249662 A JP2007249662 A JP 2007249662A JP 2006072956 A JP2006072956 A JP 2006072956A JP 2006072956 A JP2006072956 A JP 2006072956A JP 2007249662 A JP2007249662 A JP 2007249662A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- semiconductor memory
- address
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
【解決手段】 ホスト機器20との間でデータ転送が可能なメモリカード10であって、ホスト機器20からアクセスされる半導体メモリ11と、メモリカード10の動作情報に基づきアクセスにおける推奨アドレスを決定し、その推奨アドレスをホスト機器20に出力するアクセス制御部12とを備え、半導体メモリ11は推奨アドレスが割り振られたデータの読み出し処理又は書き込み処理を行う。
【選択図】図1
Description
本発明の第1の実施の形態に係るメモリカードは、図1に示すように、ホスト機器20との間でデータ転送が可能なメモリカード10であって、ホスト機器20からアクセスされる半導体メモリ11と、メモリカード10の動作情報に基づきアクセスにおける推奨アドレスを決定し、その推奨アドレスをホスト機器20に出力するアクセス制御部12とを備え、半導体メモリ11は推奨アドレスが割り振られたデータの読み出し処理又は書き込み処理を行う。「推奨アドレス」とは、例えば、ある書き込み処理が完了した時点における、次の書き込み処理に要する時間が最も短いアドレスである。又、「動作情報」とは、例えばデータ格納状態或いは半導体メモリ11の機能等の、半導体メモリ11のアクセスに対する処理時間に影響を与える情報である。
本発明の第2の実施の形態に係わるメモリカード100は、図12に示すように、半導体メモリ110及びメモリコントローラ120を備える。メモリカード100は、ホスト機器20と接続可能である。図12に示したホスト機器20は、図1で説明したホスト機器20と同様の構成である。
11、110…半導体メモリ
12…アクセス制御部
13…推奨アドレス格納部
20…ホスト機器
21…カード制御装置
120…メモリコントローラ
121…アドレス決定部
122…アドレス出力部
211…バッファ部
212…入力制御部
213…出力制御部
1121…アドレス決定回路
1122…アドレス出力回路部
1201…バッファ回路
1202…入力制御回路
1203…出力制御回路
Claims (5)
- ホスト機器との間でデータ転送が可能なメモリカードであって、
前記ホスト機器からアクセスされる半導体メモリと、
前記メモリカードの動作情報に基づき前記アクセスにおける推奨アドレスを決定し、該推奨アドレスを前記ホスト機器に出力するアクセス制御部
とを備え、前記半導体メモリは前記推奨アドレスが割り振られたデータの読み出し処理又は書き込み処理を行うことを特徴とするメモリカード。 - 前記アクセス制御部は、前記半導体メモリの書き込み処理の良否を確認するステータスリードの直後に、前記推奨アドレスを前記ホスト機器に出力することを特徴とする請求項1に記載のメモリカード。
- 前記アクセス制御部は、前記半導体メモリのデータ格納状態に基づき決定される前記半導体メモリに追記可能なアドレスを前記推奨アドレスとして決定することを特徴とする請求項1又は2に記載のメモリカード。
- ホスト機器との間でデータ転送が可能なメモリカードの制御方法であって、
前記メモリカードに搭載された半導体メモリにアクセスする際に、前記メモリカードの動作情報に基づき決定された前記アクセスにおける推奨アドレスを前記メモリカードから読み出すステップと、
前記読み出された推奨アドレスに基づいて、前記半導体メモリに対して前記推奨アドレスが割り振られたデータの読み出し処理又は書き込み処理を行うステップ
とを含むことを特徴とするメモリカードの制御方法。 - 前記半導体メモリの書き込み処理の良否を確認するステータスリードの直後に、前記推奨アドレスを読み出すステップを行うことを特徴とする請求項4に記載のメモリカードの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072956A JP2007249662A (ja) | 2006-03-16 | 2006-03-16 | メモリカード及びメモリカードの制御方法 |
US11/687,087 US8180951B2 (en) | 2006-03-16 | 2007-03-16 | Memory system and method of controlling the memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072956A JP2007249662A (ja) | 2006-03-16 | 2006-03-16 | メモリカード及びメモリカードの制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007249662A true JP2007249662A (ja) | 2007-09-27 |
Family
ID=38519309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006072956A Pending JP2007249662A (ja) | 2006-03-16 | 2006-03-16 | メモリカード及びメモリカードの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8180951B2 (ja) |
JP (1) | JP2007249662A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8078788B2 (en) * | 2005-12-08 | 2011-12-13 | Sandisk Technologies Inc. | Media card command pass through methods |
US20100250828A1 (en) * | 2009-03-27 | 2010-09-30 | Brent Ahlquist | Control signal output pin to indicate memory interface control flow |
KR20140125985A (ko) * | 2013-04-22 | 2014-10-30 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035172A (ja) * | 1999-07-26 | 2001-02-09 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2001229073A (ja) * | 2000-02-16 | 2001-08-24 | Hitachi Ltd | フラッシュメモリ |
JP2004303278A (ja) * | 1991-11-28 | 2004-10-28 | Hitachi Ltd | 情報処理システム |
JP2005107599A (ja) * | 2003-09-26 | 2005-04-21 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
JP2005222534A (ja) * | 2004-02-03 | 2005-08-18 | Samsung Electronics Co Ltd | フラッシュメモリのデータ管理装置及び方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3324666B2 (ja) | 1993-10-25 | 2002-09-17 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US5488583A (en) * | 1994-09-22 | 1996-01-30 | Micron Technology, Inc. | Memory integrated circuits having on-chip topology logic driver, and methods for testing and producing such memory integrated circuits |
US5943693A (en) * | 1995-03-29 | 1999-08-24 | Intel Corporation | Algorithmic array mapping to decrease defect sensitivity of memory devices |
US5887151A (en) * | 1997-07-10 | 1999-03-23 | Emc Corporation | Method and apparatus for performing a modified prefetch which sends a list identifying a plurality of data blocks |
US6434676B1 (en) * | 1999-12-21 | 2002-08-13 | Intel Corporation | FIFO with random re-read support and its application |
JP4188744B2 (ja) | 2003-04-08 | 2008-11-26 | 株式会社ルネサステクノロジ | メモリカード |
JP4253272B2 (ja) | 2004-05-27 | 2009-04-08 | 株式会社東芝 | メモリカード、半導体装置、及び半導体メモリの制御方法 |
-
2006
- 2006-03-16 JP JP2006072956A patent/JP2007249662A/ja active Pending
-
2007
- 2007-03-16 US US11/687,087 patent/US8180951B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303278A (ja) * | 1991-11-28 | 2004-10-28 | Hitachi Ltd | 情報処理システム |
JP2001035172A (ja) * | 1999-07-26 | 2001-02-09 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2001229073A (ja) * | 2000-02-16 | 2001-08-24 | Hitachi Ltd | フラッシュメモリ |
JP2005107599A (ja) * | 2003-09-26 | 2005-04-21 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
JP2005222534A (ja) * | 2004-02-03 | 2005-08-18 | Samsung Electronics Co Ltd | フラッシュメモリのデータ管理装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US8180951B2 (en) | 2012-05-15 |
US20070220216A1 (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US9405485B2 (en) | Method and apparatus for writing data to a flash memory | |
US8356134B2 (en) | Memory device with non-volatile memory buffer | |
JP5612514B2 (ja) | 不揮発性メモリコントローラ及び不揮発性記憶装置 | |
US20100023676A1 (en) | Solid state storage system for data merging and method of controlling the same according to both in-place method and out-of-place method | |
JP5983019B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
US11630766B2 (en) | Memory system and operating method thereof | |
US9122586B2 (en) | Physical-to-logical address map to speed up a recycle operation in a solid state drive | |
WO2009096180A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム | |
WO2000002126A1 (en) | Method and apparatus for performing erase operations transparent to a solid state storage system | |
US20120179859A1 (en) | Nonvolatile memory apparatus performing ftl function and method for controlling the same | |
JP2007199905A (ja) | 半導体記憶装置の制御方法 | |
CN106598504B (zh) | 数据存储方法及装置 | |
US8819332B2 (en) | Nonvolatile storage device performing periodic error correction during successive page copy operations | |
US20050169058A1 (en) | Data management apparatus and method used for flash memory | |
JPWO2009001514A1 (ja) | メモリコントローラ、不揮発性記憶装置、ファイルシステム、不揮発性記憶システム、データ書き込み方法及びデータ書き込みプログラム | |
US7649774B2 (en) | Method of controlling memory system | |
JP2007249662A (ja) | メモリカード及びメモリカードの制御方法 | |
JP5949122B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
JP2006277736A (ja) | 不揮発性記憶装置の書込み方法 | |
JP2006244017A (ja) | データコピー方法 | |
JP4985108B2 (ja) | データ記憶装置およびその制御方法 | |
JP2008176606A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2008299513A (ja) | データ記憶装置およびその制御方法 | |
KR20210118086A (ko) | 메모리 제어 장치, 메모리 모듈 및 정보 처리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |