JP5976013B2 - Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体 - Google Patents
Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体 Download PDFInfo
- Publication number
- JP5976013B2 JP5976013B2 JP2013551383A JP2013551383A JP5976013B2 JP 5976013 B2 JP5976013 B2 JP 5976013B2 JP 2013551383 A JP2013551383 A JP 2013551383A JP 2013551383 A JP2013551383 A JP 2013551383A JP 5976013 B2 JP5976013 B2 JP 5976013B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- device layer
- layer
- sacrificial oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 73
- 229910052751 metal Inorganic materials 0.000 title description 155
- 239000002184 metal Substances 0.000 title description 155
- 229910052710 silicon Inorganic materials 0.000 claims description 169
- 239000010703 silicon Substances 0.000 claims description 169
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 143
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 85
- 239000012212 insulator Substances 0.000 claims description 81
- 238000001816 cooling Methods 0.000 claims description 42
- 229910052759 nickel Inorganic materials 0.000 claims description 40
- 238000010438 heat treatment Methods 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001556 precipitation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 326
- 235000012431 wafers Nutrition 0.000 description 142
- 125000004429 atom Chemical group 0.000 description 97
- 230000007547 defect Effects 0.000 description 24
- 230000032798 delamination Effects 0.000 description 17
- 238000004140 cleaning Methods 0.000 description 14
- 238000009499 grossing Methods 0.000 description 13
- 239000000243 solution Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000011109 contamination Methods 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- 239000002244 precipitate Substances 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000012080 ambient air Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 150000002815 nickel Chemical group 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical group [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000000536 complexating effect Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000003446 ligand Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- ISIJQEHRDSCQIU-UHFFFAOYSA-N tert-butyl 2,7-diazaspiro[4.5]decane-7-carboxylate Chemical compound C1N(C(=O)OC(C)(C)C)CCCC11CNCC1 ISIJQEHRDSCQIU-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000001307 helium Chemical group 0.000 description 1
- 229910052734 helium Chemical group 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
式中、[Ni]Siがcm2/秒で表され、Tはケルビンであり、KBはボルツマン定数(8.617 x 10-5 eV/K)である。この関数は、図5に図示される。図5からわかるように、ニッケルは、760°Kより高い温度(約490℃より高い)において完全に溶解するように見える。したがって、ニッケルを除去することが望ましい本開示の実施形態において、T1は、少なくとも約490℃、少なくとも約500℃または少なくとも約510℃であってよい。
シリコンデバイス層中のニッケル金属のため、拡散係数Dは、INSPEC, EMIS Data Reviews, No. 4, Properties of Silicon, p. 424 (1988) において以下のように報告されている(低温に対して推定されている)。
式中、D(Ni)Siがcm2/秒で表され、Tはケルビンであり、KBはボルツマン定数(8.617 x 10-5 eV/K)である。シリコンデバイス層中のニッケル原子に適するように、490℃〜約515℃の範囲のアニール温度において、少なくとも約15分のアニール(典型的なデバイス層の厚さの少なくとも4000倍である、約500℃の温度における約0.79mmの平均軸方向拡散距離に一致する)を用いてよく、または更に、約10分以上、約5分以上または更に1分以上の短さのアニールを用いてよい。
Seccoワンドヘイズ(すなわち、小さいニッケル析出物によりもたらされる非常に散乱した可視光)を伴っており表面に天然の酸化物層を有する8つのSOIウエハを試験した。SOIウエハを結合し、離層しおよび1125℃でアニールしたが(即ち、プレエピタキシャル層平滑化アニール(PESA))、高温気体エッチング(即ち、エピタキシャル−平滑化(エピ−平滑化))に付さなかった。4つのウエハを、制御として用い、4つの残りのウエハを、適切な酸化物(<3オングストローム)を成長するのに不充分な少量の酸素を伴って15分間にわたって、垂直炉(A412、ASM(オランダ))で500℃に加熱した。ウエハに関する温度プロファイルが図7に示され、炉の様々なパドル領域に関する温度が示される。傾斜低下冷却速度は、約1.8℃/分であった。
実施例2:エンドオブラインSOIウエハにおける金属関係欠陥の減少
実施例3:500℃の熱処理前後の欠陥密度の比較
実施例4:多重サイクル金属減少法の分析
で、上記の明細書に含まれ及び添付図面に示される全ての事柄が説明するためであり、制
限する意味ではないことが意図される。
なお、本発明は以下の態様を含む。
・態様1
シリコンオンインシュレータ構造体の金属含有量の減少方法であって、
該シリコンオンインシュレータ構造体が、ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間に設けられた誘電層とを有し、誘電層とシリコンデバイス層が、誘電層とシリコンデバイス層の間に界面を形成しており、
前記方法が、
シリコンデバイス層の前表面上に犠牲酸化物層を形成し、犠牲酸化物層とシリコンデバイス層が、犠牲酸化物層とシリコンデバイス層の間に界面を形成し;
金属原子をデバイス層中に均一に分散させるのに充分な時間t 1 にわたって、デバイス層中に存在する全ての金属析出物を溶解させるのに充分な温度T 1 に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱し、ここで、温度T 1 が、金属原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満であり;
金属原子を犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面とに溶解させるように、T 1 から、金属原子が平均冷却速度Rにおいてシリコン中で実質的に動かない温度T 2 に、シリコンオンインシュレータ構造体を冷却し、冷却中に金属析出がシリコンデバイス層内で実質的に生じないように冷却速度が充分に高く;および
犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分をシリコンオンインシュレータ構造体から除去すること、
を有する、シリコンオンインシュレータ構造体の金属含有量の減少方法。
・態様2
金属原子の平均横方向拡散距離がデバイス層の厚さを越えるのに充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、態様1に記載の方法。
・態様3
金属原子の横方向拡散距離が、デバイス層の厚さを少なくとも約100倍または少なくとも約500倍、少なくとも約1000倍、少なくとも約2500倍、少なくとも約5000倍、約500〜約10,000倍または約2500〜約10,000倍で越え得るように充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、態様2に記載の方法。
・態様4
より多くの金属原子が、シリコンデバイス層−誘電層界面よりも犠牲酸化物層−シリコンデバイス層界面に位置するように、冷却中に、犠牲酸化物層−シリコンデバイス層界面における温度が、シリコンデバイス層−誘電層の界面における温度を越える、態様1〜3のいずれかに記載の方法。
・態様5
金属を、ニッケル、銅およびコバルトから成る群から選択する、態様1〜4のいずれかに記載の方法。
・態様6
金属が、ニッケルである、態様1〜4のいずれかに記載の方法。
・態様7
T 1 が、少なくとも約490℃、少なくとも約500℃または少なくとも約510℃であり、約515℃未満である、態様6に記載の方法。
・態様8
T 1 が、少なくとも、金属がデバイス層に溶解する温度であり、金属がデバイス層に完全に溶解する温度よりも約25℃以下で大きい、または金属がデバイス層中で完全に溶解する温度よりも約20℃以下で大きい、約15℃以下で大きい、約10℃以下で大きい、または約5℃以下で大きい、温度である、態様1〜7のいずれかに記載の方法。
・態様9
シリコンオンインシュレータ構造体を加熱する時間t 1 が、少なくとも約1分、少なくとも約5分、少なくとも約10分または少なくとも約15分である、態様6または7に記載の方法。
・態様10
冷却速度Rが、少なくとも約0.3℃/分、少なくとも約1℃/秒、少なくとも約5℃/分、少なくとも約30℃/分、少なくとも約60℃/分、少なくとも約100℃/分、約0.3℃/分〜約5000℃/分、約0.3℃/分〜約1000℃/分または約1℃/分〜約500℃/分である、態様6、7および9のいずれかに記載の方法。
・態様11
T 2 が、約440℃である、態様6、7、9および10のいずれかに記載の方法。
・態様12
T 2 が、約440℃以下、約425℃以下、約400℃以下または約300℃以下である、態様6、7、9および10のいずれかに記載の方法。
・態様13
天然の酸化物層を形成するように構造体を周辺空気に暴露することによって、犠牲酸化物層を形成する、態様1〜12のいずれかに記載の方法。
・態様14
酸素含有雰囲気中でウエハを加熱することによって犠牲酸化物層を形成する、態様1〜12のいずれかに記載の方法。
・態様15
シリコンデバイス層が、約200nm未満の厚さ、約100nm未満の厚さ、約75nm未満の厚さ、約50nm未満の厚さ、約10nm未満の厚さ、約1nm〜約200nmの厚さ、約50nm〜約200nmの厚さまたは約1nm〜約10nmの厚さである、態様1〜14のいずれかに記載の方法。
・態様16
シリコンオンインシュレータ構造体中のニッケルの初期濃度が、少なくとも約1×10 10 atoms/cm 3 、少なくとも約1×10 11 atoms/cm 3 または少なくとも約1×10 12 atoms/cm 3 である、態様1〜15のいずれかに記載の方法。
・態様17
シリコンデバイス層中のニッケルの初期濃度が、少なくとも約1×10 10 atoms/cm 3 、少なくとも約1×10 12 atoms/cm 3 または少なくとも約1×10 14 atoms/cm 3 である、態様1〜16のいずれかに記載の方法。
・態様18
シリコンデバイス層中の金属量を更に減少させるように、犠牲酸化物層形成工程、加熱工程、冷却工程および犠牲酸化物層除去工程を、約2サイクル以上、約3サイクル以上または更に約5サイクル以上で繰り返す、態様1〜17のいずれかに記載の方法。
・態様19
誘電層が、SiO 2 から成る、態様1〜18のいずれかに記載の方法。
・態様20
犠牲酸化物層を除去した後に、シリコンデバイス層が、第1種の金属を、シリコン中の金属の温度T 1 における溶解限界以下の量において含む、態様1〜19のいずれかに記載の方法。
・態様21
犠牲酸化物層を有するシリコンオンインシュレータ構造体をエッチング溶液と接触させることによって、犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分を除去する、態様1〜20のいずれかに記載の方法。
・態様22
ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層の間の誘電層と、犠牲酸化物層を有するシリコンオンインシュレータ構造体であって、シリコンデバイス層が、第1表面において誘電層と結合しており、第2表面において犠牲酸化物層と結合しており、該第2表面が、犠牲酸化物−シリコンデバイス層界面を形成しており、デバイス層が、第1種の金属原子を含んでおり、第1種の金属原子の少なくとも約50%が、デバイス層において界面に位置している、シリコンオンインシュレータ構造体。
・態様23
第1種の金属原子が、ニッケル原子、銅原子およびコバルト原子から成る群から選択される、態様22に記載のシリコンオンインシュレータ構造体。
・態様24
第1種の金属原子が、ニッケル原子である、態様21に記載のシリコンオンインシュレータ構造体。
・態様25
第1種の金属原子の少なくとも約55%が、デバイス層において界面に位置し、若しくは第1種の金属原子の少なくとも約60%または少なくとも約70%が、デバイス層において界面に位置している、態様24に記載のシリコンオンインシュレータ構造体。
・態様26
ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコンデバイス層の間の誘電層を有するシリコンオンインシュレータ構造体であって、誘電層とシリコンデバイス層とが、誘電層とシリコンデバイス層の間に界面を形成しており、該シリコンオンインシュレータ構造体が、
シリコンデバイス層の前表面上に犠牲酸化物層を形成し、犠牲酸化物層とシリコンデバイス層とが、犠牲酸化物層とシリコンデバイス層の間に界面を形成し;
金属原子をデバイス層中に均一に分散させるのに充分な時間t 1 にわたって、デバイス層中に存在する全ての金属析出物を溶解するのに充分な温度T 1 に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱し、温度T 1 が、金属原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満であり;
犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面とに金属原子を溶解させるように、T 1 から、金属原子が平均冷却速度Rにおいてシリコン中で実質的に動かない温度T 2 に、シリコンオンインシュレータ構造体を冷却し、冷却中に金属析出がシリコンデバイス層内で実質的に生じないように、冷却速度が充分に高く;および
犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分を、シリコンデバイス層の前表面から除去すること
により、デバイス層中の減少した金属量を有し、
デバイス層の金属量が減少した後、シリコンデバイス層が、第1種の金属を、シリコン中の金属の温度T 1 における溶解限界以下の量において含んでいる、
シリコンオンインシュレータ構造体。
・態様27
金属原子の平均横方向拡散距離がデバイス層の厚さを越えるのに充分な時間にわたってシリコンオンインシュレータ構造体を加熱することによって、シリコンデバイス層中の金属含有量が減少している、態様26に記載のシリコンオンインシュレータ構造体。
・態様28
金属原子の横方向拡散距離が、デバイス層の厚さを少なくとも約100倍または少なくとも約500倍、少なくとも約1000倍、少なくとも約2500倍、少なくとも約5000倍、約500〜約10,000倍または約2500〜約10,000倍で越え得るように充分な時間にわたって、シリコンオンインシュレータ構造体を加熱することによって、シリコンデバイス層中の金属含有量が減少している、態様27に記載のシリコンオンインシュレータ構造体。
・態様29
よりも多くの金属原子が、シリコンデバイス層−誘電層界面よりも犠牲酸化物層−シリコンデバイス層界面に位置するように、冷却中に、犠牲酸化物層−シリコンデバイス層界面における温度が、シリコンデバイス層−誘電層界面における温度を越える、態様26〜28のいずれかに記載のシリコンオンインシュレータ構造体。
・態様30
金属が、ニッケル、銅およびコバルトから成る群から選択されている、態様26〜29のいずれかに記載のシリコンオンインシュレータ構造体。
・態様31
金属が、ニッケルである、態様26〜29のいずれかに記載のシリコンオンインシュレータ構造体。
・態様32
T 1 が、少なくとも約490℃、少なくとも約500℃または少なくとも約510℃および約515℃未満である、態様31に記載のシリコンオンインシュレータ構造体。
・態様33
T 1 が、少なくとも、金属がデバイス層に溶解する温度であり、金属がデバイス層に完全に溶解する温度よりも約25℃以下で高い、または金属がデバイス層に完全に溶解する温度よりも約20℃以下で高い、約15℃以下で高い、約10℃以下で高い、または約5℃以下で高い、態様26〜32のいずれかに記載のシリコンオンインシュレータ構造体。
・態様34
シリコンオンインシュレータ構造体が加熱される時間t 1 が、少なくとも約1分、少なくとも約5分、少なくとも約10分または少なくとも約15分である、態様31または32に記載のシリコンオンインシュレータ構造体。
・態様35
冷却速度Rが、少なくとも約0.3℃/分、少なくとも約1℃/秒、少なくとも約5℃/分、少なくとも約30℃/分、少なくとも約60℃/分、少なくとも約100℃/分、約0.3℃/分〜約5000℃/分、約0.3℃/分〜約1000℃/分、または約1℃/分〜約500℃/分である、態様31、32および34のいずれかに記載のシリコンオンインシュレータ構造体。
・態様36
T 2 が、約440℃である、態様31、32、34および35のいずれかに記載のシリコンオンインシュレータ構造体。
・態様37
T 2 が、約440℃以下、約425℃以下、約400℃以下または約300℃以下である、態様31、32、34および35のいずれかに記載のシリコンオンインシュレータ構造体。
・態様38
天然の酸化物層を形成するように構造体を周辺空気に暴露することにより、犠牲酸化物層が形成されている、態様26〜37のいずれかに記載のシリコンオンインシュレータ構造体。
・態様39
ウエハを酸素含有雰囲気中で加熱することによって、犠牲酸化物層が形成されている、態様26〜37のいずれかに記載のシリコンオンインシュレータ構造体。
・態様40
シリコンデバイス層が、約200nm未満の厚さ、約100nm未満の厚さ、約75nm未満の厚さ、約50nm未満の厚さ、約10nm未満の厚さ、約1nm〜約200nmの厚さ、約50nm〜約200nmの厚さ、または約1nm〜約10nmの厚さである、態様26〜39のいずれかに記載のシリコンオンインシュレータ構造体。
・態様41
シリコンオンインシュレータ構造体中のニッケルの初期濃度が、少なくとも約1×10 10 atoms/cm 3 、少なくとも約1×10 11 atoms/cm 3 または少なくとも約1×10 12 atoms/cm 3 である、態様26〜40のいずれかに記載のシリコンオンインシュレータ構造体。
・態様42
シリコンデバイス層中のニッケル濃度が、少なくとも約10 10 atoms/cm 3 、少なくとも約1×10 12 atoms/cm 3 または少なくとも約1×10 14 atoms/cm 3 である、態様26〜41のいずれかに記載のシリコンオンインシュレータ構造体。
・態様43
シリコンデバイス層中の金属量を更に減少させるように、犠牲酸化物層形成工程、加熱工程、冷却工程および犠牲酸化物層除去工程が、約2サイクル以上、約3サイクル以上または更に約5サイクル以上で繰り返されている、態様26〜42のいずれかに記載のシリコンオンインシュレータ構造体。
・態様44
誘電層が、SiO 2 から成る、態様26〜43のいずれかに記載のシリコンオンインシュレータ構造体。
・態様45
犠牲層を有するシリコンオンインシュレータ構造体を、エッチング溶液に接触させることによって、犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分が、除去されている、態様26〜44のいずれかに記載のシリコンオンインシュレータ構造体。
Claims (14)
- シリコンオンインシュレータ構造体のニッケル含有量の減少方法であって、
該シリコンオンインシュレータ構造体が、ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間に設けられた誘電層と、を有し、誘電層とシリコンデバイス層が、誘電層とシリコンデバイス層の間に界面を形成しており、
前記方法が、
シリコンデバイス層の前表面上に犠牲酸化物層を形成し、犠牲酸化物層とシリコンデバイス層が、犠牲酸化物層とシリコンデバイス層の間に界面を形成し;
ニッケル原子をデバイス層中に均一に分散させるのに充分な時間t1にわたって、デバイス層中に存在する全てのニッケル析出物を溶解させるのに充分な温度T1に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱し、ここで、温度T1が、ニッケル原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満であり;
ニッケル原子を犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面とに溶解させるように、T1から、ニッケル原子が平均冷却速度Rにおいてシリコン中で実質的に動かない温度T2に、シリコンオンインシュレータ構造体を冷却し、冷却中にニッケル析出がシリコンデバイス層内で実質的に生じないように冷却速度が充分に高く、より多くのニッケル原子が、シリコンデバイス層−誘電層界面よりも犠牲酸化物層−シリコンデバイス層界面に位置するように、冷却中に、犠牲酸化物層−シリコンデバイス層界面における温度が、シリコンデバイス層−誘電層の界面における温度を越え;および
犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面におけるニッケル原子の部分をシリコンオンインシュレータ構造体から除去すること、
を有する、シリコンオンインシュレータ構造体のニッケル含有量の減少方法。 - ニッケル原子の平均横方向拡散距離がデバイス層の厚さを越えるのに充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、請求項1に記載の方法。
- ニッケル原子の横方向拡散距離が、デバイス層の厚さの少なくとも100倍を越え得るように充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、請求項2に記載の方法。
- T1が、少なくとも490℃である、請求項1に記載の方法。
- T1が、少なくとも、ニッケルがデバイス層に溶解する温度であり、ニッケルがデバイス層に完全に溶解する温度よりも25℃以下で大きい温度である、請求項1〜4のいずれか1項に記載の方法。
- シリコンオンインシュレータ構造体を加熱する時間t1が、少なくとも1分である、請求項1〜5のいずれか1項に記載の方法。
- 冷却速度Rが、少なくとも0.3℃/分である、請求項1〜6のいずれか1項に記載の方法。
- T2が、440℃である、請求項1〜7のいずれか1項に記載の方法。
- T2が、440℃以下である、請求項1〜7のいずれか1項に記載の方法。
- シリコンオンインシュレータ構造体中のニッケルの初期濃度が、少なくとも1×1010原子/cm3である、請求項1〜9のいずれか1項に記載の方法。
- シリコンデバイス層中のニッケル量を更に減少させるように、犠牲酸化物層形成工程、加熱工程、冷却工程および犠牲酸化物層除去工程を、2サイクル以上繰り返す、請求項1〜10のいずれか1項に記載の方法。
- 誘電層が、SiO2から成る、請求項1〜11のいずれか1項に記載の方法。
- 犠牲酸化物層を除去した後に、シリコンデバイス層が、第1種のニッケルを、シリコン中のニッケルの温度T1における溶解限界以下の量において含む、請求項1〜12のいずれか1項に記載の方法。
- 犠牲酸化物層を有するシリコンオンインシュレータ構造体をエッチング溶液と接触させることによって、犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面におけるニッケル原子の部分を除去する、請求項1〜13のいずれか1項に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161437993P | 2011-01-31 | 2011-01-31 | |
US61/437,993 | 2011-01-31 | ||
US13/354,788 | 2012-01-20 | ||
US13/354,788 US8796116B2 (en) | 2011-01-31 | 2012-01-20 | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
PCT/US2012/022970 WO2012106210A2 (en) | 2011-01-31 | 2012-01-27 | Methods for reducing the metal content in the device layer of soi structures and soi structures produced by such methods |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014508405A JP2014508405A (ja) | 2014-04-03 |
JP2014508405A5 JP2014508405A5 (ja) | 2015-02-26 |
JP5976013B2 true JP5976013B2 (ja) | 2016-08-23 |
Family
ID=46576658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013551383A Active JP5976013B2 (ja) | 2011-01-31 | 2012-01-27 | Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体 |
Country Status (9)
Country | Link |
---|---|
US (3) | US8796116B2 (ja) |
EP (1) | EP2671247B1 (ja) |
JP (1) | JP5976013B2 (ja) |
KR (1) | KR101871534B1 (ja) |
CN (1) | CN103339713B (ja) |
MY (1) | MY166803A (ja) |
SG (1) | SG191966A1 (ja) |
TW (1) | TW201250838A (ja) |
WO (1) | WO2012106210A2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9064789B2 (en) * | 2013-08-12 | 2015-06-23 | International Business Machines Corporation | Bonded epitaxial oxide structures for compound semiconductor on silicon substrates |
KR102360695B1 (ko) | 2014-01-23 | 2022-02-08 | 글로벌웨이퍼스 씨오., 엘티디. | 고 비저항 soi 웨이퍼 및 그 제조 방법 |
US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
US9853133B2 (en) * | 2014-09-04 | 2017-12-26 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity silicon-on-insulator substrate |
JP6726180B2 (ja) | 2014-11-18 | 2020-07-22 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
JP6650463B2 (ja) | 2014-11-18 | 2020-02-19 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 |
US10283402B2 (en) | 2015-03-03 | 2019-05-07 | Globalwafers Co., Ltd. | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
CN107408532A (zh) | 2015-03-17 | 2017-11-28 | 太阳能爱迪生半导体有限公司 | 用于绝缘体上半导体结构的制造的热稳定电荷捕获层 |
US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
EP3739620B1 (en) | 2015-06-01 | 2022-02-16 | GlobalWafers Co., Ltd. | A silicon germanium-on-insulator structure |
WO2016196060A1 (en) | 2015-06-01 | 2016-12-08 | Sunedison Semiconductor Limited | A method of manufacturing semiconductor-on-insulator |
JP6749394B2 (ja) | 2015-11-20 | 2020-09-02 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 滑らかな半導体表面の製造方法 |
US9806025B2 (en) * | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
WO2017142849A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
WO2017142704A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
US10593748B2 (en) | 2016-03-07 | 2020-03-17 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
WO2017155808A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
US11848227B2 (en) | 2016-03-07 | 2023-12-19 | Globalwafers Co., Ltd. | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
KR102439602B1 (ko) | 2016-06-08 | 2022-09-01 | 글로벌웨이퍼스 씨오., 엘티디. | 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼 |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
FR3057705B1 (fr) * | 2016-10-13 | 2019-04-12 | Soitec | Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant |
SG10201913373WA (en) | 2016-10-26 | 2020-03-30 | Globalwafers Co Ltd | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
KR102587815B1 (ko) | 2016-12-05 | 2023-10-10 | 글로벌웨이퍼스 씨오., 엘티디. | 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법 |
EP3653761B1 (en) | 2016-12-28 | 2024-02-28 | Sunedison Semiconductor Limited | Silicon wafers with intrinsic gettering and gate oxide integrity yield |
US10707087B2 (en) | 2016-12-28 | 2020-07-07 | Invensas Bonding Technologies, Inc. | Processing stacked substrates |
SG10201913850VA (en) | 2017-07-14 | 2020-03-30 | Sunedison Semiconductor Ltd | Method of manufacture of a semiconductor on insulator structure |
CN107946231B (zh) * | 2017-11-22 | 2020-06-16 | 上海华力微电子有限公司 | 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法 |
US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
KR102562239B1 (ko) | 2018-04-27 | 2023-07-31 | 글로벌웨이퍼스 씨오., 엘티디. | 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성 |
CN112262467A (zh) | 2018-06-08 | 2021-01-22 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
US10943813B2 (en) * | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
US11798802B2 (en) * | 2022-02-11 | 2023-10-24 | Globalwafers Co., Ltd. | Methods for stripping and cleaning semiconductor structures |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4824698A (en) * | 1987-12-23 | 1989-04-25 | General Electric Company | High temperature annealing to improve SIMOX characteristics |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
JPH07106512A (ja) | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたsimox処理方法 |
US5478758A (en) | 1994-06-03 | 1995-12-26 | At&T Corp. | Method of making a getterer for multi-layer wafers |
JPH09260288A (ja) * | 1996-01-19 | 1997-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
JPH1167778A (ja) * | 1997-08-19 | 1999-03-09 | Sumitomo Metal Ind Ltd | Soi半導体ウエーハの製造方法 |
US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
US7294561B2 (en) | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
US7084048B2 (en) * | 2004-05-07 | 2006-08-01 | Memc Electronic Materials, Inc. | Process for metallic contamination reduction in silicon wafers |
JP2010508676A (ja) * | 2006-11-02 | 2010-03-18 | アイメック | 半導体デバイス層からの不純物の除去 |
-
2012
- 2012-01-20 US US13/354,788 patent/US8796116B2/en active Active
- 2012-01-27 CN CN201280007174.XA patent/CN103339713B/zh active Active
- 2012-01-27 JP JP2013551383A patent/JP5976013B2/ja active Active
- 2012-01-27 WO PCT/US2012/022970 patent/WO2012106210A2/en active Application Filing
- 2012-01-27 MY MYPI2013002736A patent/MY166803A/en unknown
- 2012-01-27 EP EP12706356.8A patent/EP2671247B1/en active Active
- 2012-01-27 KR KR1020137020296A patent/KR101871534B1/ko active IP Right Grant
- 2012-01-27 SG SG2013053798A patent/SG191966A1/en unknown
- 2012-01-31 TW TW101103124A patent/TW201250838A/zh unknown
-
2013
- 2013-02-08 US US13/762,967 patent/US20130168836A1/en not_active Abandoned
- 2013-02-08 US US13/762,974 patent/US20130168802A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US8796116B2 (en) | 2014-08-05 |
MY166803A (en) | 2018-07-23 |
JP2014508405A (ja) | 2014-04-03 |
EP2671247A2 (en) | 2013-12-11 |
WO2012106210A3 (en) | 2012-11-01 |
US20120193753A1 (en) | 2012-08-02 |
KR20140018872A (ko) | 2014-02-13 |
CN103339713A (zh) | 2013-10-02 |
TW201250838A (en) | 2012-12-16 |
WO2012106210A2 (en) | 2012-08-09 |
SG191966A1 (en) | 2013-08-30 |
KR101871534B1 (ko) | 2018-06-26 |
US20130168802A1 (en) | 2013-07-04 |
US20130168836A1 (en) | 2013-07-04 |
CN103339713B (zh) | 2016-06-15 |
EP2671247B1 (en) | 2015-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5976013B2 (ja) | Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体 | |
JP2014508405A5 (ja) | ||
JP6373354B2 (ja) | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 | |
US8173521B2 (en) | Method for manufacturing bonded wafer | |
US8822242B2 (en) | Methods for monitoring the amount of metal contamination in a process | |
US7582540B2 (en) | Method for manufacturing SOI wafer | |
JP2013534057A (ja) | Soi基板に仕上げを施す方法 | |
US10049916B2 (en) | Method of manufacturing a germanium-on-insulator substrate | |
KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
US8003494B2 (en) | Method for producing a bonded wafer | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JPH09260619A (ja) | Soi基板及びその製造方法 | |
JP2005340348A (ja) | Simox基板の製造方法及び該方法により得られるsimox基板 | |
US20090004825A1 (en) | Method of manufacturing semiconductor substrate | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
US11798802B2 (en) | Methods for stripping and cleaning semiconductor structures | |
JP2005286282A (ja) | Simox基板の製造方法及び該方法により得られるsimox基板 | |
Aoki et al. | hybrid crystal orientation substrates | |
Aoki et al. | Gettering Efficiency of Si (110)/(100) Directly Bonded Hybrid Crystal Orientation Substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160120 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5976013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |