JPH07106512A - 分子イオン注入を用いたｓｉｍｏｘ処理方法 - Google Patents
分子イオン注入を用いたｓｉｍｏｘ処理方法Info
- Publication number
- JPH07106512A JPH07106512A JP6038559A JP3855994A JPH07106512A JP H07106512 A JPH07106512 A JP H07106512A JP 6038559 A JP6038559 A JP 6038559A JP 3855994 A JP3855994 A JP 3855994A JP H07106512 A JPH07106512 A JP H07106512A
- Authority
- JP
- Japan
- Prior art keywords
- molecular
- substrate
- ions
- silicon
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005468 ion implantation Methods 0.000 title description 18
- 238000003672 processing method Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 56
- -1 molecular oxygen ions Chemical class 0.000 claims abstract description 53
- 238000002513 implantation Methods 0.000 claims abstract description 38
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 34
- 150000001793 charged compounds Chemical class 0.000 claims abstract description 33
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 22
- 239000011810 insulating material Substances 0.000 claims abstract description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 54
- 239000007943 implant Substances 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 241001168730 Simo Species 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 基板へのダーメージの少ないイオン注入方法
を用いたＳＩＭＯＸプロセスを提供する。 【構成】 所定の絶縁材料の分子イオンのソースを供給
する工程と、注入エネルギーが４０ｋｅＶを越える分子
イオンビームを該分子イオンから生成する工程と、該分
子イオンビームを用いて該シリコン基板に分子イオンを
注入する工程と、該基板をアニールし、絶縁材料の埋め
込み層を形成する工程とを包含するシリコン基板中に埋
め込み絶縁層を生成する方法。
を用いたＳＩＭＯＸプロセスを提供する。 【構成】 所定の絶縁材料の分子イオンのソースを供給
する工程と、注入エネルギーが４０ｋｅＶを越える分子
イオンビームを該分子イオンから生成する工程と、該分
子イオンビームを用いて該シリコン基板に分子イオンを
注入する工程と、該基板をアニールし、絶縁材料の埋め
込み層を形成する工程とを包含するシリコン基板中に埋
め込み絶縁層を生成する方法。
Description
【０００１】
【産業上の利用分野】本発明は、一般にはシリコンウエ
ハ上に半導体装置を製造する方法に関し、特に、シリコ
ン基板中に埋め込み絶縁層を形成する方法に関する。
ハ上に半導体装置を製造する方法に関し、特に、シリコ
ン基板中に埋め込み絶縁層を形成する方法に関する。
【０００２】
【従来の技術】イオン注入法は半導体製造の技術におい
てよく知られている。イオン注入プロセスは、シリコン
ウエハ基板の表面に高エネルギーで原子粒子を打ち込
み、粒子を基板に入り込ませて、目標とする深さに位置
させ、粒子の埋め込み層を形成することを包含してい
る。イオン注入の１つの利用例は、シリコン基板の表面
の下方に埋め込み絶縁層を形成することである。埋め込
み絶縁層は、半導体装置が製造されるシリコンの表面層
を、絶縁層の下方のバルク部分から電気的に隔離する。
この絶縁層の１つの目的は、表面上の能動素子と支持基
板との間の容量を最小にすることである。
てよく知られている。イオン注入プロセスは、シリコン
ウエハ基板の表面に高エネルギーで原子粒子を打ち込
み、粒子を基板に入り込ませて、目標とする深さに位置
させ、粒子の埋め込み層を形成することを包含してい
る。イオン注入の１つの利用例は、シリコン基板の表面
の下方に埋め込み絶縁層を形成することである。埋め込
み絶縁層は、半導体装置が製造されるシリコンの表面層
を、絶縁層の下方のバルク部分から電気的に隔離する。
この絶縁層の１つの目的は、表面上の能動素子と支持基
板との間の容量を最小にすることである。
【０００３】ＳＩＭＯＸ(Separation by IMplanted OXy
gen)は、酸素イオン（Ｏ+）を単結晶シリコン基板に注
入して二酸化シリコン（ＳｉＯ2）の埋め込み層を形成
するイオン注入プロセスである。二酸化シリコンは、得
られる装置において絶縁層になる。典型的なＳＩＭＯＸ
製造プロセスでは、約４５０℃から７５０℃の間の周囲
温度で、２０ｋｅＶから２２０ｋｅＶの間の注入エネル
ギーを使用して酸素イオン（Ｏ+）が基板に注入され
る。ＳＩＭＯＸプロセスでの典型的なドーズ量はおよそ
２×１０17個（原子）／ｃｍ2以上である。原子酸素イ
オン（Ｏ+）の注入に続いて、１１５０℃から１４００
℃の間の温度で基板はアニールされる。アニールによっ
て、注入された酸素原子は付近のシリコン原子と反応
し、二酸化シリコン（ＳｉＯ2）の埋め込み層を形成す
る。また、アニールによって注入された酸素イオンが付
近のシリコン原子中に広がることが促進され、層と層と
の間の区分を明確にすることに役立つ。
gen)は、酸素イオン（Ｏ+）を単結晶シリコン基板に注
入して二酸化シリコン（ＳｉＯ2）の埋め込み層を形成
するイオン注入プロセスである。二酸化シリコンは、得
られる装置において絶縁層になる。典型的なＳＩＭＯＸ
製造プロセスでは、約４５０℃から７５０℃の間の周囲
温度で、２０ｋｅＶから２２０ｋｅＶの間の注入エネル
ギーを使用して酸素イオン（Ｏ+）が基板に注入され
る。ＳＩＭＯＸプロセスでの典型的なドーズ量はおよそ
２×１０17個（原子）／ｃｍ2以上である。原子酸素イ
オン（Ｏ+）の注入に続いて、１１５０℃から１４００
℃の間の温度で基板はアニールされる。アニールによっ
て、注入された酸素原子は付近のシリコン原子と反応
し、二酸化シリコン（ＳｉＯ2）の埋め込み層を形成す
る。また、アニールによって注入された酸素イオンが付
近のシリコン原子中に広がることが促進され、層と層と
の間の区分を明確にすることに役立つ。
【０００４】ＳＩＭＯＸは、酸素イオンの注入とその後
の通常６時間以上かかるアニールプロセスとのために約
１２時間にまで達する時間を必要とする、コストが高く
時間のかかるプロセスである。さらに、このプロセスは
シリコン基板にダメージを与える。原子酸素イオンの高
エネルギー注入は表面シリコン層にダメージを与えかつ
酸化させ、電荷を持ったイオンの蓄積は多量の電荷の蓄
積となって結晶構造にさらに損傷を与える。ＳＩＭＯＸ
プロセスの最後のアニール工程によって、表面シリコン
層への注入ダメージのいくらかは取り除かれる。ＳＩＭ
ＯＸはコストが高いものの効果的なプロセスであるの
で、進行中の研究の対象になっている。
の通常６時間以上かかるアニールプロセスとのために約
１２時間にまで達する時間を必要とする、コストが高く
時間のかかるプロセスである。さらに、このプロセスは
シリコン基板にダメージを与える。原子酸素イオンの高
エネルギー注入は表面シリコン層にダメージを与えかつ
酸化させ、電荷を持ったイオンの蓄積は多量の電荷の蓄
積となって結晶構造にさらに損傷を与える。ＳＩＭＯＸ
プロセスの最後のアニール工程によって、表面シリコン
層への注入ダメージのいくらかは取り除かれる。ＳＩＭ
ＯＸはコストが高いものの効果的なプロセスであるの
で、進行中の研究の対象になっている。
【０００５】
【発明が解決しようとする課題】ＳＩＭＯＸプロセスを
改良するための手段として考えられている方法の１つ
は、原子酸素イオン（Ｏ+）の替わりに分子酸素イオン
（Ｏ2 +）を注入することである。分子酸素イオン
（Ｏ2 +）の注入は、各注入電荷に対する酸素のドーズ量
を２倍にする利点がある。このプロセスはまた、所定の
イオンビーム電流に対して、論理的には注入時間を原子
酸素イオン（Ｏ＋）での方法の半分にする。しかし、従
来の処理手法が表面シリコンへの大きなダメージ及び過
剰スパッタリングを引き起こしていたために、これまで
は分子酸素イオン（Ｏ2 +）の利用は実用的でないと考え
られてきた。Ishikawa及びShibataの"Preparation of T
hin Silicon-on-Insulator Films by Low Energy Oxyge
n Ion Implantation", Japanese Journal of Applied P
hysics, Vol. 30, No.10, October, 1991, p.2430を参
照のこと。Ishikawaらによると、２５ｋｅＶの注入エネ
ルギーで、１×１０17個（イオン）／ｃｍ2のドーズ量
での分子酸素イオン（Ｏ2 +）の注入はシリコン結晶に大
きな損傷を与え、分子酸素イオン（Ｏ2＋）の減少した
プロジェクションレンジのために質の悪い注入プロファ
イルになった。この注入はまた、過剰なスパッタリング
（原子イオン注入の３倍の大きさ）をもたらした。
改良するための手段として考えられている方法の１つ
は、原子酸素イオン（Ｏ+）の替わりに分子酸素イオン
（Ｏ2 +）を注入することである。分子酸素イオン
（Ｏ2 +）の注入は、各注入電荷に対する酸素のドーズ量
を２倍にする利点がある。このプロセスはまた、所定の
イオンビーム電流に対して、論理的には注入時間を原子
酸素イオン（Ｏ＋）での方法の半分にする。しかし、従
来の処理手法が表面シリコンへの大きなダメージ及び過
剰スパッタリングを引き起こしていたために、これまで
は分子酸素イオン（Ｏ2 +）の利用は実用的でないと考え
られてきた。Ishikawa及びShibataの"Preparation of T
hin Silicon-on-Insulator Films by Low Energy Oxyge
n Ion Implantation", Japanese Journal of Applied P
hysics, Vol. 30, No.10, October, 1991, p.2430を参
照のこと。Ishikawaらによると、２５ｋｅＶの注入エネ
ルギーで、１×１０17個（イオン）／ｃｍ2のドーズ量
での分子酸素イオン（Ｏ2 +）の注入はシリコン結晶に大
きな損傷を与え、分子酸素イオン（Ｏ2＋）の減少した
プロジェクションレンジのために質の悪い注入プロファ
イルになった。この注入はまた、過剰なスパッタリング
（原子イオン注入の３倍の大きさ）をもたらした。
【０００６】しかし、Ishikawaらの述べる欠点を克服す
る方法が見つかれば、分子酸素イオン注入を用いるＳＩ
ＭＯＸプロセスを利用することは有利である。分子酸素
イオン注入を使用することから得られる主要な利点は、
注入イオン毎の酸素の量が２倍になり、かつ電荷の蓄積
が減少することである。
る方法が見つかれば、分子酸素イオン注入を用いるＳＩ
ＭＯＸプロセスを利用することは有利である。分子酸素
イオン注入を使用することから得られる主要な利点は、
注入イオン毎の酸素の量が２倍になり、かつ電荷の蓄積
が減少することである。
【０００７】さらに、イオン注入技術により、シリコン
中に埋め込み絶縁層を生成するために、窒素などの他の
絶縁材料を使用することもできるようになる。シリコン
基板への原子窒素イオン（Ｎ＋）の注入は、ＳＩＭＯＸ
プロセスで原子酸素イオンについて用いられるのと全般
的に同じ注入エネルギー及びドーズ量を使用して達成す
ることができる。窒素の注入とそれに続くＳＩＭＯＸ技
術に従ったアニールとの結果、シリコン基板中に窒化シ
リコン（Ｓｉ3Ｎ4）の埋め込み絶縁層が得られる。隣接
するシリコンの層を互いから絶縁するための窒素注入プ
ロセスはＳＩＭＯＸと同等であり、ＳＩＭＮＩと称され
ることが多い。
中に埋め込み絶縁層を生成するために、窒素などの他の
絶縁材料を使用することもできるようになる。シリコン
基板への原子窒素イオン（Ｎ＋）の注入は、ＳＩＭＯＸ
プロセスで原子酸素イオンについて用いられるのと全般
的に同じ注入エネルギー及びドーズ量を使用して達成す
ることができる。窒素の注入とそれに続くＳＩＭＯＸ技
術に従ったアニールとの結果、シリコン基板中に窒化シ
リコン（Ｓｉ3Ｎ4）の埋め込み絶縁層が得られる。隣接
するシリコンの層を互いから絶縁するための窒素注入プ
ロセスはＳＩＭＯＸと同等であり、ＳＩＭＮＩと称され
ることが多い。
【０００８】シリコン基板中に埋め込み絶縁層を形成す
るためのさらに他の先行技術の注入技術では、酸化窒化
シリコン（ＳｉxＮyＯz）の埋め込み層を形成するため
に、酸素イオンと窒素イオンとの組み合わせを使用して
いる。このプロセスは、酸素及び窒素の両イオンが基板
中に注入されること以外ではＳＩＭＯＸと同様である。
このプロセスは、ＳＩＭＯＮと称される。
るためのさらに他の先行技術の注入技術では、酸化窒化
シリコン（ＳｉxＮyＯz）の埋め込み層を形成するため
に、酸素イオンと窒素イオンとの組み合わせを使用して
いる。このプロセスは、酸素及び窒素の両イオンが基板
中に注入されること以外ではＳＩＭＯＸと同様である。
このプロセスは、ＳＩＭＯＮと称される。
【０００９】シリコンウエハ中に絶縁層を形成するため
に酸素あるいは窒素のどちらが注入されるかにはかかわ
りなく、たとえばIshikawaらにより明らかにされたよう
なこれまでの分子注入に伴った問題、つまり表面シリコ
ンへの過度の損傷、質の悪い堆積プロファイル、及び過
度のスパッタリングなどのために、好ましい従来の手法
では分子イオンよりも原子イオンの注入が行われてき
た。
に酸素あるいは窒素のどちらが注入されるかにはかかわ
りなく、たとえばIshikawaらにより明らかにされたよう
なこれまでの分子注入に伴った問題、つまり表面シリコ
ンへの過度の損傷、質の悪い堆積プロファイル、及び過
度のスパッタリングなどのために、好ましい従来の手法
では分子イオンよりも原子イオンの注入が行われてき
た。
【００１０】原子イオンの替わりに分子イオンを注入す
ることにより注入毎の注入材料の量を増やすように改良
された、シリコン中に埋め込み絶縁層を形成する方法を
提供することは有益なことであろう。
ることにより注入毎の注入材料の量を増やすように改良
された、シリコン中に埋め込み絶縁層を形成する方法を
提供することは有益なことであろう。
【００１１】イオン注入を用いて埋め込み絶縁層を形成
するときにシリコンウエハに蓄積する総電荷を減少させ
ることもまた有益であろう。
するときにシリコンウエハに蓄積する総電荷を減少させ
ることもまた有益であろう。
【００１２】従来の分子イオン注入技術の欠点を克服す
る分子イオン注入のためのＳＩＭＯＸ手法を提供するこ
ともまた有益であろう。
る分子イオン注入のためのＳＩＭＯＸ手法を提供するこ
ともまた有益であろう。
【００１３】
【課題を解決するための手段】本発明のシリコン基板中
に埋め込み絶縁層を生成する方法は（ａ）所定の絶縁材
料の分子イオンのソースを供給する工程と、（ｂ）注入
エネルギーが４０ｋｅＶを越える分子イオンビームを該
分子イオンから生成する工程と、（ｃ）該工程（ｂ）の
分子イオンビームを用いて該シリコン基板に分子イオン
を注入する工程と、（ｄ）該基板をアニールし、絶縁材
料の埋め込み層を形成する工程とを包含し、そのことに
より上記目的が達成される。
に埋め込み絶縁層を生成する方法は（ａ）所定の絶縁材
料の分子イオンのソースを供給する工程と、（ｂ）注入
エネルギーが４０ｋｅＶを越える分子イオンビームを該
分子イオンから生成する工程と、（ｃ）該工程（ｂ）の
分子イオンビームを用いて該シリコン基板に分子イオン
を注入する工程と、（ｄ）該基板をアニールし、絶縁材
料の埋め込み層を形成する工程とを包含し、そのことに
より上記目的が達成される。
【００１４】前記所定の絶縁材料は、酸素であることが
好ましく、前記工程（ａ）で供給される分子イオンが分
子酸素イオン（Ｏ2 +）で、前記工程（ｂ）で生成される
分子イオンビームが分子酸素イオン（Ｏ2 +）のビーム
で、前記工程（ｄ）の結果形成される絶縁材料の埋め込
み層が二酸化シリコン（ＳｉＯ2）であることが好まし
い。
好ましく、前記工程（ａ）で供給される分子イオンが分
子酸素イオン（Ｏ2 +）で、前記工程（ｂ）で生成される
分子イオンビームが分子酸素イオン（Ｏ2 +）のビーム
で、前記工程（ｄ）の結果形成される絶縁材料の埋め込
み層が二酸化シリコン（ＳｉＯ2）であることが好まし
い。
【００１５】前記注入工程（ｃ）で用いられる注入ドー
ズ量は一般に０．７５×１０17から１０．０×１０17イ
オン／ｃｍ2の範囲であり、一般に５００℃から８００
℃の範囲の周辺温度で該注入が行われることが好まし
い。
ズ量は一般に０．７５×１０17から１０．０×１０17イ
オン／ｃｍ2の範囲であり、一般に５００℃から８００
℃の範囲の周辺温度で該注入が行われることが好まし
い。
【００１６】前記所定の絶縁材料は窒素であり、前記工
程（ａ）で供給される分子イオンが分子窒素イオン（Ｎ
2 +）で、前記工程（ｂ）で生成される分子イオンビーム
が分子窒素イオン（Ｎ2 +）のビームであってもよい。
程（ａ）で供給される分子イオンが分子窒素イオン（Ｎ
2 +）で、前記工程（ｂ）で生成される分子イオンビーム
が分子窒素イオン（Ｎ2 +）のビームであってもよい。
【００１７】前記工程（ｂ）で生成される分子イオンビ
ームは、一般に４０ｋｅＶから４００ｋｅＶの範囲の注
入エネルギーを有していることが好ましい。
ームは、一般に４０ｋｅＶから４００ｋｅＶの範囲の注
入エネルギーを有していることが好ましい。
【００１８】また、本発明のシリコン基板中に埋め込み
酸化物層を埋設する方法は、（ａ）一般に、少なくとも
４０ｋｅＶ以上のビーム注入エネルギーで、該基板に分
子酸素イオン（Ｏ2 +）のビームを向ける工程と、（ｂ）
該工程（ａ）の分子イオンビームを用いて該シリコン基
板に分子酸素イオン（Ｏ2 +）を注入し、分子酸素の埋め
込み注入層を形成する工程と、（ｃ）該基板をアニール
して二酸化シリコンの埋め込み層を形成する工程とを包
含し、そのことにより上記目的が達成される。前記工程
（ｃ）は、窒素を主体とする雰囲気中で、一般に１１０
０℃から１４００℃の範囲の温度で前記基板をアニール
することを包含していてもよく、アニール時間は約６時
間であることが好ましい。
酸化物層を埋設する方法は、（ａ）一般に、少なくとも
４０ｋｅＶ以上のビーム注入エネルギーで、該基板に分
子酸素イオン（Ｏ2 +）のビームを向ける工程と、（ｂ）
該工程（ａ）の分子イオンビームを用いて該シリコン基
板に分子酸素イオン（Ｏ2 +）を注入し、分子酸素の埋め
込み注入層を形成する工程と、（ｃ）該基板をアニール
して二酸化シリコンの埋め込み層を形成する工程とを包
含し、そのことにより上記目的が達成される。前記工程
（ｃ）は、窒素を主体とする雰囲気中で、一般に１１０
０℃から１４００℃の範囲の温度で前記基板をアニール
することを包含していてもよく、アニール時間は約６時
間であることが好ましい。
【００１９】前記注入工程（ｂ）で用いられる注入ドー
ズ量は、一般に０．７５×１０17から１０．０×１０17
イオン／ｃｍ2であることが好ましい。
ズ量は、一般に０．７５×１０17から１０．０×１０17
イオン／ｃｍ2であることが好ましい。
【００２０】前記工程（ａ）で用いられる分子イオンビ
ームは、一般に４０ｋｅＶから４００ｋｅＶの範囲の注
入エネルギーを有していることが好ましい。
ームは、一般に４０ｋｅＶから４００ｋｅＶの範囲の注
入エネルギーを有していることが好ましい。
【００２１】
【作用】分子酸素イオンをシリコン基板に注入すること
により、単位電荷当たりに注入される酸素原子を原子酸
素イオンを注入する場合に較べ２倍にする。これによ
り、シリコン基板に蓄積される電荷を減少させる。また
４０ｋｅＶ以上の注入エネルギで分子酸素イオンを注入
することによって、シリコン基板に与える表面ダメージ
を減少させるとともに、表面のシリコンがスパッタリン
グされるのを抑える。これによって、シリコン基板の表
面の質が劣化するのを抑えることができる。本発明の手
法を用いると、シリコン基板へのダメージ及びスパッタ
リングレートは、注入された原子酸素イオンを用いる従
来のＳＩＭＯＸ技術のものと同程度に抑えることができ
る。
により、単位電荷当たりに注入される酸素原子を原子酸
素イオンを注入する場合に較べ２倍にする。これによ
り、シリコン基板に蓄積される電荷を減少させる。また
４０ｋｅＶ以上の注入エネルギで分子酸素イオンを注入
することによって、シリコン基板に与える表面ダメージ
を減少させるとともに、表面のシリコンがスパッタリン
グされるのを抑える。これによって、シリコン基板の表
面の質が劣化するのを抑えることができる。本発明の手
法を用いると、シリコン基板へのダメージ及びスパッタ
リングレートは、注入された原子酸素イオンを用いる従
来のＳＩＭＯＸ技術のものと同程度に抑えることができ
る。
【００２２】
【実施例】図１では、本発明の方法は単結晶シリコン基
板１０に分子酸素イオン（Ｏ2 +）または分子窒素イオン
（Ｎ2 +）を注入し、基板中に絶縁材料の埋め込み層を形
成する。絶縁層は、注入層上方の基板の表面領域１２に
形成された能動素子（不図示）を、注入層下方のシリコ
ンのバルク支持層１４から電気的に隔離する。表面領域
１２はまた、表面シリコン層１２とも呼ばれる。まず本
発明を基板中に酸素を注入するＳＩＭＯＸ(Separation
by IMplanted OXygen)技術として説明し、その後に、窒
素を基板に注入する別のプロセスを説明する。
板１０に分子酸素イオン（Ｏ2 +）または分子窒素イオン
（Ｎ2 +）を注入し、基板中に絶縁材料の埋め込み層を形
成する。絶縁層は、注入層上方の基板の表面領域１２に
形成された能動素子（不図示）を、注入層下方のシリコ
ンのバルク支持層１４から電気的に隔離する。表面領域
１２はまた、表面シリコン層１２とも呼ばれる。まず本
発明を基板中に酸素を注入するＳＩＭＯＸ(Separation
by IMplanted OXygen)技術として説明し、その後に、窒
素を基板に注入する別のプロセスを説明する。
【００２３】本方法の最初の工程は、分子酸素イオン
（Ｏ2 +）のソースを供給することであり、これは図１の
１６に概略的に示されている。ここから分子酸素イオン
のビーム２０が出る。本発明で使用する分子酸素イオン
のソースに適した例は、マグネトロンマイクロウエーブ
ソースまたは電子サイクロトロン共鳴（ＥＣＲ）プラズ
マソースである。ソースは、およそ２時間以内のうちに
約１．１×１０17分子／ｃｍ2の好ましいドーズ量を注
入するために十分な強さのイオンビーム流を生じること
ができなくてはならない。本発明の方法は使用されるイ
オンソースの型に依存せず、あらゆる適切なソース１６
が使用できる。
（Ｏ2 +）のソースを供給することであり、これは図１の
１６に概略的に示されている。ここから分子酸素イオン
のビーム２０が出る。本発明で使用する分子酸素イオン
のソースに適した例は、マグネトロンマイクロウエーブ
ソースまたは電子サイクロトロン共鳴（ＥＣＲ）プラズ
マソースである。ソースは、およそ２時間以内のうちに
約１．１×１０17分子／ｃｍ2の好ましいドーズ量を注
入するために十分な強さのイオンビーム流を生じること
ができなくてはならない。本発明の方法は使用されるイ
オンソースの型に依存せず、あらゆる適切なソース１６
が使用できる。
【００２４】分子イオンビーム２０のビームエネルギー
は、少なくとも約４０ｋｅＶでなければならず、それよ
りも大きいことが好ましい。基板１０中で酸素原子と同
等の深さ及び広がりの注入を達成する場合は、原子酸素
イオン（Ｏ+）とは対照的に、各分子イオンの質量が２
倍であるため、分子酸素イオンを注入するためにはより
強いエネルギーが必要である。４０ｋｅＶより低い注入
エネルギーを用いると、分子酸素の貫入が浅くなりす
ぎ、表面シリコン層の質が悪くなることがわかってい
る。分子酸素イオンビーム２０のための推奨される注入
エネルギーの全範囲は、一般に４０ｋｅＶから４００ｋ
ｅＶの範囲である。好ましい注入エネルギーの範囲は６
０ｋｅＶから２００ｋｅＶである。
は、少なくとも約４０ｋｅＶでなければならず、それよ
りも大きいことが好ましい。基板１０中で酸素原子と同
等の深さ及び広がりの注入を達成する場合は、原子酸素
イオン（Ｏ+）とは対照的に、各分子イオンの質量が２
倍であるため、分子酸素イオンを注入するためにはより
強いエネルギーが必要である。４０ｋｅＶより低い注入
エネルギーを用いると、分子酸素の貫入が浅くなりす
ぎ、表面シリコン層の質が悪くなることがわかってい
る。分子酸素イオンビーム２０のための推奨される注入
エネルギーの全範囲は、一般に４０ｋｅＶから４００ｋ
ｅＶの範囲である。好ましい注入エネルギーの範囲は６
０ｋｅＶから２００ｋｅＶである。
【００２５】図１に概略的に示されている注入工程の
間、イオンビーム２０は、シリコンウエハ基板１０の表
面平面２２に照射される。ウエハ１０は、結晶方位が
（１００）である単結晶シリコンであることが好まし
い。注入工程中の基板１０の好ましい周囲温度は５００
℃から８００℃の範囲にあることが好ましく、６００℃
であることが好ましい。当該技術分野でよく知られてい
るように、注入されたイオンはガウス分布パターンで基
板中に位置し、基板１０の表面２２の下方の好ましい深
さＤに分布の中心がある。注入工程の結果、図２に示す
ように、基板中に注入された分子酸素イオンの注入領域
または層２６が形成される。
間、イオンビーム２０は、シリコンウエハ基板１０の表
面平面２２に照射される。ウエハ１０は、結晶方位が
（１００）である単結晶シリコンであることが好まし
い。注入工程中の基板１０の好ましい周囲温度は５００
℃から８００℃の範囲にあることが好ましく、６００℃
であることが好ましい。当該技術分野でよく知られてい
るように、注入されたイオンはガウス分布パターンで基
板中に位置し、基板１０の表面２２の下方の好ましい深
さＤに分布の中心がある。注入工程の結果、図２に示す
ように、基板中に注入された分子酸素イオンの注入領域
または層２６が形成される。
【００２６】本プロセスの次の工程は、図２に示す構造
をアニールすることである。アニールは従来のＳＩＭＯ
Ｘ処理と同様の方法で行われる。酸素を０．２５％含ん
でいてもよい窒素を主体とする大気中に基板をおき、温
度を適切なアニール温度、一般に１１００℃から１４０
０℃の範囲に上昇させる。アニール工程の好ましい温度
は１３００℃である。アニールはおよそ６時間行われ
る。アニールプロセスでは、注入された酸素とウエハ１
０のシリコンとを反応させ、図３に示すように二酸化シ
リコンの層３０を形成する。アニールにより、イオン注
入プロセスでダメージを受けた表面シリコン層１２が再
結晶化され修復される。またこのプロセスによって、酸
素がシリコンを化学的に結合して二酸化シリコン（Ｓｉ
Ｏ2）が形成されるにつれて酸素が再び広がり、層と層
の間の境界３２及び３４が明確になる。
をアニールすることである。アニールは従来のＳＩＭＯ
Ｘ処理と同様の方法で行われる。酸素を０．２５％含ん
でいてもよい窒素を主体とする大気中に基板をおき、温
度を適切なアニール温度、一般に１１００℃から１４０
０℃の範囲に上昇させる。アニール工程の好ましい温度
は１３００℃である。アニールはおよそ６時間行われ
る。アニールプロセスでは、注入された酸素とウエハ１
０のシリコンとを反応させ、図３に示すように二酸化シ
リコンの層３０を形成する。アニールにより、イオン注
入プロセスでダメージを受けた表面シリコン層１２が再
結晶化され修復される。またこのプロセスによって、酸
素がシリコンを化学的に結合して二酸化シリコン（Ｓｉ
Ｏ2）が形成されるにつれて酸素が再び広がり、層と層
の間の境界３２及び３４が明確になる。
【００２７】アニール工程にかける時間は、得られる構
造の所望の構成にある程度依存する。注入ドーズ量、注
入エネルギー並びに、表面シリコン層１２及び誘電体層
３０において許容できる欠陥の数及び種類に応じて、ア
ニールの時間は０．１時間から１２時間までの範囲にな
り得る。アニール工程の適切な時間はおよそ６時間であ
る。
造の所望の構成にある程度依存する。注入ドーズ量、注
入エネルギー並びに、表面シリコン層１２及び誘電体層
３０において許容できる欠陥の数及び種類に応じて、ア
ニールの時間は０．１時間から１２時間までの範囲にな
り得る。アニール工程の適切な時間はおよそ６時間であ
る。
【００２８】上記のプロセスで得られる構造を図３に示
す。二酸化シリコンの埋め込み層３０は、シリコン基板
１０の中に形成される。分子酸素イオン（Ｏ2 +）の注入
で得られる二酸化シリコン層は、原子酸素イオン
（Ｏ+）の注入で形成される層に匹敵することが分かっ
ている。特に、注入された原子酸素イオン（Ｏ+）と注
入された分子酸素イオン（Ｏ2 +）との間の全体的な欠陥
密度には実質的にまったく違いがないものと思われる。
分子酸素注入により、商業的な品質のＳＩＭＯＸ基板が
製造される。分子イオン注入の間のスパッタリング量
は、原子イオン注入の間のスパッタリング量と同程度で
ある（つまり、それよりも顕著に大きくはない）ことが
分かっている。
す。二酸化シリコンの埋め込み層３０は、シリコン基板
１０の中に形成される。分子酸素イオン（Ｏ2 +）の注入
で得られる二酸化シリコン層は、原子酸素イオン
（Ｏ+）の注入で形成される層に匹敵することが分かっ
ている。特に、注入された原子酸素イオン（Ｏ+）と注
入された分子酸素イオン（Ｏ2 +）との間の全体的な欠陥
密度には実質的にまったく違いがないものと思われる。
分子酸素注入により、商業的な品質のＳＩＭＯＸ基板が
製造される。分子イオン注入の間のスパッタリング量
は、原子イオン注入の間のスパッタリング量と同程度で
ある（つまり、それよりも顕著に大きくはない）ことが
分かっている。
【００２９】本実施例では、シリコン基板の表面に照射
される６０ｋｅＶのビームエネルギーの分子酸素イオン
（Ｏ2 +）のビームを使用してイオン注入を行い、単結晶
シリコンウエハに埋め込み酸化層を形成する。注入ドー
ズ量は１．１×１０17分子／ｃｍ2で、注入工程中の周
囲温度は５５０℃である。注入は１時間行われる。注入
工程に続き、約０．２５％の酸素を含む窒素ガスを主体
とするアニール雰囲気中にウエハを置く。アニール工程
は１３００℃で６時間行われる。
される６０ｋｅＶのビームエネルギーの分子酸素イオン
（Ｏ2 +）のビームを使用してイオン注入を行い、単結晶
シリコンウエハに埋め込み酸化層を形成する。注入ドー
ズ量は１．１×１０17分子／ｃｍ2で、注入工程中の周
囲温度は５５０℃である。注入は１時間行われる。注入
工程に続き、約０．２５％の酸素を含む窒素ガスを主体
とするアニール雰囲気中にウエハを置く。アニール工程
は１３００℃で６時間行われる。
【００３０】その結果得られる構造は、４９８０オング
ストロームの厚みのシリコンの表面層、及び４３９０オ
ングストロームの厚みの二酸化シリコンの埋め込み層を
有している。二酸化シリコン層のブレークダウン電圧は
１μＡで平均２３．０Ｖであり、表面シリコン層の欠陥
密度は６．０×１０3／ｃｍ2である。
ストロームの厚みのシリコンの表面層、及び４３９０オ
ングストロームの厚みの二酸化シリコンの埋め込み層を
有している。二酸化シリコン層のブレークダウン電圧は
１μＡで平均２３．０Ｖであり、表面シリコン層の欠陥
密度は６．０×１０3／ｃｍ2である。
【００３１】上記のプロセスはまた、分子窒素イオン
（Ｎ2 +）のビームを用いて窒化シリコン（Ｓｉ3Ｎ4）の
埋め込み絶縁層を生成するためにも使用することができ
る。注入工程において分子酸素イオン（Ｏ2 +）の替わり
に分子窒素イオン（Ｎ2 +）が用いられること以外は上記
の方法中の工程が利用される。窒素の原子量がわずかに
小さいため、窒素分子イオンはシリコン基板中をより遠
くまで貫入する傾向があり、上記の二酸化シリコン層よ
りも絶縁層を基板中にやや深く形成する。その他は、本
発明の方法は、窒素あるいは酸素について同様に行うこ
とができる。
（Ｎ2 +）のビームを用いて窒化シリコン（Ｓｉ3Ｎ4）の
埋め込み絶縁層を生成するためにも使用することができ
る。注入工程において分子酸素イオン（Ｏ2 +）の替わり
に分子窒素イオン（Ｎ2 +）が用いられること以外は上記
の方法中の工程が利用される。窒素の原子量がわずかに
小さいため、窒素分子イオンはシリコン基板中をより遠
くまで貫入する傾向があり、上記の二酸化シリコン層よ
りも絶縁層を基板中にやや深く形成する。その他は、本
発明の方法は、窒素あるいは酸素について同様に行うこ
とができる。
【００３２】本発明によるさらに他の手法は、分子酸素
及び分子窒素の両方を注入して、酸化窒化シリコン（Ｓ
ｉxＮyＯz）の埋め込み絶縁層を形成することである。
このような混合プロセスでは、分子酸素イオンビーム及
び分子窒素イオンビームの注入エネルギーは、各イオン
種に対して貫入の平均の深さＤが均等になるように調節
される。その他では、図１から図３に関して述べた手法
を使用する。当業者は、本発明の他の実施様態を考え出
せるだろう。
及び分子窒素の両方を注入して、酸化窒化シリコン（Ｓ
ｉxＮyＯz）の埋め込み絶縁層を形成することである。
このような混合プロセスでは、分子酸素イオンビーム及
び分子窒素イオンビームの注入エネルギーは、各イオン
種に対して貫入の平均の深さＤが均等になるように調節
される。その他では、図１から図３に関して述べた手法
を使用する。当業者は、本発明の他の実施様態を考え出
せるだろう。
【００３３】
【発明の効果】本発明によれば、シリコン基板中に埋め
込み絶縁層を形成する際に、表面のダメージ、および表
面のスパッタリングレートを原子酸素イオンを注入した
ときと同程度に抑えながら、シリコン基板への電荷の蓄
積を減少させることができる。
込み絶縁層を形成する際に、表面のダメージ、および表
面のスパッタリングレートを原子酸素イオンを注入した
ときと同程度に抑えながら、シリコン基板への電荷の蓄
積を減少させることができる。
【図１】本発明による、分子イオンを基板に注入する工
程中のシリコン基板を表す部分断面概略図である。
程中のシリコン基板を表す部分断面概略図である。
【図２】注入工程で得られた注入分子の埋め込み層、及
び、アニール工程を示す、図１のシリコン基板の断面図
である。
び、アニール工程を示す、図１のシリコン基板の断面図
である。
【図３】図１及び図２の基板の最終的に得られた構造を
示す図である。
示す図である。
１０ シリコン基板 １２ 表面シリコン層 １４ バルク支持層 １６ 分子イオンビームソース ２０ イオンビーム ２２ 表面 ２６ 分子酸素イオン注入領域
Claims (3)
- 【請求項１】 シリコン基板中に埋め込み絶縁層を生成
する方法であって、 （ａ）所定の絶縁材料の分子イオンのソースを供給する
工程と、 （ｂ）注入エネルギーが４０ｋｅＶを越える分子イオン
ビームを該分子イオンから生成する工程と、 （ｃ）該工程（ｂ）の分子イオンビームを用いて該シリ
コン基板に分子イオンを注入する工程と、 （ｄ）該基板をアニールし、絶縁材料の埋め込み層を形
成する工程と、 を包含する方法。 - 【請求項２】 前記所定の絶縁材料が酸素で、前記工程
（ａ）で供給される分子イオンが分子酸素イオン
（Ｏ2 +）で、前記工程（ｂ）で生成される分子イオンビ
ームが分子酸素イオン（Ｏ2 +）のビームで、前記工程
（ｄ）の結果形成される絶縁材料の埋め込み層が二酸化
シリコン（ＳｉＯ2）である、請求項１に記載の方法。 - 【請求項３】 前記所定の絶縁材料が窒素で、前記工程
（ａ）で供給される分子イオンが分子窒素イオン
（Ｎ2 +）で、前記工程（ｂ）で生成される分子イオンビ
ームが分子窒素イオン（Ｎ2 +）のビームである、請求項
１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13199993A | 1993-10-04 | 1993-10-04 | |
| US08/131,999 | 1993-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106512A true JPH07106512A (ja) | 1995-04-21 |
Family
ID=22451970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6038559A Pending JPH07106512A (ja) | 1993-10-04 | 1994-03-09 | 分子イオン注入を用いたｓｉｍｏｘ処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5436175A (ja) |
| JP (1) | JPH07106512A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527907A (ja) * | 1998-10-15 | 2002-08-27 | コミツサリア タ レネルジー アトミーク | 他の材料中に埋め込まれた材料層の製造方法 |
| KR100333518B1 (ko) * | 1997-09-24 | 2002-08-27 | 닛본 덴기 가부시끼가이샤 | Soi기판의제조방법 |
| JP2002289819A (ja) * | 2001-03-23 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板 |
| US6506662B2 (en) | 1995-09-25 | 2003-01-14 | Atsushi Ogura | Method for forming an SOI substrate by use of a plasma ion irradiation |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110833A (en) | 1998-03-03 | 2000-08-29 | Advanced Micro Devices, Inc. | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation |
| US5661043A (en) * | 1994-07-25 | 1997-08-26 | Rissman; Paul | Forming a buried insulator layer using plasma source ion implantation |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| KR960039439A (ko) * | 1995-04-17 | 1996-11-25 | 김광호 | 폴리실리콘막의 제조방법 |
| US5653811A (en) | 1995-07-19 | 1997-08-05 | Chan; Chung | System for the plasma treatment of large area substrates |
| US5589407A (en) * | 1995-09-06 | 1996-12-31 | Implanted Material Technology, Inc. | Method of treating silicon to obtain thin, buried insulating layer |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| US5930642A (en) * | 1997-06-09 | 1999-07-27 | Advanced Micro Devices, Inc. | Transistor with buried insulative layer beneath the channel region |
| US6207005B1 (en) | 1997-07-29 | 2001-03-27 | Silicon Genesis Corporation | Cluster tool apparatus using plasma immersion ion implantation |
| US5891782A (en) * | 1997-08-21 | 1999-04-06 | Sharp Microelectronics Technology, Inc. | Method for fabricating an asymmetric channel doped MOS structure |
| JP4004734B2 (ja) * | 1997-09-30 | 2007-11-07 | インフィネオン テクノロジース アクチエンゲゼルシャフト | シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物の製造方法 |
| US5939750A (en) * | 1998-01-21 | 1999-08-17 | Advanced Micro Devices | Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers |
| US6120660A (en) * | 1998-02-11 | 2000-09-19 | Silicon Genesis Corporation | Removable liner design for plasma immersion ion implantation |
| US6274459B1 (en) | 1998-02-17 | 2001-08-14 | Silicon Genesis Corporation | Method for non mass selected ion implant profile control |
| US6113735A (en) * | 1998-03-02 | 2000-09-05 | Silicon Genesis Corporation | Distributed system and code for control and automation of plasma immersion ion implanter |
| US6030868A (en) * | 1998-03-03 | 2000-02-29 | Advanced Micro Devices, Inc. | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation |
| US6043120A (en) * | 1998-03-03 | 2000-03-28 | Advanced Micro Devices, Inc. | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation |
| US5998277A (en) * | 1998-03-13 | 1999-12-07 | Texas Instruments - Acer Incorporated | Method to form global planarized shallow trench isolation |
| US6051451A (en) * | 1998-04-21 | 2000-04-18 | Advanced Micro Devices, Inc. | Heavy ion implant process to eliminate polystringers in high density type flash memory devices |
| CN1155074C (zh) * | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 从低缺陷密度的单晶硅上制备硅-绝缘体结构 |
| US6355580B1 (en) | 1998-09-03 | 2002-03-12 | Micron Technology, Inc. | Ion-assisted oxidation methods and the resulting structures |
| US6211095B1 (en) * | 1998-12-23 | 2001-04-03 | Agilent Technologies, Inc. | Method for relieving lattice mismatch stress in semiconductor devices |
| US6458723B1 (en) | 1999-06-24 | 2002-10-01 | Silicon Genesis Corporation | High temperature implant apparatus |
| US6346978B1 (en) | 1999-07-13 | 2002-02-12 | Sharp Laboratories Of America, Inc. | SOI TFT array substrate for LCD projection display |
| US6504159B1 (en) | 1999-09-14 | 2003-01-07 | International Business Machines Corporation | SOI plasma source ion implantation |
| WO2002084728A1 (en) * | 2001-04-11 | 2002-10-24 | Memc Electronic Materials, Inc. | Control of thermal donor formation in high resistivity cz silicon |
| CN100446196C (zh) * | 2001-06-22 | 2008-12-24 | Memc电子材料有限公司 | 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 |
| CN1324166C (zh) * | 2002-11-12 | 2007-07-04 | Memc电子材料有限公司 | 利用坩锅旋转以控制温度梯度的制备单晶硅的方法 |
| US6861320B1 (en) * | 2003-04-04 | 2005-03-01 | Silicon Wafer Technologies, Inc. | Method of making starting material for chip fabrication comprising a buried silicon nitride layer |
| US7476594B2 (en) * | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
| US20070117350A1 (en) * | 2005-08-03 | 2007-05-24 | Memc Electronic Materials, Inc. | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor |
| US20070045738A1 (en) * | 2005-08-26 | 2007-03-01 | Memc Electronic Materials, Inc. | Method for the manufacture of a strained silicon-on-insulator structure |
| US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
| US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
| JP2010027959A (ja) * | 2008-07-23 | 2010-02-04 | Sumco Corp | 高抵抗ｓｉｍｏｘウェーハの製造方法 |
| US8143078B2 (en) * | 2009-12-23 | 2012-03-27 | Memc Electronic Materials, Inc. | Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing |
| US8440541B2 (en) | 2010-02-25 | 2013-05-14 | Memc Electronic Materials, Inc. | Methods for reducing the width of the unbonded region in SOI structures |
| US9156705B2 (en) | 2010-12-23 | 2015-10-13 | Sunedison, Inc. | Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor |
| US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
| WO2012125632A1 (en) | 2011-03-16 | 2012-09-20 | Memc Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
| JP2016504759A (ja) | 2012-11-19 | 2016-02-12 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 |
| US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
| US9634098B2 (en) | 2013-06-11 | 2017-04-25 | SunEdison Semiconductor Ltd. (UEN201334164H) | Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method |
| JP6487454B2 (ja) | 2014-02-07 | 2019-03-20 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 層状半導体構造体の製造方法 |
| US10128146B2 (en) | 2015-08-20 | 2018-11-13 | Globalwafers Co., Ltd. | Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures |
| WO2018125565A1 (en) | 2016-12-28 | 2018-07-05 | Sunedison Semiconductor Limited | Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield |
| TWI727141B (zh) | 2017-02-10 | 2021-05-11 | 環球晶圓股份有限公司 | 用於評估半導體結構的方法 |
| US11088249B2 (en) * | 2019-09-17 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with implant and method of manufacturing same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162235A (en) * | 1979-06-01 | 1980-12-17 | Mitsubishi Electric Corp | Forming nitride film |
| US4317686A (en) * | 1979-07-04 | 1982-03-02 | National Research Development Corporation | Method of manufacturing field-effect transistors by forming double insulative buried layers by ion-implantation |
| JPS5854638A (ja) * | 1981-09-28 | 1983-03-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61142755A (ja) * | 1984-12-17 | 1986-06-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4676841A (en) * | 1985-09-27 | 1987-06-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C. |
| US4740481A (en) * | 1986-01-21 | 1988-04-26 | Motorola Inc. | Method of preventing hillock formation in polysilicon layer by oxygen implanation |
| US4837172A (en) * | 1986-07-18 | 1989-06-06 | Matsushita Electric Industrial Co., Ltd. | Method for removing impurities existing in semiconductor substrate |
| US4810664A (en) * | 1986-08-14 | 1989-03-07 | Hewlett-Packard Company | Method for making patterned implanted buried oxide transistors and structures |
| FR2616590B1 (fr) * | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
| US5196355A (en) * | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| US5080730A (en) * | 1989-04-24 | 1992-01-14 | Ibis Technology Corporation | Implantation profile control with surface sputtering |
| US5047356A (en) * | 1990-02-16 | 1991-09-10 | Hughes Aircraft Company | High speed silicon-on-insulator device and process of fabricating same |
| US5143858A (en) * | 1990-04-02 | 1992-09-01 | Motorola, Inc. | Method of fabricating buried insulating layers |
-
1994
- 1994-03-09 JP JP6038559A patent/JPH07106512A/ja active Pending
- 1994-07-27 US US08/281,821 patent/US5436175A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506662B2 (en) | 1995-09-25 | 2003-01-14 | Atsushi Ogura | Method for forming an SOI substrate by use of a plasma ion irradiation |
| KR100333518B1 (ko) * | 1997-09-24 | 2002-08-27 | 닛본 덴기 가부시끼가이샤 | Soi기판의제조방법 |
| JP2002527907A (ja) * | 1998-10-15 | 2002-08-27 | コミツサリア タ レネルジー アトミーク | 他の材料中に埋め込まれた材料層の製造方法 |
| JP2002289819A (ja) * | 2001-03-23 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5436175A (en) | 1995-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106512A (ja) | 分子イオン注入を用いたｓｉｍｏｘ処理方法 | |
| US5795813A (en) | Radiation-hardening of SOI by ion implantation into the buried oxide layer | |
| US4975126A (en) | Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer | |
| US4749660A (en) | Method of making an article comprising a buried SiO2 layer | |
| US6204546B1 (en) | Silicon-on-insulator substrates using low dose implantation | |
| US5429955A (en) | Method for constructing semiconductor-on-insulator | |
| US5661043A (en) | Forming a buried insulator layer using plasma source ion implantation | |
| JP2003506841A (ja) | シリコンウェーハに酸素イオンを注入する方法及び装置 | |
| US6506662B2 (en) | Method for forming an SOI substrate by use of a plasma ion irradiation | |
| KR970004423B1 (ko) | 고에너지에서 이온 주입후 열처리를 통하여 제조된 깊고 얇은 산화물층을 갖는 에스오아이(soi) 구조물 | |
| US6998353B2 (en) | Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers | |
| US5883016A (en) | Apparatus and method for hydrogenating polysilicon thin film transistors by plasma immersion ion implantation | |
| KR20010074887A (ko) | Ｓｏｉ 기판 및 그의 제조 방법 | |
| US20030211711A1 (en) | Wafer processing method and ion implantation apparatus | |
| JP2777783B2 (ja) | シリコンウェハ内に埋込酸化層を形成するための方法 | |
| KR100333518B1 (ko) | Soi기판의제조방법 | |
| JPH0319218A (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| JPH0516174B2 (ja) | ||
| KR920002463B1 (ko) | 반도체 소자 제조방법 | |
| JPH01147830A (ja) | 半導体装置の製造方法 | |
| Atwater et al. | Film synthesis and growth using energetic beams | |
| JP2004006763A (ja) | ウエハの処理方法及びイオン注入装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010807 |