JP5972058B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5972058B2 JP5972058B2 JP2012133337A JP2012133337A JP5972058B2 JP 5972058 B2 JP5972058 B2 JP 5972058B2 JP 2012133337 A JP2012133337 A JP 2012133337A JP 2012133337 A JP2012133337 A JP 2012133337A JP 5972058 B2 JP5972058 B2 JP 5972058B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ion implantation
- resist pattern
- region
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims description 96
- 238000005468 ion implantation Methods 0.000 claims description 54
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 230000005465 channeling Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000002265 prevention Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 30
- 230000005684 electric field Effects 0.000 description 28
- 230000000694 effects Effects 0.000 description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000002513 implantation Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法に関し、特に、例えば半導体素子の終端構造の一つであるＦＬＲ（Field Limiting Ring）の形成のように、細く、高く、長い形状のレジストパターンを使用する製造方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of using a thin, high, and long resist pattern, such as the formation of FLR (Field Limiting Ring) which is one of termination structures of semiconductor elements. It is about.
近年、高耐電圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）を用いた半導体素子が有望視されており、インバータなどのパワー半導体装置（パワーデバイス）への適用が期待されている。 In recent years, semiconductor elements using silicon carbide (SiC) have been promising as next-generation switching elements that can achieve high withstand voltage, low loss, and high heat resistance, and can be applied to power semiconductor devices (power devices) such as inverters. Application is expected.
また、パワーデバイスの終端構造の一つとして、ＦＬＲ（Field Limiting Ring）が知られている。ＦＬＲは、半導体素子の形成領域（有効領域）を囲む複数のリング状不純物領域から構成される。そのため、ＦＬＲを形成する不純物のイオン注入工程でマスクとして用いるレジストパターンは、有効領域を囲むライン状（リング状）の部分を含む形状となる。 Further, FLR (Field Limiting Ring) is known as one of power device termination structures. The FLR is composed of a plurality of ring-shaped impurity regions surrounding a semiconductor element formation region (effective region). Therefore, the resist pattern used as a mask in the impurity ion implantation process for forming the FLR has a shape including a line-shaped (ring-shaped) portion surrounding the effective region.
ＦＬＲにおいて電界集中緩和の高い効果を得るためには、複数のリング状不純物領域を狭い間隔で配設することが必要である。特に、炭化珪素は、注入された不純物が殆ど熱拡散しないという性質を有するため、リング状不純物領域を狭い間隔で配設するためには、極めて細いライン状のレジストパターン（ライン状レジスト）が必要となる。 In order to obtain a high effect of reducing electric field concentration in the FLR, it is necessary to dispose a plurality of ring-shaped impurity regions at narrow intervals. In particular, silicon carbide has the property that implanted impurities hardly thermally diffuse. Therefore, in order to dispose the ring-shaped impurity regions at a narrow interval, a very thin line resist pattern (line resist) is required. It becomes.
また、各リング状不純物領域には、不純物を深く導入する必要があり、そのためには高エネルギーのイオン注入に耐え得るように、ライン状レジストを厚くする必要がある。さらに、パワーデバイスでは、大容量の電流を流せるようにチップサイズが大きいので、リング状不純物領域の１周の長さは長くなり、その形成に用いるライン状レジストも長くしなければならない。つまり、炭化珪素パワーデバイスのＦＬＲの形成には、細く、厚く、長い形状のライン状レジストが必要となる。 Further, it is necessary to deeply introduce impurities into each ring-shaped impurity region, and for this purpose, it is necessary to increase the thickness of the line resist so that it can withstand high energy ion implantation. Furthermore, in the power device, since the chip size is large so that a large amount of current can flow, the length of one circumference of the ring-shaped impurity region becomes long, and the line resist used for the formation thereof must also be long. In other words, a thin, thick, and long line resist is required to form the FLR of the silicon carbide power device.
なお、下記の特許文献１〜３には、細長い形状のレジストパターンの倒れを防止するために補助的な（ダミーの）パターンを設ける技術が開示されている。 The following Patent Documents 1 to 3 disclose techniques for providing an auxiliary (dummy) pattern in order to prevent a slender resist pattern from collapsing.
上記のように、ＦＬＲの形成過程には、細く、厚く、長いライン状レジストが必要となるが、この形状は構造上倒れやすい。本発明者の実験では、例えば厚み２．０μｍ以上、幅０．７μｍ以下、長さ２．０ｍｍ以上のレジストが実際に倒れることがあった。イオン注入のマスクとなるレジストが倒れると、目的とする領域に不純物を注入することはできない。このため、ＦＬＲのリング状不純物領域の間隔を狭くすることが困難であり、それがＦＬＲ構造の設計についての制約となっていた。特に、細いライン状レジストが必要となる炭化珪素半導体装置の製造ではこの問題が顕著になる。 As described above, the FLR formation process requires a thin, thick, and long line-shaped resist, but this shape is easily collapsed due to the structure. In the experiments of the present inventors, for example, a resist having a thickness of 2.0 μm or more, a width of 0.7 μm or less, and a length of 2.0 mm or more may actually fall. If the resist used as a mask for ion implantation falls down, impurities cannot be implanted into the target region. For this reason, it is difficult to narrow the interval between the ring-shaped impurity regions of the FLR, which is a limitation on the design of the FLR structure. In particular, this problem becomes significant in the manufacture of a silicon carbide semiconductor device that requires a thin line resist.
本発明は以上のような課題を解決するためになされたものであり、ライン状レジストの倒れを防止できる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device that can prevent a line resist from falling.
本発明に係る半導体装置の製造方法は、半導体基板上に、ライン状レジストを含む第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第１のイオン注入工程と、を備え、前記第１レジストパターンは、前記ライン状レジストの側面から局所的に突出し、当該ライン状レジスト以外の他の部分に接続しない突出部を含んでおり、前記突出部は、前記イオン注入でチャネリングが生じる方向に垂直な方向に突出している。
The method for manufacturing a semiconductor device according to the present invention includes a step of forming a first resist pattern including a line resist on a semiconductor substrate, and a step of ion-implanting impurities into the semiconductor substrate using the first resist pattern as a mask. comprising first ion implantation step, a first resist pattern, locally projecting from the side surface of the line-shaped resist includes a protruding portion which is not connected to other parts other than the line-shaped resist, the projecting The portion protrudes in a direction perpendicular to the direction in which channeling occurs in the ion implantation .
本発明によれば、ＦＬＲの形成に用いられるライン状レジストが、その側面に倒れを防止する突出部を有しているため、その形状を細く、長く、厚くすることができる。よって、例えばＦＬＲにおいて、リング状不純物領域の間隔を狭くでき、また、リング状不純物領域に不純物を深く注入することが可能となる。また突出部は、それが付随するライン状レジスト以外のレジストパターンの部分には接続しないため、突出部がマスクになってリング状不純物領域が途切れることはない。よって、突出部を設けたことによるＦＬＲの電界集中緩和の効果が低下することは抑制される。 According to the present invention, since the line resist used for forming the FLR has a protruding portion that prevents the side surface from falling down, the shape can be made thin, long, and thick. Therefore, for example, in the FLR, the interval between the ring-shaped impurity regions can be narrowed, and the impurities can be deeply implanted into the ring-shaped impurity regions. Further, since the projecting portion is not connected to a portion of the resist pattern other than the line resist accompanying the projecting portion, the projecting portion serves as a mask and the ring-shaped impurity region is not interrupted. Therefore, it is suppressed that the effect of the FLR electric field concentration relaxation due to the provision of the projecting portion is reduced.
＜実施の形態１＞
図１は、実施の形態１に係る炭化珪素半導体装置のＦＬＲ形成工程における上面図である。一般に、ＦＬＲ等の終端構造の形成は半導体素子の形成とは独立して行うため、図１に斜線部分で示すＦＬＲ形成用レジストパターン（ＦＬＲ形成の際の注入マスクとなるレジストパターン）は、半導体装置１００における半導体素子の形成領域１０１（有効領域）の全面を覆うように形成される。また、当該レジストパターンは、有効領域１０１の外側の外周領域１０２に、有効領域１０１を囲むライン状（リング状）のレジストパターン（ライン状レジスト）を含んでいる。
<Embodiment 1>
FIG. 1 is a top view in the FLR formation step of the silicon carbide semiconductor device according to the first embodiment. In general, since the termination structure such as FLR is formed independently of the formation of the semiconductor element, the FLR formation resist pattern (resist pattern serving as an implantation mask in forming the FLR) indicated by the hatched portion in FIG. The device 100 is formed so as to cover the entire surface of the semiconductor element formation region 101 (effective region). In addition, the resist pattern includes a line-shaped (ring-shaped) resist pattern (line-shaped resist) surrounding the effective area 101 in the outer peripheral area 102 outside the effective area 101.
図２は、実施の形態１に係るＦＬＲ形成用レジストパターンの形状をより具体的に示す図であり、図１に示す領域Ａの拡大図に相当する。 FIG. 2 is a diagram more specifically showing the shape of the FLR forming resist pattern according to the first embodiment, and corresponds to an enlarged view of region A shown in FIG.
本実施の形態では、当該レジストパターンが、有効領域１０１を覆うレジストＲ０と、半導体装置１００（チップ）の端部近傍を覆うレジストＲ４と、その間の３本のライン状レジストＲ１〜Ｒ３により構成されている（形成されるＦＬＲは４本のリング状不純物領域を有することとなる）。ライン状レジストＲ１〜Ｒ３は、それぞれ有効領域１０１を囲むリング状であり、最も内側（有効領域１０１側）のライン状レジストＲ１が最も細く、最も外側のライン状レジストＲ３が最も太くなっている。 In the present embodiment, the resist pattern is composed of a resist R0 that covers the effective region 101, a resist R4 that covers the vicinity of the end of the semiconductor device 100 (chip), and three line resists R1 to R3 therebetween. (The formed FLR has four ring-shaped impurity regions). Each of the line resists R1 to R3 has a ring shape surrounding the effective area 101, and the innermost line resist R1 is the thinnest and the outermost line resist R3 is the thickest.
本実施の形態では、ライン状レジストＲ１〜Ｒ３のうち、比較的細いライン状レジストＲ１、Ｒ２に、「倒れ防止パターン」として、側面から局所的に突出する突出部Ｐ１、Ｐ２を設けている。ライン状レジストＲ１の突出部Ｐ１は、ライン状レジストＲ１以外のレジストパターンの部分（レジストＲ０やライン状レジストＲ２など）には接続しない。同様に、ライン状レジストＲ２の突出部Ｐ２は、ライン状レジストＲ２以外のレジストパターンの部分（ライン状レジストＲ１やライン状レジストＲ３）には接続しない。突出部Ｐ１と突出部Ｐ２との間も接続されず、間隔が空けられている。突出部Ｐ１は、ライン状レジストＲ１に所定の間隔で複数設けられ、突出部Ｐ２はライン状レジストＲ２に所定の間隔を空けて複数設けられている。 In the present embodiment, among the line resists R1 to R3, the relatively thin line resists R1 and R2 are provided with protrusions P1 and P2 that locally protrude from the side surfaces as “falling prevention patterns”. The protruding portion P1 of the line resist R1 is not connected to a resist pattern portion (resist R0, line resist R2, etc.) other than the line resist R1. Similarly, the protruding portion P2 of the line resist R2 is not connected to a portion of the resist pattern (the line resist R1 or the line resist R3) other than the line resist R2. The protrusion P1 and the protrusion P2 are not connected and are spaced from each other. A plurality of protrusions P1 are provided at a predetermined interval on the line resist R1, and a plurality of protrusions P2 are provided at a predetermined interval on the line resist R2.
ライン状レジストＲ１は、突出部Ｐ１が設けられた部分で幅が広くなり、それによってライン状レジストＲ１の倒れが防止される。同様に、ライン状レジストＲ２では、突出部Ｐ２が設けられた部分で幅が広くなり、それによってライン状レジストＲ２の倒れが防止される。 The width of the line-shaped resist R1 is widened at the portion where the protruding portion P1 is provided, thereby preventing the line-shaped resist R1 from collapsing. Similarly, the width of the line resist R2 is increased at the portion where the protrusion P2 is provided, thereby preventing the line resist R2 from falling.
図２の例では、突出部Ｐ１，Ｐ２は、ライン状レジストＲ１、Ｒ２にそれぞれ直交する長方形のパターンを有している。また、突出部Ｐ１はライン状レジストＲ１から左右対称に突出し、突出部Ｐ２はライン状レジストＲ２から左右対称に突出している。このような形状の突出部Ｐ１、Ｐ２は、特に倒れ防止効果が高い。 In the example of FIG. 2, the protrusions P1 and P2 have rectangular patterns that are orthogonal to the line resists R1 and R2, respectively. Further, the protruding portion P1 protrudes symmetrically from the line resist R1, and the protruding portion P2 protrudes symmetrically from the line resist R2. The protrusions P1 and P2 having such a shape have a particularly high fall prevention effect.
ここで、実施の形態１に係るＦＬＲの形成方法を説明する。図３〜図５は、その工程図である。各工程図は、図２のＢ１−Ｂ２線に沿った断面に対応する。また、以下の説明では、ｎ型の炭化珪素半導体基板に、ｐ型のＦＬＲを形成する例を示す。 Here, a method for forming the FLR according to the first embodiment will be described. 3 to 5 are process diagrams. Each process drawing corresponds to a cross section taken along line B1-B2 of FIG. In the following description, an example in which a p-type FLR is formed on an n-type silicon carbide semiconductor substrate is shown.
まず、炭化珪素からなるｎ型の半導体基板１０上に、ＦＬＲ形成の際の注入マスクとなるＦＬＲ形成用レジストパターンを形成する（図３）。このＦＬＲ形成用レジストパターンは、図１および図２に示したものであり、レジストＲ０とレジストＲ４およびその間のライン状レジストＲ１〜Ｒ３を含んでいる。またライン状レジストＲ１、Ｒ２には、それぞれ倒れ防止のための突出部Ｐ１、Ｐ２が設けられている。 First, on the n-type semiconductor substrate 10 made of silicon carbide, a resist pattern for forming an FLR is formed that serves as an implantation mask for forming the FLR (FIG. 3). This resist pattern for forming an FLR is shown in FIGS. 1 and 2, and includes a resist R0, a resist R4, and linear resists R1 to R3 therebetween. Further, the line resists R1 and R2 are provided with protrusions P1 and P2 for preventing the collapse, respectively.
次いで、そのＦＬＲ形成用レジストパターンをマスクにして、例えばＡｌ等のｐ型不純物をイオン注入することにより、半導体基板１０にＦＬＲを形成する（図４）。ここではレジストＲ０とレジストＲ４との間に３本のライン状レジストＲ１〜Ｒ３が配設されているので、４本のリング状不純物領域Ｌ１〜Ｌ４からなるＦＬＲが形成される。ＦＬＲ形成用レジストパターンはその後除去する（図５）。 Next, by using the FLR forming resist pattern as a mask, a p-type impurity such as Al is ion-implanted to form FLR on the semiconductor substrate 10 (FIG. 4). Here, since three line resists R1 to R3 are disposed between the resist R0 and the resist R4, an FLR composed of four ring impurity regions L1 to L4 is formed. The resist pattern for forming the FLR is then removed (FIG. 5).
ＦＬＲ形成用レジストパターンは、ＦＬＲを形成するイオン注入の際に不純物が貫通しない程度に十分な厚みとする必要がある。また、半導体装置１００がパワーデバイスの場合には、有効領域１０１の面積が広く、その一辺の長さはミリ（ｍｍ）オーダとなるが、それに応じてライン状レジストＲ１〜Ｒ３の各長さを長くしなければならない。そのため、特に幅の細いライン状レジストＲ１、Ｒ２は倒れやすい形状となるが、突出部Ｐ１、Ｐ２によりその倒れは防止される。よって、従来よりも細く、厚く、長いライン状レジストを実現できる。その結果、終端構造設計の自由度が増し、半導体装置中の電界強度をより低くして電界分布を均一にできる終端構造を得ることができる。 The resist pattern for forming the FLR needs to have a thickness sufficient to prevent impurities from penetrating during ion implantation for forming the FLR. In the case where the semiconductor device 100 is a power device, the effective area 101 has a large area and the length of one side is on the order of millimeters (mm), but the lengths of the line resists R1 to R3 are set accordingly. It must be long. Therefore, the line resists R1 and R2 having a particularly narrow width are easy to fall, but the fall is prevented by the protrusions P1 and P2. Therefore, it is possible to realize a line resist that is thinner, thicker and longer than the conventional one. As a result, the degree of freedom in designing the termination structure is increased, and a termination structure that can lower the electric field strength in the semiconductor device and make the electric field distribution uniform can be obtained.
ここで、突出部Ｐ１は、イオン注入のマスクの一部となり、また炭化珪素半導体では不純物が殆ど拡散しないので、図４に示すように、突出部Ｐ１の下にはｐ型領域が形成されない。突出部Ｐ２の下も同様である。その部分ではリング状不純物領域Ｌ１〜Ｌ３の幅が若干狭くなり、他の部分よりも電界集中が生じやすくなるが、突出部Ｐ１はライン状レジストＲ１以外の部分に接続しない形状であるため、リング状不純物領域Ｌ１やリング状不純物領域Ｌ２が途切れる形状にはならない。よってその部分に極端な電界集中が生じることは防止されている。つまり、ＦＬＲの電界集中緩和効果が低下することが抑えられている。 Here, the protrusion P1 becomes a part of the mask for ion implantation, and impurities are hardly diffused in the silicon carbide semiconductor. Therefore, as shown in FIG. 4, no p-type region is formed under the protrusion P1. The same applies to the bottom of the protrusion P2. In that portion, the widths of the ring-shaped impurity regions L1 to L3 are slightly narrowed, and electric field concentration is more likely to occur than in other portions. However, since the protruding portion P1 has a shape that does not connect to any portion other than the line-shaped resist R1, The shape of the impurity region L1 or the ring-shaped impurity region L2 is not interrupted. Therefore, extreme electric field concentration is prevented from occurring in that portion. That is, it is possible to prevent the FLR electric field concentration relaxation effect from being lowered.
但し、ＦＬＲでの電界集中を防止する観点からは、突出部Ｐ１、Ｐ２の長さ（ライン状レジストＲ１、Ｒ２からの突出方向の長さ）および太さ（長さ方向に垂直な方向の幅）は必要最低限にすることが望まれる。 However, from the viewpoint of preventing electric field concentration in the FLR, the lengths of the protrusions P1 and P2 (the length in the protruding direction from the line resists R1 and R2) and the thickness (the width in the direction perpendicular to the length direction) ) Should be minimized.
なお、実施の形態１では、突出部Ｐ１、Ｐ２の形状をそれぞれライン状レジストＲ１、Ｒ２に直交する長方形としたが、例えば図６に例示するように、その形状は任意でよい。いかなる形状であっても、倒れ防止の一定の効果は得られる。 In Embodiment 1, the shapes of the protrusions P1 and P2 are rectangles orthogonal to the line resists R1 and R2, respectively. However, as illustrated in FIG. 6, for example, the shapes may be arbitrary. Regardless of the shape, a certain effect of preventing the collapse can be obtained.
また本実施の形態では、比較的幅の広いライン状レジストＲ３については、倒れる可能性低いものと仮定して、ライン状レジストＲ３には突出部を設けなかったが、それにも突出部を設けてもよい。 Further, in the present embodiment, the line resist R3 is not provided with a protrusion on the assumption that the line resist R3 having a relatively wide width is unlikely to fall down. Also good.
＜実施の形態２＞
図７は、実施の形態２に係るＦＬＲ形成用レジストパターンを示す図である。同図の如く、実施の形態２では、隣り合うライン状レジストＲ１、Ｒ２において、それらの突出部Ｐ１、Ｐ２が互いに隣り合わないように配置する。つまり、隣り合うライン状レジストＲ１、Ｒ２が有する突出部Ｐ１、Ｐ２の配置位置が、ライン状レジストＲ１、Ｒ２のラインに垂直な方向で重ならないようにする。
<Embodiment 2>
FIG. 7 is a diagram showing a resist pattern for forming an FLR according to the second embodiment. As shown in the figure, in the second embodiment, the adjacent line-shaped resists R1 and R2 are arranged so that the protruding portions P1 and P2 are not adjacent to each other. That is, the arrangement positions of the protrusions P1 and P2 of the adjacent line resists R1 and R2 are prevented from overlapping in the direction perpendicular to the lines of the line resists R1 and R2.
本実施の形態によれば、リング状不純物領域Ｌ１〜Ｌ３において、突出部Ｐ１、Ｐ２がマスクとなって幅が狭くなる箇所、すなわち電界が集中しやすくなる箇所が分散する。それにより、ＦＬＲの電界集中緩和効果をより高く維持できる。 According to the present embodiment, in the ring-shaped impurity regions L1 to L3, the locations where the protrusions P1 and P2 become the mask and the width becomes narrow, that is, the locations where the electric field tends to concentrate are dispersed. Thereby, the electric field concentration relaxation effect of FLR can be maintained higher.
この効果を、図８〜図１０を用いて説明する。例えば図８のように、ライン状レジストＲ１〜Ｒ３に設けられた突出部Ｐ１〜Ｐ３が横に並ぶ場合を考える。図９は、突出部Ｐ１〜Ｐ３の位置（Ｃ１−Ｃ２線）の断面図であり、図１０は、突出部Ｐ１〜Ｐ３が並ぶ位置（Ｄ１−Ｄ２線）の断面図である。図９および図１０において、「○」印に「×」印を付したシンボルは、その部分に発生する電界の大きさを示している。 This effect will be described with reference to FIGS. For example, as shown in FIG. 8, a case is considered in which protrusions P1 to P3 provided on the line resists R1 to R3 are arranged side by side. 9 is a cross-sectional view of the positions of the protrusions P1 to P3 (C1-C2 line), and FIG. 10 is a cross-sectional view of the position (line D1-D2) where the protrusions P1 to P3 are arranged. In FIGS. 9 and 10, a symbol with a “X” mark added to a “◯” mark indicates the magnitude of the electric field generated in that portion.
本来、ＦＬＲのリング状不純物領域Ｌ１〜Ｌ４それぞれの幅は、半導体素子の外周部に生じる電界が、図９のように、リング状不純物領域Ｌ１〜Ｌ４で均一に分担して保持されるように最適化され、ライン状レジストＲ１〜Ｒ３の間隔はそれに合わせて規定されている。 Originally, the width of each of the ring-shaped impurity regions L1 to L4 of the FLR is such that the electric field generated in the outer peripheral portion of the semiconductor element is uniformly shared and held by the ring-shaped impurity regions L1 to L4 as shown in FIG. Optimized, the intervals between the line resists R1 to R3 are defined accordingly.
ライン状レジストＲ１〜Ｒ３に突出部Ｐ１〜Ｐ３を設けたことにより、リング状不純物領域Ｌ１〜Ｌ４に本来よりも幅の狭い部分が形成されると、リング状不純物領域Ｌ１〜Ｌ４で保持される電界にアンバランスが生じる。特に、幅の狭い部分が隣り合うと、そのアンバランスが大きくなり、図１０のように、内側（有効領域１０１側）のリング状不純物領域Ｌ１の分担する電界が大きくなる。つまり、リング状不純物領域Ｌ１の端部に高い電界が生じ、絶縁破壊の原因となる可能性がある。 When the protrusions P1 to P3 are provided in the line resists R1 to R3, and the narrower portions than the original are formed in the ring impurity regions L1 to L4, the resists are held in the ring impurity regions L1 to L4. An imbalance occurs in the electric field. In particular, when narrow portions are adjacent to each other, the unbalance increases, and the electric field shared by the ring-shaped impurity region L1 on the inner side (effective region 101 side) increases as shown in FIG. That is, a high electric field is generated at the end of the ring-shaped impurity region L1, which may cause dielectric breakdown.
本実施の形態では、隣り合うライン状レジストの突出部が互いに隣り合わないように配置されるため、上記のアンバランスは最小限に抑えられる。その結果、ＦＬＲの電界集中緩和効果を高く維持できるという上記の効果が得られる。なお、実施の形態１と同様にライン状レジストの倒れ防止の効果が得られることは明らかである。 In the present embodiment, the protruding portions of the adjacent line resists are arranged so as not to be adjacent to each other, so that the above-described unbalance is minimized. As a result, the above-described effect that the effect of reducing the electric field concentration of the FLR can be maintained high can be obtained. It is obvious that the effect of preventing the line-shaped resist from collapsing can be obtained as in the first embodiment.
＜実施の形態３＞
図１１は、実施の形態３に係るＦＬＲ形成用レジストパターンを示す図である。本実施の形態では、当該レジストパターンに、「倒れ防止パターン」として、隣り合うライン状レジストＲ１、Ｒ２の間を接続するブリッジ部Ｐ１２と、隣り合うライン状レジストＲ２、Ｒ３の間を接続するブリッジ部Ｐ２３とを設けている。ブリッジ部Ｐ１２およびブリッジ部Ｐ２３はそれぞれ複数個も受けられている。
<Embodiment 3>
FIG. 11 shows a resist pattern for forming FLR according to the third embodiment. In the present embodiment, as the “falling prevention pattern”, a bridge portion P12 connecting between the adjacent line resists R1 and R2 and a bridge connecting between the adjacent line resists R2 and R3 are connected to the resist pattern. Part P23. A plurality of bridge portions P12 and a plurality of bridge portions P23 are also received.
ブリッジ部Ｐ１２とブリッジ部Ｐ２３とは、ライン状レジストＲ２を挟んで互いに隣り合わないように配置される。図１１のように、ブリッジ部Ｐ１２、Ｐ２３をライン状レジストＲ１〜Ｒ３に対して垂直なものとする場合、ライン状レジストＲ２からブリッジ部Ｐ１２が突出する位置と、ライン状レジストＲ２からブリッジ部Ｐ２３が突出する位置とをずらす。 The bridge portion P12 and the bridge portion P23 are arranged so as not to be adjacent to each other with the line-shaped resist R2 interposed therebetween. As shown in FIG. 11, when the bridge portions P12 and P23 are perpendicular to the line resists R1 to R3, the position where the bridge portion P12 projects from the line resist R2 and the bridge portion P23 from the line resist R2. Shift the position where the protrudes.
ブリッジ部Ｐ１２がライン状レジストＲ１、Ｒ２の間に跨がり、突出部Ｐ２３がライン状レジストＲ２、Ｒ３の間に跨がるため、形成されるＦＬＲのリング状不純物領域Ｌ２、Ｌ３はそれらの下で途切れることになるが、ブリッジ部Ｐ１２およびブリッジ部Ｐ２３とが隣り合わないことにより、電界が集中しやすくなる箇所が分散する。それにより、ＦＬＲの電界集中緩和効果を高く維持できる。 Since the bridge portion P12 straddles between the line resists R1 and R2 and the projecting portion P23 straddles between the line resists R2 and R3, the ring-shaped impurity regions L2 and L3 of the formed FLR are below them. However, since the bridge part P12 and the bridge part P23 are not adjacent to each other, places where the electric field tends to concentrate are dispersed. Thereby, the electric field concentration relaxation effect of FLR can be maintained high.
例えば図１２のように、ライン状レジストＲ１〜Ｒ３の間でブリッジ部Ｐ１２、Ｐ２３が横に並ぶ場合を考える。図１３は、ブリッジ部Ｐ１２、Ｐ２３が並ぶ位置（Ｅ１−Ｅ２線）の断面図である。 For example, as shown in FIG. 12, a case is considered in which bridge portions P12 and P23 are arranged horizontally between line resists R1 to R3. FIG. 13 is a cross-sectional view of the position (line E1-E2) where the bridge portions P12 and P23 are arranged.
実施の形態２で説明したように、本来、ＦＬＲのリング状不純物領域Ｌ１〜Ｌ４それぞれの幅は、半導体素子の外周部に生じる電界が、リング状不純物領域Ｌ１〜Ｌ４で均一に分担して保持されるように最適化され、ライン状レジストＲ１〜Ｒ３の間隔はそれに合わせて規定されている。ブリッジ部Ｐ１２、Ｐ２３が隣り合って配置されると、ライン状レジストＲ１、Ｒ２間に形成されるリング状不純物領域Ｌ２が途切れる位置と、ライン状レジストＲ２、Ｒ３間に形成されるリング状不純物領域Ｌ３が途切れる位置とが並び、その断面ではリング状不純物領域Ｌ１、Ｌ４の２つのみになり、リング状不純物領域Ｌ１〜Ｌ４が保持する電界のアンバランスが生じる。その結果、図１３のように、内側（有効領域１０１側）のリング状不純物領域Ｌ１の分担する電界が大きくなる。つまり、リング状不純物領域Ｌ１の端部に高い電界が生じ、絶縁破壊の原因となる可能性がある。 As described in the second embodiment, the width of each of the ring-shaped impurity regions L1 to L4 of the FLR is originally maintained by the electric field generated in the outer peripheral portion of the semiconductor element being uniformly shared by the ring-shaped impurity regions L1 to L4. The intervals between the line resists R1 to R3 are defined accordingly. When the bridge portions P12 and P23 are arranged adjacent to each other, a position where the ring-shaped impurity region L2 formed between the line-shaped resists R1 and R2 is interrupted and a ring-shaped impurity region formed between the line-shaped resists R2 and R3 The position where L3 is interrupted is aligned, and only two of the ring-shaped impurity regions L1 and L4 are present in the cross section, and the electric field held by the ring-shaped impurity regions L1 to L4 is unbalanced. As a result, as shown in FIG. 13, the electric field shared by the ring-shaped impurity region L1 on the inner side (effective region 101 side) increases. That is, a high electric field is generated at the end of the ring-shaped impurity region L1, which may cause dielectric breakdown.
本実施の形態では、ブリッジ部Ｐ１２とブリッジ部Ｐ２３とが、ライン状レジストＲ２を挟んで隣り合わないように配置されるため、上記のアンバランスは最小限に抑えられる。その結果、ＦＬＲの電界集中緩和効果を高く維持できるという上記の効果が得られる。 In the present embodiment, since the bridge portion P12 and the bridge portion P23 are arranged so as not to be adjacent to each other with the line-shaped resist R2 interposed therebetween, the above-described unbalance is minimized. As a result, the above-described effect that the effect of reducing the electric field concentration of the FLR can be maintained high can be obtained.
なお、本実施の形態のように隣り合うライン状レジスト同士をブリッジ部で接続した構成は、実施の形態１のようにライン状レジストに突出部を設ける構成よりも、構造上、倒れ防止の効果は高くなる。 Note that the configuration in which adjacent line-shaped resists are connected by a bridge portion as in the present embodiment is more structurally effective in preventing collapse than the configuration in which the protruding portions are provided in the line-shaped resist as in the first embodiment. Becomes higher.
特に、図１１のように各ブリッジ部をライン状レジストに直角に接続させると倒れ防止の効果は高くなるが、例えば図１４に例示するように、各ブリッジ部の形状や、各ブリッジ部とライン状レジストとが成す角度は任意でよい（この場合も、各ブリッジ部は互いに隣り合わないことが好ましい）。いかなる形状および角度であっても、倒れ防止の一定の効果は得られる。 In particular, as shown in FIG. 11, when each bridge portion is connected to the line resist at a right angle, the effect of preventing the collapse is enhanced. For example, as illustrated in FIG. 14, the shape of each bridge portion, each bridge portion and the line The angle formed by the shaped resist may be arbitrary (also in this case, it is preferable that the bridge portions are not adjacent to each other). In any shape and angle, a certain effect of preventing the fall is obtained.
＜実施の形態４＞
ＦＬＲでの電界集中を防止する観点からは、それぞれのリング状不純物領域の形状は、一定幅で途切れないことが望ましい。そのためＦＬＲ形成用レジストパターンにおいて、ライン状レジストの「倒れ防止パターン」である突出部の長さ（ライン状レジストからの突出方向の長さ）および太さ（長さ方向に垂直な方向の幅）、またはブリッジ部の太さは、必要最低限にすることが望まれる。
<Embodiment 4>
From the viewpoint of preventing electric field concentration in the FLR, it is desirable that the shape of each ring-shaped impurity region is constant and does not break. Therefore, in the resist pattern for FLR formation, the length (the length in the protruding direction from the line resist) and the thickness (the width in the direction perpendicular to the length direction) of the protruding portion that is the “falling prevention pattern” of the line resist Alternatively, it is desirable that the thickness of the bridge portion is minimized.
図１５は、炭化珪素にＡｌを７００ｋｅＶのエネルギーでイオン注入した場合における、炭化珪素内でのＡｌの横方向への広がりをシミュレーションした結果である。この場合、Ａｌは横方向に約２５０ｎｍ拡がることが分かる。よって、図１６に示すように、レジストパターン１１０をマスクにして、炭化珪素の半導体基板１０にＡｌを７００ｋｅＶのエネルギーでイオン注入すると、Ａｌは２５０ｎｍだけレジストパターン１１０の下に入り込む。この不純物の広がりは、注入エネルギーが高いほど大きくなる。 FIG. 15 shows the result of simulating the lateral spread of Al in silicon carbide when Al is ion-implanted into silicon carbide at an energy of 700 keV. In this case, it can be seen that Al expands by about 250 nm in the lateral direction. Therefore, as shown in FIG. 16, when Al is ion-implanted into the silicon carbide semiconductor substrate 10 with an energy of 700 keV using the resist pattern 110 as a mask, Al enters under the resist pattern 110 by 250 nm. The spread of impurities increases as the implantation energy increases.
従って、ＦＬＲの形成工程で１回以上、Ａｌを７００ｋｅＶ以上のエネルギーでの注入を行う場合であれば、ＦＬＲ形成用レジストパターンに設ける倒れ防止パターンの太さを、２５０ｎｍ×２＝５００ｎｍ以下とすると、倒れ防止パターンの真下の領域にも不純物が注入される。 Therefore, if the implantation of Al is performed at an energy of 700 keV or more once or more in the FLR formation process, the thickness of the fall prevention pattern provided on the FLR formation resist pattern is 250 nm × 2 = 500 nm or less. Impurities are also implanted into the region directly below the fall prevention pattern.
実施の形態４ではこれを利用し、図１７〜図１９に示すように、ＦＬＲ形成用レジストパターンに設ける倒れ防止パターン（突出部またはブリッジ部）を細くして、その太さＷがＦＬＲの形成時に注入する不純物の半導体基板１０内での広がり幅の２倍以下になるようにする。 In the fourth embodiment, this is utilized, and as shown in FIGS. 17 to 19, the collapse prevention pattern (protruding portion or bridge portion) provided in the resist pattern for forming the FLR is thinned, and the thickness W thereof is formed as FLR. An impurity to be implanted sometimes is set to be not more than twice the spread width in the semiconductor substrate 10.
この場合、半導体基板１０内の不純物の広がりにより、倒れ防止パターンの真下にまで不純物が導入されるので、倒れ防止パターンの存在が実質的にＦＬＲのリング状不純物領域の形状に影響しなくなる。つまり、ＦＬＲ形成用レジストパターンに倒れ防止パターンを設けても、リング状不純物領域を一定幅で途切れない形状にでき、ＦＬＲでの電界集中を防止できる。 In this case, since the impurities are introduced into the semiconductor substrate 10 just below the collapse preventing pattern, the presence of the collapse preventing pattern does not substantially affect the shape of the ring-shaped impurity region of the FLR. In other words, even if a fall prevention pattern is provided in the resist pattern for forming the FLR, the ring-shaped impurity region can be formed with a constant width and uninterrupted, and electric field concentration in the FLR can be prevented.
なお、図１７、図１８は、ライン状レジストＲ１、Ｒ２に設けた突出部Ｐ１、Ｐ２を細くした例であり、図１９は、ライン状レジストＲ１〜Ｒ３に設けたブリッジ部Ｐ１２、Ｐ２３を細くした例である。実施の形態４では、倒れ防止パターンの真下まで不純物が導入されるが、その部分は他の部分よりも不純物濃度は低くなり、完全に均一にはならない。そのため、実施の形態４においても、図１８および図１９のように、倒れ防止パターン同士が隣り合わないように配置することが望ましい。 17 and 18 are examples in which the protrusions P1 and P2 provided in the line resists R1 and R2 are thinned. FIG. 19 is a view in which the bridge parts P12 and P23 provided in the line resists R1 to R3 are thin. This is an example. In the fourth embodiment, impurities are introduced up to just below the collapse prevention pattern, but the impurity concentration in that portion is lower than that in the other portions, and it is not completely uniform. Therefore, also in the fourth embodiment, it is desirable that the fall prevention patterns are not adjacent to each other as shown in FIGS.
＜実施の形態５＞
実施の形態５では、ＦＬＲ形成用レジストパターンに設ける倒れ防止パターン（突出部またはブリッジ部）の太さ方向（長さ方向に垂直な方向）を、ＦＬＲの形成時に注入する不純物のチャネリングが生じる方向に合わせる。つまり、図２０〜図２３のように、倒れ防止パターンがライン状レジストから突出する方向ＤＰが、チャネリングが生じる方向ＤＣに垂直になるようにする。
<Embodiment 5>
In the fifth embodiment, the thickness direction (direction perpendicular to the length direction) of the fall prevention pattern (protruding portion or bridge portion) provided in the resist pattern for forming the FLR is the direction in which channeling of impurities implanted during the formation of the FLR occurs. To match. In other words, as shown in FIGS. 20 to 23, the direction D P collapse prevention pattern protrudes from the line-like resist, to be perpendicular to the direction D C channeling occurs.
チャネリングが生じる方向へは不純物が大きく広がるため、倒れ防止パターンの太さ方向をそれに合わせると、倒れ防止パターンがある程度太くても、その真下にまで不純物を導入できる。倒れ防止パターンが太いほど倒れ防止効果は高くなるので、本実施の形態によれば、倒れ防止効果を維持しつつ、実施の形態４と同様の効果を得ることができる。 Since impurities greatly spread in the direction in which channeling occurs, if the thickness direction of the fall prevention pattern is matched to that, even if the fall prevention pattern is somewhat thick, the impurity can be introduced directly below. The thicker the fall prevention pattern, the higher the fall prevention effect. Therefore, according to the present embodiment, the same effect as in the fourth embodiment can be obtained while maintaining the fall prevention effect.
なお、図２０〜図２２は、ライン状レジストＲ１、Ｒ２に設けた突出部Ｐ１、Ｐ２の突出方向ＤＰを、チャネリングの方向ＤＣに垂直にした例であり、図２３は、ライン状レジストＲ１〜Ｒ３に設けたブリッジ部Ｐ１２、Ｐ２３の突出方向ＤＰを、チャネリングの方向ＤＣに垂直にした例である。倒れ防止パターンの突出方向ＤＰとチャネリングの方向ＤＣとが垂直の関係になれば、例えば図２１に例示するように、倒れ防止パターンの形状は任意でよい。 Incidentally, FIGS. 20 22, the projection direction D P of the projections P1, P2 provided in a line resist R1, R2, an example in which the perpendicular to the direction D C channeling, 23, a line-shaped resist the projection direction D P of the bridge portions P12, P23 provided in the R1-R3, is an example of the perpendicular to the direction D C of channeling. Once the prevention pattern projection direction D P and channeling a vertical relationship with the direction D C of the fall, as illustrated in FIG. 21 for example, the shape of the falling prevention pattern may be arbitrary.
また、実施の形態５でも、倒れ防止パターンの真下まで不純物が導入されるが、その部分は他の部分よりも不純物濃度は低くなり、完全に均一にはならない。そのため、図２２および図２３のように、倒れ防止パターン同士が隣り合わないように配置することが望ましい。 Also in the fifth embodiment, impurities are introduced just below the collapse prevention pattern, but the impurity concentration in that portion is lower than that in other portions, and it is not completely uniform. Therefore, as shown in FIGS. 22 and 23, it is desirable to arrange so that the fall prevention patterns are not adjacent to each other.
例えば、学術論文「G. Lulli Giorgio, R. Nipoti. "2D simulation of under-mask penetration in 4H-SiC implanted with Al+ ions". Materials Science Forum 679-680 （2011） 421-424」には、４Ｈ−ＳｉＣ（０００１）面の基板（［１１−２０］方向に８°のオフ角を有する）に不純物としてＡｌをイオン注入した場合における、基板面内方向での不純物の広がりを示すシミュレーション結果が示されている。そのシミュレーション結果によれば、４Ｈ−ＳｉＣでは［１１−２０］に沿ってチャネリングが起こることが分かる。その場合、ライン状レジストに設ける倒れ防止パターンのそれぞれを、［１１−２０］方向に垂直な方向へ延びる形状とする。 For example, the scientific paper “G. Lulli Giorgio, R. Nipoti.“ 2D simulation of under-mask penetration in 4H-SiC implanted with Al + ions ”. Materials Science Forum 679-680 (2011) 421-424” A simulation result showing the spread of impurities in the in-plane direction of the substrate when Al is ion-implanted as an impurity into a substrate with a SiC (0001) plane (having an off angle of 8 ° in the [11-20] direction) is shown. Has been. According to the simulation results, it can be seen that channeling occurs along [11-20] in 4H-SiC. In that case, each of the fall prevention patterns provided in the line resist is formed in a shape extending in a direction perpendicular to the [11-20] direction.
また上記の学術論文では、ＳｉＣ基板にＡｌを、注入エネルギーおよび注入量が「３０ｋｅＶ、４×１０１４ｃｍ−２」、「９０ｋｅＶ、８×１０１４ｃｍ−２」、「１８０ｋｅＶ、１０１５ｃｍ−２」、「２７５ｋｅＶ、１０１５ｃｍ−２」、「３７０ｋｅＶ、１０１５ｃｍ−２」、「４７０ｋｅＶ、１０１５ｃｍ−２」、「６００ｋｅＶ、２×１０１５ｃｍ−２」の７ステップのイオン注入によって注入した場合における、チャネリングを起こす方向［１１−２０］に沿った断面の不純物濃度分布のシミュレーション結果も示されている。そのシミュレーション結果によれば、注入マスクの開口部における不純物濃度よりも２桁小さい不純物濃度の領域がマスク端から約１μｍまで拡がっていることが観察される。この場合、倒れ防止パターンの太さ（チャネリングが生じる方向に沿った幅）を２μｍ以下にすれば、その真下の領域にも不純物を導入することができる。 Further, in the above academic paper, Al is implanted into the SiC substrate, and the implantation energy and the implantation amount are “30 keV, 4 × 10 14 cm −2 ”, “90 keV, 8 × 10 14 cm −2 ”, “180 keV, 10 15 cm −. 7 ”ion implantation of“ 2 ”,“ 275 keV, 10 15 cm −2 ”,“ 370 keV, 10 15 cm −2 ”,“ 470 keV, 10 15 cm −2 ”,“ 600 keV, 2 × 10 15 cm −2 ” Also shown is a simulation result of the impurity concentration distribution in the cross section along the direction [11-20] in which channeling occurs in the case of implantation by the above. According to the simulation result, it is observed that a region having an impurity concentration two orders of magnitude smaller than the impurity concentration in the opening of the implantation mask extends from the mask end to about 1 μm. In this case, if the thickness of the fall prevention pattern (width along the direction in which channeling occurs) is set to 2 μm or less, impurities can be introduced also into the region immediately below.
＜実施の形態６＞
実施の形態４、５では、ＦＬＲを形成するイオン注入の際、それと同時に倒れ防止パターンの真下の領域にも不純物を導入する手法を示したが、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを別の工程で行ってもよい。以下の実施の形態では、半導体装置の製造工程数を増加させずに、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域にも不純物を導入するイオン注入とを別々に行う手法を示す。
<Embodiment 6>
In the fourth and fifth embodiments, the technique of introducing impurities into the region immediately below the collapse prevention pattern at the same time as the ion implantation for forming the FLR has been described. However, the ion implantation for forming the FLR and the region immediately below the prevention pattern are described. The ion implantation for introducing impurities into the region may be performed in a separate process. In the following embodiments, a technique will be described in which ion implantation for forming an FLR and ion implantation for introducing an impurity into a region immediately below a prevention pattern are separately performed without increasing the number of semiconductor device manufacturing steps.
実施の形態６では、本発明に係るＦＬＲを含む２種類の終端構造を有する半導体装置の製造において、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。 In the sixth embodiment, in the manufacture of a semiconductor device having two types of termination structures including FLR according to the present invention, ion implantation for forming FLR and ion implantation for introducing impurities into a region immediately below the prevention pattern are performed separately. An example of the case is shown below.
図２４は、２種類の終端構造を有するショットキーバリアダイオードの構成を示す図である。このショットキーバリアダイオードは、ｎ型炭化珪素の半導体基板１０の上面に形成されたショットキー電極１３と、ショットキー電極１３上に形成された表面電極１４と、半導体基板１０の裏面に形成された裏面電極１５と、半導体基板１０上面の外周部に形成された表面保護膜１６とを備えている。 FIG. 24 is a diagram illustrating a configuration of a Schottky barrier diode having two types of termination structures. The Schottky barrier diode is formed on the upper surface of the n-type silicon carbide semiconductor substrate 10, the surface electrode 14 formed on the Schottky electrode 13, and the rear surface of the semiconductor substrate 10. A back electrode 15 and a surface protective film 16 formed on the outer periphery of the upper surface of the semiconductor substrate 10 are provided.
また、当該ショットキーバリアダイオードは、ショットキー電極１３の端部近傍に、第１の終端構造１１と第２の終端構造１２の２種類の終端構造を有している。第１の終端構造１１は本発明に係るｐ型のＦＬＲであり、第２の終端構造１２は、第１の終端構造１１と同じ導電型であるが不純物濃度が異なる別の終端構造である。 The Schottky barrier diode has two types of termination structures, a first termination structure 11 and a second termination structure 12, in the vicinity of the end of the Schottky electrode 13. The first termination structure 11 is a p-type FLR according to the present invention, and the second termination structure 12 is another termination structure having the same conductivity type as the first termination structure 11 but having a different impurity concentration.
図２５は、第１の終端構造１１（ＦＬＲ）形成用レジストパターンを示す図であり、図２６は、第２の終端構造１２形成用レジストパターンを示す図である。これらの図において、右側は第１の終端構造１１の形成領域（第１の終端領域）であり、左側は第２の終端構造１２の形成領域（第２の終端領域）である。 FIG. 25 is a diagram showing a first termination structure 11 (FLR) formation resist pattern, and FIG. 26 is a diagram showing a second termination structure 12 formation resist pattern. In these drawings, the right side is the formation region of the first termination structure 11 (first termination region), and the left side is the formation region of the second termination structure 12 (second termination region).
図２５の如く、第１の終端構造１１（ＦＬＲ）形成用レジストパターンにおいては、第１の終端領域に、図１１に示したブリッジ部Ｐ１２、Ｐ２３を有するライン状レジストＲ１〜Ｒ３を含むレジストが形成され、第２の終端領域にはその全体を覆うレジストＲＡ２が形成される。第１の終端構造１１は、これをマスクにするｐ型不純物のイオン注入（第１のイオン注入）によって形成される。このときブリッジ部Ｐ１２、Ｐ１３はマスクとして機能するので、その下の領域には不純物は注入されない。 As shown in FIG. 25, in the resist pattern for forming the first termination structure 11 (FLR), a resist including the line resists R1 to R3 having the bridge portions P12 and P23 shown in FIG. A resist RA2 is formed in the second termination region so as to cover the entire region. The first termination structure 11 is formed by ion implantation (first ion implantation) of a p-type impurity using this as a mask. At this time, since the bridge portions P12 and P13 function as a mask, no impurity is implanted into the region below the bridge portions P12 and P13.
一方、図２６の如く、第２の終端構造１２形成用レジストパターンにおいては、第２の終端領域に所定パターンのレジストＲＢ２が形成され、第１の終端領域には、上記のブリッジ部Ｐ１２、Ｐ１３の形成領域が開口されたパターンのレジストＲＢ１が形成される。第２の終端構造１２は、これをマスクにするｐ型不純物のイオン注入（第２のイオン注入）によって形成されるが、それと同時にブリッジ部Ｐ１２、Ｐ１３の形成領域にも不純物が注入される。 On the other hand, as shown in FIG. 26, in the resist pattern for forming the second termination structure 12, a resist RB2 having a predetermined pattern is formed in the second termination region, and the bridge portions P12, P13 described above are formed in the first termination region. A resist RB1 having a pattern in which the formation region is opened is formed. The second termination structure 12 is formed by ion implantation (second ion implantation) of a p-type impurity using the second termination structure 12 as a mask. At the same time, impurities are implanted into the formation regions of the bridge portions P12 and P13.
以上の２回のイオン注入の結果、第１の終端構造１１（ＦＬＲ）のリング状不純物領域は、実質的に一定幅で途切れない形状になり、電界集中が抑制される構造の第１の終端構造１１を得ることができる。また、ブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入が、第２の終端構造１２の形成と同時に行われるので、製造工程数の増加は伴わない。 As a result of the above two ion implantations, the ring-shaped impurity region of the first termination structure 11 (FLR) has a substantially constant width and an uninterrupted shape, and the first termination having a structure in which electric field concentration is suppressed. Structure 11 can be obtained. In addition, since the ion implantation into the formation region of the bridge portions P12 and P13 is performed simultaneously with the formation of the second termination structure 12, the number of manufacturing steps is not increased.
なお、ここでは半導体装置の例として、ショットキーバリアダイオードを示したが、本実施の形態は、不純物濃度が異なる複数の終端構造を有するものであれば、例えばＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）やｐｎダイオードなどにも適用可能である。 Here, a Schottky barrier diode is shown as an example of a semiconductor device. However, in the present embodiment, for example, a MOSFET (Metal-Oxide Semiconductor Field-Effect) may be used as long as it has a plurality of termination structures with different impurity concentrations. Transistors) and pn diodes are also applicable.
また、図２５では、第１の終端領域のレジストパターンを図１１と同じ構成としたが、上に示したその他のＦＬＲ形成用レジストパターンを用いてもよい。倒れ防止パターンとして突出部を有するＦＬＲ形成用レジストパターンを用いた場合、図２６のレジストパターンには、突出部の形成領域に対応した位置に開口が設けられる。 In FIG. 25, the resist pattern of the first termination region has the same configuration as that of FIG. 11, but other FLR forming resist patterns shown above may be used. When an FLR forming resist pattern having a protrusion is used as the fall prevention pattern, the resist pattern in FIG. 26 is provided with an opening at a position corresponding to the formation region of the protrusion.
＜実施の形態７＞
実施の形態７では、ＭＯＳＦＥＴの製造において、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。
<Embodiment 7>
In the seventh embodiment, an example in which ion implantation for forming an FLR and ion implantation for introducing an impurity directly into a region immediately below a prevention pattern are separately performed in the manufacture of a MOSFET.
図２７は、ＭＯＳＦＥＴセルの構成を示す図である。ＭＯＳＦＥＴの有効領域には、このＭＯＳＦＥＴセルが複数個、例えばマトリクス状に配設される。 FIG. 27 is a diagram showing a configuration of a MOSFET cell. In the effective area of the MOSFET, a plurality of MOSFET cells, for example, are arranged in a matrix.
当該ＭＯＳＦＥＴセルは、ｎ型炭化珪素の半導体基板１０の表層部に形成されたｐ型のウェル領域２１と、ウェル領域２１内の表層部に形成されたｎ型のソース領域２２およびｐ型のウェルコンタクト領域２３とを備えている。ウェルコンタクト領域２３は、ウェル領域２１よりも高い不純物濃度を有している。 The MOSFET cell includes a p-type well region 21 formed in a surface layer portion of an n-type silicon carbide semiconductor substrate 10, an n-type source region 22 and a p-type well formed in a surface layer portion in the well region 21. And a contact region 23. The well contact region 23 has a higher impurity concentration than the well region 21.
半導体基板１０の表面には、ゲート絶縁膜２４を介してゲート電極２５が形成され、半導体基板１０の裏面にはドレイン電極２９が形成されている。ゲート電極２５上は層間絶縁膜２６で覆われている。ソース電極２８は、層間絶縁膜２６上に形成され、層間絶縁膜２６に形成されたコンタクトホールを通してソース領域２２およびウェルコンタクト領域２３に接続している。ソース電極２８とソース領域２２およびウェルコンタクト領域２３との接続部分には、コンタクト電極２７が形成されている。 A gate electrode 25 is formed on the front surface of the semiconductor substrate 10 via a gate insulating film 24, and a drain electrode 29 is formed on the back surface of the semiconductor substrate 10. The gate electrode 25 is covered with an interlayer insulating film 26. The source electrode 28 is formed on the interlayer insulating film 26 and is connected to the source region 22 and the well contact region 23 through a contact hole formed in the interlayer insulating film 26. A contact electrode 27 is formed at a connection portion between the source electrode 28 and the source region 22 and the well contact region 23.
図２８は、ＭＯＳＦＥＴの終端構造４０が形成される外周部の構成を示す図である。この例では、終端構造４０は、コンタクト電極２７ａを介してソース電極２８に接続されている。また、ＭＯＳＦＥＴの外周部上には表面保護膜３０が設けられている。ここで、終端構造４０は、本発明に係るｐ型のＦＬＲであると仮定する。 FIG. 28 is a diagram illustrating a configuration of an outer peripheral portion where the termination structure 40 of the MOSFET is formed. In this example, the termination structure 40 is connected to the source electrode 28 via the contact electrode 27a. A surface protective film 30 is provided on the outer periphery of the MOSFET. Here, it is assumed that the termination structure 40 is a p-type FLR according to the present invention.
図２９は、終端構造４０（ＦＬＲ）形成用レジストパターンを示す図であり、図３０は、ウェル領域２１形成用レジストパターンを示す図である。これらの図において、左側は終端構造４０の形成領域（終端領域）であり、右側はＭＯＳＦＥＴセルが配設される有効領域である。 FIG. 29 is a view showing a resist pattern for forming a termination structure 40 (FLR), and FIG. 30 is a view showing a resist pattern for forming a well region 21. In these drawings, the left side is a formation region (termination region) of the termination structure 40, and the right side is an effective region in which MOSFET cells are arranged.
図２９の如く、終端構造４０（ＦＬＲ）形成用レジストパターンにおいては、終端領域に、図１１に示したブリッジ部Ｐ１２、Ｐ２３を有するライン状レジストＲ１〜Ｒ３を含むレジストが形成され、有効領域にはその全体を覆うレジストＲ０が形成される。終端構造４０は、これをマスクにするｐ型不純物のイオン注入（第１のイオン注入）によって形成される。このときブリッジ部Ｐ１２、Ｐ１３はマスクとして機能するので、その下の領域には不純物は注入されない。 As shown in FIG. 29, in the termination structure 40 (FLR) forming resist pattern, a resist including the line resists R1 to R3 having the bridge portions P12 and P23 shown in FIG. A resist R0 is formed to cover the whole. The termination structure 40 is formed by ion implantation of p-type impurities (first ion implantation) using this as a mask. At this time, since the bridge portions P12 and P13 function as a mask, no impurity is implanted into the region below the bridge portions P12 and P13.
一方、図３０の如く、ウェル領域２１形成用レジストパターンにおいては、有効領域に、ウェル領域２１の形成領域が開口されたレジストＲＢ３が形成され、終端領域には、上記のブリッジ部Ｐ１２、Ｐ１３の形成領域が開口されたパターンのレジストＲＢ１が形成される。ウェル領域２１は、これをマスクにするｐ型不純物のイオン注入（第２のイオン注入）によって形成されるが、それと同時にブリッジ部Ｐ１２、Ｐ１３の形成領域にも不純物が注入される。 On the other hand, as shown in FIG. 30, in the resist pattern for forming the well region 21, the resist RB3 having the well region 21 formed therein is formed in the effective region, and the bridge regions P12 and P13 are formed in the termination region. A resist RB1 having a pattern in which the formation region is opened is formed. The well region 21 is formed by ion implantation (second ion implantation) of a p-type impurity using this as a mask. At the same time, the impurity is implanted into the formation region of the bridge portions P12 and P13.
以上の２回のイオン注入の結果、終端構造４０（ＦＬＲ）のリング状不純物領域は、実質的に一定幅で途切れない形状になり、電界集中が抑制される構造の終端構造４０を得ることができる。また、ブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入が、ウェル領域２１の形成と同時に行われるので、製造工程数の増加は伴わない。 As a result of the above two ion implantations, the ring-shaped impurity region of the termination structure 40 (FLR) has a substantially constant width and a continuous shape, and the termination structure 40 having a structure in which electric field concentration is suppressed can be obtained. it can. In addition, since the ion implantation into the formation region of the bridge portions P12 and P13 is performed simultaneously with the formation of the well region 21, the number of manufacturing steps is not increased.
なお、ここではブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入を、ウェル領域２１の形成と同時に行う例を示したが、ウェルコンタクト領域２３の形成と同時に行うこともできる。 Here, an example is shown in which ion implantation into the formation region of the bridge portions P12 and P13 is performed simultaneously with the formation of the well region 21, but it can also be performed simultaneously with the formation of the well contact region 23.
また、図２９では、終端領域のレジストパターンを図１１と同じ構成としたが、上に示したその他のＦＬＲ形成用レジストパターンを用いてもよい。倒れ防止パターンとして突出部を有するＦＬＲ形成用レジストパターンを用いた場合、図３０のレジストパターンには、突出部の形成領域に対応した位置に開口が設けられる。 In FIG. 29, the resist pattern in the termination region has the same configuration as that in FIG. 11, but other FLR forming resist patterns shown above may be used. When an FLR forming resist pattern having a protrusion is used as the fall prevention pattern, the resist pattern in FIG. 30 is provided with an opening at a position corresponding to the formation area of the protrusion.
＜実施の形態８＞
実施の形態８では、ＪＢＳ（Junction Barrier Schottky）ダイオードの製造において、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。
<Eighth embodiment>
In the eighth embodiment, an example in which ion implantation for forming an FLR and ion implantation for introducing an impurity into a region immediately below a prevention pattern are separately performed in the manufacture of a JBS (Junction Barrier Schottky) diode.
図３１は、ＪＢＳダイオードの有効領域の構成を示す図である。当該ＪＢＳダイオードは、ｎ型炭化珪素の半導体基板１０の表層部に形成されたｐ型のウェル領域３１と、ウェル領域３１内の表層部に形成されたｐ型のウェルコンタクト領域３２とを備えている。ウェルコンタクト領域３２は、ウェル領域３１よりも高い不純物濃度を有している。半導体基板１０の表面には、ショットキー電極３３が形成され、その上に表面電極３４が形成されている。また半導体基板１０の裏面には裏面電極３５が形成されている。 FIG. 31 is a diagram showing the configuration of the effective area of the JBS diode. The JBS diode includes a p-type well region 31 formed in the surface layer portion of the n-type silicon carbide semiconductor substrate 10 and a p-type well contact region 32 formed in the surface layer portion in the well region 31. Yes. The well contact region 32 has a higher impurity concentration than the well region 31. A Schottky electrode 33 is formed on the surface of the semiconductor substrate 10, and a surface electrode 34 is formed thereon. A back electrode 35 is formed on the back surface of the semiconductor substrate 10.
図３２は、ＪＢＳダイオードの終端構造３７が形成される外周部の構成を示す図である。終端構造３７は、ショットキー電極３３の端部近傍に形成される。また、ＪＢＳダイオードの外周部上には表面保護膜３０が設けられている。ここで、終端構造３７は、本発明に係るｐ型のＦＬＲであると仮定する。 FIG. 32 is a diagram showing a configuration of the outer peripheral portion where the termination structure 37 of the JBS diode is formed. The termination structure 37 is formed near the end of the Schottky electrode 33. A surface protective film 30 is provided on the outer periphery of the JBS diode. Here, it is assumed that the termination structure 37 is a p-type FLR according to the present invention.
図３３は、終端構造３７（ＦＬＲ）形成用レジストパターンを示す図であり、図３４は、ウェル領域３１形成用レジストパターンを示す図である。これらの図において、左側は終端構造３７の形成領域（終端領域）であり、右側はＪＢＳダイオードの有効領域である。 FIG. 33 is a view showing a resist pattern for forming a termination structure 37 (FLR), and FIG. 34 is a view showing a resist pattern for forming a well region 31. In these drawings, the left side is a formation region (termination region) of the termination structure 37, and the right side is an effective region of the JBS diode.
図３３の如く、終端構造３７（ＦＬＲ）形成用レジストパターンにおいては、終端領域に、図１１に示したブリッジ部Ｐ１２、Ｐ２３を有するライン状レジストＲ１〜Ｒ３を含むレジストが形成され、有効領域にはその全体を覆うレジストＲ０が形成される。終端構造３７は、これをマスクにするｐ型不純物のイオン注入（第１のイオン注入）によって形成される。このときブリッジ部Ｐ１２、Ｐ１３はマスクとして機能するので、その下の領域には不純物は注入されない。 As shown in FIG. 33, in the termination structure 37 (FLR) forming resist pattern, a resist including the line resists R1 to R3 having the bridge portions P12 and P23 shown in FIG. A resist R0 is formed to cover the whole. The termination structure 37 is formed by ion implantation (first ion implantation) of p-type impurities using this as a mask. At this time, since the bridge portions P12 and P13 function as a mask, no impurity is implanted into the region below the bridge portions P12 and P13.
一方、図３４の如く、ウェル領域３１形成用レジストパターンにおいては、有効領域に、ウェル領域３１の形成領域が開口されたレジストＲＢ４が形成され、終端領域には、上記のブリッジ部Ｐ１２、Ｐ１３の形成領域が開口されたパターンのレジストＲＢ１が形成される。ウェル領域３１は、これをマスクにするｐ型不純物のイオン注入（第２のイオン注入）によって形成されるが、それと同時にブリッジ部Ｐ１２、Ｐ１３の形成領域にも不純物が注入される。 On the other hand, as shown in FIG. 34, in the resist pattern for forming the well region 31, a resist RB4 in which the formation region of the well region 31 is opened is formed in the effective region, and the bridge portions P12 and P13 are formed in the termination region. A resist RB1 having a pattern in which the formation region is opened is formed. The well region 31 is formed by ion implantation (second ion implantation) of a p-type impurity using this as a mask. At the same time, the impurity is also implanted into the formation region of the bridge portions P12 and P13.
以上の２回のイオン注入の結果、終端構造３７（ＦＬＲ）のリング状不純物領域は、実質的に一定幅で途切れない形状になり、電界集中が抑制される構造の終端構造３７を得ることができる。また、ブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入が、ウェル領域３１の形成と同時に行われるので、製造工程数の増加は伴わない。 As a result of the above two ion implantations, the ring-shaped impurity region of the termination structure 37 (FLR) has a substantially constant width and is not interrupted, thereby obtaining the termination structure 37 having a structure in which electric field concentration is suppressed. it can. In addition, since the ion implantation into the formation region of the bridge portions P12 and P13 is performed simultaneously with the formation of the well region 31, the number of manufacturing steps is not increased.
なお、ここではブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入を、ウェル領域３１の形成と同時に行う例を示したが、ウェルコンタクト領域３２の形成と同時に行うこともできる。 Here, an example is shown in which ion implantation into the formation region of the bridge portions P12 and P13 is performed simultaneously with the formation of the well region 31, but it can also be performed simultaneously with the formation of the well contact region 32.
また、図３３では、終端領域のレジストパターンを図１１と同じ構成としたが、上に示したその他のＦＬＲ形成用レジストパターンを用いてもよい。倒れ防止パターンとして突出部を有するＦＬＲ形成用レジストパターンを用いた場合、図３４のレジストパターンには、突出部の形成領域に対応した位置に開口が設けられる。 In FIG. 33, the resist pattern in the termination region has the same configuration as that in FIG. 11, but other FLR forming resist patterns shown above may be used. When a resist pattern for forming an FLR having a protruding portion is used as the fall prevention pattern, the resist pattern in FIG. 34 is provided with an opening at a position corresponding to the formation region of the protruding portion.
以上の実施の形態では、厚く、細く、長い形状のレジストパターンの例として、ＦＬＲ形成用レジストパターンを示したが、本発明の適用はそれに限られるものではなく、細長い形状のレジストパターンを用いる半導体装置の製造に広く適用可能である。 In the above embodiment, the resist pattern for forming FLR is shown as an example of a thick, thin, and long resist pattern. However, the application of the present invention is not limited to this, and a semiconductor using an elongated resist pattern. Widely applicable to the manufacture of devices.
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
Ｒ０，Ｒ４ レジスト、Ｒ１〜Ｒ３ ライン状レジスト、Ｌ１〜Ｌ４ リング状不純物領域、Ｐ１〜Ｐ３ 突出部、Ｐ１２，Ｐ２３，Ｐ３４ ブリッジ部、１０ 半導体基板、１１ 第１の終端構造、１２ 第２の終端構造、１３ ショットキー電極、１４ 表面電極、１５ 裏面電極、１６ 表面保護膜、２１ ウェル領域、２２ ソース領域、２３ ウェルコンタクト領域、２４ ゲート絶縁膜、２５ ゲート電極、２６ 層間絶縁膜、２７，２７ａ コンタクト電極、２８ ソース電極、２９ ドレイン電極、３０ 表面保護膜、４０ 終端構造、３１ ウェル領域、３２ ウェルコンタクト領域、３３ ショットキー電極、３４ 表面電極、３５ 裏面電極、３６ 表面保護膜、３７ 終端構造、１００ 半導体装置、１０１ 有効領域、１０２ 外周領域。 R0, R4 resist, R1-R3 line resist, L1-L4 ring impurity region, P1-P3 protrusion, P12, P23, P34 bridge part, 10 semiconductor substrate, 11 first termination structure, 12 second termination Structure, 13 Schottky electrode, 14 surface electrode, 15 back electrode, 16 surface protective film, 21 well region, 22 source region, 23 well contact region, 24 gate insulating film, 25 gate electrode, 26 interlayer insulating film, 27, 27a Contact electrode, 28 source electrode, 29 drain electrode, 30 surface protective film, 40 termination structure, 31 well region, 32 well contact region, 33 Schottky electrode, 34 surface electrode, 35 back electrode, 36 surface protective film, 37 termination structure , 100 semiconductor device, 101 effective area, 102 outer peripheral area
Claims (8)
前記第１レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第１のイオン注入工程と、を備え、
前記第１レジストパターンは、前記ライン状レジストの側面から局所的に突出し、当該ライン状レジスト以外の他の部分に接続しない突出部を含んでおり、
前記突出部は、前記イオン注入でチャネリングが生じる方向に垂直な方向に突出している
ことを特徴とする半導体装置の製造方法。 Forming a first resist pattern including a line resist on a semiconductor substrate;
A first ion implantation step of ion-implanting impurities into the semiconductor substrate using the first resist pattern as a mask,
The first resist pattern includes a protruding portion that locally protrudes from a side surface of the line-shaped resist and does not connect to other portions other than the line-shaped resist ,
The method of manufacturing a semiconductor device, wherein the protruding portion protrudes in a direction perpendicular to a direction in which channeling occurs in the ion implantation .
前記第１レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第１のイオン注入工程とを備え、A first ion implantation step of ion-implanting impurities into the semiconductor substrate using the first resist pattern as a mask,
前記第１レジストパターンは、隣り合うライン状レジストの間を接続するライン状のブリッジ部を含み、The first resist pattern includes a line-shaped bridge portion that connects between adjacent line-shaped resists,
前記ブリッジ部は、１本のライン状レジストを挟んで互いに隣り合わない位置に配設され、The bridge portion is disposed at a position not adjacent to each other across one line resist,
前記ブリッジ部は、前記イオン注入でチャネリングが生じる方向に垂直に延びているThe bridge portion extends perpendicular to a direction in which channeling occurs in the ion implantation.
ことを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device.
前記第２レジストパターンをマスクにして、前記第１のイオン注入工程の前記不純物と同じ導電型の不純物を前記半導体基板にイオン注入する第２のイオン注入工程とをさらに備えるAnd a second ion implantation step of ion-implanting an impurity having the same conductivity type as the impurity of the first ion implantation step into the semiconductor substrate using the second resist pattern as a mask.
請求項２記載の半導体装置の製造方法。A method for manufacturing a semiconductor device according to claim 2.
前記第１のイオン注入工程により、前記半導体基板に前記半導体素子の形成領域を囲む複数のリング状不純物領域からなるＦＬＲ（Field Limiting Ring）が形成されるBy the first ion implantation step, an FLR (Field Limiting Ring) composed of a plurality of ring-shaped impurity regions surrounding the semiconductor element formation region is formed on the semiconductor substrate.
請求項２記載の半導体装置の製造方法。A method for manufacturing a semiconductor device according to claim 2.
前記第２レジストパターンをマスクにして、前記第１のイオン注入工程の前記不純物と同じ導電型の不純物を前記半導体基板にイオン注入する第２のイオン注入工程とをさらに備えるAnd a second ion implantation step of ion-implanting an impurity having the same conductivity type as the impurity of the first ion implantation step into the semiconductor substrate using the second resist pattern as a mask.
請求項４記載の半導体装置の製造方法。A method for manufacturing a semiconductor device according to claim 4.
請求項５記載の半導体装置の製造方法。A method for manufacturing a semiconductor device according to claim 5.
前記第２のイオン注入工程は、前記ＭＯＳＦＥＴのウェル領域または当該ウェル領域内の高濃度不純物領域であるウェルコンタクト領域を形成するためのイオン注入と同時に行われるThe second ion implantation step is performed simultaneously with ion implantation for forming a well contact region which is a well region of the MOSFET or a high concentration impurity region in the well region.
請求項５記載の半導体装置の製造方法。A method for manufacturing a semiconductor device according to claim 5.
前記第２のイオン注入工程は、前記ＪＢＳダイオードのウェル領域または当該ウェル領域内の高濃度不純物領域であるウェルコンタクト領域を形成するためのイオン注入と同時に行われるThe second ion implantation step is performed simultaneously with ion implantation for forming a well contact region which is a well region of the JBS diode or a high concentration impurity region in the well region.
請求項５記載の半導体装置の製造方法。A method for manufacturing a semiconductor device according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012133337A JP5972058B2 (en) | 2012-06-13 | 2012-06-13 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012133337A JP5972058B2 (en) | 2012-06-13 | 2012-06-13 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013258287A JP2013258287A (en) | 2013-12-26 |
| JP5972058B2 true JP5972058B2 (en) | 2016-08-17 |
Family
ID=49954472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012133337A Active JP5972058B2 (en) | 2012-06-13 | 2012-06-13 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5972058B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112014002993T5 (en) | 2013-06-27 | 2016-03-03 | Mitsubishi Electric Corp. | Semiconductor device and method for manufacturing the same |
| CN109473482A (en) * | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | Schottky device and its manufacturing method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251079A (en) * | 1985-04-30 | 1986-11-08 | Toshiba Corp | Manufacture of field effect transistor |
| JPH01196818A (en) * | 1988-02-02 | 1989-08-08 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP3526981B2 (en) * | 1995-09-13 | 2004-05-17 | 株式会社ルネサステクノロジ | Wiring structure of semiconductor integrated circuit |
| JPH10319598A (en) * | 1997-05-21 | 1998-12-04 | Sony Corp | Resist pattern and its forming method |
| JPH1117167A (en) * | 1997-06-25 | 1999-01-22 | Matsushita Electric Ind Co Ltd | Field-effect transistor and manufacturing method |
| JP3778061B2 (en) * | 2001-11-19 | 2006-05-24 | 富士電機デバイステクノロジー株式会社 | Manufacturing method of high voltage IC |
| JP3866599B2 (en) * | 2002-03-22 | 2007-01-10 | Ｎｅｃエレクトロニクス株式会社 | Semiconductor device |
| JP4356767B2 (en) * | 2007-05-10 | 2009-11-04 | 株式会社デンソー | Silicon carbide semiconductor device having junction barrier Schottky diode |
| JP2010073902A (en) * | 2008-09-18 | 2010-04-02 | Sony Corp | Ion implantation method, method of manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and electronic equipment |
| JP2011023571A (en) * | 2009-07-16 | 2011-02-03 | Toppan Printing Co Ltd | Printed circuit board and method of manufacturing the same |
| JP5554415B2 (en) * | 2010-10-15 | 2014-07-23 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
-
2012
- 2012-06-13 JP JP2012133337A patent/JP5972058B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013258287A (en) | 2013-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9972617B2 (en) | Power semiconductor device having trench gate type IGBT and diode regions | |
| JP6415749B2 (en) | Silicon carbide semiconductor device | |
| TWI553861B (en) | High withstand voltage semiconductor device | |
| JP5784242B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6365165B2 (en) | Manufacturing method of semiconductor device | |
| JP5789928B2 (en) | MOS type semiconductor device and manufacturing method thereof | |
| JP6312933B2 (en) | Power semiconductor device | |
| JP2012039082A (en) | Semiconductor device and method of manufacturing the same | |
| JP2014146738A (en) | Semiconductor device and method for manufacturing the same | |
| US20150179758A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2014045480A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| WO2016046900A1 (en) | Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and method for designing silicon carbide semiconductor device | |
| JP6995221B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
| JP5972058B2 (en) | Manufacturing method of semiconductor device | |
| WO2018207712A1 (en) | Semiconductor device | |
| JP5943846B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP5719899B2 (en) | Semiconductor device | |
| WO2010023797A1 (en) | Semiconductor device and method for manufacturing same | |
| JP6687476B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6112141B2 (en) | MOS type semiconductor device and manufacturing method of MOS type semiconductor device | |
| JP2005079359A (en) | Semiconductor device and its manufacturing method | |
| JP2014236159A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP7006389B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP7281807B2 (en) | Semiconductor device and its manufacturing method | |
| US20230307493A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5972058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |