JP5961357B2 - SiCエピタキシャルウェハ及びその製造方法 - Google Patents

SiCエピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP5961357B2
JP5961357B2 JP2011197626A JP2011197626A JP5961357B2 JP 5961357 B2 JP5961357 B2 JP 5961357B2 JP 2011197626 A JP2011197626 A JP 2011197626A JP 2011197626 A JP2011197626 A JP 2011197626A JP 5961357 B2 JP5961357 B2 JP 5961357B2
Authority
JP
Japan
Prior art keywords
sic
single crystal
crystal substrate
sic single
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011197626A
Other languages
English (en)
Other versions
JP2013058709A (ja
Inventor
賢治 百瀬
賢治 百瀬
道哉 小田原
道哉 小田原
大祐 武藤
大祐 武藤
慶明 影島
慶明 影島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2011197626A priority Critical patent/JP5961357B2/ja
Priority to KR1020147008630A priority patent/KR101654440B1/ko
Priority to EP12829619.1A priority patent/EP2755228A4/en
Priority to PCT/JP2012/072454 priority patent/WO2013035691A1/ja
Priority to US14/240,662 priority patent/US9287121B2/en
Priority to CN201280042735.XA priority patent/CN103765559B/zh
Publication of JP2013058709A publication Critical patent/JP2013058709A/ja
Application granted granted Critical
Publication of JP5961357B2 publication Critical patent/JP5961357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、SiCエピタキシャルウェハ及びその製造方法に関する。
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が約10倍大きく、バンドギャップも約3倍大きい等の優れた特性を有することから、パワーデバイス、高温動作デバイス等への応用が期待されている。
かかるSiCデバイスは、昇華再結晶法等で成長させたSiCのバルク単結晶から加工して得られたSiC単結晶基板上に、化学的気相成長法(Chemical Vapor Deposition:CVD)等によってデバイスの活性領域となるSiCエピタキシャル膜を成長させたSiCエピタキシャルウェハを用いて作製されるのが一般的である。
SiC単結晶基板には多くの結晶欠陥が存在し、その結晶欠陥がエピタキシャル膜に伝播することが知られている。そのため、その伝播を考慮したエピタキシャル膜の品質向上のための技術開発が進められている。
SiC単結晶基板やその上にエピタキシャル膜が形成されたSiCエピタキシャルウェハ内に含まれる転位や積層欠陥などの結晶欠陥を非破壊で検出する手法としては、X線トポグラフィ法(非特許文献1,2)や、フォトルミネッセンス法(特許文献1)が知られている。
SiC単結晶には線状の結晶欠陥として3種類の転位(貫通螺旋転位、貫通刃状転位、基底面転位)が内在することが知られている。貫通螺旋転位(Threading Screw Dislocation:TSD)はc軸方向に伝播するバーガースベクトルが<0001>あるいはその2倍の転位である。また、貫通刃状転位(ThreadingEdge Dislocation:TED)はc軸方向に伝播するバーガースベクトルが1/3<11−20>の転位である。更に、基底面転位(Basal Plane Dislocation:BPD)はc面に存在するバーガースベクトルが1/3<11−20>の転位である。
SiCエピタキシャル膜は、SiC単結晶基板を(0001)面(c面)から<11−20>方向に10°以内のオフ角で傾斜させてステップ密度を故意に高くした面を成長面として、ステップの横方向への結晶成長(ステップフロー成長)によって形成するのが一般的である。
このようにc面に対してオフ角を有する面を成長面とするため、c面に存在する基底面転位(BPD)も成長面に露出することになる。また、c軸方向に延在する貫通螺旋転位(TSD)及び貫通刃状転位(TED)も成長面に露出する。
エピタキシャル膜に伝播した基底面転位(BPD)はエピタキシャル膜中で安定でなく、エネルギー的に有利な二つのショックレーの部分転位に容易に分解し、この二つのショックレーの部分転位の間に積層欠陥ができてしまう。積層欠陥はキャリアのライフタイムキラーとして作用するため、電流は積層欠陥が存在しない領域に集中して電流の流れる面積が小さくなる結果、オン抵抗を増大させてしまう。さらに、pnダイオード等のバイポーラデバイスおいては、上記の二つの部分転位の一方はSiをコアとして持ち、他方はCをコアとして持っており、Siコアを持つ部分転位だけが電子と正孔との再結合エネルギーによって移動することにより、積層欠陥の面積が拡大してしまう(非特許文献3)。
また、エピタキシャル膜中のキャロット欠陥はSiC単結晶基板の基底面転位(BPD)と貫通螺旋転位(TSD)との相互作用により形成されることが知られている。
特開2004−289023号公報
J. Crystal Growth,271 (2004) 1 Mat. Sci. Forum 527-529 (2006) 23 H. Jacobson et al., J. Appl. Phys. 95 (2004) 1485
上述の通り、SiC単結晶基板の成長面に存在する基底面転位(BPD)の一部はSiCエピタキシャル膜において積層欠陥になることは知られていた。また、キャロット欠陥はSiC単結晶基板の基底面転位(BPD)と貫通螺旋転位(TSD)との相互作用により形成されることが知られていた。
しかしながら、SiC単結晶基板の成長面に存在する基底面転位のうち、SiC単結晶基板上に形成するSiCエピタキシャル膜において積層欠陥になる比率は様々な要因に依存するとの認識は当業者にあったものの、その要因にはどのようなものであるか、主要な要因は何であるか等は明確にはわかっていなかった。そのため、実際に、どの程度の基底面転位(BPD)の面密度のSiC単結晶基板を用いれば、SiCエピタキシャル膜にどの程度の面密度の基底面転位(BPD)起因の積層欠陥が形成されるかは当業者であっても推測できなかった。キャロット欠陥についても同様な状況であった。
本発明者らは、所定のオフ角のSiC単結晶基板上に、所定のエピタキシャル膜の成長条件で、所定の膜厚のSiCエピタキシャル膜を形成した場合に、そのSiCエピタキシャル膜中に形成される基板の基底面転位(BPD)起因の積層欠陥の面密度が、SiC単結晶基板中の基底面転位(BPD)の面密度にほぼ比例するという規則性を有することを見出した。これにより、所定のオフ角のSiC単結晶基板を用い、所定のエピタキシャル膜の成長条件で、所定の膜厚のSiCエピタキシャル膜を形成する場合、そのSiC単結晶基板の成長面での基底面転位(BPD)の面密度が既知であれば、形成されるSiCエピタキシャル膜中の基底面転位(BPD)起因の積層欠陥の面密度が予測できることとなり、本発明に想到した。
また、キャロット欠陥についても、基底面転位(BPD)及び貫通螺旋転位(TSD)の密度が高い場合には、SiCエピタキシャル膜中のキャロット欠陥の面密度が、SiC単結晶基板中の基底面転位(BPD)の面密度に相関することを有することを見出した。これにより、所定のオフ角のSiC単結晶基板を用い、所定のエピタキシャル膜の成長条件で、所定の膜厚のSiCエピタキシャル膜を形成する場合、そのSiC単結晶基板の成長面での基底面転位(BPD)及び貫通螺旋転位(TSD)の面密度が既知であれば、形成されるSiCエピタキシャル膜中のキャロット欠陥の面密度が予測できることとなり、本発明に想到した。
本発明は、SiCエピタキシャル膜における、SiC単結晶基板の成長面の基底面転位を起源とする積層欠陥の面密度が低減されたSiCエピタキシャルウェハ及びその製造方法を提供することを目的とする。
また、本発明は、SiCエピタキシャル膜における、キャロット欠陥の面密度が低減されたSiCエピタキシャルウェハ及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
(1)オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、前記オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、前記SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する工程と、前記比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、前記上限以下のSiC単結晶基板を用いて、前記比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、前記SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とするSiCエピタキシャルウェハの製造方法。
(2)前記比率を決定するに際して、前記成長面におけるBPDの面密度、及び、前記成長面のBPD起因の、前記SiCエピタキシャル膜中の積層欠陥の面密度を、X線トポグラフィ、又は、フォトルミネセンスのいずれかの方法で測定することを特徴とする請求項1に記載のSiCエピタキシャルウェハの製造方法。
(3)前記上限が1.0×10個/cm以下であることを特徴とする請求項1又は2のいずれかに記載のSiCエピタキシャルウェハの製造方法。
(4)オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、前記オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、前記SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する工程と、前記比率に基づいて、使用するSiC単結晶基板の成長面におけるBPD及びTSDの面密度の上限を決定する工程と、前記上限以下のSiC単結晶基板を用いて、前記比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、前記SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とするSiCエピタキシャルウェハの製造方法。
(5)オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハであって、SiCエピタキシャル膜における、SiC単結晶基板のBPD起因の積層欠陥の面密度が0.1個/cm以下であることを特徴とするSiCエピタキシャルウェハ。
上記の構成によれば、積層欠陥の面密度が低減されたSiCエピタキシャルウェハを提供することができる。また、キャロット欠陥の面密度が低減されたSiCエピタキシャルウェハを提供することができる。
SiC単結晶基板のトポグラフィ像であり、(a)基底面転位(BPD)密度が6.5×10個/cmのもの、(b)基底面転位(BPD)密度が5.5×10個/cmのものである。 図1で示したSiC単結晶基板を用いたSiCエピタキシャルウェハのPL像であり、(a)積層欠陥(SF)密度が2.5×10個/cmのもの、(b)9.2個/cmのものである。 表1に示したデータについて、SiC単結晶基板の基底面転位(BPD)密度とエピタキシャル膜中の積層欠陥(SF)密度との相関を示すグラフである。 SiC単結晶基板のトポグラフィ像であり、(a)基底面転位(BPD)密度が5.0×10個/cmかつ貫通螺旋転位(TSD)密度が2.8×10個/cmのもの、(b)基底面転位(BPD)密度が2.0×10個/cmかつ貫通螺旋転位(TSD)密度が5.4×10個/cmのものである。 図4で示したSiC単結晶基板を用いたSiCエピタキシャルウェハのカンデラ像であり、(a)図4(a)で示したSiC単結晶基板を用いたもの、(b)図4(b)で示したSiC単結晶基板を用いたものである。 レーザー光を用いる光学式表面検査装置で4°オフ角のSiCエピタキシャルウェハのSi面を測定した像であり、(a)本発明のSiCエピタキシャルウェハ、(b)従来のSiCエピタキシャルウェハ、を示す像である。
以下、本発明を適用したSiCエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。
[SiCエピタキシャルウェハ]
図1(a)及び(b)は、X線トポグラフィ法で得られたSiC単結晶基板のトポグラフィ像を示す。図1(a)及び(b)はそれぞれ、基底面転位(BPD)の面密度が6.5×10個/cm、5.5×10個/cmのものである。
像中の矢印は基底面転位(BPD)の一部を示している。
<X線トポグラフィ測定>
本発明においては、反射X線トポグラフィを用いて炭化珪素単結晶ウェハからのX線回折光を測定することにより、ウェハ面内における結晶欠陥を検出することができる。反射X線トポグラフィを用いることにより、エッチング等破壊的な手法を併用することなく、結晶欠陥の位置の検出を非破壊的に行うことができるという利点がある。
本発明において用いられるX線源としては、結晶中の基底面転位、貫通刃状転位、貫通らせん転位を分離して検出するため、シンクロトロン放射光を用いた。本明細書に示したデータはSpring-8のシンクロトロン放射光を用いたものである。
モノクロメーターを用いて波長を1.54ÅとしたX線を入射光として反射X線トポグラフィの測定を行った。X線を回折させる際の回折ベクトル(g-vector)としては、本発明の目的を果たすことができる限り特に制限はないが、4H−SiC結晶に対しては11−28あるいは1−108を用いるのが通常である。本明細書では11−28を用いたトポグラフィ像を示している。
X線をサンプルに照射し、該サンプルから反射してきた回折光を検出することにより、トポグラフ像を得ることができる。このトポグラフ像の取得には、欠陥種を判定するために十分な解像度を得るために、高解像度のX線フィルム、原子核乾板などの記録媒体を用いる。今回は原子核乾板を用いた。その画像から、基底面転位、貫通刃状転位、貫通らせん転位の数をカウントした。
図2(a)及び(b)は、図1(a)及び(b)で示したSiC単結晶基板に厚さ10μmのSiCエピタキシャル膜を形成したSiCエピタキシャルウェハについて、フォトルミネッセンス(PL)イメージング法で得られたPL像を示す。なお、図2(a)及び(b)のSiCエピタキシャルウェハは同じ製造ロットで同時に成膜したものである。
図2(a)及び(b)はそれぞれ、エピタキシャル膜中の積層欠陥(SF)の面密度が2.5×10個/cm、9.2個/cmのものである。
像中の矢印は基底面転位(BPD)の一部、又は、積層欠陥(SF)の一部を示している。
表1に、SiC単結晶基板について4つの基底面転位(BPD)の面密度と、そのBPD面密度のSiC単結晶基板に厚さ10μmのSiCエピタキシャル膜を形成したSiCエピタキシャルウェハにおけるエピタキシャル膜中の積層欠陥の面密度とを示す。4つの基底面転位(BPD)の面密度は、図1に示したSiC単結晶基板のサンプルの場合のものの他に、3.2×10個/cm、及び、3.0×10個/cmのものの場合のものである。
図3は、表1に示したデータについて横軸をSiC単結晶基板の基底面転位(BPD)の面密度とし、縦軸をエピタキシャル膜中の積層欠陥(SF)の面密度としたグラフを示す。
BPD面密度とSF面密度とがほぼ比例関係を有することがわかる。かかる関係を有することから、所望のSF面密度を有するSiCエピタキシャルウェハを作製するために要する、SiC単結晶基板のBPD面密度の上限を決定することができる。
図4(a)及び(b)は、放射光トポグラフィ法で得られたSiC単結晶基板のトポグラフィ像を示す。
図4(a)及び(b)はそれぞれ、基底面転位(BPD)の面密度が5.0×10個/cmかつ貫通螺旋転位(TSD)の面密度が2.8×10個/cmと、基底面転位(BPD)の面密度が2.0×10個/cmかつ貫通螺旋転位(TSD)の面密度が5.4×10個/cmのものである。
図4(a)の像中に、典型的な基底面転位(BPD)及び貫通螺旋転位(TSD)を示している。
図5(a)及び(b)は、図4(a)及び(b)で示したSiC単結晶基板に厚さ10μmのSiCエピタキシャル膜を形成したSiCエピタキシャルウェハについて、光学式表面検査装置(Candela)で得られたカンデラ像を示す。なお、図5(a)及び(b)のSiCエピタキシャルウェハは同じ製造ロットで同時に成膜したものである。
図5(a)及び(b)のそれぞれにおいて、左側の像は欠陥マップを示すものであり、右側の像は左側の欠陥マップの矢印で示したカンデラ像である。
図5(a)及び(b)はそれぞれ、エピタキシャル膜中のキャロット欠陥密度が20.2個/cmのもの、0.2個/cmのものである。
[SiCエピタキシャルウェハの製造方法]
以下、本発明の実施形態であるSiCエピタキシャルウェハの製造方法について詳細に説明する。
(第1の実施形態)
本発明の第1の実施形態であるSiCエピタキシャルウェハの製造方法は、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する工程と、比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とする。
<SiC単結晶基板>
SiC単結晶基板としてはいずれのポリタイプのものも用いることができ、実用的なSiCデバイスを作製する為に主に使用されている4H−SiCを用いることができる。SiCデバイスの基板としては昇華法等で作製したバルク結晶から加工したSiC単結晶基板を用い、通常、この上にSiCデバイスの活性領域となるSiCエピタキシャル膜を化学的気相成長法(CVD)によって形成する。
また、SiC単結晶基板のオフ角としてはいずれのオフ角のものも用いることもでき、限定はないが、コスト削減の観点からはオフ角が小さいもの例えば、0.4°〜5°のものが好ましい。0.4°はステップフロー成長をさせることが可能なオフ角として下限といえるものである。
SiC単結晶基板が2インチ程度までのサイズの場合では SiC単結晶基板のオフ角は主に8°が用いられてきた。このオフ角においてはウェハ表面のテラス幅が小さく、容易にステップフロー成長が得られるが、オフ角が大きいほど、SiCインゴットから得られるウェハ枚数が少なくなるため、3インチ以上のSiC基板においては、主に4°程度のオフ角のものが用いられている。
低オフ角になるほど、SiC単結晶基板の表面のテラス幅が大きくなるため、ステップ端に取り込まれるマイグレーション原子の取り込まれ速度、すなわちステップ端の成長速度にバラツキが生じやすく、その結果、遅い成長速度のステップに速い成長速度のステップが追いついて合体し、ステップバンチングが発生しやすい。また、例えば、0.4°のオフ角の基板では4°のオフ角の基板に比べてテラス幅は10倍になり、ステップフロー成長させる長さが一桁長くなるので、4°のオフ角の基板で用いられてきたステップフロー成長の条件を調整する必要がある点に留意する必要がある。
SiC単結晶基板としてはSiCエピタキシャル層の成長面が凸状に加工されたものを用いることができる。
SiCエピタキシャルウェハの製造(SiCエピタキシャル層の形成(成長))の際、SiC単結晶基板の裏面は加熱されたサセプタから直接加熱されるが、おもて面(SiCエピタキシャル層の形成面)は真空空間に剥き出しの状態にあり、直接加熱されない。さらに、キャリアガスである水素がおもて面上を流れるため、熱が持ち去られる。これらの事情から、エピタキシャル成長時のおもて面は裏面に対して低い温度になる。この温度差に起因して熱膨張の大きさがおもて面は裏面よりも小さく、エピタキシャル成長時にはSiC単結晶基板はおもて面が凹むように変形する。そこで、SiC単結晶基板としてSiCエピタキシャル層の成長面が凸状に加工されたものを用いることで、SiC単結晶基板としてエピタキシャル成長時の基板の凹み(反り)を解消した状態でエピタキシャル成長を行うことが可能となる。
SiCエピタキシャル層の厚さは特に限定はないが、例えば、典型的な成長速度4μm/hで2.5時間成膜を行うと10μm厚となる。
<研磨工程>
SiC単結晶基板上にSiCエピタキシャル層を形成する前にまず、SiC単結晶基板について研磨を行う。
この研磨工程では、特開2011−49496号公報に記載されている、その表面の格子乱れ層が3nm以下となる程度を目安として研磨する。
「格子乱れ層」とは、特開2011−49496号公報の図7及び図8に示されている通り、TEMの格子像(格子が確認できる像)において、SiC単結晶の原子層(格子)に対応する縞状構造又はその縞の一部が明瞭になっていない層をいう。
ここで、SiC単結晶基板の成長面に存在する基底面転位(BPD)の面密度は主に、この<研磨工程>の仕上げ程度で決まる。
所望の積層欠陥(SF)の面密度のSiCエピタキシャルウェハを得るためには、SiC単結晶基板の成長面に存在する基底面転位(BPD)の面密度を<上限決定工程>で決定した上限の面密度以下となるまで、以下に記載する研磨方法を用いて研磨する。
例えば、積層欠陥面密度を0.1個/cm以下のSiCエピタキシャルウェハを製造するために要する<研磨工程>の仕上げ程度が、上述した格子乱れ層が3nm以下となる程度に相当する。
以下に、本工程の実施形態について説明する。
研磨工程は、通常ラップと呼ばれる粗研磨、ポリッシュとよばれる精密研磨、さらに超精密研磨である化学的機械研磨(以下、CMPという)など複数の研磨工程が含まれる。研磨工程は湿式で行われることが多いが、この工程で共通するのは、研磨布を貼付した回転する定盤に、研磨スラリーを供給しつつ、炭化珪素基板を接着した研磨ヘッドを押しあてて行われることである。本発明で用いる研磨スラリーは、基本的にはそれらの形態で用いられるが、研磨スラリーを用いる湿式研磨であれば形態は問わない。
砥粒として用いられる粒子はこのpH領域において溶解せず分散する粒子であればよい。本発明においては研磨液のpHが2未満であるのが好ましく、この場合、研磨粒子としてはダイヤモンド、炭化珪素、酸化アルミニウム、酸化チタン、酸化ケイ素などが使用できる。本発明において砥粒として用いられるのは平均径1〜400nm、望ましくは10〜200nm、さらに望ましくは10〜150nmの研磨粒子である。良好な最終仕上げ面を得るためには、粒子径の小さなものが安価に市販されている点でシリカが好適である。さらに好ましくはコロイダルシリカである。コロイダルシリカ等の研磨剤の粒径は、加工速度、面粗さ等の加工特性によって適宜選択することができる。より高い研磨速度を要求する場合は粒子径の大きな研磨材を使用することができる。面粗さが小さい、すなわち高度に平滑な面を必要とするときは小さな粒子径の研磨材を使用することができる。平均粒子径が400nmを超えるものは高価である割には研磨速度が高くなく、不経済である。粒子径が1nm未満のような極端に小さいものは研磨速度が著しく低下する。
研磨材粒子の添加量としては1質量%〜30質量%、望ましくは1.5質量%〜15質量%である。30質量%を超えると研磨材粒子の乾燥速度が速くなり、スクラッチの原因となる恐れが高くなり、また、不経済である。また、研磨材粒子が1質量%未満では加工速度が低くなりすぎるため好ましくない。
本発明における研磨スラリーは水系研磨スラリーであり、20℃におけるpHは2.0未満、望ましくは1.5未満、さらに望ましくは1.2未満である。pHが2.0以上の領域では十分な研磨速度が得られない。一方で、スラリーをpH2未満とすることによって、通常の室内環境下においても炭化珪素に対する化学的反応性が著しく増加し、超精密研磨が可能になる。炭化珪素は研磨スラリー中にある酸化物粒子の機械的作用によって直接除去されるのではなく、研磨液が炭化珪素単結晶表面を酸化ケイ素に化学反応させ、その酸化ケイ素を砥粒が機械作用的に取り除いていくという機構であると考えられる。したがって研磨液組成を炭化珪素が反応しやすくなるような液性にすること、すなわちpHを2未満にすることと、砥粒として適度な硬度をもつ酸化物粒子を選定することはスクラッチ傷や加工変質層のない、平滑な面を得るために非常に重要である。
研磨スラリーは、塩酸、硝酸、燐酸、硫酸からなる酸のうち、少なくとも1種類以上、望ましくは2種類以上を用いてpHを2未満になるよう調整する。複数の酸を用いることが有効であることの原因は不明であるが、実験で確かめられており、複数の酸が相互に作用し、効果を高めている可能性がある。酸の添加量としては、たとえば、硫酸0.5〜5質量%、燐酸0.5〜5質量%、硝酸0.5〜5質量%、塩酸0.5〜5質量%の範囲で、適宜、種類と量を選定し、pHが2未満となるようにするとよい。
無機酸が有効であるのは有機酸に比べ強酸であり、所定の強酸性研磨液に調整するには極めて好都合であるためである。有機酸を使用したのでは強酸性研磨液の調整に困難が伴う。
炭化珪素の研磨は、強酸性研磨液によって炭化珪素の表面に生成した酸化膜に対する反応性により、酸化層を酸化物粒子により除去することで行われるが、この表面酸化を加速するために、研磨スラリーに酸化剤を添加すると更に優れた効果が認められる。酸化剤としては過酸化水素、過塩素酸、重クロム酸カリウム、過硫酸アンモニウムサルフェートなどが挙げられる。たとえば、過酸化水素水であれば0.5〜5質量%、望ましくは1.5〜4質量%加えることにより研磨速度が向上するが、酸化剤は過酸化水素水に限定されるものではない。
研磨スラリーは研磨材のゲル化を抑制するためにゲル化防止剤を添加することが出来る。ゲル化防止剤の種類としては、1−ヒドロキシエチリデン−1,1−ジホスホン酸、アミノトリエチレンホスホン酸等のリン酸エステル系のキレート剤が好適に用いられる。ゲル化防止剤は0.01〜6質量%の範囲、好ましくは0.05〜2質量%で添加するのがよい。
本発明の研磨工程において表面の格子乱れ層を3nm以下にするには、CMP前の機械研磨において加工圧力を350g/cm以下にし、直径5μm以下の砥粒を用いることによって、ダメージ層を50nmに抑えておくのが好ましく、さらにCMPにおいては、研磨スラリーとして平均粒子径が10nm〜150nmの研磨材粒子及び無機酸を含み、20℃におけるpHが2未満であるのが好ましく、研磨材粒子がシリカであって、1質量%から30質量%含むのがさらに好ましく、無機酸が塩酸、硝酸、燐酸、硫酸のうちの少なくとも1種類であるのがより好ましい。
図6(a)は、格子乱れ層が10nm以上残る程度の仕上げで研磨を行ったSiC単結晶基板に10nm厚のSiCエピタキシャル膜を形成したSiCエピタキシャルウェハについて、フォトルミネッセンス(PL)イメージング法で得られたPL像を示す。図中上のPL像は検出波長が750nm以上の赤外波長のものであり、像中で周囲より暗く観察される部分はキャリアトラップとなる積層欠陥を示すものである(矢印はその一部を示す)。また、下のPL像はバンドパスフィルタを用いて検出した検出波長が450±10nmものであり、像中で周囲より白く観察される部分は8H構造を有する積層欠陥を示すものである(矢印はその一部を示す)。
図6(b)は、図6(a)に示したサンプルを再度、格子乱れ層が3nm以下となるまで研磨し直したSiC単結晶基板に、同様に10nm厚のSiCエピタキシャル膜を形成したSiCエピタキシャルウェハについて得られたPL像を示す。
図6(b)のPL像では、積層欠陥はほとんど観察されず、研磨によって積層欠陥に変換される基底面転位(BPD)を低減できることがわかった。特に、格子乱れ層が3nm以下となるまで研磨することにより、基底面転位(BPD)を有効に低減することができることがわかった。
<基底面転位密度測定工程>
研磨後のSiC単結晶基板の成長面について、反射X線トポグラフィを用いてその基底面転位の密度を測定する。
<清浄化(ガスエッチング)工程>
清浄化工程では、水素雰囲気下で、前記研磨(凸状加工した場合は、研磨及び凸状加工)後の基板を1400〜1800℃にしてその表面を清浄化(ガスエッチング)する。
以下、本工程の実施形態について説明する。
ガスエッチングは、SiC単結晶基板を1400〜1800℃に保持し、水素ガスの流量を40〜120slm、圧力を100〜250mbarとして、5〜30分間行う。
研磨後のSiC単結晶基板を洗浄した後、基板をエピタキシャル成長装置例えば、量産型の複数枚プラネタリー型CVD装置内にセットする。装置内に水素ガスを導入後、圧力を100〜250mbarに調整する。その後、装置の温度を上げ、基板温度を1400〜1600℃、好ましくは1480℃以上にして、1〜30分間、水素ガスによって基板表面のガスエッチングを行う。かかる条件で水素ガスによるガスエッチングを行った場合、エッチング量は0.05〜0.4μm程度になる。
基板表面は研磨工程によりダメージを受けており、TEMにおいて「格子乱れ層」として検出できるダメージだけでなく、TEMによって検出できない格子の歪み等がさらに深くまで存在していると考えられる。ガスエッチングはこのようにダメージを受けた層(以下「ダメージ層」という)を除去することを目的としているが、ガスエッチングが十分ではなく、ダメージ層が残留すると、エピタキシャル成長層中に異種ポリタイプや転位、積層欠陥などが導入されてしまうし、また、エッチングを施しすぎると、基板表面で表面再構成が生じ、エピタキシャル成長開始前にステップバンチングを生じさせてしまう。そのため、ダメージ層とガスエッチング量とを最適化することが重要であるが、本発明者らは、鋭意研究の結果、ステップバンチングフリーのSiCエピタキシャルウェハの製造における十分条件として、基板表面の格子乱れ層を3nm以下にまで薄くした時のダメージ層と、上述のガスエッチング条件との組み合わせを見出したのである。
清浄化(ガスエッチング)工程後の基板の表面について、光学式表面検査装置を用いてウェハ全面の35%以上の領域を解析したエピタキシャル層最表面の二乗平均粗さRqが1.3nm以下であることが確認できる。また、原子間力顕微鏡を用いて測定した場合、10μm□では1.0nm以下であり、また、200μm□では1.0nm以下であり、かつ200μm□に観察される長さ100〜500μmのステップバンチング(短いステップバンチング)における最大高低差Ryが3.0nm以下であることが確認できる。また、このステップの線密度が5mm−1以下であることが確認できる。
この後の成膜工程及び降温工程において、この基板表面の平坦性を維持することが重要となる。
水素ガスにSiHガス及び/又はCガスを添加することもできる。らせん転位に起因したシャローピットに短いステップバンチングが付随して発生する場合があるが、リアクタ内の環境をSiリッチにするため、0.009mol%未満の濃度のSiHガスを水素ガスに添加してガスエッチングを行うことにより、シャローピットの深さを浅くすることができ、シャローピットに付随する短いステップバンチングの発生を抑制できる。
SiHガス及び/又はCガスを添加した場合は、成膜(エピタキシャル成長)工程前に、一旦排気を行って水素ガス雰囲気にするのが好ましい。
<成膜(エピタキシャル成長)工程>
成膜(エピタキシャル成長)工程では、(エピタキシャル膜の成長温度が清浄化(ガスエッチング)温度よりも高い場合では昇温後に)前記清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給して炭化珪素をエピタキシャル成長させる。
また、「同時に供給」とは、完全に同一時刻であることまでは要しないが、数秒以内であることを意味する。後述する実施例で示したアイクストロン社製Hot Wall SiC CVD(VP2400HW)を用いた場合、SiHガスとCガスの供給時間差が5秒以内であれば、ステップバンチングフリーのSiCエピタキシャルウェハが製造できた。
SiHガス及びCガスの各流量、圧力、基板温度、成長温度はそれぞれ、15〜150sccm、3.5〜60sccm、80〜250mbar、1600℃より高く1800℃以下、成長速度は毎時1〜20μmの範囲内で、オフ角、膜厚、キャリア濃度の均一性、成長速度を制御しながら決定する。成膜開始と同時にドーピングガスとして窒素ガスを導入することで、エピタキシャル層中のキャリア濃度を制御することができる。成長中のステップバンチングを抑制する方法として成長表面におけるSi原子のマイグレーションを増やすために、供給する原料ガスの濃度比C/Siを低くすることが知られているが、本発明ではC/Siは0.7〜1.2である。また、成長させるエピタキシャル層は通常、膜厚については5〜20μm程度であり、キャリア濃度については2〜15×1015cm−3程度である。
成長温度及び成長速度は、SiC単結晶基板のオフ角に応じて、
(1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、
(2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う。
<降温工程>
降温工程では、SiHガスとCガスの供給を同時に停止し、SiHガスとCガスとを排気するまで基板温度を保持し、その後降温するのが好ましい。
成膜後、SiHガスとCガスの供給、並びにドーピングガスとして導入窒素ガスを止めて降温するが、このときにもSiCエピタキシャル膜表面ではガスエッチングが生じて表面のモフォロジーを悪化させ得る。この表面モフォロジーの悪化を抑制するため、SiHガスおよびCガスの供給を停止するタイミングと、降温のタイミングとが重要である。SiHガスとCガスの供給を同時に停止した後、供給したこれらのガスが基板表面から無くなるまで成長温度を保持し、その後平均毎分50℃程度の速度で室温まで降温することにより、モフォロジーの悪化が抑制されることがわかった。
<変換比率決定工程>
この工程では、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する。
まず、以上の工程により作製したSiCエピタキシャルウェハについて、フォトルミネッセンス(PL)イメージング法を用いて、SiCエピタキシャル膜中の積層欠陥(SF)の面密度を測定する。
次に、予め測定して得られたSiC単結晶基板の成長面に存在する基底面転位(BPD)の面密度と、ここで得られた積層欠陥(SF)の面密度とから、SiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する。
具体的には例えば、図3に示したグラフからその比率を決定することができる。
変換比率を決定するサンプルは同時に成膜したものを用いることが好ましい。製造ロットが異なると、成長条件にバラツキが出やすいからである。
<BPD面密度の上限決定工程>
この工程では、決定した比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する。
すなわち、決定した比率から、所望の積層欠陥面密度以下のSiCエピタキシャルウェハを得るために、使用することができるSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する。
<SiCエピタキシャル膜形成工程>
この工程では、決定した上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する。
(第2の実施形態)
本発明の第2の実施形態であるSiCエピタキシャルウェハの製造方法は、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)及び貫通螺旋転位(TSD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する工程と、比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とする。
本実施形態のSiCエピタキシャルウェハの製造方法について、第1の実施形態と異なる点について以下に説明する。
<基底面転位密度及び貫通螺旋転位密度の測定工程>
研磨後のSiC単結晶基板の成長面について、反射X線トポグラフィを用いてその基底面転位の密度及び貫通螺旋転位の密度を測定する。
<変換比率決定工程>
この工程では、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD) 及び貫通螺旋転位(TSD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する。
なお、キャロット欠陥は基底面転位(BPD)と貫通螺旋転位(TSD)との相互作用により形成されるため、キャロット欠陥の変換比率はそれら2変数(2種類の転位密度)に依存する。すなわち、例えば、基底面転位の面密度が同じでも、貫通螺旋転位の面密度が異なる場合には、キャロット欠陥の変換比率は異なるものとなる。
しかしながら、貫通螺旋転位の面密度が十分に高い場合(例えば、基底面転位の面密度が10個/cm以上に対して、貫通螺旋転位の面密度が10個/cm以上の場合)には、キャロット欠陥の変換比率は基底面転位の面密度の1/10000〜1/100000程度となる。
従って、基底面転位の面密度との関係で貫通螺旋転位の面密度が十分に高い場合には、基底面転位の面密度に対するキャロット欠陥の変換比率を当該比率として用いることができる。
まず、作製したSiCエピタキシャルウェハについて、フォトルミネッセンス(PL)イメージング法を用いて、SiCエピタキシャル膜中のキャロット欠陥の面密度を測定する。
次に、予め測定して得られたSiC単結晶基板の成長面に存在する基底面転位(BPD) 及び貫通螺旋転位(TSD)と、ここで得られたキャロット欠陥の面密度とから、SiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する。
変換比率を決定するサンプルは同時に成膜したものを用いることが好ましい。製造ロットが異なると、成長条件にバラツキが出やすいからである。
<BPD及びTSD面密度の上限決定工程>
この工程では、決定した比率に基づいて、使用するSiC単結晶基板の成長面におけるBPD及びTSDの面密度の上限を決定する。
すなわち、決定した比率から、所望の積層欠陥面密度以下のSiCエピタキシャルウェハを得るために、使用することができるSiC単結晶基板の成長面におけるBPD及びTSDの面密度の上限を決定する。
<SiCエピタキシャル膜形成工程>
この工程では、決定した上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する。
以下、実施例によって本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
本実施例では、珪素含有ガスとしてSiHガスおよび炭素含有ガスとしてCガス、ドーピングガスとしてNガス、キャリアガスおよびエッチングガスとしてHガスを使用し、量産型の複数枚プラネタリー(自公転)型CVD装置であるアイクストロン社製Hot Wall SiC CVD(VP2400HW)によって、4H−SiC単結晶の(0001)面に対して<11−20>軸方向へ微傾斜させたSi面又はC面にSiCエピタキシャル膜を成長させた。
(実施例1)
4°のオフ角で傾斜させた4H−SiC単結晶基板のSi面上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハを製造する。
本実施例では、4H−SiC単結晶基板については、凸状加工を施していない。
まず、積層欠陥(SF)への変換効率を決定するために、4枚のSiC単結晶基板について4種類の研磨条件で研磨を行った。表1で示した4つの基底面転位(BPD)の面密度がそれらの研磨条件で研磨したSiC単結晶基板の基底面転位(BPD)の面密度に相当する。
なお、最もBPD密度が低いものは以下の研磨条件で行った。すなわち、CMP前の機械研磨は直径5μm以下の砥粒を用いて、加工圧力を350g/cmで行った。また、CMPは、研磨材粒子として平均粒子径が10〜150nmのシリカ粒子を用い、無機酸として硫酸を含み、20℃におけるpHが1.9の研磨スラリーを用いて、30分間行った。これにより、表面の格子乱れ層を3nm以下とした。
研磨後の基板をRCA洗浄後、成長装置内に導入した。尚、RCA洗浄とは、Siウェハに対して一般的に用いられている湿式洗浄方法であり、硫酸・アンモニア・塩酸と過酸化水素水を混合した溶液ならびにフッ化水素酸水溶液を用いて、基板表面の有機物や重金属、パーティクルを除去することができる。
清浄化(ガスエッチング)工程は、水素ガスの流量100slm、リアクタ内圧力を200mbar、基板温度を1500℃で、20分間行った。
SiCエピタキシャル成長工程では、基板温度を1650℃とし、SiHガス及びCガスが基板主面に同時に供給されるように、Cガス24sccm及びSiHガス8sccmを同時に供給開始して行った。C/Siは1.0を選択した。リアクタ内圧力を200mbarとし、成長速度5μm/hで2時間成長工程を実施して、厚さ10μmのSiCエピタキシャル層を成膜した。
次に、得られたSiCエピタキシャルウェハについて、フォトルミネッセンス(PL)イメージング法を用いて、SiCエピタキシャル膜中の積層欠陥(SF)の面密度を測定した。表1で示した4つの積層欠陥(SF)の面密度が得られた値である。
次に、積層欠陥の面密度が0.1個/cm以下のSiCエピタキシャルウェハを得るために、図3で示したグラフに基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限として1.0×10個/cmに決定した。
この上限のBPD面密度のSiC単結晶基板を得るために、研磨条件を調整して表面の格子乱れ層を2.5nm以下とした。
研磨後のSiC単結晶基板の成長面について、反射X線トポグラフィを用いてその基底面転位の密度を測定したところ、0.9×10個/cmであった。
このSiC単結晶基板を用いて、上述の条件と同じ条件で基板の処理及びSiCエピタキシャル層の形成を行うことにより、SiCエピタキシャルウェハを作製した。
得られたSiCエピタキシャルウェハについて、フォトルミネッセンス(PL)イメージング法で積層欠陥の面密度を測定したところ、0.09個/cmであった。

Claims (2)

  1. オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、
    4°〜5°オフ角を有する前記SiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、前記SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する工程と、
    前記比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、
    前記上限以下のSiC単結晶基板を用いて、前記比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、前記SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有し、
    前記上限が1.0×10 個/cm 以下であることを特徴とするSiCエピタキシャルウェハの製造方法。
  2. 前記比率を決定するに際して、前記成長面におけるBPDの面密度、及び、前記成長面のBPD起因の、前記SiCエピタキシャル膜中の積層欠陥の面密度を、X線トポグラフィ、又は、フォトルミネセンスのいずれかの方法で測定することを特徴とする請求項1に記載のSiCエピタキシャルウェハの製造方法。
JP2011197626A 2011-09-09 2011-09-09 SiCエピタキシャルウェハ及びその製造方法 Active JP5961357B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011197626A JP5961357B2 (ja) 2011-09-09 2011-09-09 SiCエピタキシャルウェハ及びその製造方法
KR1020147008630A KR101654440B1 (ko) 2011-09-09 2012-09-04 SiC 에피택셜 웨이퍼 및 그의 제조 방법
EP12829619.1A EP2755228A4 (en) 2011-09-09 2012-09-04 CIS EPITAXIAL WAFER AND METHOD OF MANUFACTURING THE SIC
PCT/JP2012/072454 WO2013035691A1 (ja) 2011-09-09 2012-09-04 SiCエピタキシャルウェハ及びその製造方法
US14/240,662 US9287121B2 (en) 2011-09-09 2012-09-04 SIC epitaxial wafer and method for manufacturing same
CN201280042735.XA CN103765559B (zh) 2011-09-09 2012-09-04 SiC外延晶片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011197626A JP5961357B2 (ja) 2011-09-09 2011-09-09 SiCエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013058709A JP2013058709A (ja) 2013-03-28
JP5961357B2 true JP5961357B2 (ja) 2016-08-02

Family

ID=47832136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011197626A Active JP5961357B2 (ja) 2011-09-09 2011-09-09 SiCエピタキシャルウェハ及びその製造方法

Country Status (6)

Country Link
US (1) US9287121B2 (ja)
EP (1) EP2755228A4 (ja)
JP (1) JP5961357B2 (ja)
KR (1) KR101654440B1 (ja)
CN (1) CN103765559B (ja)
WO (1) WO2013035691A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP5857986B2 (ja) * 2013-02-20 2016-02-10 株式会社デンソー 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
WO2014196394A1 (ja) * 2013-06-04 2014-12-11 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
JP2015093806A (ja) * 2013-11-12 2015-05-18 住友電気工業株式会社 炭化珪素基板の製造装置および製造方法
KR102140789B1 (ko) * 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
DE112015004520T5 (de) * 2014-10-01 2017-06-14 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102136000B1 (ko) * 2015-02-18 2020-07-20 쇼와 덴코 가부시키가이샤 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
WO2016140051A1 (ja) * 2015-03-03 2016-09-09 昭和電工株式会社 SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造方法
WO2016166939A1 (ja) * 2015-04-17 2016-10-20 富士電機株式会社 半導体の製造方法およびSiC基板
KR102106722B1 (ko) * 2015-07-29 2020-05-04 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
JP6544166B2 (ja) * 2015-09-14 2019-07-17 信越化学工業株式会社 SiC複合基板の製造方法
WO2017053518A1 (en) * 2015-09-25 2017-03-30 The Government Of The Usa, As Represented By The Secretary Of The Navy Removal of basal plane dislocations from silicon carbide substrate surface by high temperature annealing and preserving surface morphology
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP6696499B2 (ja) * 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
JP6930640B2 (ja) * 2017-03-08 2021-09-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6824088B2 (ja) * 2017-03-24 2021-02-03 昭和電工株式会社 炭化珪素のエピタキシャル成長方法
JP7133910B2 (ja) * 2017-06-28 2022-09-09 昭和電工株式会社 SiCエピタキシャルウェハ
JP6585799B1 (ja) 2018-10-15 2019-10-02 昭和電工株式会社 SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法
JP7217608B2 (ja) * 2018-10-16 2023-02-03 昭和電工株式会社 SiC基板、SiCエピタキシャルウェハ及びその製造方法
JP7129889B2 (ja) * 2018-11-09 2022-09-02 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
CN110281142A (zh) * 2019-06-20 2019-09-27 山东大学 金刚石籽晶制备方法、金刚石籽晶及单晶
CN113122147B (zh) * 2019-12-31 2024-03-12 安集微电子科技(上海)股份有限公司 一种化学机械抛光液及其使用方法
JPWO2021153351A1 (ja) * 2020-01-29 2021-08-05
US11821105B2 (en) * 2020-07-27 2023-11-21 Globalwafers Co., Ltd. Silicon carbide seed crystal and method of manufacturing silicon carbide ingot
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
WO2023149166A1 (ja) * 2022-02-02 2023-08-10 住友電気工業株式会社 炭化珪素エピタキシャル基板
WO2023176676A1 (ja) * 2022-03-17 2023-09-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1439246B1 (en) * 2000-04-07 2008-06-25 Hoya Corporation Process for producing silicon carbide single crystal
JP4338178B2 (ja) 2003-03-24 2009-10-07 財団法人電力中央研究所 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7230274B2 (en) 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
KR100853991B1 (ko) * 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
JP5285202B2 (ja) * 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2006237125A (ja) * 2005-02-23 2006-09-07 Kansai Electric Power Co Inc:The バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
KR20060127743A (ko) 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP5577095B2 (ja) * 2006-09-27 2014-08-20 トゥー‐シックス・インコーポレイテッド SiCのPVT結晶成長方法
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
US8293623B2 (en) * 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US9464366B2 (en) * 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
JP4959763B2 (ja) 2009-08-28 2012-06-27 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
US8900979B2 (en) * 2011-11-23 2014-12-02 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films

Also Published As

Publication number Publication date
WO2013035691A1 (ja) 2013-03-14
KR20140057645A (ko) 2014-05-13
EP2755228A4 (en) 2015-04-15
JP2013058709A (ja) 2013-03-28
US9287121B2 (en) 2016-03-15
KR101654440B1 (ko) 2016-09-05
EP2755228A1 (en) 2014-07-16
US20140175461A1 (en) 2014-06-26
CN103765559A (zh) 2014-04-30
CN103765559B (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
JP5961357B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP6122704B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) SiCエピタキシャルウェハの製造方法
JP5076020B2 (ja) SiCエピタキシャルウェハ
JP4959763B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP5897834B2 (ja) SiCエピタキシャルウェハの製造方法
JP5384714B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP6037671B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5694413B2 (ja) 平滑なウェハの製造方法
TWI556312B (zh) 矽晶圓及其製造方法
JP5604577B2 (ja) SiCエピタキシャルウェハ
JP2020202289A (ja) SiCエピタキシャルウェハの製造方法
JP6069545B2 (ja) SiCエピタキシャルウェハの評価方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP5124690B2 (ja) SiCエピタキシャルウェハ
WO2022074880A1 (ja) Iii族元素窒化物半導体基板
JP2020107729A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2005019724A (ja) 半導体熱処理用部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350