JP2006237125A - バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 - Google Patents
バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 Download PDFInfo
- Publication number
- JP2006237125A JP2006237125A JP2005046850A JP2005046850A JP2006237125A JP 2006237125 A JP2006237125 A JP 2006237125A JP 2005046850 A JP2005046850 A JP 2005046850A JP 2005046850 A JP2005046850 A JP 2005046850A JP 2006237125 A JP2006237125 A JP 2006237125A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- silicon carbide
- bipolar
- temperature
- bipolar semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 上記のSiCバイポーラ型半導体装置を350℃以上の温度環境下に維持しながら通電作動させる。
【選択図】 なし
Description
イスした基板の表面に、CVD法によりエピタキシャル単結晶膜を成長させたSiC単結晶基板が使用されている。
0]方向あるいは[01−10]方向に数度傾けた結晶面が使用されることが多い。
新品のSiCバイポーラ素子に通電を開始してから通電時間(積算使用時間)が増えるにしたがって、順方向電圧が増加するという問題点があった。順方向電圧の増加はSiCバイポーラ素子の信頼性を低下させ、SiCバイポーラ素子を組み込んだ電力制御装置の電力損失の増大を引き起こす。
からオフ角が8°となるように傾けたSiC単結晶基板では、基板表面におけるベーサルプレーン転位密度は、結晶品質にもよるが典型的には102〜104個/cm2となる。
境温度を制御し、高温下で作動させることによって通電劣化の要因となる積層欠陥面積の拡大を抑制させることはなかった。ところが、バイポーラ素子を350℃以上、特に400℃以上の温度環境下に維持しながら通電作動させたところ、通電を長時間続けても積層欠陥の面積がほとんど拡大しないことを見出し本発明を完成するに至った。
通電劣化の要因となる積層欠陥面積の拡大を防止するために、前記バイポーラ型半導体装置を350℃以上の温度に維持しながら通電作動させることを特徴とする。
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とする。
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子を加熱するヒータ
と、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とする。
10]方向、[11−20]方向、あるいは[01−10]方向と[11−20]方向との中間
方向のオフ方位に、例えば1〜12°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりSiCをエピタキシャル成長させる。
ることができる。縦型ホットウォール炉には、石英で形成された水冷2重円筒管が設置され、水冷2重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびSiC単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたSiC単結晶基板を加熱する。SiC単結晶基板を加熱しながら水冷2重円筒管の下方より反応ガスを供給することによって、SiC単結晶基板の表面にSiCがエピタキシャル成長する。
アノード電極29は、p+型コンタクト層25の上面に、Al(厚さ100nm)の膜とTi(厚さ350nm)の膜とを順に蒸着して形成される。これらの電極は、蒸着後に熱処理を行いSiCとの合金を形成することによってオーミック電極とされる。
電時に電子と正孔が再結合するSiCバイポーラ半導体素子であれば、pnダイオード以外の他のバイポーラ素子であっても、上記の温度環境下で通電作動させることにより炭化珪素エピタキシャル膜が安定化して積層欠陥面積の拡大が抑制される。このようなSiCバイポーラ半導体素子としては、例えば、サイリスタ、ゲートターンオフサイリスタ(GTO)、絶縁ゲートバイポーラトランジスタ(IGBT)、バイポーラ接合トランジスタ(BJT)などが挙げられる。図6(a)〜図6(c)に、サイリスタ(図6(a)、符号41)、GTOサイリスタ(図6(b)、符号42)、IGBT(図6(c)、符号43)の概略断面図を示した。同図において、51はn型層、52はp型層、53はカソード電極、54はアノード電極、55はゲート電極、56はエミッタ電極、57はコレクタ電極、58は酸化膜である。
(1) ヒータによってSiCバイポーラ素子を加熱し、SiCバイポーラ素子が所定の温度(例えば350℃以上)に達したことを温度センサによって検知した後に、運転制御装置によってSiCバイポーラ素子の通電作動を開始させる。
(2) ヒータによってSiCバイポーラ素子を加熱しながら通電を行い、SiCバイポーラ素子を所定の温度以上(例えば350℃以上)に維持しながら、運転制御装置によってSiCバイポーラ素子の通電作動を停止させる。
(3) ヒータによってSiCバイポーラ素子を加熱しながら通電を行い、SiCバイポーラ素子を所定の温度以上(例えば350℃以上)に維持しながら運転している最中に、ヒータの断線等によりSiCバイポーラ素子の温度が所定の温度よりも低下した場合、運転制御装置は、温度検知素子からの信号に基づいてSiCバイポーラ素子の通電作動を緊急停止させる。図10にこのような制御の一例を示した。正常時における運転シーケンスでは、図10(a)のようにSiCバイポーラ素子が所定温度に達した後に通電電流が流れ、SiCバイポーラ素子を所定温度に維持しながら通電を継続するとともに、所定温度に維持した状態で通電を停止するように通電と温度が制御される。しかし、図10(b)のように、通電中にヒータが断線する等によってSiCバイポーラ素子の温度が低下して所定温度を下回ると、温度検知素子がこれを検知して、運転制御装置はその検知結果に基づいて通電を緊急停止させる。
下で適切に通電作動させることで、積層欠陥面積の拡大を有効に抑制することができる。
図7〜図9は、上記のような温度制御装置を設けた具体例を示した図である。図7では、パッケージ内にヒータ66および温度センサ65を備えた温度制御装置62を、SiCバイポーラ素子63への電極64を通じた通電を制御する運転制御装置61に連結し、SiCバイポーラ素子63に対する通電と温度の制御を行うように構成されている。
実施例
以下、実施例により本発明を説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例1]
図2に示したpnダイオードを試験用に作製した。改良レーリー法により成長させたインゴットをオフ方向[11−20]、オフ角度8°でスライスし、表面を鏡面処理したn型の4H−SiC(0001)基板(キャリア密度8×1018cm-3、厚さ400μm)の上に、CVD法によって窒素ドープn型SiC層(ドナー密度5×1014cm-3、膜厚40μm)とアルミニウムドープp型SiC層(p型接合層:アクセプタ密度5×1017cm-3、膜厚1.5μm、およびp+型コンタクト層:アクセプタ密度1×1018cm-3、膜厚0.5μm)を順次エピタキシャル成長させた。
ードの定格電流密度)の直流電流を60分間流すことにより行った。通電試験後のフォトルミネッセンス像を観察した結果を図5に示した。
[実施例2]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを400℃の温度環境下においた状態を維持しながら通電を行った以外は実施例1と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図5に示した。
[実施例3]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを450℃の温度環境下においた状態を維持しながら通電を行った以外は実施例1と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図5に示した。
[比較例1]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを室温(25℃)の温度環境下においた状態を維持しながら通電を行った以外は実施例1と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図5に示した。
[比較例2]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを300℃の温度環境下においた状態を維持しながら通電を行った以外は実施例1と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図5に示した。
[実施例4]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを350℃の温度環境下においた状態を維持しながら通電を行い、実施例1と同様の通電試験を行った。通電試験前後の順方向電圧Vfを測定し、これらの差ΔVfを通電劣化の指標とした。通電試験の結果を図3に示した。
[実施例5]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを400℃の温度環境下においた状態を維持しながら通電を行い、実施例1と同様の通電試験を行った。通電試験前後の順方向電圧Vfを測定し、これらの差ΔVfを通電劣化の指標とした。通電試験の結果を図3に示した。
[実施例6]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを450℃の温度環境下においた状態を維持しながら通電を行い、実施例1と同様の通電試験を行った。通電試験前後の順方向電圧Vfを測定し、これらの差ΔVfを通電劣化の指標とした。通電試験の結果を図3に示した。
[比較例3]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを室温(25℃)の温度環境下においた状態を維持しながら通電を行い、実施例1と同様の通電試験を行った。通電試験前後の順方向電圧Vfを測定し、これらの差ΔVfを通電劣化の指標とした。通電試験の結果を図3に示した。
[比較例4]
実施例1で作製したものと同様のpnダイオードを用いて、pnダイオードを300℃の温度環境下においた状態を維持しながら通電を行い、実施例1と同様の通電試験を行った。通電試験前後の順方向電圧Vfを測定し、これらの差ΔVfを通電劣化の指標とした。通電試験の結果を図3に示した。
[実施例7]
実施例1で作製したものと同様のpnダイオードを多数作製し、pnダイオードを400℃の温度環境下においた状態を維持しながら通電を行い、実施例1と同様の通電試験を行った。通電試験前後の順方向電圧Vfを測定し、これらの差ΔVfの分布を得た。その結果を図4に示した。
[比較例5]
実施例1で作製したものと同様のpnダイオードを多数作製し、pnダイオードを室温(25℃)の温度環境下においた状態を維持しながら通電を行い、実施例1と同様の通電
試験を行った。通電試験前後の順方向電圧Vfを測定し、これらの差ΔVfの分布を得た。その結果を図4に示した。
2a n型エピタキシャル膜
2b p型エピタキシャル膜(またはp型注入層)
3 ベーサルプレーン転位
4 スレッディングエッジ転位
5 結晶面
21 基板
23 ドリフト層
24 p型接合層
25 p+型コンタクト層
26 JTE
27 酸化膜
28 カソード電極
29 アノード電極
31 積層欠陥
41 サイリスタ
42 GTOサイリスタ
43 IGBT
51 n型層
52 p型層
53 カソード電極
54 アノード電極
55 ゲート電極
56 エミッタ電極
57 コレクタ電極
58 酸化膜
61 運転制御装置
62 温度制御装置
63 SiCバイポーラ素子
64 電極
65 温度センサ
66 ヒータ
71 SiC単結晶基板
72 エピタキシャル膜
73 pnダイオード
74 温度検知素子
81 pnダイオード
82 ヒータ
83 温度検知素子
θ オフ角
Claims (10)
- 炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置の運転方法であって、
通電劣化の要因となる積層欠陥面積の拡大を防止するために、前記バイポーラ型半導体装置を350℃以上の温度に維持しながら通電作動させることを特徴とするバイポーラ型半導体装置の運転方法。 - 前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を350℃以上の温度に維持しながら通電作動させることを特徴とする請求項1に記載のバイポーラ型半導体装置の運転方法。
- 前記温度制御装置によって、前記バイポーラ型半導体装置が350℃以上の温度に達した後に通電を開始させることを特徴とする請求項2に記載のバイポーラ型半導体装置の運転方法。
- 前記温度制御装置によって、前記バイポーラ型半導体装置を350℃以上の温度に維持しながら通電を停止させることを特徴とする請求項2または3に記載のバイポーラ型半導体装置の運転方法。
- 前記温度制御装置によって、前記バイポーラ型半導体装置が350℃未満の温度に低下した際に通電を停止させることを特徴とする請求項2〜4のいずれかに記載のバイポーラ型半導体装置の運転方法。
- 六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項1〜5のいずれかに記載のバイポーラ型半導体装置の運転方法。
- 六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴する請求項6に記載のバイポーラ型半導体装置の運転方法。
- 菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項1〜5のいずれかに記載のバイポーラ型半導体装置の運転方法。
- 炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とするバイポーラ型半導体装置。 - 炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子を加熱するヒータと、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とするバイポーラ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046850A JP2006237125A (ja) | 2005-02-23 | 2005-02-23 | バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046850A JP2006237125A (ja) | 2005-02-23 | 2005-02-23 | バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237125A true JP2006237125A (ja) | 2006-09-07 |
Family
ID=37044473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005046850A Pending JP2006237125A (ja) | 2005-02-23 | 2005-02-23 | バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237125A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295061A (ja) * | 2005-04-14 | 2006-10-26 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置 |
JP2013058709A (ja) * | 2011-09-09 | 2013-03-28 | Showa Denko Kk | SiCエピタキシャルウェハ及びその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5734355A (en) * | 1980-08-06 | 1982-02-24 | Tektronix Inc | Integrated circuit device |
JPS62156850A (ja) * | 1985-12-28 | 1987-07-11 | Nec Corp | 半導体装置 |
JPH02154417A (ja) * | 1988-12-06 | 1990-06-13 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JPH04139872A (ja) * | 1990-10-01 | 1992-05-13 | Nec Corp | 半導体装置 |
JPH0936359A (ja) * | 1995-07-20 | 1997-02-07 | Fuji Electric Co Ltd | 炭化けい素縦型fet |
JPH1117176A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 炭化けい素半導体装置 |
JP2004179534A (ja) * | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 半導体集積回路装置及びその半導体集積回路チップ |
JP4317550B2 (ja) * | 2003-08-22 | 2009-08-19 | 関西電力株式会社 | 半導体装置及びこの半導体装置を用いた電力変換装置 |
-
2005
- 2005-02-23 JP JP2005046850A patent/JP2006237125A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5734355A (en) * | 1980-08-06 | 1982-02-24 | Tektronix Inc | Integrated circuit device |
JPS62156850A (ja) * | 1985-12-28 | 1987-07-11 | Nec Corp | 半導体装置 |
JPH02154417A (ja) * | 1988-12-06 | 1990-06-13 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JPH04139872A (ja) * | 1990-10-01 | 1992-05-13 | Nec Corp | 半導体装置 |
JPH0936359A (ja) * | 1995-07-20 | 1997-02-07 | Fuji Electric Co Ltd | 炭化けい素縦型fet |
JPH1117176A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 炭化けい素半導体装置 |
JP2004179534A (ja) * | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 半導体集積回路装置及びその半導体集積回路チップ |
JP4317550B2 (ja) * | 2003-08-22 | 2009-08-19 | 関西電力株式会社 | 半導体装置及びこの半導体装置を用いた電力変換装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295061A (ja) * | 2005-04-14 | 2006-10-26 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置 |
JP2013058709A (ja) * | 2011-09-09 | 2013-03-28 | Showa Denko Kk | SiCエピタキシャルウェハ及びその製造方法 |
KR20140057645A (ko) * | 2011-09-09 | 2014-05-13 | 쇼와 덴코 가부시키가이샤 | SiC 에피택셜 웨이퍼 및 그의 제조 방법 |
US9287121B2 (en) | 2011-09-09 | 2016-03-15 | Showa Denko K.K. | SIC epitaxial wafer and method for manufacturing same |
KR101654440B1 (ko) * | 2011-09-09 | 2016-09-05 | 쇼와 덴코 가부시키가이샤 | SiC 에피택셜 웨이퍼 및 그의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100853991B1 (ko) | 바이폴라형 반도체 장치 및 그의 제조방법 | |
JP5285202B2 (ja) | バイポーラ型半導体装置およびその製造方法 | |
JP5011493B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP4879507B2 (ja) | バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置 | |
JP5458509B2 (ja) | 炭化珪素半導体基板 | |
JP4185215B2 (ja) | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 | |
JP3854508B2 (ja) | SiCウエハ、SiC半導体デバイス、およびSiCウエハの製造方法 | |
EP1981076B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
KR100797855B1 (ko) | 쇼트키 접합형 반도체 장치의 제조방법 | |
US6660084B1 (en) | Sic single crystal and method for growing the same | |
JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
JP4021448B2 (ja) | ショットキー接合型半導体装置の製造方法 | |
US20170179236A1 (en) | Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device | |
KR20060123409A (ko) | 탄화규소 반도체 소자 및 그 제조 방법 | |
JP2007131504A (ja) | SiCエピタキシャルウエーハおよびそれを用いた半導体デバイス | |
JP2012033618A (ja) | バイポーラ半導体素子 | |
US8455269B2 (en) | Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices | |
CA2753709A1 (en) | Method of manufacturing silicon carbide substrate | |
US20190333998A1 (en) | Silicon carbide epitaxial wafer and silicon carbide semiconductor device | |
JP2006237125A (ja) | バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 | |
JP2007027630A (ja) | バイポーラ型半導体装置およびその製造方法 | |
WO2008015764A1 (fr) | Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire | |
JP2015020945A (ja) | 炭化珪素基板ならびに半導体素子 | |
KR102225693B1 (ko) | 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들 | |
JP2007235162A (ja) | ショットキー接合型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111115 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20120112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120302 |
|
A02 | Decision of refusal |
Effective date: 20120403 Free format text: JAPANESE INTERMEDIATE CODE: A02 |