JP7133910B2 - ＳｉＣエピタキシャルウェハ - Google Patents

ＳｉＣエピタキシャルウェハ Download PDF

Info

Publication number
JP7133910B2
JP7133910B2 JP2017126744A JP2017126744A JP7133910B2 JP 7133910 B2 JP7133910 B2 JP 7133910B2 JP 2017126744 A JP2017126744 A JP 2017126744A JP 2017126744 A JP2017126744 A JP 2017126744A JP 7133910 B2 JP7133910 B2 JP 7133910B2
Authority
JP
Japan
Prior art keywords
sic
sic epitaxial
dislocations
dislocation
interfacial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017126744A
Other languages
English (en)
Other versions
JP2019009400A (ja
Inventor
宏二 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017126744A priority Critical patent/JP7133910B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to US16/620,088 priority patent/US11705329B2/en
Priority to PCT/JP2018/018498 priority patent/WO2019003668A1/ja
Priority to DE112018003360.0T priority patent/DE112018003360T5/de
Priority to CN201880037625.1A priority patent/CN110709963B/zh
Publication of JP2019009400A publication Critical patent/JP2019009400A/ja
Priority to JP2022108585A priority patent/JP7302716B2/ja
Application granted granted Critical
Publication of JP7133910B2 publication Critical patent/JP7133910B2/ja
Priority to US18/309,111 priority patent/US20230268177A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/90—Carbides
    • C01B32/914—Carbides of single elements
    • C01B32/956—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/90—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＳｉＣエピタキシャルウェハ及びその製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きく、熱伝導率が３倍程度高い等の特性を有する。炭化珪素はこれらの特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。このため、近年、上記のような半導体デバイスにＳｉＣエピタキシャルウェハが用いられるようになっている。
ＳｉＣデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
ＳｉＣデバイスは、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られたＳｉＣ単結晶基板（単に、ＳｉＣ基板ということもある）上に、化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によってデバイスの活性領域となるＳｉＣエピタキシャル層（膜）を成長させたＳｉＣエピタキシャルウェハを用いて作製されるのが一般的である。
ＳｉＣエピタキシャルウェハはより具体的には、（０００１）面から＜１１－２０＞方向にオフ角を有する面を成長面とするＳｉＣ単結晶基板上にステップフロー成長（原子ステップからの横方向成長）させて４ＨのＳｉＣエピタキシャル層を成長させるのが一般的である。
ＳｉＣ単結晶基板には、貫通螺旋転位（Threading Screw Dislocation：TSD）や貫通刃状転位（Threading Edge Dislocation：TED）、あるいは基底面転位（Basal Plane Dislocation：BPD）と呼ばれる結晶欠陥が一般に内在しており、これらの結晶欠陥によってデバイス特性が劣化する場合がある。これらの転位は基本的にはＳｉＣ単結晶基板からＳｉＣエピタキシャル膜に伝播する。
一方、ＳｉＣエピタキシャル膜内には、界面転位と呼ばれる転位が発生することが知られている。この界面転位は、基底面転位のうちの一種であり、ＳｉＣ基板とＳｉＣエピタキシャル膜との界面付近においてＳｉＣ基板のオフカット方向と直行する方向（オフカット方向が＜１１－２０＞である場合には、＜１－１００＞方向）に伸張したものである。界面転位は、前記界面付近のストレスを緩和するために伸張がなされたものとされている。
更に、ＳｉＣエピタキシャル膜には、ＳｉＣ単結晶基板から伝播した貫通刃状転位だけではなく、貫通刃状転位列（図８中の「ＴＥＤペア」）が形成されることがある。具体的には、エピタキシャル成長時に新たに発生した２個の貫通刃状転位がペアになり、オフカット方向が＜１１－２０＞である場合には、この２個の転位のペアが＜１－１００＞方向に列状に並んで連続し、貫通刃状転位列を形成することがある。貫通刃状転位列が発生する結果、エピタキシャル膜の方がＳｉＣ単結晶基板よりも転位密度が高くなり、エピタキシャル成長において結晶性を悪くしてしまうことがある。この貫通刃状転位のペアは、その底部において基底面転位によってハーフループ（半ループ）状につながっている。
特開２００８－３４７７６号公報
X. Zhang et al., Journal of Applied Physics 102, 093520 (2007)
非特許文献１において、Ｘ線トポグラフィーやフォトルミネッセンス（ＰＬ）等による観察に基づいて明らかにされた貫通刃状転位列の発生と上記界面転位との関係、及び、Ｘ線トポグラフィー像及びＰＬ像の特徴について、図８を用いて説明する。
図８は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル膜が形成されたＳｉＣエピタキシャルウェハを模式的に示した斜視図である。
Ｘ線トポグラフィー像においては、Ｌ字状の転位が観察される。このＬ字状の転位は、図８中のＡＢ部（界面転位）とＢＣ部（基底面転位）が観察されたものである。ＢＣ部は（０００１）基底面に載ったままＳｉＣエピタキシャル膜を横断してＳｉＣエピタキシャル膜の表面におけるＣ点で終端している。このＬ字状の転位は、エピタキシャル成長中にＢＣ部が右側方向に移動していき、これに伴い、ＡＢ部（界面転位）が右側へ延びていく。こうしてＡＢ部（界面転位）が右側へ延びていく際に、Ｃの部分で貫通刃状転位列（図８中の「ＴＥＤペア」）が順次形成され、貫通刃状転位列のアレイができる（貫通刃状転位列がステップフロー方向に直交する方向に並んだ構造を以下、ペアアレイという）。このように、貫通刃状転位列の発生と界面転位とは密接に関係している。
Ｘ線トポグラフィー像において、貫通刃状転位列の像は右側へ行くほど表面から浅い位置に存在するため、コントラストが弱くなる。
Ｘ線トポグラフィー像では、ＡＢ部（界面転位）、ＢＣ部（基底面転位）及び貫通刃状転位列は全て観察されることが多い。
一方、フォトルミネッセンス（ＰＬ）像においては、貫通刃状転位列のアレイはドットのアレイとして観察され、ＢＣ部（基底面転位）は線状に観察される。一方、ＡＢ部（界面転位）の観察は難しい。
そのため、ＰＬ像において、ドットのアレイとＢＣ部（基底面転位）に対応する線状模様を観察することにより、界面転位の存在を知ることができる。
なお、貫通刃状転位列のアレイはステップフロー方向に直交して延在し、１本の貫通刃状転位列のアレイとその発生に起因する１本の界面転位とは互いに平行に延在するので、１本のドットのアレイを見つけることにより、ステップフロー方向に直交して延在する1本の界面転位の存在を確認できる。また、ＢＣ部（基底面転位）はステップフロー方向に平行に延在し、1本のＢＣ部（基底面転位）とその発生に起因する１本の界面転位とは互いに直行して延在するので、１本のＢＣ部（基底面転位）に対応する線状模様を見つけることにより、ステップフロー方向に直交して延在する1本の界面転位の存在を確認できる。
以上の従来知られている界面転位は、ＳｉＣ基板の基底面転位（ＢＰＤ）がある箇所に発生するものである。
これに対して、本発明者は、ＳｉＣ基板上にＳｉＣエピタキシャル膜が成長する際に、ＳｉＣ基板の外周端から延在する、新規の界面転位（以下、「外端界面転位」という）を発見した。本発明者は、この外端界面転位について鋭意研究を重ねることによって、ＳｉＣエピタキシャル膜が厚くなることによって発生することを見出した。従来の界面転位は、ＳｉＣ基板のＢＰＤがある箇所が起点であったのが、本発明者が見出した界面転位（外端界面転位）はＳｉＣ基板の外周端が起点である点が異なる。この界面転位も、従来の界面転位と同様に、デバイスの信頼性を低下させるものであるから、低減されるべきものである。
これまで、外端界面転位が見つからなかったのは、ＳｉＣエピタキシャル膜の厚さが、外端界面転位が発生するほど厚い膜を用いることが少なかったことによるものと考えられる。
本発明は上記事情に鑑みてなされたものであり、２０μｍ以上の膜厚のＳｉＣエピタキシャル膜を有し、外端界面転位の密度が低いＳｉＣエピタキシャルウェハ及びその製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を提供する。
（１）本発明の一態様に係るＳｉＣエピタキシャルウェハは、ｃ面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する４Ｈ－ＳｉＣ単結晶基板と、前記４Ｈ－ＳｉＣ単結晶基板上に形成された、２０μｍ以上の膜厚のＳｉＣエピタキシャル層と、を備え、前記ＳｉＣエピタキシャル層の外周端から延在する界面転位密度が１０本／ｃｍ以下である。
（２）本発明の一態様に係るＳｉＣエピタキシャルウェハは、ｃ面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する４Ｈ－ＳｉＣ単結晶基板と、前記４Ｈ－ＳｉＣ単結晶基板上に形成された、２０μｍ以上の膜厚のＳｉＣエピタキシャル層と、を備え、前記ベベル部が、前記主面から連続する斜面部と外周端部とからなり、前記斜面部の幅が１５０μｍ以上である。
（３）上記（１）又は（２）のいずれかに記載のウＳｉＣエピタキシャルウェハにおいて、＜１１－２０＞方向の中心線を中心にして２５°～１５５°、及び、２０５°～３３５°の中心角の範囲の界面転位密度が１０本／ｃｍ以下であってもよい。
（４）本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法は、周縁部にベベル部を有する４Ｈ－ＳｉＣ単結晶基板であって、前記ベベル部が、前記主面から連続する斜面部と外周端部とからなり、前記斜面部の幅が１５０μｍ以上である４Ｈ－ＳｉＣ単結晶基板を用いる。
本発明のＳｉＣエピタキシャルウェハによれば、２０μｍ以上の膜厚のＳｉＣエピタキシャル膜を有し、外端界面転位の密度が低いＳｉＣエピタキシャルウェハを提供することができる。
ＳｉＣ単結晶基板の周縁部近傍の断面模式図である。 ＳｉＣエピタキシャルウェハの周縁部近傍の断面模式図である。 ＳｉＣエピタキシャルウェハについて得られたＰＬ像及び観察箇所を示す模式であって、（ａ）オリフラの位置におけるＰＬ像であり、（ｂ）は、オリフラの反対側の位置におけるＰＬ像であり、（ｃ）は、ＳｉＣエピタキシャルウェハにおけるオリフラの位置とステップフロー方向の関係等を示す模式図である。 ＳｉＣ基板とその上に成長するＳｉＣエピタキシャル膜の成長の２段階を示す断面模式図であり、（ａ）は斜面部の幅が大きい場合であり、（ｂ）は斜面部の幅が小さい場合である。 エピタキシャル膜の膜厚と外端界面転位の発生の有無との関係を調べた結果を示す図である。 図５に示した、傾斜部が１７０μｍでかつＳｉＣエピタキシャル膜の膜厚が２８μｍの場合の像であり、（ａ）は共焦点顕微鏡像、（ｂ）はＰＬ像である。 （ａ）は図５に示した、傾斜部が１５０μｍでかつＳｉＣエピタキシャル膜の膜厚が３３μｍの場合のＰＬ像であり、（ｂ）は傾斜部が０μｍでかつＳｉＣエピタキシャル膜の膜厚が３３μｍの場合のＰＬ像である。 貫通刃状転位列の発生と界面転位との関係を説明するための、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル膜が形成されたＳｉＣエピタキシャルウェハを模式的に示した斜視図である。
以下、本発明を適用した実施形態であるＳｉＣエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その効果を奏する範囲で適宜変更して実施することが可能である。
（ＳｉＣエピタキシャルウェハ）
本発明の一実施形態に係るＳｉＣエピタキシャルウェハは、ｃ面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する４Ｈ－ＳｉＣ単結晶基板と、前記４Ｈ－ＳｉＣ単結晶基板上に形成された、２０μｍ以上の膜厚のＳｉＣエピタキシャル層と、を備え、前記ＳｉＣエピタキシャル層の外周端から延在する界面転位の密度が１０本／ｃｍ以下である。
「外周端から延在する界面転位」は、「外端界面転位」ということがある。
ｃ面とは{０００１}面を示す。ｃ面の内（０００１）面を（０００１）Ｓｉ面と記載している。
外周端から延在する界面転位の密度は例えば、フォトルミネッセンス（ＰＬ）像から計測することができる。ＰＬ像としては例えば、フォトルミネッセンス装置（レーザーテック株式会社製、ＳＩＣＡ８８）を用いて近赤外線（Near-infrared、ＮＩＲ）の受光波長で得られたＰＬ像を用いることができる。
本発明のＳｉＣエピタキシャルウェハには、ＳｉＣエピタキシャル層が２０μｍ以上の膜厚であって、外端界面転位の界面転位の密度をゼロ本／ｃｍのものが含まれる。
また、本発明のＳｉＣエピタキシャルウェハには、ＳｉＣエピタキシャル層が２２μｍ以上の膜厚であって、外端界面転位の界面転位の密度をゼロ本／ｃｍのものが含まれる。
また、本発明のＳｉＣエピタキシャルウェハには、ＳｉＣエピタキシャル層が２４μｍ以上の膜厚であって、外端界面転位の界面転位の密度をゼロ本／ｃｍのものが含まれる。
また、本発明のＳｉＣエピタキシャルウェハには、ＳｉＣエピタキシャル層が２７μｍ以上の膜厚であって、外端界面転位の界面転位の密度をゼロ本／ｃｍのものが含まれる。
また、本発明のＳｉＣエピタキシャルウェハには、ＳｉＣエピタキシャル層が２９μｍ以上の膜厚であって、外端界面転位の界面転位の密度をゼロ本／ｃｍのものが含まれる。
図１は、ＳｉＣ単結晶基板の周縁部近傍の断面模式図である。
図１を用いて、本明細書でいう「ベベル部」の形状について説明する。なお、本明細書において「ベベル部」とは、基板の周縁部において、基板の欠けやパーティクルの発生などを防止するために角取りされた部分であり、基板の厚みよりも薄い部分をいう。
ＳｉＣ単結晶基板１は、主面（平坦部）１ａと、その周縁に斜面部１Ａａと外周端部１Ａｂとからなるベベル部１Ａとを有する。
「斜面部」は、ＳｉＣ単結晶基板の平坦部１ａから連続する部分であって、平坦部に対して、６０°以下の所定の角度（主面を含む平面に対する角度）で外周に向かって傾斜している傾斜面を有する部分である。ただし、傾斜面は、一つの角度の傾斜面だけでなる場合に限らず、複数の角度の傾斜面を有していたり、曲率（「外周端部」の曲率よりも小さい）を有する曲面の傾斜面であってもよい。曲率を有する傾斜面の場合、傾斜面の角度とは接平面の角度を意味する。「斜面部」が有する傾斜面の角度（主面を含む平面に対する角度）として、５０°以下、４０°以下、３０°以下、２０°以下のＳｉＣ単結晶基板を用いてもよい。後述する図５に示したデータでは、３０°以下のＳｉＣ単結晶基板を用いた場合であった。
また、「外周端部」は、ＳｉＣ単結晶基板のうち、径方向で最も外側に配置する部分であり、所定の曲率を有する曲面を含む部分である。ただし、曲面は、一つの曲率の曲面だけでなる場合に限らず、複数の曲率の曲面を有していたり、「外周端部」を構成する部分のうち、「斜面部」に連続しない部分は平面（例えば、垂直面）であってもよい。なお、後述する、推定される外端界面転位の発生のメカニズムに基づくと、「外周端部」がなく、「斜面部」から外側は垂直に切り立った構造であると、ランダムな成長の元になる核が形成される箇所がなくてよいとも思われるが、このような構造の場合には、角張った部分の欠けが発生しやすいことから、欠け防止の観点で角取りがされ、「外周端部」を有するのが通常である。
図２は、ＳｉＣエピタキシャルウェハの周縁部近傍の断面模式図である。
ＳｉＣエピタキシャルウェハ１０において、ＳｉＣエピタキシャル層２の外周端２ａとは、ＳｉＣ単結晶基板１の主面（平坦部）１ａ上に形成されたＳｉＣエピタキシャル層２のうち、径方向で最も外側を指すものとする。
図３（ａ）及び（ｂ）に、ＳｉＣエピタキシャルウェハについて得られたＰＬ像を示す。 図３（ｃ）は、ＳｉＣエピタキシャルウェハにおけるオリフラの位置とステップフロー方向の関係等を示す模式図である。
図３（ａ）は、オリフラの位置におけるＰＬ像であり、図３（ｂ）は、オリフラの反対側の位置におけるＰＬ像である。
図３（ａ）及び（ｂ）のいずれにおいては、ドットのアレイとＢＣ部（基底面転位）に対応する線状模様とが観察できる。図３（ａ）においては、ドットのアレイ及びＢＣ部（基底面転位）に対応する線状模様がそれぞれ１本観察することができるので、１本の外端界面転位の存在を知ることができる。また、図３（ｂ）においては、ドットのアレイ及びＢＣ部（基底面転位）に対応する線状模様がそれぞれ２本ずつ観察することができるので、２本の外端界面転位の存在を知ることができる。
ＰＬ観察に基づくと、オリフラ付近に外端界面転位が最も多く、次いでオリフラの反対側に外端界面転位が多い。これに対して、オリフラとオリフラの反対側との間では、ステップフロー方向と平行に近くなるため、外端界面転位の発生はほとんどない。外端界面転位は、ウェハの中心についての中心角でいうと、２５°～１５５°と２０５°～３３５°に発生することが多い。
本発明の他の実施形態に係るＳｉＣエピタキシャルウェハは、ｃ面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する４Ｈ－ＳｉＣ単結晶基板と、前記４Ｈ－ＳｉＣ単結晶基板上に形成された、２０μｍ以上の膜厚のＳｉＣエピタキシャル層と、を備え、前記ベベル部が、前記主面から連続する斜面部と外周端部とからなり、前記斜面部の幅が１５０μｍ以上である。
ここで、「斜面部の幅」とは、主面に直交する方向から、斜面部を平面視したときの径方向の長さをいう。
図４を用いて、推定される外端界面転位の発生のメカニズムについて説明する。
図４（ａ）及び（ｂ）はそれぞれ、ＳｉＣ基板とその上に成長するＳｉＣエピタキシャル膜の成長の２段階を示す断面模式図であり（上の図が成長初期、下の図が成長完了時）、（ａ）は斜面部の幅が大きい場合であり、（ｂ）は斜面部の幅が小さい場合である。
エピタキシャル成長の初期において、外周端部１Ａｂにランダムな成長の元になる核が形成されると考えられる。この理由は以下の通りである。
平坦部１ａではステップフロー成長によりエピタキシャル膜が形成され、また、斜面部１Ａａにおいても、ｃ面が支配的であればステップフロー成長が維持される。実際にオフ角を付けたＳｉＣ基板を用いるのが一般的であるから、ステップフロー成長が維持され、ランダムな成長の元になる核が形成される確率は低いものと考えられる。それに対して、外周端部１Ａｂではｃ面以外の面（ｒ面やｍ面）が支配的になる。従って、外周端部１Ａｂではステップフロー成長は起きにくく、ランダムな成長になってしまうと考えることができる。
図４（ａ）を参照して、推定した外端界面転位の発生のメカニズムに基づくと、これまで外端界面転位が発見されなかった理由について以下のように考えることができる。
エピタキシャル成長を行い、エピタキシャル膜の膜厚が厚くなって所望の膜厚になるまでに、外周端部に形成されたランダム成長の元になる核から多形エピ膜が伸びても、界面転位が平坦部に達しなかった場合には、本発明者が見出した外端界面転位は発生していない。従来、所望のエピタキシャル膜の膜厚が薄かったために、このような状況であったものと考えられる。
これに対して、高品質の厚膜のエピタキシャル膜が求められるトレンドの中で、本発明者は、厚膜のエピタキシャル膜において外端界面転位を見出したのである。
一方、図４（ｂ）は、斜面部の幅が小さい（外周端部から平坦部までの距離が短い）基板では、エピタキシャル膜の膜厚が薄い場合でも外端界面転位が発生するものと考えられる。
図５に、所定の斜面部の幅のときに、エピタキシャル膜の膜厚と外端界面転位の発生の有無との関係を調べた結果を示す。
データを取得したサンプルは、以下のように得た。（０００１）Ｓｉ面に対して＜１１－２０＞方向に４°のオフ角を有する４もしくは６インチの４Ｈ－ＳｉＣ単結晶基板を用い、公知の研磨工程および基板表面の清浄化（エッチング）工程を行った後、原料ガスとしてシラン及びプロパンを用い、キャリアガスとして水素を供給しながら、ＳｉＣエピタキシャル成長工程（成長温度は１６００℃、Ｃ／Ｓｉ比は１．２２）を行い、所定の膜厚のＳｉＣエピタキシャル層をＳｉＣ単結晶基板上に形成して、ＳｉＣエピタキシャルウェハを得た。
図５において、「斜面部０μｍ」は、ＳｉＣ単結晶基板の角取りを行ったのみであって、角取りを行った部分の角度が６０°を超える斜面であるために、斜面部の上記定義上、当該部分は斜面部に含まれない（従って、このＳｉＣ単結晶基板ではベベル部は外周端部のみからなる）ことによるものである。
「斜面部０μｍ」のＳｉＣ単結晶基板を用いた場合、ＳｉＣエピタキシャル膜の膜厚が６μｍ、９μｍ、及び、１８μｍのときには外端界面転位がなかったが、２４μｍ、３３μｍのときは外端界面転位が発生していた。２４μｍ、３３μｍのそれぞれにおいて、外端界面転位の転位密度は５０本／ｃｍ以上であった。
「斜面部６０μｍ」のＳｉＣ単結晶基板を用いた場合（斜面部の傾斜角は２５°であった）、ＳｉＣエピタキシャル膜の膜厚が１２μｍ、１６μｍのときには外端界面転位がなかったが、３３μｍときは外端界面転位が発生していた。３３μｍにおいて、外端界面転位の転位密度は２４本／ｃｍであった。
「斜面部１５０μｍ」のＳｉＣ単結晶基板を用いた場合（斜面部の傾斜角は２３°であった）、ＳｉＣエピタキシャル膜の膜厚が６μｍ、１１μｍ、１５μｍ、１８μｍのときには外端界面転位がなかったが、３３μｍとき、３８μｍのときは外端界面転位が発生していた。３３μｍとき、３８μｍのそれぞれにおいて、外端界面転位の転位密度はそれぞれ、２０本／ｃｍ、４１本／ｃｍであった。
「斜面部１７０μｍ」のＳｉＣ単結晶基板を用いた場合（斜面部の傾斜角は２３°であった）、ＳｉＣエピタキシャル膜の膜厚が２８μｍのときには外端界面転位がなかった。このサンプルについて、図６（ａ）に、共焦点微分干渉光学系を用いた表面検査装置である共焦点顕微鏡（レーザーテック株式会社製、ＳＩＣＡ８８）によって得られた顕微鏡像を、また、図６（ｂ）にそのＰＬ像を示す。
「斜面部２００μｍ」のＳｉＣ単結晶基板を用いた場合（斜面部の傾斜角は１１°であった）、ＳｉＣエピタキシャル膜の膜厚が１３μｍ、２７．５μｍのときには外端界面転位がなかったが、３２μｍのときは外端界面転位が発生していた。３２μｍにおいて、外端界面転位の転位密度は１８本／ｃｍであった。
図５において、横軸（Ｘ軸）をＳｉＣエピタキシャル膜の膜厚にとり、縦軸（Ｙ軸）を傾斜部の幅にとったとき、外端界面転位の発生の有無の推定境界線を直線式として表すと
、
Ｙ＝２０Ｘ―４００ ・・・（１）
と表記することができる。
式（１）に基づくと、不等式Ｙ＞２０Ｘ―４００、を満たすように、傾斜部の幅を加工し、かつ、ＳｉＣエピタキシャル膜の膜厚を選択することにより、外端界面転位なし、あるいは、外端界面転位密度が低いＳｉＣエピタキシャルウェハを得ることができる。
傾斜部の幅の加工は公知の方法を用いて行うことができる。例えば、コンタリング加工などを用いることができる（特許文献１参照）。
図５及び式（１）に基づくと、斜面部の幅を５０μｍのＳｉＣ単結晶基板を用いた場合、ＳｉＣエピタキシャル膜が２２μｍの厚さまで、外端界面転位密度無しのＳｉＣエピタキシャルウェハが得られうる。また、斜面部の幅を１００μｍのＳｉＣ単結晶基板を用いた場合、ＳｉＣエピタキシャル膜が２４μｍの厚さまで、外端界面転位密度無しのＳｉＣエピタキシャルウェハが得られうる。また、斜面部の幅を１５０μｍのＳｉＣ単結晶基板を用いた場合、ＳｉＣエピタキシャル膜が２７μｍの厚さまで、外端界面転位密度無しのＳｉＣエピタキシャルウェハが得られうる。また、斜面部の幅を２００μｍのＳｉＣ単結晶基板を用いた場合、ＳｉＣエピタキシャル膜が２９μｍの厚さまで、外端界面転位密度無しのＳｉＣエピタキシャルウェハが得られうる。
図７（ａ）及び（ｂ）はそれぞれ、図５に示した、傾斜部が１５０μｍでかつＳｉＣエピタキシャル膜の膜厚が３３μｍの場合のＰＬ像、傾斜部が０μｍでかつＳｉＣエピタキシャル膜の膜厚が３３μｍの場合のＰＬ像である。
図７（ａ）のＰＬ像中には、図８において模式的に示したＬ字状の転位の数から７本の界面転位の存在を確認できる。
図７（ｂ）のＰＬ像中には、図８において模式的に示したＬ字状の転位の数から５０本以上の界面転位の存在を確認できる。
本発明のＳｉＣエピタキシャルウェハに用いる４Ｈ－ＳｉＣ単結晶基板は、オフ角が例えば、０．４°以上、８°以下のものである。典型的には、４°のものが挙げられる。
「ＳｉＣエピタキシャルウェハの製造方法」
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、周縁部にベベル部を有する４Ｈ－ＳｉＣ単結晶基板であって、前記ベベル部が、前記主面から連続する斜面部と外周端部とからなり、前記斜面部の幅が１５０μｍ以上である４Ｈ－ＳｉＣ単結晶基板を用いる。
本実施形態にかかるＳｉＣエピタキシャルウェハの製造方法では、所定の４Ｈ－ＳｉＣ単結晶基板を用いて、上記のＳｉＣウェハ（ＳｉＣ基板）のセット工程以外については公知の工程を用いることができる。
１ ＳｉＣ単結晶基板
１ａ 主面
１Ａ ベベル部
２ ＳｉＣエピタキシャル層
２ａ 外周端
１０ ＳｉＣエピタキシャルウェハ

Claims (2)

  1. ｃ面に対してオフ角を有する面を主面とし、周縁部にベベル部を有する４Ｈ－ＳｉＣ単結晶基板と、
    前記４Ｈ－ＳｉＣ単結晶基板上に形成された、２０μｍ以上の膜厚のＳｉＣエピタキシャル層と、を備え、
    前記ＳｉＣエピタキシャル層は、前記主面上と前記ベベル部上とに形成され、
    前記ＳｉＣエピタキシャル層の外周端から延在する界面転位密度が１０本／ｃｍ以下であるＳｉＣエピタキシャルウェハ。
  2. ＜１１－２０＞方向の中心線を中心にして２５°～１５５°、及び、２０５°～３３５°の中心角の範囲の界面転位密度が１０本／ｃｍ以下である請求項１に記載のＳｉＣエピタキシャルウェハ。
JP2017126744A 2017-06-28 2017-06-28 ＳｉＣエピタキシャルウェハ Active JP7133910B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017126744A JP7133910B2 (ja) 2017-06-28 2017-06-28 ＳｉＣエピタキシャルウェハ
PCT/JP2018/018498 WO2019003668A1 (ja) 2017-06-28 2018-05-14 ＳｉＣエピタキシャルウェハ及びその製造方法
DE112018003360.0T DE112018003360T5 (de) 2017-06-28 2018-05-14 SiC-EPITAXIEWAFER UND VERFAHREN ZUR HERSTELLUNG DESSELBEN
CN201880037625.1A CN110709963B (zh) 2017-06-28 2018-05-14 SiC外延晶片及其制造方法
US16/620,088 US11705329B2 (en) 2017-06-28 2018-05-14 SiC epitaxial wafer and method for manufacturing same
JP2022108585A JP7302716B2 (ja) 2017-06-28 2022-07-05 ＳｉＣエピタキシャルウェハ及びその製造方法
US18/309,111 US20230268177A1 (en) 2017-06-28 2023-04-28 SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017126744A JP7133910B2 (ja) 2017-06-28 2017-06-28 ＳｉＣエピタキシャルウェハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022108585A Division JP7302716B2 (ja) 2017-06-28 2022-07-05 ＳｉＣエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019009400A JP2019009400A (ja) 2019-01-17
JP7133910B2 true JP7133910B2 (ja) 2022-09-09

Family

ID=64740550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017126744A Active JP7133910B2 (ja) 2017-06-28 2017-06-28 ＳｉＣエピタキシャルウェハ

Country Status (5)

Country Link
US (2) US11705329B2 (ja)
JP (1) JP7133910B2 (ja)
CN (1) CN110709963B (ja)
DE (1) DE112018003360T5 (ja)
WO (1) WO2019003668A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3567138B1 (en) * 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011219297A (ja) 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2014231457A (ja) 2013-05-29 2014-12-11 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2016032002A (ja) 2014-07-28 2016-03-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法、ＳｉＣエピタキシャルウェハ
JP2017108026A (ja) 2015-12-10 2017-06-15 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法
JP2018108916A (ja) 2016-12-28 2018-07-12 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034776A (ja) 2006-07-31 2008-02-14 M Tec Kk ワークのエッジの加工方法及び装置
WO2008120469A1 (ja) 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
CN101802273B (zh) * 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
JP4850960B2 (ja) 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6069758B2 (ja) 2012-08-26 2017-02-01 国立大学法人名古屋大学 ＳｉＣ単結晶の製造方法
JP6601956B2 (ja) 2014-12-19 2019-11-06 昭和電工株式会社 ウェハ支持台とそれを備えたＳｉＣエピタキシャルウェハの製造装置および製造方法
JP2017050446A (ja) 2015-09-03 2017-03-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011219297A (ja) 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2014231457A (ja) 2013-05-29 2014-12-11 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2016032002A (ja) 2014-07-28 2016-03-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法、ＳｉＣエピタキシャルウェハ
JP2017108026A (ja) 2015-12-10 2017-06-15 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法
JP2018108916A (ja) 2016-12-28 2018-07-12 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
N. ZHANG et al.，NUCLEATION MECHANISM OF DISLOCATION HALF-LOOP ARRAYS IN 4H-SILICON CARBIDE，APPLIED PHYSICS LETTERS，2009年，94，p.122108-1 - 122108-3

Also Published As

Publication number Publication date
US20200203163A1 (en) 2020-06-25
US20230268177A1 (en) 2023-08-24
CN110709963B (zh) 2023-06-23
DE112018003360T5 (de) 2020-03-05
JP2019009400A (ja) 2019-01-17
CN110709963A (zh) 2020-01-17
WO2019003668A1 (ja) 2019-01-03
US11705329B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
JP5273741B2 (ja) エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
CN109642342B (zh) SiC外延晶片及其制造方法、以及缺陷识别方法
US20190376206A1 (en) SiC EPITAXIAL WAFER AND METHOD FOR PRODUCING SAME
CN109642343B (zh) SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法
US20230268177A1 (en) SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
CN107407007B (zh) SiC外延晶片、SiC外延晶片的制造方法
CN109957838B (zh) SiC锭的制造方法
KR102467949B1 (ko) C 면 GaN 기판
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
WO2018043171A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP2010076967A (ja) 炭化ケイ素基板の製造方法および炭化ケイ素基板
JP7217608B2 (ja) ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
JP6635579B2 (ja) ＳｉＣエピタキシャルウェハ
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP6405767B2 (ja) 窒化ガリウム基板
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
CN111540782A (zh) SiC外延晶片及其制造方法
EP4064326A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
JP2022151601A (ja) 炭化ケイ素エピタキシャル基板およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220713

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220830

R150 Certificate of patent or registration of utility model

Ref document number: 7133910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350