JP5959630B2 - デルタ変調低電力ehf通信リンク - Google Patents
デルタ変調低電力ehf通信リンク Download PDFInfo
- Publication number
- JP5959630B2 JP5959630B2 JP2014513697A JP2014513697A JP5959630B2 JP 5959630 B2 JP5959630 B2 JP 5959630B2 JP 2014513697 A JP2014513697 A JP 2014513697A JP 2014513697 A JP2014513697 A JP 2014513697A JP 5959630 B2 JP5959630 B2 JP 5959630B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- information
- binary
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/04—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Near-Field Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
204 変調回路
206 送信トランスデューサ
208 2進データ入力信号
210 バイレベル送信情報信号
210' 送信情報信号
212 送信出力信号
214 電磁(EM)信号
Claims (24)
- 変調EHF信号を通信するためのシステムであって、
2進データ入力信号に応答して、バイレベル送信情報信号を生成するエッジ検出回路であって、前記2進データ入力信号が、データビット「1」を表すビット期間の間、第1の2進状態を有し、データビット「0」を表す前記ビット期間の間、第2の2進状態を有し、前記第1の2進状態と前記第2の2進状態との間に遷移が存在し、前記エッジ検出回路が、前記第1の2進状態と前記第2の2進状態との間の前記2進データ入力信号におけるそれぞれの遷移に応答して生成されたエッジ表示パルスを含む前記バイレベル送信情報信号を生成する、エッジ検出回路と、
前記バイレベル送信情報信号に応答して、前記バイレベル送信情報信号が第1の情報状態にあるとき、送信出力信号を生成し、前記バイレベル送信情報信号が前記第1の情報状態とは異なる第2の情報状態にあるとき、前記送信出力信号を抑圧する変調回路であって、前記送信出力信号は、電磁周波数スペクトルの前記EHF帯域内で動作する電子信号であり、前記バイレベル送信情報信号の前記第1の情報状態は、前記エッジ表示パルスが発生したときの状態である、変調回路と、
前記変調回路に動作可能に結合され、前記送信出力信号に応答して、前記送信出力信号を前記電磁周波数スペクトルの前記EHF帯域内で動作する電磁信号に変換する送信トランスデューサと、
を備えるシステム。 - 前記エッジ表示パルスの存続期間が前記ビット期間に満たない、請求項1に記載のシステム。
- 前記エッジ表示パルスの前記存続期間が前記ビット期間の10分の1に満たない、請求項2に記載のシステム。
- 前記エッジ検出回路が、
連続論理「1」状態にある第1のD入力、前記2進データ入力信号を受信するための第1のクロック入力、および前記バイレベル送信情報信号を受信するための第1のリセット入力を有するDタイプポジティブエッジフリップフロップであって、前記第1のD入力、前記第1のクロック入力、および前記第1のリセット入力における前記信号の状態に応答して、第1のフリップフロップ出力信号を産出する、Dタイプポジティブエッジフリップフロップと、
連続論理「1」状態にある第2のD入力、前記2進データ入力信号のコンプリメントを受信するための第2のクロック入力、および前記バイレベル送信情報信号を受信するための第2のリセット入力を有するDタイプネガティブエッジフリップフロップであって、前記第2のD入力、前記第2のクロック入力、および前記第2のリセット入力における前記信号の状態に応答して、第2のフリップフロップ出力信号を産出する、Dタイプネガティブエッジフリップフロップと、
前記第1のフリップフロップ出力信号および前記第2のフリップフロップ出力信号に応答して、前記バイレベル送信情報信号を産出するOR論理ゲートと
を含む、請求項1に記載のシステム。 - 前記バイレベル送信情報信号が、前記第1のリセット入力に加えられるのに先立って第1の遅延だけ遅延され、前記バイレベル送信情報信号が前記2進データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスおよびネガティブに向かう遷移に対応する第2のエッジ表示パルスを有し、前記第1のエッジ表示パルスがそれぞれ第1の存続期間を有し、前記第2のエッジ表示パルスがそれぞれ第2の存続期間を有し、前記第1の存続期間は、前記第2の存続期間よりも長い存続期間である、請求項4に記載のシステム。
- 前記電磁信号に応答して、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換する受信トランスデューサであって、前記受信入力信号が、間欠期間に第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する、受信トランスデューサと、
前記受信トランスデューサに動作可能に結合され、前記受信入力信号に応答して、前記受信入力信号が前記第1の信号強度を有するとき、第3の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生する復調回路と
をさらに備える、請求項5に記載のシステム。 - 前記復調回路に結合されたサンプル回路をさらに備え、前記サンプル回路が、前記受信情報信号に応答して、データビット「1」を表すビット期間の間、第3の2進状態を有し、データビット「0」を表す前記ビット期間の間、第4の2進状態を有するデータ出力信号を生成し、前記サンプル回路が、前記受信情報信号が前記第3の情報状態を有するたびに、前記第3の2進状態と前記第4の2進状態との間に前記データ出力信号における遷移を生成する、請求項6に記載のシステム。
- 前記サンプル回路が、D入力およびクロック入力において前記受信情報信号を受信するDタイプ受信フリップフロップを含み、前記クロック入力における前記受信情報信号が、少なくとも前記第1の遅延を含む第2の遅延だけ遅延され、前記サンプル回路は、前記第1の遅延よりもより長い存続期間の間、前記受信情報信号が前記第3の情報状態を有するとき、前記第4の2進状態から前記第3の2進状態への遷移に伴って前記データ出力信号を産出する、請求項7に記載のシステム。
- 前記エッジ検出回路が、前記2進データ入力信号のポジティブに向かう遷移に対応するポジティブエッジ表示パルスおよび前記2進データ入力信号のネガティブに向かう遷移に対応するネガティブエッジ表示パルスを有する前記バイレベル送信情報信号を生成し、それぞれのポジティブエッジ表示パルスが第1の存続期間を有し、それぞれのネガティブエッジ表示パルスが第2の存続期間を有し、前記第2の存続期間が前記第1の存続期間と異なる、請求項1に記載のシステム。
- 前記電磁信号に応答して、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換する受信トランスデューサであって、前記受信入力信号が、間欠期間に第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する受信トランスデューサと、
前記受信トランスデューサに動作可能に結合され、前記受信入力信号に応答して、前記受信入力信号が前記第1の信号強度を有するとき、第3の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生する復調回路と
をさらに備える、請求項1に記載のシステム。 - 前記復調回路に結合されたサンプル回路をさらに備え、前記サンプル回路が、前記受信情報信号に応答して、第3の2進状態、および前記第3の2進状態とは異なる第4の2進状態を有するデータ出力信号を生成し、前記サンプル回路が、前記受信情報信号が前記第3の情報状態を有するたびに、前記第3の2進状態と前記第4の2進状態との間に前記データ出力信号における遷移を生成する、請求項10に記載のシステム。
- 変調EHF(Extremely High Frequency)信号を通信するためのシステムであって、
EHF周波数を有する電磁信号に応答して、前記電磁信号を、間欠期間の間、第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換する受信トランスデューサであって、前記電磁信号はエッジ表示パルスを含み、それぞれのエッジ表示パルスは第1の情報状態および第2の情報状態の間の2進データ入力信号におけるそれぞれの遷移に応答して生成される、受信トランスデューサと、
前記受信トランスデューサに動作可能に結合され、前記受信入力信号に応答して、前記受信入力信号が前記第1の信号強度を有するとき、第1の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第2の情報状態を有する受信情報信号を生成する復調回路と、
前記復調回路に結合されたサンプル回路であって、前記受信情報信号に応答してデータ出力信号を生成し、前記データ出力信号は、
第1の2進状態、および前記第1の2進状態とは異なる第2の2進状態であって、前記サンプル回路が、前記受信情報信号が前記第1の情報状態を有するたびに、前記第1の2進状態と前記第2の2進状態との間に前記データ出力信号における遷移を生成する、第1の2進状態および第2の2進状態と、
第3の2進状態、および前記第3の2進状態とは異なる第4の2進状態であって、前記データ出力信号は、前記受信情報信号が第3の情報状態を有するたびに、前記第3の2進状態と前記第4の2進状態との間に遷移を有する、第3の2進状態および第4の2進状態と、
を有する、サンプル回路とを備えるシステム。 - 前記エッジ表示パルスが、2進データ入力信号のポジティブに向かう遷移に対応するポジティブエッジ表示パルスと、前記2進データ入力信号のネガティブに向かう遷移に対応するネガティブエッジ表示パルスとを含み、前記ポジティブエッジ表示パルスは、前記ネガティブエッジ表示パルスの存続期間よりも長い存続期間を有する、請求項12に記載のシステム。
- 変調EHF(Extremely High Frequency)信号を通信するための方法であって、
第1の2進状態と第2の2進状態との間の2進データ入力信号におけるそれぞれの遷移に応答して、エッジ検出回路によってエッジ表示パルスを含むバイレベル送信情報信号を生成するステップであって、前記2進データ入力信号は、データビット「1」を表すビット期間の間、第1の2進状態を有し、データビット「0」を表す前記ビット期間の間、第2の2進状態を有し、前記第1の2進状態と前記第2の2進状態との間に遷移が存在するステップと、
前記バイレベル送信情報信号が第1の情報状態にあるとき、変調回路によって、EHF周波数を有する送信出力信号を生成するステップと、
前記バイレベル送信情報信号が前記第1の情報状態とは異なる第2の情報状態にあるとき、前記送信出力信号を抑圧するステップと、
送信トランスデューサによって、前記送信出力信号を電磁信号に変換するステップと
を含む、
方法。 - 前記エッジ検出回路によって前記バイレベル送信情報信号を前記生成するステップが、
Dタイプポジティブエッジフリップフロップの第1のD入力内に連続論理「1」状態を入力するステップと、
前記Dタイプポジティブエッジフリップフロップの第1のクロック入力内に前記2進データ入力信号を入力するステップと、
前記Dタイプポジティブエッジフリップフロップの第1のリセット入力内にバイレベル情報信号を入力するステップと、
前記第1のD入力、前記第1のクロック入力、および前記第1のリセット入力における前記信号の状態に応答して、前記Dタイプポジティブエッジフリップフロップによって第1のフリップフロップ出力信号を産出するステップと、
Dタイプネガティブエッジフリップフロップの第2のD入力において連続論理「1」状態を入力するステップと、
前記Dタイプネガティブエッジフリップフロップの第2のクロック入力において前記2進データ入力信号のコンプリメントを入力するステップと、
前記Dタイプネガティブエッジフリップフロップの第2のリセット入力において前記バイレベル情報信号を入力するステップと、
前記第2のD入力、前記第2のクロック入力、および前記第2のリセット入力における前記信号の状態に応答して、前記Dタイプネガティブエッジフリップフロップによって第2のフリップフロップ出力信号を産出するステップと、
前記第1のフリップフロップ出力信号および第2のフリップフロップ出力信号に応答して、OR論理ゲートによって前記バイレベル送信情報信号を産出するステップと
を含む、請求項14に記載の方法。 - 前記第1のリセット入力内に前記バイレベル情報信号を入力するのに先立って第1の遅延時間だけ前記バイレベル情報信号を遅延させるステップをさらに含み、OR論理ゲートによって前記バイレベル送信情報信号を前記産出するステップが、OR論理ゲートによって、前記2進データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有する前記バイレベル情報信号を産出するステップであって、前記第1のエッジ表示パルスのそれぞれが、前記2進データ入力信号におけるネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれの存続期間よりもより長い存続期間を有する、産出するステップを含む、請求項15に記載の方法。
- 受信トランスデューサによって前記電磁信号を受信するステップと、
前記受信トランスデューサによって、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換するステップであって、前記受信入力信号が、間欠期間の間、第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する、変換するステップと、
前記受信入力信号に応答する復調回路によって、前記受信入力信号が前記第1の信号強度を有するとき、第3の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生するステップと
をさらに含む、請求項16に記載の方法。 - 前記受信情報信号に応答して、サンプル回路によって、第3の2進状態および第4の2進状態を有する2進データ出力信号を生成するステップであって、前記受信情報信号が前記第3の情報状態を有するたびに、前記2進データ出力信号が前記第3の2進状態と前記第4の2進状態との間に遷移を有する、生成するステップをさらに含む、請求項17に記載の方法。
- 前記サンプル回路によってデータ出力信号を前記生成するステップが、Dタイプ受信フリップフロップのD入力において前記受信情報信号を入力するステップと、少なくとも前記第1の遅延時間を含む第2の遅延時間だけ前記受信情報信号を遅延させるステップと、前記Dタイプ受信フリップフロップのクロック入力において前記遅延された受信情報信号を入力するステップと、前記第1の遅延時間よりもより長い存続期間の間、前記受信情報信号が前記第3の情報状態を有するとき、前記第4の2進状態から前記第3の2進状態への遷移に伴って前記データ出力信号を産出するステップとを含む、請求項18に記載の方法。
- バイレベル情報信号を前記生成するステップが、前記2進データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを含む前記バイレベル情報信号を生成するステップであって、前記第1のエッジ表示パルスがそれぞれ、ネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれの存続期間とは異なる存続期間を有する、生成するステップを含む、請求項14に記載の方法。
- 受信トランスデューサによって前記電磁信号を受信するステップと、
前記受信トランスデューサによって、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換するステップであって、前記受信入力信号が、間欠期間の間、第1の信号強度を有し、別の状況では、第2の信号強度を有する、変換するステップと、
前記受信入力信号に応答する復調回路によって、前記受信入力信号がEHF周波数を有するとき、第3の情報状態を有し、前記受信入力信号が何の周波数も有さないとき、第4の情報状態を有する受信情報信号を再生するステップと
をさらに含む、請求項14に記載の方法。 - 前記受信情報信号に応答して、サンプル回路によって、第3の2進状態、および前記第3の2進状態とは異なる第4の2進状態を有する2進データ出力信号を生成するステップであって、前記受信情報信号が前記第3の情報状態を有するたびに、前記2進データ出力信号が前記第3の2進状態と第4の2進状態との間に遷移を有する、生成するステップをさらに含む、請求項21に記載の方法。
- 変調EHF(Extremely High Frequency)信号を通信するための方法であって、
受信トランスデューサによって電磁信号を受信するステップと、
前記受信トランスデューサによって、前記電磁信号を、間欠期間の間、第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換するステップであって、前記電磁信号はエッジ表示パルスを含み、それぞれのエッジ表示パルスは第1の存続期間を有し、それぞれのエッジ表示パルスは第1の情報状態および第2の情報状態の間の2進データ入力信号におけるそれぞれの遷移に応答して生成されるステップと、
前記受信入力信号に応答する復調回路によって、前記受信入力信号が前記第1の信号強度を有するとき、前記第1の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、前記第2の情報状態を有する受信情報信号を再生するステップと、
前記受信情報信号に応答して、サンプル回路によって、出力データ信号を生成するステップであって、前記出力データ信号は、
前記受信情報信号が第3の情報状態を有するたびに、前記出力データ信号が前記第1の2進状態と前記第2の2進状態との間に遷移を有する、第1の2進状態および第2の2進状態と、
第3の2進状態、および前記第3の2進状態とは異なる第4の2進状態であって、前記受信情報信号が第3の情報状態を有するたびに、前記2進データ出力信号が前記第3の2進状態と第4の2進状態との間に遷移を有する、第3の2進状態および第4の2進状態とを有する、生成するステップ
と
を含む方法。 - 前記電磁信号がデータ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有し、前記第1のエッジ表示パルスのそれぞれが、第1の遅延時間によるネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれよりもより長い存続期間を有し、前記サンプル回路によって出力データ信号を前記生成するステップが、Dタイプ受信フリップフロップのD入力において前記受信情報信号を入力するステップと、少なくとも前記第1の遅延時間を含む第2の存続期間だけ前記受信情報信号を遅延させるステップと、前記Dタイプ受信フリップフロップのクロック入力において前記遅延された受信情報信号を入力するステップと、前記第1の遅延時間よりもより長い存続期間の間、前記受信情報信号が前記第1の情報状態を有するとき、前記第2の2進状態から前記第1の2進状態への遷移に伴って前記出力データ信号を産出するステップとを含む、請求項23に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161491811P | 2011-05-31 | 2011-05-31 | |
US61/491,811 | 2011-05-31 | ||
PCT/US2012/040214 WO2012166922A1 (en) | 2011-05-31 | 2012-05-31 | Delta modulated low power ehf communication link |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014519761A JP2014519761A (ja) | 2014-08-14 |
JP5959630B2 true JP5959630B2 (ja) | 2016-08-02 |
Family
ID=46246233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014513697A Active JP5959630B2 (ja) | 2011-05-31 | 2012-05-31 | デルタ変調低電力ehf通信リンク |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP2715997B1 (ja) |
JP (1) | JP5959630B2 (ja) |
KR (1) | KR20140039009A (ja) |
CN (1) | CN103828315A (ja) |
TW (1) | TWI561020B (ja) |
WO (1) | WO2012166922A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8554136B2 (en) | 2008-12-23 | 2013-10-08 | Waveconnex, Inc. | Tightly-coupled near-field communication-link connector-replacement chips |
US9407311B2 (en) | 2011-10-21 | 2016-08-02 | Keyssa, Inc. | Contactless signal splicing using an extremely high frequency (EHF) communication link |
JP2014510493A (ja) | 2011-03-24 | 2014-04-24 | ウェーブコネックス・インコーポレーテッド | 電磁通信用集積回路 |
US9614590B2 (en) | 2011-05-12 | 2017-04-04 | Keyssa, Inc. | Scalable high-bandwidth connectivity |
US8714459B2 (en) | 2011-05-12 | 2014-05-06 | Waveconnex, Inc. | Scalable high-bandwidth connectivity |
US8811526B2 (en) | 2011-05-31 | 2014-08-19 | Keyssa, Inc. | Delta modulated low power EHF communication link |
US8897700B2 (en) | 2011-06-15 | 2014-11-25 | Keyssa, Inc. | Distance measurement using EHF signals |
US8909135B2 (en) | 2011-09-15 | 2014-12-09 | Keyssa, Inc. | Wireless communication with dielectric medium |
TW201325344A (zh) | 2011-10-20 | 2013-06-16 | Waveconnex Inc | 低輪廓的無線連接器 |
KR102030203B1 (ko) | 2011-12-14 | 2019-10-08 | 키사, 아이엔씨. | 햅틱 피드백을 제공하는 커넥터들 |
US9344201B2 (en) | 2012-01-30 | 2016-05-17 | Keyssa, Inc. | Shielded EHF connector assemblies |
US9559790B2 (en) | 2012-01-30 | 2017-01-31 | Keyssa, Inc. | Link emission control |
EP2820554B1 (en) | 2012-03-02 | 2016-08-24 | Keyssa, Inc. | Systems and methods for duplex communication |
CN106921445A (zh) | 2012-03-06 | 2017-07-04 | 凯萨股份有限公司 | 用于约束ehf通信芯片的操作参数的*** |
EP2832192B1 (en) | 2012-03-28 | 2017-09-27 | Keyssa, Inc. | Redirection of electromagnetic signals using substrate structures |
CN104321930A (zh) | 2012-04-17 | 2015-01-28 | 凯萨股份有限公司 | 用于芯片间通信的电介质透镜结构 |
CN104641505B (zh) | 2012-08-10 | 2018-06-19 | 凯萨股份有限公司 | 用于ehf通信的电介质耦合*** |
CN106330269B (zh) | 2012-09-14 | 2019-01-01 | 凯萨股份有限公司 | 具有虚拟磁滞的无线连接 |
US9531425B2 (en) | 2012-12-17 | 2016-12-27 | Keyssa, Inc. | Modular electronics |
KR101700789B1 (ko) | 2013-03-15 | 2017-01-31 | 키사, 아이엔씨. | 극고주파 통신 칩 |
TWI586130B (zh) * | 2013-03-15 | 2017-06-01 | 奇沙公司 | 非接觸式極高頻資料通訊 |
WO2014149107A1 (en) | 2013-03-15 | 2014-09-25 | Waveconnex, Inc. | Ehf secure communication device |
US10049801B2 (en) | 2015-10-16 | 2018-08-14 | Keyssa Licensing, Inc. | Communication module alignment |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796831A (en) * | 1972-11-13 | 1974-03-12 | Rca Corp | Pulse modulation and detection communications system |
JPS5272502A (en) * | 1975-12-13 | 1977-06-17 | Mitsubishi Electric Corp | Code transmitter |
US4497068A (en) * | 1982-01-25 | 1985-01-29 | Eaton Corporation | Encoding system for optic data link |
US4678937A (en) * | 1984-02-03 | 1987-07-07 | Rosemount Engineering Company Limited | Electrical isolation circuit |
US4694504A (en) * | 1985-06-03 | 1987-09-15 | Itt Electro Optical Products, A Division Of Itt Corporation | Synchronous, asynchronous, and data rate transparent fiber optic communications link |
JPH05236031A (ja) * | 1991-07-23 | 1993-09-10 | Hitachi Maxell Ltd | データ伝送方式 |
JPH05327788A (ja) * | 1992-05-15 | 1993-12-10 | Hitachi Maxell Ltd | データ復調回路 |
US5621913A (en) | 1992-05-15 | 1997-04-15 | Micron Technology, Inc. | System with chip to chip communication |
JPH0983538A (ja) * | 1995-09-18 | 1997-03-28 | Fujitsu Ltd | 無線通信用のioカード及びioカードによる無線通信方式 |
CN2237914Y (zh) * | 1995-09-20 | 1996-10-16 | 汪雪松 | 无线助听器 |
CN2313296Y (zh) * | 1997-07-25 | 1999-04-07 | 电子工业部第五十四研究所 | 通信信号八重分集接收简易装置 |
US6741646B1 (en) * | 2000-07-25 | 2004-05-25 | Thomson Licensing S.A. | Modulation technique for transmitting a high data rate signal, and an auxiliary data signal, through a band limited channel |
US6901246B2 (en) * | 2000-10-06 | 2005-05-31 | Xg Technology, Llc | Suppressed cycle based carrier modulation using amplitude modulation |
WO2005093647A1 (en) * | 2004-03-26 | 2005-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin semiconductor device and operation method of thin semiconductor device |
US8554136B2 (en) | 2008-12-23 | 2013-10-08 | Waveconnex, Inc. | Tightly-coupled near-field communication-link connector-replacement chips |
JP5278210B2 (ja) * | 2009-07-13 | 2013-09-04 | ソニー株式会社 | 無線伝送システム、電子機器 |
-
2012
- 2012-05-31 CN CN201280038180.1A patent/CN103828315A/zh active Pending
- 2012-05-31 JP JP2014513697A patent/JP5959630B2/ja active Active
- 2012-05-31 WO PCT/US2012/040214 patent/WO2012166922A1/en unknown
- 2012-05-31 EP EP12726996.7A patent/EP2715997B1/en active Active
- 2012-05-31 KR KR1020137035139A patent/KR20140039009A/ko not_active Application Discontinuation
- 2012-05-31 TW TW101119491A patent/TWI561020B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI561020B (en) | 2016-12-01 |
CN103828315A (zh) | 2014-05-28 |
EP2715997B1 (en) | 2019-11-27 |
WO2012166922A1 (en) | 2012-12-06 |
TW201304438A (zh) | 2013-01-16 |
KR20140039009A (ko) | 2014-03-31 |
JP2014519761A (ja) | 2014-08-14 |
EP2715997A1 (en) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5959630B2 (ja) | デルタ変調低電力ehf通信リンク | |
US9515859B2 (en) | Delta modulated low-power EHF communication link | |
JP6092269B2 (ja) | 電磁通信用集積回路 | |
US11664580B2 (en) | Semiconductor package including antenna substrate and manufacturing method thereof | |
US9647715B2 (en) | Contactless signal splicing using an extremely high frequency (EHF) communication link | |
JP5788595B2 (ja) | 電気的分離および誘電体伝送媒体を用いるehf通信 | |
US20170070263A1 (en) | Link Emission Control | |
US8410564B2 (en) | Semiconductor device, method of manufacturing the same, and wireless transmission system utilizing the same | |
US20140002935A1 (en) | Sgs or gsgsg pattern for signal transmitting channel, and pcb assembly, chip package using such sgs or gsgsg pattern | |
JP6097767B2 (ja) | リンク放射の制御 | |
US7795719B2 (en) | Electro component package | |
US20220084964A1 (en) | Method for conveying high frequency module and a high-frequency module | |
US6765301B2 (en) | Integrated circuit bonding device and manufacturing method thereof | |
JPH11330307A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150126 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150513 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160302 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5959630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |