JP5957151B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5957151B2 JP5957151B2 JP2015551890A JP2015551890A JP5957151B2 JP 5957151 B2 JP5957151 B2 JP 5957151B2 JP 2015551890 A JP2015551890 A JP 2015551890A JP 2015551890 A JP2015551890 A JP 2015551890A JP 5957151 B2 JP5957151 B2 JP 5957151B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate body
- wiring board
- conductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 199
- 239000000758 substrate Substances 0.000 claims description 89
- 238000009713 electroplating Methods 0.000 claims description 67
- 238000007747 plating Methods 0.000 claims description 63
- 239000000919 ceramic Substances 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000001465 metallisation Methods 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002241 glass-ceramic Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0543—13th Group
- H01L2924/05432—Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/059—Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
しかし、前記のような構造である半導体素子収納用パッケージの場合、前記メッキ後には、不要となる絶縁基体の側面に形成された複数のパッドを研磨して除去する工程が必要になる。しかも、上記パッドを除去した後の絶縁基体の側面には内部配線ごとの端面が露出するため、電気的に不用意な短絡などを招くなどのおそれもあった。
しかし、上記電極ピンを点接触させたり、該電極ピンの周面を線接触させた場合、不用意に接触部分がズレて上記メタライズ層やパッドの表面にキズが付いたりする。しかも、前記メタライズ層の幅が狭かたり、非導通パッドが小さい場合、上記電極ピンが外れて電解メッキができなくなる場合があった。更に、前記メタライズ層の外側における基板本体の表面に、上記電極ピンと接触させるための電極用導体部を別に張り出すと、基板本体のサイズが大型化してしまう、という問題点もあった。
即ち、本発明による第1の配線基板(請求項1)は、セラミックからなり、表面および裏面と、該表面と裏面との間に位置する側面とを有する基板本体と、該基板本体の表面および裏面の少なくとも一方に形成され、且つ表面に金属メッキ膜が被覆された表面導体部と、上記基板本体の内部に形成され、一端が上記表面導体部と電気的に接続し、他端が基板本体の表面または裏面に形成され且つ上記表面導体部とは別の導体部には電気的に独立していると共に、基板本体の側面から離間している電解メッキ用導体層と、を含む配線基板であって、上記基板本体の表面または裏面の少なくとも一方には、上記電解メッキ用導体層の少なくとも一部を露出させる開口部が形成されている、ことを特徴とする。
尚、上記のうち、「上記基板本体の内部に形成され、一端が上記表面導体部と電気的に接続し、他端が基板本体の表面または裏面に形成され且つ上記表面導体部とは別の導体部には電気的に独立していると共に、基板本体の側面から離間している電解メッキ用導体層」は、「上記基板本体の内部に形成され、一端が上記表面導体部と電気的に接続し、他端が基板本体の表面または裏面に形成され且つ上記表面導体部とは別の導体部には電気的に接続しないと共に、基板本体の側面には露出しない電解メッキ用導体層」と表現することもできる。
しかも、前記電解メッキ用導体層は、その一部が前記開口部に露出するため、該開口部内に挿入される電解メッキ用の電極ピンの先端部がズレたり、当該開口部から外れにくくなると共に、仮に、上記ピンによる圧痕などのキズが生じても、上記開口部の底面側に位置しているので、該キズを目立ちにくくすることもできる。更に、前記電解メッキ用導体層は、基板本体の内部に形成され且つ前記開口部にその一部が露出するため、従来における不用意な短絡を予防できると共に、該基板本体の小型化も容易となる。
また、前記基板本体は、平坦な表面を有する板形状の形態のほか、後述するように、上記表面の中央側に該表面に開口するキャビティを有していても良い。
更に、前記表面導体部は、使用時には、マザーボードに形成された端子と電気的に接続される外部接続端子などの別の導体層とは電気的に独立した非導通の導体部であり、例えば、キャビティを封止するための金属枠体や金属蓋板を取り付けるための枠形メタライズ層(キャビティ封止用のメタライズ層)や、別の導体層とは電気的に独立した非導通の外部接続端子などが例示される。一方、前記別の導体部は、使用時にはマザーボードの端子と電気的に接続される導体部である。
また、前記表面導体部や電解メッキ用導体層、ビア導体、別の導体部である配線層、接続配線などには、前記基板本体のセラミックが高温焼成セラミックの場合には、WまたはMoおよびこれらの何れか一方をベースとする合金などが適用され、基板本体のセラミックが低温焼成セラミックの場合には、AgまたはCuなどが適用される。
更に、前記電解メッキ用導体層のうち、前記開口部の底面に露出する一部(露出面)には、前記表面導体部の表面に電解メッキ用の電流を給電するための給電用のピンにおける先尖り形状の先端部が点状にして当接される。
更に、前記開口部は、前記基板本体の表面または裏面を形成する最外層のセラミック層、あるいは該セラミック層およびこれに隣接するセラミックを厚み方向に沿って貫通して形成されている。
加えて、前記金属メッキ膜は、例えば、NiおよびAuメッキ膜が例示される。
これによれば、上記枠形メタライズ層の幅が比較的狭かったり、使用時に非導通となる外部接続用導体のサイズの面積が比較的小さい場合であっても、これらの表面に対し、前記電解メッキ用導体層およびこれに導通する導体部を介して、所要の金属メッキ膜を確実に被覆した配線基板とすることができる。
尚、前記外部接続用導体は、使用時には電流が流れないもので、例えば、画像処理に活用されるパターンの一部を構成するダミーパッド、実装すべき素子の姿勢を安定させるためのダミーの素子実装用パッド、あるいは、配線基板の位置決め用のアライメントマークとして用いるものである。
これによれば、上記非導通(ダミー)パッドの面積が比較的小さい場合、例えば、実装すべき電子部品などの素子実装用パッドよりも面積が比較的小さい場合であっても、その表面に対し、前記電解メッキ用導体およびこれに導通する導体を介して、所要の金属メッキ膜を確実に被覆した配線基板とすることができる。
尚、前記キャビティの底面側には、該キャビティの底面のほか、該底面の周辺に比較的近接する段部の水平面も含まれる。
また、前記キャビティの底面における中央部には、当該キャビティに実装すべき電子部品などの単一の素子実装用パッドが形成されているが、該実装用パッドが比較的広い表面積を有している場合には、本発明における前記表面導体部には含まれない。但し、複数の素子実装用パッドから構成され、その一部に非導通の(ダミー)素子実装用パッドが含まれる場合、該非導通の素子実装用パッドは、前記表面導体部に含まれる。
これによれば、前記基板本体の表面と裏面との厚み方向、あるいは該表面および裏面に沿った方向において、前記表面導体部と電解メッキ用導体層との配置位置ごとの乖離を確実に解消し、両者間における電気的な接続を確保できるので、上記表面導体部の表面に前記金属メッキ膜を確実に被覆することができる。
尚、上記表面導体部と電解メッキ用導体層との間は、単数または複数の上記ビア導体と、前記基板本体の内部、表面、あるいは裏面に形成された単数または複数の接続配線(配線層)とを介して導通可能とされていても良い。
これによれば、電解メッキ用の電極ピンの先端部を上記開口部から挿入し且つ該有底孔の底面に露出する電解メッキ用導体層の一部(メッキ用面電極)に容易に接触させることができる。しかも、仮に電極ピンが有底孔の径方向にズレても、その先端部と電解メッキ用導体層の露出面との接触状態を容易に保てる。従って、前記表面導体部の表面に所要の金属メッキ膜を確実に被覆した配線基板となる。
尚、前記開口部となる有底孔は、平面視が円形で且つ全体が円柱形、平面視が楕円形で且つ全体が楕円柱形、平面視が長円形で且つ全体が長円柱形、該有底孔の底面側が狭い逆円錐形状、逆楕円錐形状、逆長円錐形状、あるいは、平面視が三角形以上の多角形で且つ全体が三角柱以上の多角柱形状などを呈する形態を含んでおり、これらの底面に電解メッキ用導体部の平坦な一部が露出している。
これによれば、例えば、不用意な外力によって電極ピンが有底孔の径方向にズレた場合でも、その先端部が壁面導体層に確実に接触するので、前記表面導体部の表面に所要の金属メッキ膜を確実に被覆した配線基板とすることができる。
これによれば、例えば、前記基板本体の表面または裏面において、比較的幅の狭い接続配線と、前記有底孔の内壁面に形成された壁面導体層とを介して、前記表面導体部と電解メッキ用導体層との間を導通できる。従って、基板本体の表面または裏面における他の導体同士の間や裏面における任意の位置に上記接続配線を形成することで、基板本体の内部への占有体積(領域)を最少にして、前記表面導体部の表面に所要の金属メッキ膜を確実に被覆した配線基板とすることができる。
図1は、本発明による一形態の配線基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った部分断面図、図3は、図1中のY−Y線の矢視に沿った部分断面図である。
上記配線基板1は、図1〜図3に示すように、全体が板形状の基板本体2と、該基板本体2の表面3に形成された枠形メタライズ層(表面導体部)15と、基板本体2の内部に形成された電解メッキ用導体層16と、上記基板本体2の表面3における右上のコーナ付近に形成された有底孔(開口部)19とを備えている。
上記基板本体2は、平面視が正方形(矩形)状の表面3および裏面4と、該表面3と裏面4との周辺間に位置する四辺の側面5とを有し、セラミック層C1〜C4を一体に積層したものである。
尚、上記セラミック層C1〜C4を構成するセラミックは、アルミナなどの高温焼成セラミック、またはガラス−セラミックなどの低温焼成セラミックである。
上記段部8の表面(水平面)には、複数の素子接続端子(別の導体部)11が形成されている。該素子接続端子11と上記半導体素子20との間は、追って複数のボンディングワイヤwiを介して導通可能とされる。尚、前記枠形メタライズ層15は、上記キャビティ6の開口部付近に沿って形成されている。
また、前記基板本体2の表面3の周辺側には、一辺が各側面5に露出する平面視が矩形状である複数の外部接続用導体(別の導体部)14が形成されている。かかる外部接続用導体14ごとの上には、図1に示すように、複数のリードLiの先端部が追ってロウ付けなどによって個別に接合されている。
加えて、図1,図3に示すように、記基板本体2の表面3における右上のコーナ付近には、平面視が円形の前記有底孔19が開口し、該有底孔19の底面には、セラミック層C3,C4間に形成された前記電解メッキ用導体層16の他端側における一部(メッキ用電極面)18が露出している。該電解メッキ用導体層16の一端側は、前記枠形メタライズ層15の右上コーナ付近の下面に接続するビア導体17と接続されている。
しかも、図1,図3で示すように、上記電解メッキ用導体層16は、基板本体2における上辺および右辺を含む全ての側面5には露出しないように、該側面5から離間している。更に、該電解メッキ用導体層16は、前記素子接続端子(別の導体部)11や外部接続用導体(別の導体部)14とは電気的に独立している。
予め、例えば、アルミナ粉末などを含む4枚のグリーンシートを用意し、かかるグリーンシートの所要の位置ごとに対し、打ち抜き加工や、W粉末などを含む導電性ペーストのパターン印刷や貫通孔への充填などを行った後、これら4枚のグリーンシートを積層および圧着してから、所定の温度帯で焼成して、前記図1〜図3に示したとほぼ同様である焼成済みの配線基板1を得た。
次いで、図3中の二点鎖線で示すように、側面視が全体でL字形状を呈する電極ピンPiの先尖形の先端部を、基板本体2の表面3側から有底孔19の内部に挿入し、該有底孔19の底面に露出する電解メッキ用導体層16の一部18の表面に若干の圧力を伴って点接触させた。この際、該導体層16の一部18は、メッキ用電極面となる。
かかる状態で、上記配線基板1を電極ピンPiと共に、図示しない電解Niメッキ槽および電解Auメッキ槽に順次浸漬し、電解Niメッキおよび電解Auメッキを順次施した。その結果、別の導体層11,14とは電気的に接続していない表面導体部である枠形メタライズ層15の表面に対し、Niメッキ膜およびAuメッキ膜を順次被覆することができた。
尚、比較的広い面積の素子実装用パッド10の表面には、別の電極ピンPiを接触させ、更に別の導体部である素子接続端子11の先端側、外部接続用導体14の表面には、これらの何れかに別の電極ピンPiを接触することなどにより、前記と同時に前記同様の電解金属メッキを施した。
以上の各工程を経た結果、前記のような配線基板1を得ることができた。
しかも、前記電解メッキ用導体層16は、その一部18が有底孔19に露出するため、該有底孔19に挿入される前記電極ピンPiの先端部がズレたり、該有底孔19から外れにくいと共に、仮に、該ピンPiによる圧痕などのキズを招いても、上記有底孔19の底部に位置しているので、該キズが目立ちにくくなる。
更に、前記電解メッキ用導体層16は、基板本体2の内部に形成され且つ前記有底孔19の底面にその一部18が露出するので、不用意な短絡を予防できると共に、該基板本体2を含めた配線基板1全体の小型化も容易となる。
また、図4(B)は、前記配線基板1における更に異なる形態の有底孔19sの付近を示す部分平面図である。図示のように、上記有底孔19sは、平面視で基板本体2の表面3における1コーナ付近で、該表面3の中心部を通る対角線に沿った一対の長辺を有する長方形状を呈し、その底面に前記電解メッキ用導体層16のメッキ用電極面(一部)18が長方形状にして露出している。尚、上記有底孔19sは、平面視で正方形状を呈する形態としても良い。また、上記表面3における有底孔19sの各長辺や各辺は、任意の方向に沿ったものとしても良い。
以上のような有底孔19r〜19tによっても、前記有底孔19と同様な効果を奏することができ、特に傾斜した内壁面を有する上記有底孔19tの場合には、図5に示すように、前記電極ピンPiの先端部の挿入操作が容易となる。
尚、上記壁面導体層21は、前記有底孔19r〜19tの内壁面に対しても、これを更に追加して形成しても良い。
また、配線基板1における前記有底孔19r〜19tは、基板本体2の表面3における任意の位置に形成しても良く、例えば、該表面3の周辺側における前記外部接続端子14,14間に配置した形態としても良い。
上記配線基板1aは、図7に示すように、前記同様の基板本体2、キャビティ6、枠形メタライズ層15、および複数の外部接続端子14(図示せず)などを備えている。該配線基板1aにおいて、基板本体2の表面3における1コーナ付近あるいは任意の周辺側には、前記同様の有底孔19が形成され、該有底孔19の内壁面には、前記同様の壁面導体層21が形成されていると共に、該壁面導体層21および有底孔19の底面には、電解メッキ用導体層16のメッキ用電極面18が露出している。一方、キャビティ6の開口部に沿って形成された枠形メタライズ層15と壁面導体層21の上面との間には、基板本体2の表面3に沿って形成された接続配線22により電気的に接続されている。該接続配線22は、前記外部接続端子14,14間を通過するように比較的狭い幅で配設されている。
尚、上記有底孔19に替えて、内壁面に壁面導体層21を形成した前記有底孔19r〜19sを適用しても良い。
また、前記基板本体2の裏面4に形成された表面導体部(図示せず)についても、該裏面4に開口する有底孔19、その内壁面に形成された壁面導体層21、およびこれらの間の裏面4に沿って形成した接続配線22を介して、電解メッキ用導体層16のメッキ用電極面18と導通可能としても良い。
上記配線基板1bは、図8,図9に示すように、前記同様の基板本体2、キャビティ6、枠形メタライズ層15、および複数の外部接続用導体14などを備えている。該配線基板1bでは、キャビティ6内の段部8の表面に形成された複数の素子接続端子11のうち、少なくとも1個は、使用時には、図示しないマザーボードに形成された端子や別の導体部11,14とは電気的接続されない、即ち、電気的に独立したダミーの素子接続端子(表面導体部)11aとして形成されている。
図8,図9に示すように、基板本体2の表面3における右上のコーナ付近には、前記同様の有底孔19が形成され、その底面には、セラミック層C3,C4間に沿って形成された電解メッキ用導体層16のメッキ用電極面18が露出している。かかる電解メッキ用導体層16も、別の導体部11,14とは電気的に独立しており、且つ基板本体2の側面5からは離間している。
そのため、図9に示すように、前記同様の電極ピンPiの先端部を有底孔19内のメッキ用電極面(一部)18に接触させ、且つ前記同様の電解Niメッキおよび電解Auメッキを施すことにより、電気的に独立している前記素子接続端子11aの表面(露出面)に対し、Niメッキ膜およびAuメッキ膜を確実に被覆することができる。従って、比較的小面積である素子接続端子11aの表面に対しても、所定の金属メッキ膜を被覆した配線基板1bとすることができる。
上記配線基板1bも、図10に示すように、前記同様の基板本体2、キャビティ6、枠形メタライズ層15、および複数の外部接続用導体14(図示せず)などを備え、上記キャビティ6内の段部8の表面には、少なくとも1個の表面導体部である素子接続端子11aが形成されている。図示のように、基板本体2の裏面4における周辺側の任意の位置には、該裏面4に開口する有底孔19が比較的厚いセラミック層C1を貫通して形成され、その底面には、セラミック層C1,C2間に形成された電解メッキ用導体層16のメッキ用電極面18が露出している。かかる電解メッキ用導体層16も、別の導体部11,14とは電気的に独立しており、且つ基板本体2の側面5からは離間している。
そのため、図10に示すように、前記同様の電極ピンPiの先端部を基板本体2の裏面4側から有底孔19内のメッキ用電極面18に接触させ、且つ前記同様の電解Niメッキおよび電解Auメッキを施すことで、電気的に独立している前記素子接続端子11aの表面(露出面)にNiメッキ膜およびAuメッキ膜を確実に被覆することができる。
上記配線基板1bでは、基板本体2を構成する最下層の比較的厚いセラミック層C1を上下のセラミック層C11,C12に分割し、基板本体2の裏面4に開口する有底孔19を形成し、その底面には、上記セラミック層C11,C12間に形成した前記同様の電解メッキ用導体層16のメッキ用電極面18を露出させている。
更に、表面導体部である前記素子接続端子11aの基端側は、セラミック層C2,C3間に形成した接続配線24の一端側に接続し、該接続配線24の他端側は、セラミック層C2を貫通するビア導体25を介してセラミック層C12,C2間に形成した接続配線26の一端側に接続すると共に、該接続配線26の他端側をセラミック層C11を貫通するビア導体25を介して、上記電解メッキ用導体層16と電気的に接続している。
前記のような形態の配線基板1bによっても、比較的面積が小さい素子接続端子11aの表面に対し所定の金属メッキ膜を被覆した配線基板1bにとなる。
尚、前記図9〜図11に示す配線基板1bの形態において、前記有底孔19に替えて、前記有底孔19r〜19sを形成したり、かかる有底孔19,19r〜19sの内壁面に対して前記壁面導体層21を更に形成した形態としても良い。
また、前記図8〜図11に示す配線基板1bの各形態において、キャビティ6の底面7に、単一の前記素子実装用パッド10に替えて、複数の素子実装用パッドを形成し、該素子実装用パッドの一部を使用時には電気的に独立する表面導体部とし、該表面導体部である素子実装用パッドの表面に対し、図8〜図11に示した何れかの形態によって、所定の金属メッキ膜を被覆するようにしても良い。
例えば、前記基板本体の表面は、平坦面であっても良く、しかも、該基板本体の裏面には、前記同様のキャビティが逆向きに開口する形態としても良い。
また、本発明における前記表面導体部には、セラミックからなる基板本体の表面または裏面における任意の位置に形成された外部接続用導体の一部も含まれる。該外部接続端子は、例えば、複数の別の導体部である外部接続用導体と共に、上記表面または裏面の平面視において、画像認識の対象となる一定のパターンの一部を構成するものや、上記基板本体の表面または裏面の平面視における位置決め用のアライメントマークが含まれる。
更に、本発明の開口部である前記有底孔は、同じ配線基板の表面または裏面における複数の箇所に形成され、かかる有底孔ごとの底面に電解メッキ用導体層の一部が個別に露出している形態としても良い。
加えて、前記有底孔は、基板本体の表面または裏面の開口径が小さく且つその底面側が前記開口径よりも大きい底広形状の断面を有する形態としても良い。
2…………………………基板本体
3…………………………表面
4…………………………裏面
5…………………………側面
11………………………素子接続端子(別の導体部)
11a……………………素子接続端子(表面導体部)
13,25………………ビア導体
14………………………外部接続用導体(別の導体部)
15………………………枠形メタライズ層(表面導体部)
16………………………電解メッキ用導体層
18………………………メッキ用電極面(一部)
19,19r〜19t…有底孔(開口部)
21………………………壁面導体層
22………………………接続配線
c1〜c4………………セラミック層(セラミック)
Claims (7)
- セラミックからなり、表面および裏面と、該表面と裏面との間に位置する側面とを有する基板本体と、
上記基板本体の表面および裏面の少なくとも一方に形成され、且つ表面に金属メッキ膜が被覆された表面導体部と、
上記基板本体の内部に形成され、一端が上記表面導体部と電気的に接続し、他端が基板本体の表面または裏面に形成され且つ上記表面導体部とは別の導体部には電気的に独立していると共に、基板本体の側面から離間している電解メッキ用導体層と、を含む配線基板であって、
上記基板本体の表面または裏面の少なくとも一方には、上記電解メッキ用導体層の少なくとも一部を露出させる開口部が形成されている、
ことを特徴とする配線基板。 - 前記表面導体部は、前記基板本体の表面に開口するキャビティの開口部に沿って形成された該キャビティ封止用の枠形メタライズ層、あるいは、上記基板本体の表面または裏面に形成された一部の外部接続用導体である、
ことを特徴とする請求項1に記載の配線基板。 - 前記基板本体は、その表面に開口するキャビティを有し、
上記キャビティの底面側に前記表面導体部である非導通パッドが形成されている、
ことを特徴とする請求項1に記載の配線基板。 - 前記表面導体部と電解メッキ用導体層との間は、ビア導体および接続配線の少なくとも何れか一方を介して導通可能とされている、
ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。 - 前記開口部は、有底孔であり、該有底孔の底面に前記電解メッキ用導体層の一部が露出している、
ことを特徴とする請求項1乃至4の何れか一項に記載の配線基板。 - 前記有底孔の内壁面には、前記電解メッキ用導体層と電気的に接続される壁面導体層が形成されている、
ことを特徴とする請求項5に記載の配線基板。 - 前記表面導体部と電解メッキ用導体層とは、前記基板本体の表面または裏面に形成された接続配線および前記壁面導体層を介して、電気的に接続されている、
ことを特徴とする請求項6に記載の配線基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014110252 | 2014-05-28 | ||
JP2014110252 | 2014-05-28 | ||
PCT/JP2015/065316 WO2015182678A1 (ja) | 2014-05-28 | 2015-05-27 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5957151B2 true JP5957151B2 (ja) | 2016-07-27 |
JPWO2015182678A1 JPWO2015182678A1 (ja) | 2017-04-20 |
Family
ID=54699001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015551890A Active JP5957151B2 (ja) | 2014-05-28 | 2015-05-27 | 配線基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9881861B2 (ja) |
JP (1) | JP5957151B2 (ja) |
CN (1) | CN106463465B (ja) |
WO (1) | WO2015182678A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107785327A (zh) * | 2016-08-25 | 2018-03-09 | 京瓷株式会社 | 电子部件搭载用基板、电子装置以及电子模块 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10008441B2 (en) * | 2015-12-17 | 2018-06-26 | Mediatek Inc. | Semiconductor package |
JP6565895B2 (ja) * | 2016-12-26 | 2019-08-28 | 日亜化学工業株式会社 | 半導体装置用パッケージ及び半導体装置 |
US11069646B2 (en) * | 2019-09-26 | 2021-07-20 | Nanya Technology Corporation | Printed circuit board structure having pads and conductive wire |
JP7446950B2 (ja) * | 2020-08-25 | 2024-03-11 | 日本特殊陶業株式会社 | 配線基板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202074A (ja) * | 1993-12-27 | 1995-08-04 | Sumitomo Kinzoku Ceramics:Kk | 半導体装置用多層セラミックパッケージ |
JP2002026189A (ja) * | 2000-07-05 | 2002-01-25 | Kyocera Corp | 配線基板の製造方法 |
JP2007251017A (ja) * | 2006-03-17 | 2007-09-27 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板ならびにその製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4171502A (en) * | 1970-10-23 | 1979-10-16 | Owens-Illinois, Inc. | Gaseous breakdown display device |
US3788722A (en) * | 1973-04-18 | 1974-01-29 | Panel Technology | Process for producing a gaseous breakdown display device |
US4839717A (en) * | 1986-12-19 | 1989-06-13 | Fairchild Semiconductor Corporation | Ceramic package for high frequency semiconductor devices |
WO1991012663A1 (en) * | 1990-02-09 | 1991-08-22 | Toyo Communication Equipment Co., Ltd. | Structure for holding ultrathin plate piezoelectric resonator in package |
US4992628A (en) * | 1990-05-07 | 1991-02-12 | Kyocera America, Inc. | Ceramic-glass integrated circuit package with ground plane |
JP2772739B2 (ja) * | 1991-06-20 | 1998-07-09 | いわき電子株式会社 | リードレスパッケージの外部電極構造及びその製造方法 |
US5877551A (en) * | 1996-11-18 | 1999-03-02 | Olin Corporation | Semiconductor package having a ground or power ring and a metal substrate |
DE10063265A1 (de) * | 1999-12-20 | 2001-07-05 | Murata Manufacturing Co | Äußeres Überzugsubstrat für ein elektronisches Bauteil und ein piezoelektrisches Resonanzbauteil |
JP3850276B2 (ja) | 2001-11-29 | 2006-11-29 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
JP2003249840A (ja) * | 2001-12-18 | 2003-09-05 | Murata Mfg Co Ltd | 弾性表面波装置 |
JP2003229669A (ja) * | 2002-02-01 | 2003-08-15 | Tdk Corp | 多層セラミック基板、その製造方法および製造装置 |
CN100472764C (zh) * | 2004-02-09 | 2009-03-25 | 株式会社村田制作所 | 元器件内装组件及其制造方法 |
KR100868593B1 (ko) * | 2005-12-06 | 2008-11-13 | 야마하 가부시키가이샤 | 반도체 장치 및 그 제조 방법과 반도체 장치에 사용되는 덮개 부재와 반도체 장치를 제조하기 위한 반도체 유닛 |
JPWO2011092945A1 (ja) * | 2010-01-28 | 2013-05-30 | 旭硝子株式会社 | 発光素子搭載用基板、その製造方法および発光装置 |
EP2637204B8 (en) * | 2010-11-01 | 2017-05-31 | Nippon Steel & Sumikin Electronics Devices Inc. | An electronic component element housing package |
TW201251157A (en) * | 2011-06-03 | 2012-12-16 | Seiko Epson Corp | Piezoelectric vibration element, manufacturing method for piezoelectric vibration element, piezoelectric vibrator, electronic device, and electronic apparatus |
CN102957394B (zh) * | 2011-08-18 | 2016-12-21 | 精工爱普生株式会社 | 振动元件、振子、电子装置、电子设备、移动体及振动元件的制造方法 |
US8970316B2 (en) * | 2011-08-19 | 2015-03-03 | Seiko Epson Corporation | Resonating element, resonator, electronic device, electronic apparatus, and mobile object |
CN202394861U (zh) * | 2011-12-21 | 2012-08-22 | 重庆西南集成电路设计有限责任公司 | 一种采用陶瓷外壳封装的集成电路 |
JP6167494B2 (ja) * | 2012-09-26 | 2017-07-26 | セイコーエプソン株式会社 | 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器 |
JP6193622B2 (ja) * | 2013-05-28 | 2017-09-06 | 日本特殊陶業株式会社 | 配線基板ユニットおよびリード付き配線基板の製造方法 |
-
2015
- 2015-05-27 JP JP2015551890A patent/JP5957151B2/ja active Active
- 2015-05-27 WO PCT/JP2015/065316 patent/WO2015182678A1/ja active Application Filing
- 2015-05-27 US US15/312,709 patent/US9881861B2/en active Active
- 2015-05-27 CN CN201580028142.1A patent/CN106463465B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202074A (ja) * | 1993-12-27 | 1995-08-04 | Sumitomo Kinzoku Ceramics:Kk | 半導体装置用多層セラミックパッケージ |
JP2002026189A (ja) * | 2000-07-05 | 2002-01-25 | Kyocera Corp | 配線基板の製造方法 |
JP2007251017A (ja) * | 2006-03-17 | 2007-09-27 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板ならびにその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107785327A (zh) * | 2016-08-25 | 2018-03-09 | 京瓷株式会社 | 电子部件搭载用基板、电子装置以及电子模块 |
CN107785327B (zh) * | 2016-08-25 | 2020-05-01 | 京瓷株式会社 | 电子部件搭载用基板、电子装置以及电子模块 |
Also Published As
Publication number | Publication date |
---|---|
US20170186680A1 (en) | 2017-06-29 |
CN106463465A (zh) | 2017-02-22 |
WO2015182678A1 (ja) | 2015-12-03 |
CN106463465B (zh) | 2019-02-15 |
JPWO2015182678A1 (ja) | 2017-04-20 |
US9881861B2 (en) | 2018-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5957151B2 (ja) | 配線基板 | |
JP2009170499A (ja) | パッケージ | |
US20090140419A1 (en) | Extended plating trace in flip chip solder mask window | |
JP6613089B2 (ja) | 配線基板およびその製造方法 | |
JP6193622B2 (ja) | 配線基板ユニットおよびリード付き配線基板の製造方法 | |
CN106879163B (zh) | 布线基板 | |
US10039179B2 (en) | Wiring substrate | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5458029B2 (ja) | 多数個取り配線基板 | |
JP4388410B2 (ja) | 多数個取り配線基板 | |
JP6235955B2 (ja) | 多層セラミック配線基板 | |
CN208016126U (zh) | 基板以及具备该基板的电子设备 | |
JP6298363B2 (ja) | 配線基板 | |
JP2006269603A (ja) | 配線基板および多数個取り用配線基板 | |
JP2015225963A (ja) | 配線基板、電子装置および電子モジュール | |
JP2019186441A (ja) | 配線基板およびその製造方法 | |
JP2010056506A (ja) | 電子装置の実装構造 | |
JP5377138B2 (ja) | 多数個取り配線基板 | |
JP6857504B2 (ja) | 配線基板およびその製造方法 | |
JP6506132B2 (ja) | 多数個取り配線基板および配線基板 | |
JP2012150953A (ja) | コネクタ接続構造およびその製造方法 | |
JP2005285865A (ja) | 多数個取り配線基板 | |
JP2005251883A (ja) | プリント配線板 | |
JP6225057B2 (ja) | 多層セラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5957151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |