JP5949932B2

JP5949932B2 - インバータ装置

Info

Publication number: JP5949932B2
Application number: JP2014542072A
Authority: JP
Inventors: 躍馬; 辻　仁司; 仁司辻; 植木　浩一; 浩一植木
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-10-17
Filing date: 2013-10-09
Publication date: 2016-07-13
Anticipated expiration: 2033-10-09
Also published as: CN104718692B; WO2014061519A1; JPWO2014061519A1; US20150311822A1; CN104718692A; US9419542B2

Description

本発明は、ＤＣ／ＡＣインバータ装置に関し、特にマルチレベル回路を備えたインバータ装置に関するものである。

近年、例えば太陽光発電システムが普及し、その高効率化の観点から、電力系統（以下、単に「系統」）連系インバータは非絶縁型が主流となっている。非絶縁型インバータにおいて正弦波電圧を発生するために（正弦波電流を系統へ注入するために）、３つ以上の複数の電圧を出力するマルチレベル回路を備えたインバータ装置が例えば特許文献１（特開２００６−２２３００９号公報）に示されている。

特許文献１の図１には、直流電源の正負極端子間に４つのコンデンサの直列回路、及び８つのスイッチ素子の直列回路が設けられ、これらのコンデンサの接続点とスイッチ素子の接続点との間にスイッチ素子又はダイオードが接続された、５レベルインバータの構成が開示されている。

特開２００６−２２３００９号公報

マルチレベル回路は、レベル数をｎとすれば２（ｎ−１）個のスイッチ素子を必要とする。例えば、特許文献１に記載の５レベルインバータの場合、計８つのスイッチ素子を必要とし、これらの各スイッチ素子は、キャリア周波数で動作するため、特許文献１において、スイッチング損失を低減することは困難である。

そこで、本発明の目的は、スイッチング損失を低減できるインバータ装置を提供することにある。

本発明は、第１入力端及び第２入力端から直流電圧が入力され、第１出力端及び第２出力端から交流電圧を出力するインバータ装置であって、前記第１入力端と第２入力端との間に直列接続された第１、第２、第３及び第４の前段スイッチ素子と、第１の前段スイッチ素子と第２の前段スイッチ素子との接続点に第１端が接続され、第３の前段スイッチ素子と第４の前段スイッチ素子との接続点に第２端が接続され、第２の前段スイッチ素子と第３の前段スイッチ素子との接続点から前記直流電圧の中間電圧を出力する中間電圧出力回路と、を有する３レベルインバータ回路と、第１、第２、第３及び第４の端子に対してブリッジ接続された第１、第２、第３及び第４の後段スイッチ素子を備え、前記第２の前段スイッチ素子と前記第３の前段スイッチ素子との接続点に第１の端子が接続され、前記第２入力端に第２の端子が接続され、前記第１出力端に第３の端子が接続され、前記第２出力端に第４の端子が接続されたブリッジ回路と、平滑作用が生じる少なくとも１つのインダクタと、を備えたことを特徴とする。

この構成では、３レベルインバータ回路からの出力をブリッジ回路にて極性反転させ、接続される系統へ正弦波状の電流を出力するため、ブリッジ回路の各後段スイッチ素子は、系統の電源周波数（５０Ｈｚ又は６０Ｈｚ）によりスイッチング制御される。したがって、インバータ装置は、前段スイッチ素子を、例えばキャリア周波数２０ｋＨｚでＰＷＭ制御するのに対し、後段スイッチ素子を、５０Ｈｚ又は６０Ｈｚでスイッチング制御する。この結果、スイッチング損失を低減することができる。

また、３レベルインバータ回路は、従来のインバータ装置に備えられているマルチレベル回路に比べて少ない数のスイッチ素子で構成されているため、小型で、かつ、低コストのインバータ装置が構成できる。

前記第１の後段スイッチ素子及び前記第４の後段スイッチ素子は同時にオン又はオフされ、前記第２の後段スイッチ素子及び前記第３の後段スイッチ素子は同時にオフ又はオンされ、且つ、前記第１、前記第２、前記第３及び前記第４の後段スイッチ素子のスイッチング周波数は、前記第１出力端と前記第２出力端との間に発生する交流電源電圧の周波数であり、前記第１、前記第２、前記第３及び前記第４の前段スイッチ素子のスイッチング周波数は、前記第１、前記第２、前記第３及び前記第４の後段スイッチ素子のスイッチング周波数より高く、前記インダクタによる平滑作用が生じる周波数である構成が好ましい。

この構成により、系統へ電力を供給するインバータ装置として用いることができる。

前記第１出力端及び前記第２出力端からの出力電流及び出力電圧を検出する手段と、正弦波の電流目標値に対する前記出力電流の誤差である電流誤差を増幅する手段と、前記電流誤差を減少させる方向の電圧補正値を求める手段と、前記電圧補正値を前記出力電圧の検出値に重畳して電圧目標値を求める手段と、前記電圧目標値のＰＷＭ変調信号を求めるＰＷＭ変調手段と、前記ＰＷＭ変調信号により、前記第１、前記第２、前記第３及び前記第４の前段スイッチ素子を駆動するスイッチ素子駆動手段と、電流の符号により、前記ブリッジ回路の状態を切り替える手段とを備えた構成でもよい。

この構成では、正弦波状の所望の電圧を発生させることができる。

前記中間電圧出力回路は、前記第１の前段スイッチ素子と前記第２の前段スイッチ素子との接続点に第１端が接続され、前記第３の前段スイッチ素子と前記第４の前段スイッチ素子との接続点に第２端が接続されたフローティングキャパシタを有していてもよい。

この構成では、単一極性の直流電圧を入力して、正弦波電圧を発生させることができる。

前記中間電圧出力回路は、前記第１入力端及び前記第２入力端の間に直列接続された第１コンデンサ及び第２コンデンサと、前記第１の前段スイッチ素子と前記第２の前段スイッチ素子との接続点にカソードが接続され、前記第１コンデンサと前記第２コンデンサとの接続点にアノードが接続された第１のダイオードと、前記第１コンデンサと前記第２コンデンサとの接続点にカソードが接続され、前記第３の前段スイッチ素子と前記第４の前段スイッチ素子との接続点にアノードが接続された第２のダイオードとを有していてもよい。

前記インダクタは、前記第２の前段スイッチ素子及び前記第３の前段スイッチ素子の接続点と前記第１の端子との間、又は前記第４の前段スイッチ素子及び前記第２入力端の接続点と前記第２の端子との間の少なくとも一方に設けられた構成が好ましい。

この構成では、スイッチング動作による電圧変動の影響を減少することができる。

本発明によれば、後段スイッチ素子を系統の電源周波数（５０Ｈｚ又は６０Ｈｚ）でスイッチング制御することで、スイッチング損失を低減することができる。また、少ない数のスイッチ素子で構成でき、小型・低コストのインバータ装置を構成することができる。

実施形態１に係るインバータ装置の回路図。４つの前段スイッチ素子の状態と出力電圧との関係を示す図。図２に示す４つの状態における３レベルインバータ回路の等価回路図。３レベルインバータ回路の出力電圧を基にしてとり得る電圧の範囲を表す図。４つの前段スイッチ素子の状態、４つの後段スイッチ素子の状態、及び出力電圧の瞬時値の関係を示す図。図５に示した８つの状態ＣＰ１〜ＣＰ４における電流経路を示す図。図５に示した８つの状態ＣＰ５〜ＣＰ８における電流経路を示す図。５レベルの電圧、出力電圧Ｖｕの目標値Ｖｕ*の関係を示す図。図８の時間区分、電圧区分及びスイッチングパターンの関係を示す図。出力電圧Ｖｕに関してＰＷＭ制御されたときのＰＷＭ変調電圧Ｖｕ_pwm及び目標値Ｖｕ*の波形図。４つの前段スイッチ素子及び４つの後段スイッチ素子のゲート信号を発生する駆動制御部のブロック図。駆動制御部の電圧目標値Ｖｕ*の発生回路部の詳細な構成を示す図。電圧目標値Ｖｕ*を基にして４つの前段スイッチ素子のゲート信号を発生する回路部分の詳細な回路図。ＰＷＭ変調部の出力信号及びスイッチ素子駆動部の出力信号によるスイッチ素子の状態を示す図。実施形態２に係るインバータ装置の回路図。４つの前段スイッチ素子の状態、４つの後段スイッチ素子の状態、及び出力電圧Ｖｕの瞬時値の関係を示す図。図１６に示した状態ＣＰ１〜ＣＰ３における電流経路を示す図。図１６に示した状態ＣＰ４〜ＣＰ６における電流経路を示す図。実施形態３に係るインバータ装置の回路図。

＜実施形態１＞
図１は実施形態１に係るインバータ装置の回路図である。

実施形態１に係るインバータ装置１０１は、直流電源に接続される第１入力端ＩＮ１及び第２入力端ＩＮ２と、交流電圧を出力する第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２とを備えている。第１入力端ＩＮ１及び第２入力端ＩＮ２には、例えば太陽光発電パネルにより発電された直流電圧Ｖｄｃが印加される。第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２からは単相二線式の交流電圧が出力される。出力電圧が２０２Ｖｒｍｓの場合、単相二線式配電線に連系して注入する。出力電圧が１０１Ｖｒｍｓの場合、自立運転として、負荷に接続する。

第１入力端ＩＮ１と第２入力端ＩＮ２との間には、３レベルインバータ回路１２０が接続されている。３レベルインバータ回路１２０は、入力されるＨ（ハイ）側の電位からＬ（ロー）側の電位の範囲内の電位を出力する。第１入力端ＩＮ１はＨ（ハイ）側、第２入力端ＩＮ２がＬ（ロー）側となり、第１入力端ＩＮ１にはＶｄｃが印加される。３レベルインバータ回路１２０は、そのＨ（ハイ）側の電位がＶｄｃ、Ｌ（ロー）側の電位が０であるので、３レベルインバータ回路１２０の出力端（Ｓ−Ｔ間）の電位はＶｄｃ〜０の範囲をとる。

３レベルインバータ回路１２０は、第１入力端ＩＮ１と第２入力端ＩＮ２との間に直列接続された第１の前段スイッチ素子Ｓ１、第２の前段スイッチ素子Ｓ２、第３の前段スイッチ素子Ｓ３及び第４の前段スイッチ素子Ｓ４を備えている。また、３レベルインバータ回路１２０は、第１の前段スイッチ素子Ｓ１と第２の前段スイッチ素子Ｓ２との接続点に第１端が接続され、第３の前段スイッチ素子Ｓ３と第４の前段スイッチ素子Ｓ４との接続点に第２端が接続されたフローティングキャパシタ（中間電圧出力回路）Ｃｆを備えている。

３レベルインバータ回路１２０と第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２との間にはブリッジ回路１３０が接続されている。ブリッジ回路１３０は、３レベルインバータ回路１２０の出力を、第１のインダクタＬ１を介して第１出力端ＯＵＴ１へ接続する第１状態と、３レベルインバータ回路１２０の出力を第２のインダクタＬ２を介して第２出力端ＯＵＴ２へ接続する第２状態とを切り替える。第１状態は系統の電源周波数の前半サイクル、第２状態は系統の電源周波数の後半サイクルに対応する。なお、平滑作用の効果が許容範囲であれば、第１のインダクタＬ１と第２のインダクタＬ２との何れか一方はなくてもよい。

ブリッジ回路１３０は、第１の端子Ｓ、第２の端子Ｔ、第３の端子Ｕ及び第４の端子Ｗを有している。第１の端子Ｓは、第２の前段スイッチＳ２と第３の前段スイッチＳ３との接続点に接続されている。第２の端子Ｔは、第２入力端ＩＮ２に接続されている。第３の端子Ｕは、第１出力端ＯＵＴ１に接続されている。第４の端子Ｗは、第２出力端ＯＵＴ２に接続されている。

これら第１の端子Ｓ、第２の端子Ｔ、第３の端子Ｕ及び第４の端子Ｗに対して、第１の後段スイッチ素子Ｓ１Ｕ、第２の後段スイッチ素子Ｓ２Ｕ、第３の後段スイッチ素子Ｓ１Ｗ及び第４の後段スイッチ素子Ｓ２Ｗがブリッジ接続されている。具体的には、第１の後段スイッチ素子Ｓ１Ｕは、第１の端子Ｓと第３の端子Ｕとの間に接続されている。第２の後段スイッチ素子Ｓ２Ｕは、第３の端子Ｕと第２の端子Ｔとの間に接続されている。第３の後段スイッチ素子Ｓ１Ｗは、第１の端子Ｓと第４の端子Ｗとの間に接続されている。第４の後段スイッチ素子Ｓ２Ｗは、第４の端子Ｗと第２の端子Ｔとの間に接続されている。

４つの前段スイッチ素子Ｓ１〜Ｓ４及び４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２ＷはいずれもＭＯＳ−ＦＥＴであり、図１においてはボディダイオードも図示している。３レベルインバータ回路１２０の前段スイッチ素子Ｓ１〜Ｓ４を直列に接続しているので、４つのスイッチ素子Ｓ１〜Ｓ４のそれぞれに低耐圧のスイッチ素子を用いることができる。そのため、この４つの前段スイッチ素子Ｓ１〜Ｓ４をＩＧＢＴ（Insulated Gate Bipolar Transistor）ではなく、ＭＯＳ−ＦＥＴで構成することができ、低コスト、高効率化できる。

また、直列接続された前段スイッチ素子Ｓ３，Ｓ４、後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ、及び後段スイッチ素子Ｓ１Ｗ，Ｓ２Ｗは、共通電位ライン（第２入力端ＩＮ２に接続された信号ライン）に接続されている。これにより、各スイッチ素子は、共通の電源で駆動するドライバＩＣによりスイッチング制御することができるため、ドライバ回路構成の複雑化を回避できる。また、前段スイッチ素子の数が、従来と比べて少なくすることができるため、ハイサイドドライバＩＣの数を少なくでき、低コスト化できる。

図２は、４つの前段スイッチ素子Ｓ１〜Ｓ４の状態と出力電圧（電位）Ｖｏとの関係を示す図である。ここでは４つの前段スイッチ素子Ｓ１〜Ｓ４は４つの状態Ｈ，Ｍｃ，Ｍｄ，Ｌを採る。図３は、図２に示す４つの状態における３レベルインバータ回路１２０の等価回路図である。

前段スイッチ素子Ｓ１，Ｓ２がＯＮ、前段スイッチ素子Ｓ３，Ｓ４がＯＦＦである状態Ｈでは、出力電圧ＶｏはＶｄｃである。前段スイッチ素子Ｓ３，Ｓ４がＯＮ、前段スイッチ素子Ｓ１，Ｓ２がＯＦＦである状態Ｌでは、出力電圧Ｖｏは０である。前段スイッチ素子Ｓ１，Ｓ３がＯＮ、前段スイッチ素子Ｓ２，Ｓ４がＯＦＦである状態Ｍｃでは、出力電圧ＶｏはＶｄｃ−Ｖｃである。ここでＶｃはフローティングキャパシタＣｆの充電電圧である。Ｖｃ＝Ｖｄｃ／２であるとすると、出力電圧Ｖｏ＝Ｖｄｃ／２である。前段スイッチ素子Ｓ２，Ｓ４がＯＮ、前段スイッチ素子Ｓ１，Ｓ３がＯＦＦである状態Ｍｄでは、出力電圧ＶｏはＶｃである。ここでＶｃ＝Ｖｄｃ／２であるとすると、出力電圧Ｖｏ＝Ｖｄｃ／２である。

フローティングキャパシタＣｆの充電電荷量と放電電荷量とは等しいものと見なせるので、状態Ｍｃでの出力電圧Ｖｏと状態Ｍｄでの出力電圧Ｖｏとは等しい。すなわちフローティングキャパシタＣｆの充電電圧ＶｃはＶｄｃの１／２であるＶｄｃ／２を平均として充放電される。フローティングキャパシタＣｆに対する充放電時定数がスイッチング周波数に対して十分に大きければ、上記充電電圧Ｖｃの変動幅は小さく、Ｖｃ≒Ｖｄｃ／２と見なせる。

図４は３レベルインバータ回路１２０の出力電圧を基にしてとり得る電圧の範囲を表す図である。上述のとおり、４つの前段スイッチ素子Ｓ１〜Ｓ４のスイッチングにより、４つの状態Ｈ，Ｍｃ，Ｍｄ，Ｌを選択することで、Ｖｄｃ〜０の範囲で電圧を出力できる。そして、ブリッジ回路１３０が上述した第１状態と第２状態とを切り替える（極性反転する）ことで、５レベル回路が構成される。

図５は、４つの前段スイッチ素子Ｓ１〜Ｓ４の状態、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗの状態、及び端子Ｕ−Ｗの出力電圧Ｖｕの瞬時値（端子Ｕ−Ｗの瞬時電圧差）の関係を示す図である。図６及び図７は、図５に示した８つの状態ＣＰ１〜ＣＰ８における電流経路を示す図である。

状態ＣＰ１，ＣＰ８は図３及び図４の状態Ｈ、状態ＣＰ２，ＣＰ７は図３及び図４の状態Ｍｃ、状態ＣＰ３，ＣＰ６は図３及び図４の状態Ｍｄ、状態ＣＰ４，ＣＰ５は図３及び図４の状態Ｌ、にそれぞれ対応する。

前記出力電圧Ｖｕの瞬時値はＶｄｃ，Ｖｄｃ／２，０，−Ｖｄｃ／２、−Ｖｄｃの５レベルのいずれかである。４つの前段スイッチ素子Ｓ１〜Ｓ４は、３レベルインバータ回路１２０からの出力が、系統へ注入される電流の正弦波の半波状となるように、例えばキャリア周波数２０ｋＨｚでＰＷＭ制御される。また、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗは、系統の電源周波数（５０Ｈｚ又は６０Ｈｚ）の前半サイクルと後半サイクルとで、３レベルインバータ回路からの出力の極性を反転する。つまり、４つの前段スイッチ素子Ｓ１〜Ｓ４のスイッチング周波数は、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗのスイッチング周波数よりも高い。また、４つの前段スイッチ素子Ｓ１〜Ｓ４のスイッチング周波数は、第１のインダクタＬ１と第２のインダクタＬ２により平滑作用が生じる周波数である。その結果、系統へは正弦波状の電流が注入されることになる。

このように、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗは、キャリア周波数ではなく、系統の電源周波数でスイッチング制御されるため、スイッチング損失の低減が可能となる。また、５レベルの出力を、３レベルインバータ回路１２０とブリッジ回路１３０との構成で実現することで、スイッチ素子の数を少なくでき、小型、かつ、低コストの構成にできる。

図８は５レベルの電圧、出力電圧Ｖｕの目標値Ｖｕ*の関係を示す図、図９は図８の時間区分、電圧区分及びスイッチングパターンの関係を示す図である。図８においてグレーの塗り潰し範囲は電圧のとり得る範囲を表している。

これらの図から明らかなように、出力電圧Ｖｕの目標値Ｖｕ*が０〜Ｖｄｃ／２の範囲であるとき（時間区分Ｉ，III）、ＰＷＭ制御により、図６に示した４つの状態のうち、状態ＣＰ４→ＣＰ２→ＣＰ４→ＣＰ３→ＣＰ４→ＣＰ２→・・・という状態遷移を結果的に繰り返す。また、出力電圧Ｖｕの目標値Ｖｕ*がＶｄｃ／２〜Ｖｄｃの範囲であるとき（時間区分II）、ＰＷＭ制御により、図６に示した４つの状態のうち、状態ＣＰ２→ＣＰ１→ＣＰ３→ＣＰ１→ＣＰ２→ＣＰ１→・・・という状態遷移を結果的に繰り返す。

また、出力電圧Ｖｕの目標値Ｖｕ*が０〜−Ｖｄｃ／２の範囲であるとき（時間区分ＩＶ，ＶＩ）、ＰＷＭ制御により、図７に示した４つの状態のうち、状態ＣＰ５→ＣＰ６→ＣＰ５→ＣＰ７→ＣＰ５→ＣＰ６→・・・という状態遷移を結果的に繰り返す。また、出力電圧Ｖｕの目標値Ｖｕ*が−Ｖｄｃ／２〜−Ｖｄｃの範囲であるとき（時間区分Ｖ）、ＰＷＭ制御により、図７に示した４つの状態のうち、状態ＣＰ６→ＣＰ８→ＣＰ７→ＣＰ８→ＣＰ６→ＣＰ８→・・・という状態遷移を結果的に繰り返す。

図１０は出力電圧Ｖｕに関してＰＷＭ制御されたときのＰＷＭ変調電圧Ｖｕ_pwm及び目標値Ｖｕ*の波形図である。ここで、三角波Ｖｃｒ１１，Ｖｃｒ１２は出力電圧が０〜ＶｄｃであるときのＰＷＭ変調用の参照電圧波形である。信号Ｆｐは目標値Ｖｕ*の絶対値信号である。

このように、目標電圧Ｖｕ*が０〜Ｖｄｃ／２の範囲内であるとき、０とＶｄｃ／２の２値でＰＷＭ変調され、目標電圧Ｖｕ*がＶｄｃ／２〜Ｖｄｃの範囲内であるとき、Ｖｄｃ／２とＶｄｃの２値でＰＷＭ変調される。同様に、目標電圧Ｖｕ*が０〜−Ｖｄｃ／２の範囲内であるとき、０と−Ｖｄｃ／２の２値でＰＷＭ変調され、目標電圧Ｖｕ*が−Ｖｄｃ／２〜−Ｖｄｃの範囲内であるとき、−Ｖｄｃ／２と−Ｖｄｃの２値でＰＷＭ変調される。

このように、複数の電圧レベルを用いてＰＷＭ変調により正弦波電圧が生成されるため、インダクタＬ１，Ｌ２に流れるリップル電流が小さくなり、インダクタＬ１，Ｌ２による損失が低減されるので、小型のインダクタＬ１，Ｌ２を用いることができる。

図１１は、系統連系に使用する場合に、４つの前段スイッチ素子Ｓ１〜Ｓ４及び４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗのゲート信号を発生する駆動制御部２０１のブロック図である。図１１において、各信号の意味は次のとおりである。

ｉｕ*：出力電流の目標値
ｉｕ：出力電流の検出値
Ｖｕ*：電圧目標値
Ｖｕ：電圧検出値
ΔＶｕ：電圧補正値
この駆動制御部２０１と図１に示したインバータ装置１０１とで電力系統連系インバータ装置が構成される。

図１１において、ＰＩ制御部４１は、出力の電流誤差(ｉｕ*−ｉｕ)を基にして、この電流誤差(ｉｕ*−ｉｕ)を減少させる方向の電圧補正値ΔＶｕをＰＩ演算により求める。

系統の電圧検出値Ｖｕに電圧補正値ΔＶｕが加算されることにより補正されて、電圧目標値Ｖｕ*となる。

符号転換部６０は出力電流の検出値ｉｕのゼロクロスを検出して、後段スイッチ素子Ｓ１Ｕ,Ｓ２Ｗに対してゲート信号を与える。符号転換部６０は、電流値ｉｕが正のときハイレベルの信号を出力する。ＮＯＴ回路Ｇ１は符号転換部６０の出力信号を反転して後段スイッチ素子Ｓ２Ｕ，Ｓ１Ｗに対してゲート信号を与える。

反転部７０は、電圧目標値Ｖｕ*の符号反転を行い、電圧目標値Ｖｕ*の半サイクル信号（正の全波整流波形のような信号）Ｆｐを変調部１へ与える。

図１２は、図１１に示した、駆動制御部２０１の電圧目標値Ｖｕ*の発生部の詳細な構成を示す図である。

正弦波発生部３１は出力電流の目標値ｉｕ*の信号（正弦波）を発生する。この正弦波は系統の電圧位相と同相の（同期している）信号である。ＰＩ制御部４１は、上述のとおり、電流誤差(ｉｕ*−ｉｕ)を基にして、この電流誤差(ｉｕ*−ｉｕ)を減少させる方向の電圧補正値ΔＶｕをＰＩ演算により求める。係数部５１は（Ｖｕ＋ΔＶｕ）に所定の係数を掛けて電圧目標値Ｖｕ*を生成する。この係数はフィードバックゲインに応じて定められる。

図１３は、電圧目標値Ｖｕ*を基にして４つの前段スイッチ素子Ｓ１〜Ｓ４及び４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗのゲート信号を発生する部分の詳細図である。

反転部７０は、電圧目標値Ｖｕ*の符号反転を行い、電圧目標値Ｖｕ*を正の半サイクル信号Ｆｐに変換し、変調部１へ与える。

変調部１は、ＰＷＭ変調部８１とスイッチ素子駆動部９１とで構成されている。ＰＷＭ変調部８１は、目標値Ｖｕ*のサイクル信号を三角波で変調した信号をスイッチ素子駆動部９１へ与える。ＰＷＭ変調部８１は２つの三角波Ｖｃｒ１１，Ｖｃｒ１２の発生部と２つのコンパレータとで構成されている。

図１４は、ＰＷＭ変調部８１の出力信号Ｑ１１，Ｑ１２及びスイッチ素子駆動部９１の出力信号によるスイッチ素子Ｓ１〜Ｓ４の状態を示す図である。

以上に示した構成により、インバータ装置１０１から電力系統に正弦波電流が注入される。そして、出力電流の検出値ｉｕが目標値ｉｕ*に等しくなるように、電圧目標値Ｖｕ*が補正されることでフィードバック制御され、目標値の電流が系統へ注入される。

＜実施形態２＞
図１５は実施形態２に係るインバータ装置の回路図である。

実施形態２に係るインバータ装置１０２において、第１入力端ＩＮ１と第２入力端ＩＮ２との間には、３レベルインバータ回路１２１が接続されている。３レベルインバータ回路１２１は、第１入力端ＩＮ１と第２入力端ＩＮ２との間に直列接続された第１の前段スイッチ素子Ｓ１、第２の前段スイッチ素子Ｓ２、第３の前段スイッチ素子Ｓ３及び第４の前段スイッチ素子Ｓ４を備えている。

第１の前段スイッチ素子Ｓ１と第２の前段スイッチ素子Ｓ２との接続点と、第３の前段スイッチ素子Ｓ３と第４の前段スイッチ素子Ｓ４との接続点との間には、ダイオードＤ１，Ｄ２が直列に接続されている。また、第１入力端ＩＮ１と第２入力端ＩＮ２との間には、キャパシタＣ１，Ｃ２が直列接続されている。キャパシタＣ１，Ｃ２はそれぞれ同じ容量である。ダイオードＤ１，Ｄ２の接続点は、キャパシタＣ１，Ｃ２の接続点に接続されている。ダイオードＤ１，Ｄ２とキャパシタＣ１，Ｃ２とは、本発明の中間電圧出力回路に相当する。

ブリッジ回路１３０及びインダクタＬ１，Ｌ２等の他の構成は、実施形態１と同様であるため、説明は省略する。

図１６は、４つの前段スイッチ素子Ｓ１〜Ｓ４の状態、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗの状態、及び端子Ｕ−Ｗの出力電圧Ｖｕの瞬時値（端子Ｕ−Ｗの瞬時電圧差）の関係を示す図である。図１７は、図１６に示した状態ＣＰ１〜ＣＰ３における電流経路を示す図である。図１８は、図１６に示した状態ＣＰ４〜ＣＰ６における電流経路を示す図である。

実施形態１で説明したように、出力電圧Ｖｕの目標値Ｖｕ*が０〜Ｖｄｃ／２の範囲であるとき、ＰＷＭ制御により、図１７に示した３つの状態のうち、状態ＣＰ３と状態ＣＰ２との状態遷移を繰り返す。また、出力電圧Ｖｕの目標値Ｖｕ*がＶｄｃ／２〜Ｖｄｃの範囲であるとき、ＰＷＭ制御により、図１７に示した３つの状態のうち、状態ＣＰ１と状態ＣＰ２との状態遷移を結果的に繰り返す。

キャパシタＣ１，Ｃ２の容量が大きいため、電流がキャパシタＣ１，Ｃ２を通る場合、出力電圧ＶｏはＶｄｃ／２である。

また、出力電圧Ｖｕの目標値Ｖｕ*が０〜−Ｖｄｃ／２の範囲であるとき、ＰＷＭ制御により、図１８に示した３つの状態のうち、状態ＣＰ４と状態ＣＰ５との状態遷移を繰り返す。また、出力電圧Ｖｕの目標値Ｖｕ*が−Ｖｄｃ／２〜−Ｖｄｃの範囲であるとき、ＰＷＭ制御により、図１８に示した３つの状態のうち、状態ＣＰ５と状態ＣＰ６との状態遷移を繰り返す。

なお、状態ＣＰ２，ＣＰ５において、前段スイッチ素子Ｓ３もＯＮしているので、系統との間で双方向のどちらかに電流が流れる。

このように、実施形態２に係るインバータ装置１０２は、実施形態１と同様に、３レベルインバータ回路１２１とブリッジ回路１３０との構成で、５レベル回路を構成している。このインバータ装置１０２は、４つの後段スイッチ素子Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗは、キャリア周波数ではなく、系統の電源周波数でスイッチング制御されるため、スイッチング損失の低減が可能となる。また、５レベルの出力を、３レベルインバータ回路１２１とブリッジ回路１３０との構成で実現することで、スイッチ素子の数を少なくでき、小型、かつ、低コストに構成できる。

＜実施形態３＞
実施形態１および実施形態２では、第１のインダクタＬ１はブリッジ回路１３０と第１出力端ＯＵＴ１との間に設けられており、第２のインダクタＬ２はブリッジ回路１３０と第２出力端ＯＵＴ２との間に設けられている。しかし、第１のインダクタＬ１と第２のインダクタＬ２は、３レベルインバータ回路１２０とブリッジ回路１３０との間に設けられてもよい。

図１９は実施形態３に係るインバータ装置の回路図である。実施形態３に係るインバータ装置１０３において、第１のインダクタＬ１の一端は、３レベルインバータ回路１２０の第２の前段スイッチＳ２と第３の前段スイッチＳ３との接続点に接続されている。第１のインダクタＬ１の他端は、ブリッジ回路１３０の第１の端子Ｓに接続されている。また、第２のインダクタＬ２の一端は、３レベルインバータ回路１２０の第４の前段スイッチＳ４と第２入力端ＩＮ２との接続点に一端が接続されている。第２のインダクタＬ２の他端は、ブリッジ回路１３０の第２の端子Ｔに接続されている。他の構成は、実施形態１と同様であるため、説明は省略する。

この実施形態においても、インダクタの平滑作用は実施形態１および実施形態２と同様である。なお、平滑作用の効果が許容範囲であれば、第１のインダクタＬ１と第２のインダクタＬ２との何れか一方はなくてもよい。

インダクタはブリッジ回路１３０の前段に設置することにより、ブリッジ回路１３０の前段スイッチ素子のドレイン−ソース電圧はより安定な状態になるため、スイッチング動作による電圧変動の影響を減少することができる。

４１−ＰＩ制御部
６０−符号転換部
７０−反転部
１０１，１０２−インバータ装置
１２０，１２１−３レベルインバータ回路
１３０−ブリッジ回路
２０１−駆動制御部
Ｇ１−ＮＯＴ回路
Ｓ１，Ｓ２，Ｓ３，Ｓ４−前段スイッチ素子
Ｓ１Ｕ，Ｓ２Ｕ，Ｓ１Ｗ，Ｓ２Ｗ−後段スイッチ素子
Ｃｆ，Ｃ１，Ｃ２−キャパシタ（中間電圧出力回路）
Ｄ１，Ｄ２−ダイオード（中間電圧出力回路）
Ｌ１，Ｌ２−インダクタ
ＩＮ１，ＩＮ２−入力端子
ＯＵＴ１，ＯＵＴ２−出力端子

Claims

第１入力端及び第２入力端から直流電圧が入力され、第１出力端及び第２出力端から交流電圧を出力するインバータ装置であって、
３レベルインバータ回路と、
前記３レベルインバータ回路に接続され、前記３レベルインバータ回路から出力される正弦波の半波状の信号が入力されるブリッジ回路と、
平滑作用が生じる少なくとも１つのインダクタと、
を備え、
前記３レベルインバータ回路は、
前記第１入力端と第２入力端との間に直列接続された第１、第２、第３及び第４の前段スイッチ素子と、
前記第１の前段スイッチ素子と前記第２の前段スイッチ素子との接続点と、前記第３の前段スイッチ素子と前記第４の前段スイッチ素子との接続点とに接続され、前記第２の前段スイッチ素子と前記第３の前段スイッチ素子との接続点から前記直流電圧の中間電圧を出力する中間電圧出力回路と、
を有し、
前記ブリッジ回路は、
第１の後段スイッチ素子及び第２の後段スイッチ素子の直列回路と、第３の後段スイッチ素子及び第４の後段スイッチ素子の直列回路とが並列接続され、前記第１の後段スイッチ素子と前記第３の後段スイッチ素子との接続点が、前記第２の前段スイッチ素子と前記第３の前段スイッチ素子との接続点に接続され、前記第２の後段スイッチ素子と前記第４の後段スイッチ素子との接続点が前記第２入力端に接続され、前記第１の後段スイッチ素子と前記第２の後段スイッチ素子との接続点が前記第１出力端に接続され、前記第３の後段スイッチ素子と前記第４の後段スイッチ素子との接続点が前記第２出力端に接続されている、
インバータ装置。
前記第１の後段スイッチ素子及び前記第４の後段スイッチ素子は同時にオン又はオフされ、
前記第２の後段スイッチ素子及び前記第３の後段スイッチ素子は同時にオフ又はオンされ、且つ、
前記第１、前記第２、前記第３及び前記第４の後段スイッチ素子のスイッチング周波数は、前記第１出力端と前記第２出力端との間に発生する交流電源電圧の周波数であり、
前記第１、前記第２、前記第３及び前記第４の前段スイッチ素子のスイッチング周波数は、前記第１、前記第２、前記第３及び前記第４の後段スイッチ素子のスイッチング周波数より高く、前記インダクタによる平滑作用が生じる周波数である、
請求項１に記載のインバータ装置。
前記第１出力端及び前記第２出力端からの出力電流及び出力電圧を検出する手段と、
正弦波の電流目標値に対する前記出力電流の誤差である電流誤差を増幅する手段と、
前記電流誤差を減少させる方向の電圧補正値を求める手段と、
前記電圧補正値を前記出力電圧の検出値に重畳して電圧目標値を求める手段と、
前記電圧目標値のＰＷＭ変調信号を求めるＰＷＭ変調手段と、
前記ＰＷＭ変調信号により、前記第１、前記第２、前記第３及び前記第４の前段スイッチ素子を駆動するスイッチ素子駆動手段と、
電流検出値の符号により、前記ブリッジ回路の状態を切り替える手段と、
を備えた請求項１又は２に記載のインバータ装置。
前記中間電圧出力回路は、
前記第１の前段スイッチ素子と前記第２の前段スイッチ素子との接続点と、前記第３の前段スイッチ素子と前記第４の前段スイッチ素子との接続点とに接続されたフローティングキャパシタを有する、
請求項１から３の何れかに記載のインバータ装置。
前記中間電圧出力回路は、
前記第１入力端及び前記第２入力端の間に直列接続された第１コンデンサ及び第２コンデンサと、
前記第１の前段スイッチ素子と前記第２の前段スイッチ素子との接続点にカソードが接続され、前記第１コンデンサと前記第２コンデンサとの接続点にアノードが接続された第１のダイオードと、
前記第１コンデンサと前記第２コンデンサとの接続点にカソードが接続され、前記第３の前段スイッチ素子と前記第４の前段スイッチ素子との接続点にアノードが接続された第２のダイオードと、
を有する請求項１から３の何れかに記載のインバータ装置。
前記インダクタは、前記第２の前段スイッチ素子及び前記第３の前段スイッチ素子の接続点と、前記第１の後段スイッチ素子と前記第３の後段スイッチ素子との接続点との間、又は前記第４の前段スイッチ素子及び前記第２入力端の接続点と、前記第３の後段スイッチ素子と前記第４の後段スイッチ素子との接続点との間の少なくとも一方に設けられた、
請求項１から５の何れかに記載のインバータ装置。