WO2014167824A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014167824A1
WO2014167824A1 PCT/JP2014/001979 JP2014001979W WO2014167824A1 WO 2014167824 A1 WO2014167824 A1 WO 2014167824A1 JP 2014001979 W JP2014001979 W JP 2014001979W WO 2014167824 A1 WO2014167824 A1 WO 2014167824A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
diode
sense
igbt
region
Prior art date
Application number
PCT/JP2014/001979
Other languages
English (en)
French (fr)
Inventor
河野　憲司
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US14/781,323 priority Critical patent/US9698769B2/en
Publication of WO2014167824A1 publication Critical patent/WO2014167824A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Definitions

  • the present invention relates to a semiconductor device.
  • This diode built-in IGBT element has a structure in which the anode electrode of the diode element and the emitter electrode of the IGBT element are used as a common electrode, and the cathode electrode of the diode element and the collector electrode of the IGBT element are used as a common electrode.
  • This type of diode-incorporated IGBT element is incorporated in an inverter circuit, for example, and is used for PWM control of a load.
  • a diode sense element having the same structure as the diode element of the diode-embedded IGBT element is provided.
  • a sense resistor is connected to the diode sense element, and it is determined whether or not a current flows through the diode sense element based on a potential difference between both ends of the sense resistor (that is, whether or not a current flows through the diode element). Yes. And when the electric current is flowing into the diode element, the control which stops the drive of an IGBT element is performed, and the interference of operation
  • the semiconductor device disclosed in Patent Document 1 detects a potential difference between both ends of a sense resistor connected in series to the diode sense element, and compares the potential difference with a threshold value to determine whether or not a current flows through the diode element. Therefore, there is a problem that it is difficult to detect a small current region. For example, when the current flowing through the diode element is small, the potential difference (output voltage) between both ends of the sense resistor decreases, so the influence of noise (such as switching noise when switching the drive signal to the IGBT element) becomes relatively large. There is a risk of detection failure or false detection of the diode operation.
  • the present disclosure has been made in order to solve the above-described problems, and flows in a diode element in a semiconductor device including an IGBT element and an IGBT element with a built-in IGBT in which the diode element is provided on the same semiconductor substrate.
  • An object of the present invention is to provide a configuration capable of more accurately detecting the operation of a diode element even when the current is small.
  • a semiconductor device includes a diode built-in IGBT element, a sense element, a switch element, and a current detection unit.
  • the diode built-in IGBT element is configured by providing a diode element and an IGBT element driven by a drive signal input to a gate on the same semiconductor substrate.
  • the sense element includes a diode sense element in which a current proportional to the current flowing in the diode element flows, and an IGBT sense element in which a current proportional to the current flowing in the IGBT element flows.
  • the switch element is connected to a first current path that passes through the diode sense element and a second current path that is different from the first current path.
  • the switch element is turned off when current does not flow through the diode sense element to turn off the second current path and the other current path, and is turned on when current flows through the diode sense element.
  • the current path and the other current path are made conductive, and a current is passed through the second current path.
  • the current detection unit detects a current state of the second current path.
  • the second current path is provided separately from the first current path passing through the diode sense element, and conduction and non-conduction between the second current path and the other current path can be switched.
  • a switch element is provided. Since this switch element is turned off when no current flows through the diode sense element and is turned on when current flows through the diode sense element, the current state of the second current path is such that current flows through the diode sense element. It will vary greatly depending on whether or not it flows. Therefore, by detecting the current state of the second current path by the current detection unit, it becomes easier to detect whether or not a current has flowed through the diode sense element.
  • FIG. 2 is a schematic diagram schematically showing a cross section and a circuit configuration at a II-II position of the semiconductor device of FIG. 1.
  • 1 is a circuit diagram schematically showing a circuit configuration of a semiconductor device according to a first embodiment.
  • 3 illustrates the relationship between the current Ic (IGBT current) flowing through the IGBT element and the current If (FWD current) flowing through the diode element and the output voltage at the sense resistor (first resistor and second resistor) in the semiconductor device of FIG. It is a graph and is an example at the time of changing the value of the 1st resistance and the 2nd resistance.
  • FIG. 10 is a schematic diagram schematically showing a planar configuration in the vicinity of a switch element of the semiconductor device of FIG. It is the schematic which shows roughly the cross-sectional structure of the semiconductor device which concerns on 3rd Embodiment.
  • 12 is a schematic diagram schematically showing a planar configuration in the vicinity of a switch element of the semiconductor device of FIG. It is the schematic which shows roughly the plane structure of the switch element vicinity of the semiconductor device which concerns on 4th Embodiment. It is the schematic which shows roughly the plane structure of the switch element vicinity of the semiconductor device which concerns on 5th Embodiment.
  • FIG. 16 is a schematic diagram schematically showing a cross section and a circuit configuration at a position XVI-XVI of the semiconductor device of FIG. 15; It is a circuit diagram which shows roughly the circuit structure of the semiconductor device of 7th Embodiment. It is the schematic which shows roughly the cross-sectional structure of the semiconductor device which concerns on 7th Embodiment. It is the schematic which shows roughly the plane structure of the switch element vicinity of the semiconductor device which concerns on 7th Embodiment. It is the schematic which shows roughly the cross-sectional structure of the semiconductor device which concerns on 8th Embodiment. It is the schematic which shows roughly the plane structure of the switch element vicinity of the semiconductor device which concerns on 8th Embodiment. It is a figure which shows the modification of FIG.
  • the same or equivalent parts are denoted by the same reference numerals in the drawings.
  • the N type, N ⁇ type, and N + type shown in the following embodiments correspond to the first conductivity type of the present invention
  • the P type and P + type correspond to the second conductivity type of the present invention.
  • An example in which the IGBT element is an N-channel type is shown.
  • the semiconductor device 1 shown in the present embodiment is used as, for example, a power switching element (hereinafter referred to as a diode built-in IGBT element) used in an EHV inverter module.
  • a power switching element hereinafter referred to as a diode built-in IGBT element
  • the application target of the semiconductor device 1 is not limited to this example, and can be used as various vehicle switching elements.
  • the semiconductor device 1 of this configuration mainly includes an IGBT element 16 with a built-in diode, a sense element 18, a switch element 40, a current detection unit 12, a gate drive unit 10, an overcurrent detection unit 14, A first resistor 31 and a second resistor 32 are provided.
  • IGBT element 16 with a built-in diode
  • sense element 18 a switch element 40
  • current detection unit 12 a gate drive unit 10
  • overcurrent detection unit 14 an overcurrent detection unit 14
  • a first resistor 31 and a second resistor 32 are provided.
  • FIG. 1 is a schematic plan view, for the sake of clarity, the region of the IGBT element 21a in the main region AR1 (the region of the diode built-in IGBT device 16) is shown by hatching, and the region of the diode device 22a is cross-hatched. Is shown. Further, a region AR2 of an IGBT sense element 21b and a diode sense element 22b, which will be described later, is indicated by hatching different from the region AR1. Further, the collector region AR3 of the switch element 40 is indicated by hatching different from the regions AR1 and AR2.
  • the semiconductor device 1 has a first conductivity type semiconductor substrate 2.
  • the semiconductor substrate 2 has a main area AR1 and a sense that the size of the main surface is smaller than that of the main area AR1 (that is, the area when viewed in plan as shown in FIG. 1).
  • An area AR2 is configured.
  • a diode built-in IGBT element 16 (so-called RC-IGBT element) including an IGBT element 21a and a diode element (hereinafter also referred to as an FWD element) 22a as a commutation diode element is formed. .
  • the sense region AR2 is formed with an IGBT sense element 21b which is a dedicated sense element for the IGBT element 21a and a diode sense element 22b which is a dedicated sense element for the diode element (FWD element) 21b.
  • the semiconductor device 1 of this configuration has a structure in which the sense element 18 is formed on the semiconductor substrate 2 on which the diode built-in IGBT element 16 is formed, and the diode built-in IGBT element 16 and the sense element 18 are formed on the same substrate. It has become.
  • a component of the sense element 18 is formed in a part of the outer peripheral region, and the sense region AR2 having a smaller size (area) along the first main surface 2a of the semiconductor substrate 2 than the main region AR1 is configured.
  • an annular pressure-resistant region 69 (for example, a so-called guard ring) is provided in the outer peripheral region so as to ensure a breakdown voltage so as to surround the main region AR1 and the sense region AR2.
  • reference numeral 61 denotes a temperature sensing pad.
  • Reference numeral 62 denotes a gate pad for inputting a drive signal to the gate electrodes (the gate electrode of the IGBT element 21a and the gate electrode 28a of the IGBT sense element 21b (FIG. 2)).
  • Reference numeral 63 denotes an IGBT sense pad connected to the emitter region 23 of the IGBT sense element 21b.
  • Reference numeral 64 denotes a diode sensing pad connected to the collector region 26.
  • Reference numeral 65 denotes an emitter pad connected to the emitter of the IGBT element 21a.
  • an N conductivity type (N ⁇ ) single crystal bulk silicon substrate (FZ wafer) having an impurity concentration of about 1 ⁇ 10 14 cm ⁇ 3 is employed as the semiconductor substrate 2, for example.
  • the main region AR1 in the semiconductor substrate 2 functions as the drift layer of the IGBT element 21a and the cathode of the diode element (PN junction diode) 22a.
  • a P conductivity type (P) base region (not shown) is selectively formed on the surface of the main region AR1 on the first main surface 2a side of the semiconductor substrate 2. Since the configuration of the RC-IGBT element in the main region AR1 (that is, the configuration of the diode-embedded IGBT element 16) is well known, a detailed description is omitted.
  • an IGBT sense element 21b that is formed in the same structure as the IGBT element 21a in the main area AR1 and in which a current proportional to the current flowing in the IGBT element 21a flows.
  • the current flowing through the IGBT sense element 21b is smaller than the current flowing through the IGBT element 21a, and the current flowing through the IGBT sense element 21b increases as the current flowing through the IGBT element 21a increases.
  • a diode sense element 22b that is formed in the same structure as the diode element (FWD element) 22a and that flows in proportion to the current flowing through the diode element 22a.
  • the current flowing through the diode sense element 22b is smaller than the current flowing through the diode element 22a, and the current flowing through the diode sense element 22b increases as the current flowing through the diode element 22a increases.
  • the IGBT sense element 21 b and the diode element 22 a function as the sense element 18. Specifically, for example, the area of the IGBT sense element 21b is about 1/1000 of the area of the IGBT element 21a, and the area of the diode sense element 22b is about 1/1000 of the area of the diode element 22a. Yes.
  • a P conductivity type (P) base region 27 is selectively formed in the configuration region AR2 of the sense element 18 in the surface layer on the first main surface 2a side of the semiconductor substrate 2.
  • the base region 27 functions as a channel formation region of the IGBT sense element 21b.
  • the base region 27 has an impurity concentration of about 2 ⁇ 10 17 cm ⁇ 3, for example.
  • a plurality of trench portions 28 are formed so as to penetrate the base region 27 from the first main surface 2 a of the semiconductor substrate 2 and have the bottom surface reaching the N ⁇ region 3 of the semiconductor substrate 2.
  • a gate insulating film 28b is disposed on the inner wall surface in the trench portion 28 (on the bottom and side surfaces of the trench). Further, the trench inside the gate insulating film 28b is filled with, for example, polysilicon having an impurity concentration of about 1 ⁇ 10 20 cm ⁇ 3 to form the gate electrode 28a.
  • Each gate electrode 28a extends longitudinally in a predetermined direction, and is repeatedly formed at a predetermined pitch along a direction (parallel direction) perpendicular to the longitudinal direction and thickness direction (thickness direction of the semiconductor substrate 2).
  • the base regions 27 are arranged in parallel along one direction (parallel direction) and are partitioned into a plurality of base regions (cells) 27.
  • the juxtaposition directions of the base regions coincide with each other.
  • an N conductivity type (N +) emitter region 23 is selectively formed on the surface of the first main surface 2 a side adjacent to the side surface portion of the trench portion 28 (side surface portion of the gate insulating film 28 b). Is formed.
  • the emitter region 23 extends along the longitudinal direction (longitudinal direction of the gate electrode 28a) while being adjacent to the trench portion 28 including the gate electrode 28a.
  • the impurity concentration is about 1 ⁇ 10 19 cm ⁇ 3. It has become.
  • the emitter region 23 is electrically connected to an emitter electrode (not shown) formed using, for example, an aluminum-based material.
  • a P conductivity type (P) anode region 24 is selectively formed in the constituent region AR2 of the sense element 18 in the surface layer on the first main surface 2a side of the semiconductor substrate 2.
  • the anode region 24 functions as the anode of the diode sense element 22b.
  • a P conductivity type (P +) contact region (not shown) having a concentration of about 1 ⁇ 10 19 cm ⁇ 3 is selectively formed in the surface layer on the first main surface 2a side.
  • a P conductivity type (P +) collector layer 5 including a region immediately below the base region 27 is selectively formed on the surface layer on the second main surface 2b side of the semiconductor substrate 2 in the sense region AR2.
  • the collector layer 5 has a thickness of about 0.5 ⁇ m and a concentration of about 1 ⁇ 10 18 cm ⁇ 3, for example.
  • an N conductivity type (N +) cathode layer 7 is selectively formed in a region excluding the formation range of the collector layer 5 on the surface layer of the semiconductor substrate 2 on the second main surface 2b side.
  • the cathode layer 7 has a thickness of about 0.5 ⁇ m and a concentration of about 1 ⁇ 10 20 cm ⁇ 3.
  • the collector layer 5 and the cathode layer 7 are electrically connected to a collector electrode (not shown) common to the collector layer and the cathode layer (not shown) in the main region AR1.
  • the IGBT sense element 21b and the diode sense element 22b are formed in the sense region AR2 of the semiconductor substrate 2, respectively.
  • a P-conductivity type (P) emitter region 25 is selectively formed in the constituent region AR2 of the sense element 18 in the surface layer on the first main surface 2a side of the semiconductor substrate 2.
  • the emitter region 25 functions as an emitter of a switch element 40 to be described later, and is configured with, for example, the same concentration as the anode region 24 and the collector region 26 to be described later.
  • a collector region 26 of P conductivity type (P) is selectively formed on the surface layer of the semiconductor substrate 2 on the first main surface 2a side at a position away from the emitter region 25.
  • the collector region 26 functions as a collector of a switch element 40 described later.
  • An N conductivity type region is interposed between the emitter region 25 and the collector region 26, and these portions are configured as a PNP transistor 41 and function as the switch element 40. In this configuration, when a current flows through the diode sense element 22b, a part of the diode current flowing out from the P well layer of the diode sense element 22b flows into the P well layer serving as the collector of the PNP transistor 41.
  • a P conductivity type (P) well region 29 is formed around the sense region AR2 and the collector region AR3 on the first main surface 2a side surface of the semiconductor substrate 2 with an N conductivity type region interposed therebetween. ing. The well region 29 is connected to the ground.
  • the cathode layer 7 and the collector layer 5 provided on the surface layer on the second main surface 2b side of the semiconductor substrate 2 are adjacent to the first main surface 2a side.
  • an N conductivity type (N) field stop layer 4 is formed on the entire second main surface 2b.
  • the field stop layer 4 has an impurity concentration between the semiconductor substrate 2 and the cathode layer 7.
  • the semiconductor device 1 configured as described above can be formed using a known semiconductor process. Therefore, the explanation is omitted.
  • circuit configuration Next, the circuit configuration of the semiconductor device 1 according to this configuration will be described.
  • the diode-embedded IGBT element 20 has a structure in which the diode element 22a and the IGBT element 21a are provided on the same semiconductor substrate 2, and the IGBT element 21a is driven by a drive signal input to the gate. It is configured to be driven.
  • the collector of the IGBT element 21a and the collector of the IGBT sense element 21b are connected in common, and the main power supply V1 is connected to these collectors.
  • a load such as a motor may be connected to the collector side (between P3 and the main power supply V1) of the IGBT element 21a.
  • the emitter of the IGBT element 21a is connected to the ground.
  • the gate of the IGBT element 21a is commonly connected to the gate of the IGBT sense element 21b, and a drive signal from the gate drive unit 10 described later is input thereto.
  • the diode element 22a is connected in parallel to the IGBT element 21a in a configuration in which the anode side is connected to the emitter of the IGBT element 21a and the cathode side is connected to the collector of the IGBT element 21a, and functions as a free-wheeling diode.
  • the sense element 18 includes the diode sense element 22b in which a current proportional to the current flowing in the diode element 22a flows, and the IGBT sense element 21b in which a current proportional to the current flowing in the IGBT element 21a flows.
  • the IGBT sense element 21b has a gate commonly connected to the gate of the IGBT sense element 21b, and receives a drive signal from a gate drive unit 10 described later.
  • the collector of the IGBT sense element 21b is commonly connected to the collector of the IGBT element 21a.
  • a second resistor 32 described later is connected to the emitter of the IGBT sense element 21b.
  • the diode sense element 22b is connected in parallel to the IGBT sense element 21b with the anode side connected to the emitter of the IGBT sense element 21b and the cathode side connected to the collector of the IGBT sense element 21b, and functions as a freewheeling diode.
  • the first current path 51 is a current path passing through the diode sense element 22b among paths when current flows through the diode sense element 22b. That is, when the connection position (branch position) between the anode of the diode sense element 22b and the emitter of the switch element 40 is P4, the current path flowing from the P4 into the diode sense element 22b becomes the first current path 51. Yes.
  • the first current path 51 corresponds to an example of “another current path”.
  • a current path that flows through the switch element 40 from the position P4 when the switch element 40 is turned on, and that is connected to the collector of the switch element 40 is a second current path 52.
  • the switch element 40 is configured by the PNP-type bipolar transistor 41 formed in the semiconductor substrate 2 as described above, and is configured to be turned on when a current flows through the diode sense element 22b.
  • the base of the switch element 40 is connected to the cathode of the diode sense element 22b
  • the emitter of the switch element 40 is connected to the anode of the diode sense element 22b and the emitter of the IGBT sense element 21b.
  • the collector of the switch element 40 is connected to the second current path 52.
  • the second current path 52 is provided with a first resistor 31 and a sense power supply V2.
  • the first resistor 31 corresponds to an example of a “resistor unit”, and a configuration in which a low voltage side of the sense power source V2 is connected to one end side of the first resistor 31 and a negative voltage is applied by the sense power source V2. It has become.
  • the high potential side of the sense power supply V2 is connected to the ground.
  • the other end of the first resistor 31 is electrically connected to the collector of the switch element 40, and is connected to the anode side of the diode sense element 22b via the switch element 40.
  • the switch element 40 configured in this manner is turned off when the current does not flow through the diode sense element 22b, thereby bringing the first current path 51 and the second current path 52 into a non-conductive state. That is, since the base potential is higher than the emitter potential of the switch element 40 in the normal time when the current flows from the collector side to the emitter side in the IGBT sense element 21b, the switch element 40 is turned off. As a result, the emitter of the IGBT sense element 21b, the anode of the diode sense element 22b, and the second current path 52 become non-conductive, and no current flows between the emitter and collector of the switch element 40.
  • the collector side of the IGBT sense element 21b becomes a low potential due to the back electromotive force and the current flows through the diode sense element 22b
  • the base potential becomes lower than the emitter potential of the switch element 40.
  • the first current path 51 and the second current path 52 become conductive, and a current flows between the emitter and collector of the switch element 40.
  • the reverse current that flows from the ground side through the second resistor 32 is divided into the diode sense element 22b side and the switch element 40 side, and the current flows through both paths.
  • the sense power supply V2 is arranged at a predetermined position of the second current path 52, the high potential side of the sense power supply V2 is connected to the ground, and the low potential side is connected to one end of the first resistor 31. Yes.
  • the switch element 40 When the switch element 40 is turned on, the potential difference between the anode-side potential of the diode sense element 22b and the potential of one end of the first resistor 31 (that is, the potential of the anode side of the diode sense element 22b and the negative potential of the sense power supply V2). ) In accordance with () flows through the first resistor 31.
  • a PWM gate signal is generated as a drive signal for driving the IGBT element 21a of the semiconductor device by an external circuit such as a PWM signal generation circuit, and this PWM gate signal Sa is generated as a gate drive unit (gate drive circuit) 10.
  • the gate voltage in the main IGBT element 21a and the current detection IGBT sense element 21b is controlled by the PWM gate signal that has passed through the gate drive unit 10 configured as an AND circuit.
  • the IGBT element 21a and the IGBT sense element 21b can be turned on to drive the PWM gate signal. In this case, the IGBT element 21a and the IGBT sense element 21b can be turned off to stop driving.
  • the gate driver (AND circuit) 10 prohibits (stops) the passage of the PWM gate signal, the IGBT element 21a and the IGBT sense element 21b are not driven.
  • the gate drive unit 10 is configured to be able to input an on signal (H level signal) and an off signal (L level signal) to the gate of the IGBT element 21a.
  • the gate drive unit 10 is configured as an AND circuit, and controls whether or not the PWM gate signal Sa is passed based on the signal Sb from the current detection unit 12 and the signal Sc from the overcurrent detection unit 14. ing. Specifically, the passage of the PWM gate signal Sa is permitted when both the signal Sb from the current detection unit 12 and the signal Sc from the overcurrent detection unit 14 are at the H level.
  • the gate drive unit 10 when the signal Sb from the current detection unit 12 and the signal Sc from the overcurrent detection unit 14 are both at the H level, when the PWM gate signal Sa is at the H level, the gate drive unit 10 outputs an H level signal.
  • the PWM gate signal Sa is at the L level, an L level signal is output from the gate driving unit 10, so that the gate driving unit 10 operates as if the passage of the PWM gate signal Sa is permitted.
  • the gate drive unit 10 continues to output the L level signal. Accordingly, the gate driving unit 10 operates to prohibit (stop) the passage of the PWM gate signal Sa.
  • the current detection unit 12 has a function of detecting the current state of the second current path 52. Specifically, the potential difference Vsfw (also referred to as Vs_fw) at both ends of the first resistor 31 is used as an input signal. The current flowing through the first resistor 31 is detected by comparing the input signal (potential difference Vsfw) with a predetermined threshold value.
  • the potential difference Vsfw is a potential difference between both ends with respect to the position P1, and is negative when the position P1 side is high, and is positive when the position P1 side is low.
  • the current detector 12 detects a diode current that is a threshold value (specifically, a threshold value to be compared with the potential difference Vsfw at both ends of the first resistor 31) for determining that a current flows through the diode element 22a. It has a threshold value Vth1.
  • the current detection unit 12 outputs an H level signal when the potential difference Vsfw across the first resistor 31 is equal to or greater than the threshold value Vth1 (that is, when the absolute value of the potential difference Vsfw is equal to or less than the absolute value of the threshold value Vth1).
  • the potential difference Vsfw is less than the threshold value Vth1 (that is, when the absolute value of the potential difference Vsfw exceeds the absolute value of the threshold value Vth1)
  • an L level signal is output.
  • a voltage is applied at a negative potential to one end of the first resistor 31 by the sense power supply V2, and the other end of the first resistor 31 is connected to the switch element 40.
  • the diode current detection threshold value Vth1 may be a negative value slightly smaller than zero.
  • the overcurrent detection unit 14 detects the state of current flowing through the second resistor 32.
  • a second resistor 32 (the second resistor 32 corresponds to an example of a second resistor unit) connected in series to the IGBT sense element 21b is provided between the emitter of the IGBT sense element 21b and the ground. ing.
  • the overcurrent detection unit 14 uses the potential difference Vsig (hereinafter also referred to as Vs_ig) across the second resistor 32 as an input signal, and compares the input signal (potential difference Vsig) with a predetermined threshold value to obtain the second It is determined whether or not an excessive current flows through the resistor 32.
  • an overcurrent detection threshold Vth2 that is a threshold (specifically, a threshold for comparing with a potential difference between both ends of the second resistor 32) for determining that an excessive current flows in the IGBT element 21a. have.
  • An L level signal is output when the potential difference Vsig across the second resistor 32 is greater than or equal to the threshold Vth2, and an H level signal is output when the potential difference Vsig across the second resistor 32 is less than the threshold Vth2. It has become.
  • the potential at the position P2 with respect to the ground is expressed as the potential difference Vsig.
  • the overcurrent detection threshold Vth2 is a positive value.
  • the gate drive unit 10 is allowed to pass the PWM gate signal Sa.
  • an H level PWM gate signal is input to the gate drive unit 10
  • an H level signal is output from the gate drive unit 10 and the IGBT element 21a is turned on.
  • IGBT element 21a is driven, and a current flows through a load (not shown) connected to the collector or emitter of IGBT element 21a.
  • an L level PWM gate signal is input to the gate drive unit 10
  • an L level signal is output from the gate drive unit 10 and the IGBT element 21a is turned off.
  • the gate drive unit 10 is configured to stop outputting the ON signal to the gate of the IGBT element 21a while the current of the second current path 52 is detected by the current detection unit 12. Therefore, during this period, the ON signal is not input to the gate of the IGBT element 21a, and the driving of the IGBT element 21a is stopped. That is, the IGBT element 21a does not operate during the forward operation of the diode element 22a.
  • the operation of the diode element 22a and the operation of the IGBT element 21a more specifically, interference between the diode element 22a and the gate signal of the IGBT element 21a can be avoided.
  • an increase in the forward voltage of the diode element 22a can be avoided, and an increase in the forward voltage loss of the diode element 22a can be prevented.
  • the gate drive unit 10 is configured to stop outputting the ON signal to the gate of the IGBT element 21a while the overcurrent detection unit 14 detects the overcurrent. Therefore, during this period, the ON signal is not input to the gate of the IGBT element 21a, and the driving of the IGBT element 21a is stopped.
  • the gate driver 10 performs a predetermined overcurrent protection operation (on signal prohibition operation). The resulting destruction of the IGBT element 21a can be prevented.
  • the second current path 52 is provided separately from the first current path 51 passing through the diode sense element 22b, and the first current path 51 (another current path) and the second current path are provided.
  • a switch element 40 capable of switching between conduction and non-conduction with 52 is provided. Since the switch element 40 is turned off when no current flows through the diode sense element 22b and is turned on when current flows through the diode sense element 22b, the current state of the second current path 52 is determined by the diode sense element 22b. It greatly changes depending on whether or not a current flows through 22b. Therefore, by detecting the current state of the second current path by the current detection unit 12, it becomes easier to detect with high accuracy whether or not a current has passed through the diode sense element 22b.
  • the sense power supply V2 is provided at a predetermined position in the second current path 52, and a current is supplied between the switch element 40 and the sense power supply V2 in the second current path 52 when the switch element 40 is turned on.
  • the 1st resistance 31 resistor part which flows is provided.
  • the current detector 12 is configured to detect the current flowing through the first resistor 31.
  • a negative voltage is applied to one end side of the first resistor 31 by the sense power supply V2, and the other end side of the first resistor 31 is connected to the anode side of the diode sense element 22b via the switch element 40.
  • the switch element 40 When the switch element 40 is turned on, a current corresponding to the potential difference between the anode side of the diode sense element 22 b and one end side of the first resistor 31 flows through the first resistor 31. According to this configuration, it is possible to suitably realize a configuration capable of reliably detecting even when the current flowing through the diode element 22a is a small current.
  • the switch element 40 is configured in the semiconductor substrate 2 and is configured by a bipolar transistor that is turned on when a current flows through the diode sense element 22b. According to this configuration, a switch element that can be turned on when a current flows through the diode element can be suitably formed while suppressing an increase in the number of steps.
  • FIG. 4 shows a simulation result when the configuration of FIGS. 1 to 3 is used.
  • the horizontal axis is the current value
  • the vertical axis is the output voltage. More specifically, the positive region on the horizontal axis represents the current value of the IGBT element 21a, and the negative region on the horizontal axis represents the current value of the diode element 22a.
  • the positive region on the vertical axis is the potential difference Vsig (Vs_ig) at the second resistor 32, and the negative region on the vertical axis is the potential difference Vsfw (Vs_fw) at the first resistor 31.
  • the change is shown when the value of the second resistor 32 (Rs1) is 10 k ⁇ , 1 k ⁇ , 100 ⁇ , 10 ⁇ , the case of 10 k ⁇ is the broken line, and the case of 1 k ⁇ is shown.
  • the change is shown when the value of the first resistor 31 (Rs2) is 10 k ⁇ , 1 k ⁇ , 100 ⁇ , and 10 ⁇ .
  • FIG. 5 shows an enlarged part of FIG. 4 and shows the same simulation result as FIG.
  • the voltage of the sense power supply V2 (the voltage applied to one end of the first resistor 31) is ⁇ 5V.
  • the absolute value of the potential difference Vsfw at the first resistor 31 is extremely large.
  • the resistance value of the first resistor 31 is 1 k ⁇ and 10 k ⁇
  • the potential difference Vsfw can be changed close to ⁇ 5 V even when the current flowing through the diode element 22a is several A.
  • a clear effect can be obtained when the resistance value of the first resistor 31 is 10 ⁇ or 100 ⁇ .
  • the potential difference Vsfw is obtained even when the current flowing through the diode element 22a is about ⁇ 60 A. Can be changed close to -4V.
  • the graph of FIG. 8 shows a graph in the case where current detection is performed by the sense resistor R1 in the conventional configuration as shown in FIG.
  • the horizontal axis is the current value
  • the vertical axis is the output voltage. More specifically, the positive region on the horizontal axis represents the current value of the IGBT element Ig1 shown in FIG. 7, and the negative region on the horizontal axis represents the current value of the diode element Fw1 shown in FIG.
  • the positive region on the vertical axis is the potential difference with respect to the ground at the sense resistor R1 (potential difference at the time of IGBT current detection), and the negative region on the vertical axis is the potential difference with respect to the ground at the sense resistor R1 (diode). Potential difference when detecting current).
  • the change when the value of the sense resistor R1 (Rs) is 1 k ⁇ , 100 ⁇ , 10 ⁇ , 1 ⁇ is shown in the positive region of the horizontal axis and the vertical axis.
  • the case of 1 k ⁇ is a broken line, and the case of 100 ⁇ is one point.
  • the case of a chain line, 10 ⁇ is shown as a solid line, and the case of 1 ⁇ is shown as a two-dot chain line.
  • the change when the value of the sense resistor R1 (Rs) is 1 k ⁇ , 100 ⁇ , 10 ⁇ , and 1 ⁇ is shown.
  • the case of 1 k ⁇ is a broken line, and the case of 100 ⁇ is one point.
  • the case of a chain line, 10 ⁇ is shown as a solid line, and the case of 1 ⁇ is shown as a two-dot chain line.
  • the configurations of the IGBT element Ig1, the diode element Fw1, the IGBT sense element Ig2, and the diode sense element Fw2 are the same as those of the IGBT element 21a, the diode element 22a, the IGBT sense element 21b, and the diode sense element 22b of the first embodiment.
  • the switch element 40, the second current path 52, and the sense power supply V2 are omitted from the configuration of FIG.
  • the area ratio between the IGBT element and the IGBT sense element is 1000: 1
  • the area ratio between the diode element and the diode sense element is 1000: 1.
  • FIG. 6 also shows simulation results when the configurations of FIGS. 1 to 3 are used.
  • the horizontal axis is the current value
  • the vertical axis is the output voltage. More specifically, the positive region on the horizontal axis represents the current value of the IGBT element 21a, and the negative region on the horizontal axis represents the current value of the diode element 22a.
  • the positive region on the vertical axis is the potential difference Vsig at the second resistor 32, and the negative region on the vertical axis is the potential difference Vsfw at the first resistor 31.
  • changes when the sense power supply V2 is set to ⁇ 2V (the same applies to ⁇ 5V and ⁇ 10V) are shown.
  • both the first resistor 31 and the second resistor 32 are 1 k ⁇ .
  • the potential difference Vsfw of the first resistor 31 can be set to the sense power supply V2 even if the current value of the diode element 22a is very small. The potential difference can be close to the voltage.
  • FIGS. 9 shows a modified example in which the configuration of the position in FIG. 2 is changed
  • FIG. 10 shows the vicinity of the switch element in the first main surface side surface layer portion.
  • the same parts as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and detailed description thereof is omitted.
  • the IGBT sense element 21b and the diode sense element 22b have the same configuration as in the first embodiment.
  • the basic circuit configuration is the same as that in FIG.
  • the gate drive unit 10, the current detection unit 12, and the overcurrent detection unit 14 also operate in the same manner as in the first embodiment.
  • the P conductivity type emitter region 25 is provided.
  • a P conductivity type region similar to the emitter region 25 is configured as the anode region 225. Also functions as the anode of the diode sense element 22b.
  • the switch element 40 is disposed at a position away from the sense region AR2 in which the IGBT sense element 21b and the diode sense element 22b are provided.
  • the IGBT sense element A P-type P-well region 251 is interposed between the sense region AR2 provided with 21b and the diode sense element 22b and the switch element 40.
  • a P-conductivity type emitter region 253 is provided at a distance from the P-well region 251.
  • the emitter region 253 functions as the emitter of the PNP transistor 241.
  • the emitter region 253 may be connected to a common electrode with the anode region 225, or may be connected to a common electrode with the P well region 251 and grounded.
  • a P-conductivity type (P) collector region 255 is selectively formed at a position away from the emitter region 253.
  • the collector region 255 functions as the collector of the PNP transistor 241.
  • An N conductivity type region is interposed between the emitter region 253 and the collector region 255, and this portion is configured as a PNP transistor 241 and functions as the switch element 40.
  • An N conductivity type region is also interposed between the anode region 225 and the P well region 251, and an N conductivity type region is also interposed between the P well region 251 and the emitter region 253.
  • the basic operation is the same as that of the first embodiment, and the PNP transistor 241 is also turned on when a current flows through the diode element 22a (that is, when a current flows through the diode sense element 22b), and during the on operation.
  • the second current path 52 functions to flow current.
  • the region where the IGBT sense element 21b is provided and the region where the PNP transistor 241 is provided are separated by being interposed in the P well region 251, the influence of the ON operation of the IGBT sense element 21b is affected. It becomes difficult to reach the PNP transistor 241. That is, when an IGBT sense current flows between the collector and emitter of the IGBT sense element 21b, the injected holes are less likely to reach the PNP transistor 241 side, and malfunction of the PNP transistor 241 caused by the IGBT sense current is less likely to occur. .
  • P well region 251 and emitter region 253 are separated by interposing an N conductivity type region, when holes injected during operation of IGBT sense element 21b are absorbed by P well region 251, the emitter It becomes difficult to affect the region 253, and the influence of such holes can be further suppressed.
  • FIGS. 11 shows a modified example in which the configuration of the position in FIG. 2 is changed
  • FIG. 12 shows the vicinity of the switch element in the first main surface side surface layer portion.
  • the same parts as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and detailed description thereof is omitted.
  • the IGBT sense element 21b and the diode sense element 22b have the same configuration as in the first embodiment.
  • the basic circuit configuration is the same as that in FIG.
  • the gate drive unit 10, the current detection unit 12, and the overcurrent detection unit 14 also operate in the same manner as in the first embodiment.
  • the P conductivity type emitter region 25 is provided.
  • a P conductivity type region similar to the emitter region 25 is configured as the anode region 325. Also functions as the anode of the diode sense element 22b.
  • the switch element 40 is disposed at a position away from the sense region AR2 where the IGBT sense element 21b and the diode sense element 22b are provided.
  • a P conductivity type P well region 351 is provided at a position away from the sense region AR2 where the IGBT sense element 21b and the diode sense element 22b are provided, and this P well region 351 is provided with a P conductivity type. It is an emitter region. That is, the P well region 351 functions as the emitter of the PNP transistor 341.
  • the P well region 351 is grounded, and in this example, the emitter is connected to the ground in the circuit of FIG. 3 without being connected to the anode of the diode sensing element.
  • a P conductivity type (P) collector region 353 is selectively formed at a position away from the P well region 351.
  • the collector region 353 functions as the collector of the PNP transistor 341.
  • An N conductivity type region is interposed between the emitter region (P well region 351) and the collector region 353, and this portion is configured as a PNP transistor 341 and functions as the switch element 40.
  • An N conductivity type region is also interposed between the P well region 351 and the anode region 225.
  • the PNP transistor 341 can be disposed away from the IGBT sense element 21b, the influence of the ON operation of the IGBT sense element 21b does not easily affect the PNP transistor 341. Further, since the P well region 351 can be used as the emitter of the PNP transistor 341, the layout efficiency is increased.
  • FIG. 13 shows a configuration in the vicinity of the switch element 40 on the first main surface layer side of the semiconductor device according to the fourth embodiment.
  • the fourth embodiment only the configuration in the vicinity of the switch element 40 is different from the first embodiment and the second embodiment, and other than that is the same as the first and second embodiments.
  • only the inner region surrounded by the P-well region 251 is different from the second embodiment, and other than that is the same as the second embodiment. Therefore, the P well region 251 and the region outside the P well region 251 are the same as those in the second embodiment, and a detailed description thereof is omitted.
  • the switch element 40 is arranged at a position away from the sense region AR2 where the IGBT sense element 21b and the diode sense element 22b are provided. Specifically, the IGBT sense element 21b and the diode sense element 22b A P-type P well region 251 is interposed between the provided sense region AR2 and the switch element 40.
  • the sense region AR1 has the same configuration as that shown in FIGS. 1 and 2, and the P well region 251 has the same configuration as that shown in FIG.
  • a P-conductivity type collector region 453 is annularly provided at a distance from the P-well region 251.
  • the collector region 453 functions as a collector of the PNP transistor 441.
  • the collector region 453 is connected to the second current path 52 similar to that in the first embodiment.
  • An N conductivity type region 454 is annularly provided between the P well region 251 and the collector region 453.
  • a P conductivity type (P) emitter region 451 is selectively formed at a position away from the collector region 453. This emitter region 451 functions as the emitter of the PNP transistor 441.
  • An annular N-conducting region 452 is interposed between the emitter region 451 and the annular collector region 453 surrounding the emitter region 451, and these portions are configured as a PNP transistor 441 and function as the switch element 40.
  • the PNP transistor 441 also functions to turn on when a current flows through the diode element 22a (that is, when a current flows through the diode sense element 22b) and to flow a current through the second current path 52 during the on operation.
  • FIG. 14 shows a configuration in the vicinity of the switch element 40 on the first main surface surface side of the semiconductor device according to the fifth embodiment.
  • the configuration in the vicinity of the switch element 40 is different from the first and second embodiments, and the rest is the same as the first and second embodiments.
  • only the inner region surrounded by the P-well region 251 is different from the second embodiment, and other than that is the same as the second embodiment. Therefore, the P well region 251 and the region outside the P well region 251 are the same as those in the second embodiment, and a detailed description thereof is omitted.
  • the switch element 40 is arranged at a position away from the sense region AR2 where the IGBT sense element 21b and the diode sense element 22b are provided. Specifically, the IGBT sense element 21b and the diode sense element 22b A P-type P well region 251 is interposed between the provided sense region AR2 and the switch element 40.
  • the sense region AR1 has the same configuration as that shown in FIGS. 1 and 2, and the P well region 251 has the same configuration as that shown in FIG.
  • a P conductivity type emitter region 553 is annularly provided at a distance from the P well region 251. The emitter region 553 functions as the emitter of the PNP transistor 541.
  • a P-conductivity type (P) collector region 551 is selectively formed at a position away from the emitter region 553. This collector region 551 functions as the collector of the PNP transistor 541.
  • the collector region 551 is connected to the second current path 52 similar to that in the first embodiment.
  • An annular N conductivity type region 552 is interposed between the collector region 551 and the annular emitter region 553 surrounding the collector region 551, and these portions are configured as a PNP transistor 541 and function as the switch element 40. .
  • the PNP transistor 541 also functions to turn on when a current flows through the diode element 22a (that is, when a current flows through the diode sense element 22b), and to flow a current through the second current path 52 during the on operation.
  • the configuration in the vicinity of the switch element 40 and the layout on the semiconductor substrate 2 are different from those in the first embodiment, and other than that is the same as in the first embodiment.
  • the structure in the semiconductor substrate is the same as that in the third embodiment. Therefore, the same parts as those in the first embodiment and the third embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the IGBT sense element 21b and the diode sense element 22b have the same configuration as in the first embodiment.
  • the basic circuit configuration is the same as that in FIG. 3, and the gate drive unit 10, the current detection unit 12, and the overcurrent detection unit 14 also operate in the same manner as in the first embodiment.
  • the P conductivity type emitter region 25 is provided.
  • a P conductivity type region similar to the emitter region 25 is configured as the anode region 625, and this region. Also functions as the anode of the diode sense element 22b.
  • the switch element 40 is disposed at a position away from the sense region AR2 where the IGBT sense element 21b and the diode sense element 22b are provided.
  • a P conductivity type P well region 651 is provided at a position away from the sense region AR2 where the IGBT sense element 21b and the diode sense element 22b are provided, and this P well region 651 is of P conductivity type. It is an emitter region. That is, the P well region 651 functions as the emitter of the PNP transistor 641.
  • the P well region 651 is grounded, and in this example, the emitter is connected to the ground in the circuit of FIG. 3 without being connected to the anode of the diode sensing element.
  • a P-conductivity type (P) collector region 653 is selectively formed at a position away from the P-well region 651.
  • the collector region 653 functions as a collector of the PNP transistor 641.
  • An N conductivity type region 657 is interposed between the emitter region (P well region 651) and the collector region 653, and this portion is configured as a PNP transistor 641 and functions as the switch element 40.
  • the PNP transistor 641 also functions to turn on when a current flows through the diode element 22a (that is, when a current flows through the diode sense element 22b) and to flow a current through the second current path 52 during the on operation.
  • an insulating layer such as SiO2 is disposed so as to cover the upper side of the P well region 651 disposed between the sense region AR2 and the collector region 653, and above the insulating layer, FIG.
  • the diode sensing pad 64 connected to the collector region 653 and the emitter pad 65 connected to the emitter of the IGBT element 21a are arranged. That is, the diode sensing pad 64 and the emitter pad 65 are arranged between the sense region AR2 and the collector region 653 when viewed in plan as shown in FIG.
  • the distance L2 between the main region AR1 and the collector region 653 is larger than the distance L1 between the main region AR1 and the sense region AR2. That is, the end of the collector region 653 on the main region AR1 side is arranged farther from the main region AR1 than the end of the sense region AR2 on the main region AR1 side. Because of this arrangement, the PNP transistor 641 is unlikely to malfunction due to the hole current generated during the IGBT operation in the main area AR1, and it is easy to prevent erroneous detection of the diode operation. For example, when the thickness (raw stone thickness) of the semiconductor substrate 2 is about 130 ⁇ m in order to ensure a breakdown voltage of about 1200 V, the distance L2 is twice the thickness (raw stone thickness) of the semiconductor substrate 2. It is better to do this.
  • the cathode layer 7 that functions as the cathode of the diode sensing element 22b is locally disposed in the vicinity of the lower portion of the collector region 653. This makes it difficult for holes to be excessively injected from the dense P-well during diode operation, and switch loss can be effectively suppressed.
  • the configuration relating to the switch element 40 is different from that of the first embodiment, and other than that is the same as that of the first embodiment. Therefore, the same parts as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and detailed description thereof is omitted.
  • the IGBT sense element 21b and the diode sense element 22b have the same configuration as in the first embodiment.
  • the basic circuit configuration (other than the switch element 40 and the second current path) is the same as that in FIG. 3, and the gate drive unit 10, the current detection unit 12, and the overcurrent detection unit 14 are the same as in the first embodiment. Operate.
  • the P conductivity type emitter region 25 is provided.
  • a P conductivity type region similar to the emitter region 25 is configured as the anode region 225. Also functions as the anode of the diode sense element 22b.
  • the main region AR1 and the sense region AR2 have the same configuration as in the first embodiment.
  • the diode-embedded IGBT element 20 has a structure in which the diode element 22a and the IGBT element 21a are provided on the same semiconductor substrate 2, and the IGBT element 21a is driven by a drive signal input to the gate. It is configured to be driven.
  • the collector of the IGBT element 21a and the collector of the IGBT sense element 21b are commonly connected, and the main power source V1 is connected to these collectors.
  • the emitter of the IGBT element 21a is connected to the ground.
  • the gate of the IGBT element 21a is commonly connected to the gate of the IGBT sense element 21b, and the drive signal from the gate drive unit 10 similar to that in the first embodiment is input.
  • the diode element 22a is connected in parallel to the IGBT element 21a in a configuration in which the anode side is connected to the emitter of the IGBT element 21a and the cathode side is connected to the collector of the IGBT element 21a, and functions as a free-wheeling diode.
  • the sense element 18 includes a diode sense element 22b in which a current proportional to the current flowing in the diode element 22a flows, and an IGBT sense element 21b in which a current proportional to the current flowing in the IGBT element 21a flows.
  • the IGBT sense element 21b has a gate commonly connected to the gate of the IGBT sense element 21b, and receives a drive signal from a gate drive unit 10 described later.
  • the collector of the IGBT sense element 21b is commonly connected to the collector of the IGBT element 21a.
  • the second resistor 32 similar to that of the first embodiment is connected to the emitter of the IGBT sense element 21b.
  • the diode sense element 22b is connected in parallel to the IGBT sense element 21b with the anode side connected to the emitter of the IGBT sense element 21b and the cathode side connected to the collector of the IGBT sense element 21b, and functions as a freewheeling diode. ing.
  • the current path passing through the diode sense element 22b is the first current path 51 among the paths when the current flows through the diode sense element 22b. That is, when the connection position (branch position) between the anode of the diode sense element 22b and the source of the switch element 40 is P4, the current path flowing from the P4 into the diode sense element 22b becomes the first current path 51. Yes. On the other hand, a current path that flows through the switch element 40 from the position P4 when the switch element 40 is on is the second current path 52.
  • the switch element 40 is composed of a P-channel type MOS transistor 741 formed in a semiconductor substrate.
  • the gate of the switch element 40 is connected to the sense power supply V ⁇ b> 2 so that a fixed voltage is applied, whereby the switch element 40 is turned on.
  • the source of the switch element 40 is connected to the anode of the diode sense element 22b and the emitter of the IGBT sense element 21b.
  • the drain of the switch element 40 is connected to the second current path 52.
  • the second current path 52 is provided with a first resistor 31 and a sense power supply V2.
  • a low potential side of the sense power supply V2 is connected to one end side of the first resistor 31, and a negative voltage is applied by the sense power supply V2.
  • the other end of the first resistor 31 is electrically connected to the drain of the switch element 40, and is connected to the anode side of the diode sense element 22b via the switch element 40.
  • the switch element 40 configured in this way continues to be turned on when a negative voltage is applied to the gate by the sense power supply V2.
  • a current flows through the diode sense element 22b due to a back electromotive force or the like, a branched current flows also to the switch element 40 side, and this branched current flows between the source and drain of the switch element 40.
  • the semiconductor device shown in FIG. 17 may be configured as shown in FIGS. 18 and 19, for example.
  • the IGBT sense element 21b and the diode sense element 22b have the same configuration as in the second embodiment. Further, similarly to the second embodiment, a P conductivity type anode region 225 and a P well region 251 are provided.
  • the MOS transistor 741 corresponding to the switch element 40 is disposed at a position away from the sense area AR2 in which the IGBT sense element 21b and the diode sense element 22b are provided, and specifically, the IGBT sense element 21b.
  • a P conductivity type P well region 251 is interposed between the sense region AR2 provided with the diode sense element 22b and the switch element 40.
  • a P conductivity type source region 753 is provided at a distance from the P well region 251. This source region 753 functions as the source of the MOS transistor 741.
  • the source region 753 may be connected to an electrode common to the anode region 225, or may be connected to an electrode common to the P well region 251 and grounded.
  • a P conductivity type (P) drain region 755 is selectively formed at a position away from the source region 753.
  • This drain region 755 functions as the drain of the MOS transistor 741.
  • An N conductivity type region (channel region) 757 is interposed between the drain region 755 and the source region 753, and a gate electrode 759 is provided above the drain region 755, the source region 753, and the channel region 757. Yes.
  • the MOS transistor 741 is configured and functions as the switch element 40.
  • the MOS transistor 741 is also turned on by application of the sense power source V2 to the gate, and functions so that a current corresponding to the current flows through the second current path 52 when a current flows through the diode sense element 22b. Also with this configuration, the same effect as the second embodiment can be obtained.
  • FIGS. 20 shows a modified example in which the configuration of the position in FIG. 2 is changed
  • FIG. 21 shows the vicinity of the switch element in the first main surface side surface layer portion.
  • the IGBT sense element 21b and the diode sense element 22b have the same configuration as in the first embodiment.
  • the basic circuit configuration is the same as that in FIG. 3, and the gate drive unit 10, the current detection unit 12, and the overcurrent detection unit 14 also operate in the same manner as in the first embodiment.
  • a P-conductivity type anode region 325 and a P-well region 351 are provided.
  • the MOS transistor 841 corresponding to the switch element 40 is disposed at a position away from the sense region AR2 in which the IGBT sense element 21b and the diode sense element 22b are provided.
  • a P conductivity type P well region 351 is provided at a position away from the sense region AR2 where the IGBT sense element 21b and the diode sense element 22b are provided, and this P well region 351 is provided with a P conductivity type. It is a source area.
  • the P well region 351 (source region) functions as the source of the MOS transistor 841.
  • the P well region 351 is grounded.
  • a P conductivity type (P) drain region 853 is selectively formed at a position away from the P well region 351 (source region). This drain region 853 functions as the drain of the MOS transistor 841.
  • An N conductivity type region (channel region) 857 is interposed between the drain region 853 and the P well region 351 (source region), and the drain region 853, the P well region 351 (source region), and the channel region 857 A gate electrode 859 is provided above. In this way, the MOS transistor 841 is configured and functions as the switch element 40. In this configuration, the same effect as in the third embodiment can be obtained.
  • an N conductivity type region 857 is provided so as to surround the drain region 853, and a P well region 351 (source region) is arranged around this, and only on one side of the drain region 853.
  • the gate electrode 859 is disposed, the present invention is not limited to such a configuration.
  • the gate electrodes 859a and 859b may be arranged on two opposite sides (both ends) of the drain region 853.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　半導体装置において、ダイオード内蔵ＩＧＢＴ素子（１６）は、ダイオード素子（２２ａ）とゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板に設けられて構成され、センス素子（１８）は、ダイオード素子に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、ＩＧＢＴ素子に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）とを備え、スイッチ素子（４０）は、ダイオードセンス素子を通る第１の電流経路（５１）と、第１の電流経路とは異なる第２の電流経路（５２）と、に接続される。スイッチ素子は、ダイオードセンス素子に電流が流れない場合にオフ動作して第２の電流経路と他の電流経路とを非導通状態とし、ダイオードセンス素子に電流が流れる場合にオン動作して第２の電流経路と他の電流経路とを導通状態として第２の電流経路に電流を流す。

Description

半導体装置 関連出願の相互参照
　本開示は、２０１３年４月１０日に出願された日本出願番号２０１３－８２３９４号に基づくもので、ここにその記載内容を援用する。
　本発明は、半導体装置に関するものである。
　従来、ダイオード素子とＩＧＢＴ素子とが同一の半導体基板に設けられたダイオード内蔵ＩＧＢＴ素子が提案されている（例えば特許文献１参照）。このダイオード内蔵ＩＧＢＴ素子は、ダイオード素子のアノード電極とＩＧＢＴ素子のエミッタ電極とが共通電極とされ、ダイオード素子のカソード電極とＩＧＢＴ素子のコレクタ電極とが共通電極とされる構造になっている。この種のダイオード内蔵ＩＧＢＴ素子は例えばインバータ回路に組み入れられ、負荷をＰＷＭ制御するものとして用いられる。
特開２００９－２６８０５４号公報
　ところで、特許文献１で開示される半導体装置では、ダイオード内蔵ＩＧＢＴ素子のダイオード素子と同一構造のダイオードセンス素子が設けられている。そして、このダイオードセンス素子にはセンス抵抗が接続され、センス抵抗の両端の電位差に基づいてダイオードセンス素子に電流が流れたか否か（即ち、ダイオード素子に電流が流れたか否か）を判断している。そして、ダイオード素子に電流が流れている場合にはＩＧＢＴ素子の駆動を停止する制御を行い、ダイオード素子とＩＧＢＴ素子の動作の干渉を回避している。
　しかしながら、特許文献１の半導体装置は、ダイオードセンス素子に直列に接続されたセンス抵抗の両端の電位差を検出し、この電位差を閾値と比較することでダイオード素子に電流が流れたか否かを判断しているため、小電流域の検出が難しいという問題がある。例えば、ダイオード素子に流れる電流が少ない場合、センス抵抗の両端の電位差（出力電圧）が低下するため、ノイズ（ＩＧＢＴ素子への駆動信号を切り替える際のスイッチングノイズ等）の影響が相対的に大きくなり、ダイオード動作の検出漏れや誤検出を招く虞がある。
　本開示は、上述した課題を解決するためになされたものであり、ＩＧＢＴ素子と、ダイオード素子とが同一の半導体基板に設けられてなるダイオード内蔵ＩＧＢＴ素子を備えた半導体装置において、ダイオード素子に流れる電流が少ない場合でも、ダイオード素子の動作をより正確に検出することが可能な構成を提供することを目的とする。
　本開示のある態様にかかる半導体装置は、ダイオード内蔵ＩＧＢＴ素子と、センス素子と、スイッチ素子と、電流検出部を備える。ダイオード内蔵ＩＧＢＴ素子は、ダイオード素子とゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子とが同一の半導体基板に設けられて構成される。センス素子は、ダイオード素子に流れる電流に比例した電流が流れるダイオードセンス素子と、ＩＧＢＴ素子に流れる電流に比例した電流が流れるＩＧＢＴセンス素子とを備える。スイッチ素子は、ダイオードセンス素子を通る第１の電流経路と、第１の電流経路とは異なる第２の電流経路とに接続される。スイッチ素子は、ダイオードセンス素子に電流が流れない場合にオフ動作して第２の電流経路と他の電流経路とを非導通状態とし、ダイオードセンス素子に電流が流れる場合にオン動作して第２の電流経路と他の電流経路とを導通状態として第２の電流経路に電流を流す。電流検出部は、第２の電流経路の電流状態を検出する。
　上記態様によれば、ダイオードセンス素子を通る第１の電流経路とは別に第２の電流経路が設けられ、第２の電流経路と他の電流経路との間の導通、非導通を切り替え可能なスイッチ素子が設けられている。このスイッチ素子は、ダイオードセンス素子に電流が流れない場合にオフ動作し、ダイオードセンス素子に電流が流れる場合にオン動作するため、第２の電流経路の電流状態は、ダイオードセンス素子に電流が流れる場合と流れない場合とで大きく変化することになる。従って、第２の電流経路の電流状態を電流検出部によって検出することにより、ダイオードセンス素子に電流が流れたか否かをより高精度に検出しやすくなる。
第１実施形態に係る半導体装置における半導体基板の平面構成を模式的に示す模式図である。 図１の半導体装置のＩＩ－ＩＩ位置の断面及び回路構成を模式的に示す模式図である。 第１実施形態の半導体装置の回路構成を概略的に示す回路図である。 図３の半導体装置においてＩＧＢＴ素子に流れる電流Ｉｃ（ＩＧＢＴ電流）及びダイオード素子に流れる電流Ｉｆ（ＦＷＤ電流）と、センス抵抗（第１抵抗及び第２抵抗）での出力電圧との関係を例示するグラフであり、第１抵抗、第２抵抗の値を変化させた場合の例である。 図４のグラフの一部を拡大したグラフである。 図３の半導体装置においてＩＧＢＴ素子に流れる電流Ｉｃ（ＩＧＢＴ電流）及びダイオード素子に流れる電流Ｉｆ（ＦＷＤ電流）と、センス抵抗（第１抵抗及び第２抵抗）での出力電圧との関係を例示するグラフであり、センス電源Ｖ２の電圧を変化させた場合の例である。 比較例の半導体装置の回路構成を概略的に示す回路図である。 図７の半導体装置においてＩＧＢＴ素子Ｉｇ１に流れる電流（ＩＧＢＴ電流）及びダイオード素子Ｆｗ１に流れる電流（ＦＷＤ電流）と、センス抵抗Ｒ１での出力電圧との関係を例示するグラフであり、センス抵抗Ｒ１の値を変化させた場合の例である。 第２実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 図９の半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 第３実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 図１１の半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 第４実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 第５実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 第６実施形態に係る半導体装置における半導体基板の平面構成を模式的に示す模式図である。 図１５の半導体装置のＸＶＩ－ＸＶＩ位置の断面及び回路構成を模式的に示す模式図である。 第７実施形態の半導体装置の回路構成を概略的に示す回路図である。 第７実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 第７実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 第８実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 第８実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 図２１の変形例を示す図である。
　以下、本発明を具現化した実施形態について、図面を参照して説明する。なお、各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ型、Ｎ－型、Ｎ＋型は本発明の第１導電型に対応し、Ｐ型、Ｐ＋型は本発明の第２導電型に対応している。そして、ＩＧＢＴ素子としてＮチャネル型とする例を示す。
　（第１実施形態）
　以下、本発明の第１実施形態について、主に図１～図６を参照して説明する。本実施形態で示される半導体装置１は、例えば、ＥＨＶ用インバータモジュールに使われるパワースイッチング素子（以下、ダイオード内蔵ＩＧＢＴ素子という）として用いられる。なお、半導体装置１の適用対象はこの例に限られるものではなく、様々な車両用スイッチング素子として用いることができる。
　本構成の半導体装置１は、図１～図３のように、主として、ダイオード内蔵ＩＧＢＴ素子１６、センス素子１８、スイッチ素子４０、電流検出部１２、ゲート駆動部１０、過電流検出部１４、第１抵抗３１、第２抵抗３２などを備えている。以下、各部分について詳述する。
　図１は平面概略図であるが、明確化するために、メイン領域ＡＲ１（ダイオード内蔵ＩＧＢＴ素子１６の領域）のうち、ＩＧＢＴ素子２１ａの領域をハッチングにて示し、ダイオード素子２２ａの領域をクロスハッチングにて示している。また、後述するＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂの領域ＡＲ２を、領域ＡＲ１とは異なるハッチングにて示している。また、スイッチ素子４０のコレクタ領域ＡＲ３を、領域ＡＲ１、ＡＲ２とは異なるハッチングにて示している。
　図１及び図２に示すように、半導体装置１は第１導電型の半導体基板２を有している。そして、この半導体基板２には、図１のように、メイン領域ＡＲ１と、メイン領域ＡＲ１よりも主面の大きさが小さい（即ち、図１のように平面視したときの領域が小さい）センス領域ＡＲ２とが構成されている。そして、メイン領域ＡＲ１には、ＩＧＢＴ素子２１ａと転流ダイオード素子としてのダイオード素子（以下、ＦＷＤ素子ともいう）２２ａとを内蔵したダイオード内蔵ＩＧＢＴ素子１６（所謂ＲＣ－ＩＧＢＴ素子）が形成されている。また、センス領域ＡＲ２には、ＩＧＢＴ素子２１ａの専用センス素子であるＩＧＢＴセンス素子２１ｂとダイオード素子（ＦＷＤ素子）２１ｂの専用センス素子であるダイオードセンス素子２２ｂとがそれぞれ形成されている。また、本構成の半導体装置１は、ダイオード内蔵ＩＧＢＴ素子１６が形成された半導体基板２にセンス素子１８が形成されており、ダイオード内蔵ＩＧＢＴ素子１６とセンス素子１８とが同一基板に形成された構造となっている。
　図１に示すように、半導体基板２の第１主面２ａ（図２）側には、ダイオード内蔵ＩＧＢＴ素子１６（ＲＣ－ＩＧＢＴ素子）の構成要素が形成されたメイン領域ＡＲ１と、メイン領域ＡＲ１を取り囲む環状の外周領域とが構成されている。そして、外周領域の一部には、センス素子１８の構成要素が形成され、メイン領域ＡＲ１よりも半導体基板２の第１主面２ａに沿う大きさ（面積）が小さいセンス領域ＡＲ２が構成されている。また、外周領域には、メイン領域ＡＲ１及びセンス領域ＡＲ２を取り囲むように、耐圧を確保するための環状の耐圧領域６９（例えば所謂ガードリング）が構成されている。なお、図１において、符号６１は、温度センス用のパットである。符号６２は、ゲート電極（ＩＧＢＴ素子２１ａのゲート電極及びＩＧＢＴセンス素子２１ｂのゲート電極２８ａ（図２））に駆動信号を入力するためのゲートパッドである。符号６３は、ＩＧＢＴセンス素子２１ｂのエミッタ領域２３と接続されたＩＧＢＴセンス用パッドである。符号６４は、コレクタ領域２６と接続されたダイオードセンス用パッドである。符号６５は、ＩＧＢＴ素子２１ａのエミッタに接続されたエミッタパッドである。
　本構成では、半導体基板２として、例えば不純物濃度が１×１０１４ｃｍ－３程度とされたＮ導電型（Ｎ－）の単結晶バルクシリコン基板（ＦＺウエハ）を採用している。なお、この半導体基板２におけるメイン領域ＡＲ１の部分が、ＩＧＢＴ素子２１ａのドリフト層及びダイオード素子（ＰＮ接合ダイオード）２２ａのカソードとして機能する。そして、メイン領域ＡＲ１における半導体基板２の第１主面２ａ側表層に、Ｐ導電型（Ｐ）のベース領域（図示略）が選択的に形成されている。なお、メイン領域ＡＲ１におけるＲＣ－ＩＧＢＴ素子の構成（即ち、ダイオード内蔵ＩＧＢＴ素子１６の構成）は周知であるため、詳細な説明は割愛する。
　センス領域ＡＲ２には、メイン領域ＡＲ１のＩＧＢＴ素子２１ａと同一構造で同様に形成され、このＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるＩＧＢＴセンス素子２１ｂが設けられている。ＩＧＢＴセンス素子２１ｂに流れる電流はＩＧＢＴ素子２１ａに流れる電流より小さく、ＩＧＢＴ素子２１ａに流れる電流が大きいほどＩＧＢＴセンス素子２１ｂに流れる電流が大きくなる関係となっている。また、センス領域ＡＲ２には、ダイオード素子（ＦＷＤ素子）２２ａと同一構造で同様に形成され、ダイオード素子２２ａに流れる電流に比例した電流が流れるダイオードセンス素子２２ｂが設けられている。ダイオードセンス素子２２ｂに流れる電流はダイオード素子２２ａに流れる電流より小さく、ダイオード素子２２ａに流れる電流が大きいほどダイオードセンス素子２２ｂに流れる電流が大きくなる関係となっている。そして、これらＩＧＢＴセンス素子２１ｂ及びダイオード素子２２ａが、センス素子１８として機能している。具体的には、例えばＩＧＢＴセンス素子２１ｂの面積が、ＩＧＢＴ素子２１ａの面積の１／１０００程度となっており、ダイオードセンス素子２２ｂの面積が、ダイオード素子２２ａの面積の１／１０００程度となっている。
　図２のように、半導体基板２の第１主面２ａ側表層におけるセンス素子１８の構成領域ＡＲ２には、Ｐ導電型（Ｐ）のベース領域２７が選択的に形成されている。このベース領域２７は、ＩＧＢＴセンス素子２１ｂのチャネル形成領域として機能する。ベース領域２７は、例えば不純物濃度が２×１０１７ｃｍ－３程度とされている。
　このベース領域２７には、半導体基板２の第１主面２ａよりベース領域２７を貫通し、底面が半導体基板２のＮ－領域３に達する構成のトレンチ部２８が選択的に複数形成されている。そして、トレンチ部２８内の内壁面上（トレンチの底面及び側面上）には、ゲート絶縁膜２８ｂが配置されている。更に、このゲート絶縁膜２８ｂ内側のトレンチ内には、例えば不純物濃度が１×１０２０ｃｍ－３程度のポリシリコンが充填されて、ゲート電極２８ａが構成されている。各ゲート電極２８ａは、所定方向に長手状に延び、且つ、その長手方向及び厚さ方向（半導体基板２の厚さ方向）と直交する方向（並設方向）に沿って所定ピッチで繰り返し形成されている。このようにストライプ状に設けられたゲート電極２８ａにより、ベース領域２７は、一方向（並設方向）に沿って並設され、複数のベース領域（セル）２７に区画されている。なお、メイン領域ＡＲ１とセンス領域ＡＲ２とで、ベース領域の並設方向は互いに一致している。
　また、ベース領域２７には、トレンチ部２８の側面部位（ゲート絶縁膜２８ｂの側面部位）に隣接して、第１主面２ａ側表層にＮ導電型（Ｎ＋）のエミッタ領域２３が、選択的に形成されている。本構成において、エミッタ領域２３は、ゲート電極２８ａを備えたトレンチ部２８に隣接しつつ長手方向（ゲート電極２８ａの長手方向）に沿って延びており、例えば不純物濃度が１×１０１９ｃｍ－３程度となっている。そして、エミッタ領域２３は、例えばアルミニウム系材料を用いて構成されたエミッタ電極（図示略）と電気的に接続されている。
　また、半導体基板２の第１主面２ａ側表層におけるセンス素子１８の構成領域ＡＲ２には、Ｐ導電型（Ｐ）のアノード領域２４が選択的に形成されている。このアノード領域２４は、ダイオードセンス素子２２ｂのアノードとして機能する。なお、アノード領域２４には、第１主面２ａ側表層に、濃度が１×１０１９ｃｍ－３程度でＰ導電型（Ｐ＋）のコンタクト領域（図示略）が選択的に形成されている。
　センス領域ＡＲ２における半導体基板２の第２主面２ｂ側表層には、ベース領域２７の直下領域を含んでＰ導電型（Ｐ＋）のコレクタ層５が選択的に形成されている。本実施形態において、コレクタ層５は、例えば厚さ０．５μｍ程度、濃度が１×１０１８ｃｍ－３程度となっている。また、半導体基板２の第２主面２ｂ側表層には、コレクタ層５の形成範囲を除く領域に、Ｎ導電型（Ｎ＋）のカソード層７が選択的に形成されている。このカソード層７は、例えば厚さ０．５μｍ程度、濃度が１×１０20ｃｍ－３程度となっている。そして、これらコレクタ層５及びカソード層７は、メイン領域ＡＲ１におけるコレクタ層及びカソード層（図示略）と共通のコレクタ電極（図示略）と、電気的に接続されている。
　このように本構成では、半導体基板２におけるセンス領域ＡＲ２に、ＩＧＢＴセンス素子２１ｂとダイオードセンス素子２２ｂがそれぞれ形成されている。
　更に、半導体基板２の第１主面２ａ側表層におけるセンス素子１８の構成領域ＡＲ２には、Ｐ導電型（Ｐ）のエミッタ領域２５が選択的に形成されている。このエミッタ領域２５は、後述するスイッチ素子４０のエミッタとして機能するものであり、例えば、上述のアノード領域２４及び後述のコレクタ領域２６と同程度の濃度で構成されている。
　更に、半導体基板２の第１主面２ａ側表層には、エミッタ領域２５から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域２６が選択的に形成されている。このコレクタ領域２６は、後述するスイッチ素子４０のコレクタとして機能する。そして、これらエミッタ領域２５とコレクタ領域２６の間にはＮ導電型の領域が介在し、これらの部分がＰＮＰトランジスタ４１として構成され、スイッチ素子４０として機能している。この構成では、ダイオードセンス素子２２ｂに電流が流れる際に、ダイオードセンス素子２２ｂのＰウェル層から流れ出るダイオード電流の一部をＰＮＰトランジスタ４１のコレクタとなるＰウェル層に流し込む構成となっている。
　また、半導体基板２の第１主面２ａ側表層であって、センス領域ＡＲ２及びコレクタ領域ＡＲ３の周囲には、Ｎ導電型の領域を挟んでＰ導電型（Ｐ）のウェル領域２９が形成されている。このウェル領域２９は、グランドに接続された構成となっている。
　また、本構成では、図２に示すように、半導体基板２の第２主面２ｂ側表層に設けられた、カソード層７及びコレクタ層５に対して、第１主面２ａ側に隣接するように、第２主面２ｂ全面に、Ｎ導電型（Ｎ）のフィールドストップ層４が形成されている。このフィールドストップ層４は、半導体基板２とカソード層７の間の不純物濃度となっている。
　このように構成される半導体装置１は、周知の半導体プロセスを用いて形成することができる。したがって、その説明は割愛する。
　（回路構成）
　次に、本構成に係る半導体装置１の回路構成について説明する。
　上述したように、ダイオード内蔵ＩＧＢＴ素子２０は、ダイオード素子２２ａと、ＩＧＢＴ素子２１ａとが同一の半導体基板２に設けられた構造となっており、ＩＧＢＴ素子２１ａは、ゲートに入力される駆動信号によって駆動される構成となっている。
　図３の例では、ＩＧＢＴ素子２１ａのコレクタとＩＧＢＴセンス素子２１ｂのコレクタとが共通接続され、これらコレクタに主電源Ｖ１が接続されている。なお、図示はしていないが、ＩＧＢＴ素子２１ａのコレクタ側（Ｐ３と主電源Ｖ１の間）にモータ等の負荷が接続されてもよい。また、ＩＧＢＴ素子２１ａのエミッタは、グランドに接続されている。また、ＩＧＢＴ素子２１ａのゲートは、ＩＧＢＴセンス素子２１ｂのゲートと共通接続され、後述するゲート駆動部１０からの駆動信号が入力されるようになっている。ダイオード素子２２ａは、アノード側がＩＧＢＴ素子２１ａのエミッタに接続されると共にカソード側がＩＧＢＴ素子２１ａのコレクタに接続される構成でＩＧＢＴ素子２１ａに並列に接続され、還流ダイオードとして機能している。
　センス素子１８は、上述したように、ダイオード素子２２ａに流れる電流に比例した電流が流れるダイオードセンス素子２２ｂと、ＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるＩＧＢＴセンス素子２１ｂとを備えている。ＩＧＢＴセンス素子２１ｂは、ゲートがＩＧＢＴセンス素子２１ｂのゲートと共通接続され、後述するゲート駆動部１０からの駆動信号が入力されるようになっている。また、ＩＧＢＴセンス素子２１ｂのコレクタは、ＩＧＢＴ素子２１ａのコレクタと共通接続されている。また、ＩＧＢＴセンス素子２１ｂのエミッタには、後述の第２抵抗３２が接続されている。
　一方、ダイオードセンス素子２２ｂは、アノード側がＩＧＢＴセンス素子２１ｂのエミッタに接続されると共にカソード側がＩＧＢＴセンス素子２１ｂのコレクタに接続される構成でＩＧＢＴセンス素子２１ｂに並列に接続され、還流ダイオードとして機能している。本構成では、ダイオードセンス素子２２ｂに電流が流れる場合の経路のうち、ダイオードセンス素子２２ｂを通る電流経路が第１の電流経路５１となっている。即ち、ダイオードセンス素子２２ｂのアノードと、スイッチ素子４０のエミッタとの接続位置（分岐位置）をＰ４としたとき、このＰ４からダイオードセンス素子２２ｂに流れ込む電流経路が第１の電流経路５１となっている。なお、第１の電流経路５１は、「他の電流経路」の一例に相当する。一方、スイッチ素子４０がオン動作したときに位置Ｐ４からスイッチ素子４０を通って流れ込む電流経路であって、スイッチ素子４０のコレクタに接続された電流経路が第２の電流経路５２となっている。
　スイッチ素子４０は、上述したように半導体基板２内に形成されたＰＮＰ型のバイポーラトランジスタ４１によって構成され、ダイオードセンス素子２２ｂに電流が流れる場合にオン動作する構成となっている。図３の例では、スイッチ素子４０のベースがダイオードセンス素子２２ｂのカソードに接続され、スイッチ素子４０のエミッタがダイオードセンス素子２２ｂのアノード及びＩＧＢＴセンス素子２１ｂのエミッタに接続されている。
　一方、スイッチ素子４０のコレクタは、第２の電流経路５２に接続されている。この第２の電流経路５２には、第１抵抗３１と、センス電源Ｖ２とが設けられている。第１抵抗３１は、「抵抗部」の一例に相当するものであり、この第１抵抗３１の一端側にはセンス電源Ｖ２の低電位側が接続され、センス電源Ｖ２によって負電圧が印加される構成となっている。なお、センス電源Ｖ２の高電位側はグランドに接続されている。また、第１抵抗３１の他端側はスイッチ素子４０のコレクタと導通しており、スイッチ素子４０を介してダイオードセンス素子２２ｂのアノード側に接続されている。
　このように構成されるスイッチ素子４０は、ダイオードセンス素子２２ｂに電流が流れない場合にオフ動作して第１の電流経路５１と第２の電流経路５２とを非導通状態とする。即ち、ＩＧＢＴセンス素子２１ｂにおいてコレクタ側からエミッタ側に電流が流れる通常時にはスイッチ素子４０のエミッタ電位よりもベース電位が高くなるため、スイッチ素子４０はオフ動作する。これにより、ＩＧＢＴセンス素子２１ｂのエミッタ及びダイオードセンス素子２２ｂのアノードと、第２の電流経路５２とは非導通となり、スイッチ素子４０のエミッタ－コレクタ間には電流が流れない。
　一方、逆起電力などによりＩＧＢＴセンス素子２１ｂのコレクタ側が低電位になってダイオードセンス素子２２ｂに電流が流れる場合、スイッチ素子４０のエミッタ電位よりもベース電位が低くなるため、スイッチ素子４０はオン動作する。この場合、第１の電流経路５１と第２の電流経路５２とが導通状態となり、スイッチ素子４０のエミッタ－コレクタ間には電流が流れる。このとき、グランド側から第２抵抗３２を通って流れようとする逆方向の電流は、ダイオードセンス素子２２ｂ側と、スイッチ素子４０側とに分流し、両経路に電流が流れることとなる。
　また、図３の例では、第２の電流経路５２の所定位置にセンス電源Ｖ２が配置され、センス電源Ｖ２の高電位側がグランドに接続され、低電位側が第１抵抗３１の一端に接続されている。そして、スイッチ素子４０のオン動作時には、ダイオードセンス素子２２ｂのアノード側の電位と第１抵抗３１の一端の電位（即ち、ダイオードセンス素子２２ｂのアノード側の電位とセンス電源Ｖ２の負電位との電位差）に応じた電流が第１抵抗３１に流れるようになっている。
　（半導体装置の制御構造及び動作）
　次に、上記半導体装置１の制御構造及び動作について図３等を参照して説明する。
　本構成では、ＰＷＭ信号発生回路等の外部回路にて半導体装置のＩＧＢＴ素子２１ａを駆動するための駆動信号としてＰＷＭゲート信号が生成され、このＰＷＭゲート信号Ｓａがゲート駆動部（ゲート駆動回路）１０に入力されるようになっている。そして、メイン用のＩＧＢＴ素子２１ａ及び電流検出用のＩＧＢＴセンス素子２１ｂにおけるゲート電圧の制御は、ＡＮＤ回路として構成されたゲート駆動部１０を通過したＰＷＭゲート信号によって行われるようになっている。
　例えば、ゲート駆動部（ＡＮＤ回路）１０の通過を許可されたＰＷＭゲート信号がＨレベル信号であればＩＧＢＴ素子２１ａ及びＩＧＢＴセンス素子２１ｂをオンして駆動することができ、ＰＷＭゲート信号がＬレベルの信号であればＩＧＢＴ素子２１ａ及びＩＧＢＴセンス素子２１ｂをオフして駆動を停止させることができる。他方、ゲート駆動部（ＡＮＤ回路）１０によりＰＷＭゲート信号の通過が禁止（停止）された場合、ＩＧＢＴ素子２１ａ及びＩＧＢＴセンス素子２１ｂは駆動されないことになる。
　ゲート駆動部１０は、ＩＧＢＴ素子２１ａのゲートに対してオン信号（Ｈレベル信号）及びオフ信号（Ｌレベル信号）を入力可能に構成されている。このゲート駆動部１０は、ＡＮＤ回路として構成されており、ＰＷＭゲート信号Ｓａを通過させるか否かを、電流検出部１２からの信号Ｓｂ及び過電流検出部１４からの信号Ｓｃに基づいて制御している。具体的には、電流検出部１２からの信号Ｓｂ及び過電流検出部１４からの信号ＳｃがいずれもＨレベルの場合にＰＷＭゲート信号Ｓａの通過が許可される。即ち、電流検出部１２からの信号Ｓｂ及び過電流検出部１４からの信号ＳｃがいずれもＨレベルの場合、ＰＷＭゲート信号ＳａがＨレベルの場合にはゲート駆動部１０からＨレベルの信号が出力され、ＰＷＭゲート信号ＳａがＬレベルの場合にはゲート駆動部１０からＬレベルの信号が出力されるため、ゲート駆動部１０は、ＰＷＭゲート信号Ｓａの通過を許可したように動作する。
　一方、電流検出部１２からの信号Ｓｂ又は過電流検出部１４からの信号ＳｃのいずれかがＬレベルの場合、ゲート駆動部１０からはＬレベル信号が出力され続けることになる。従って、ゲート駆動部１０は、ＰＷＭゲート信号Ｓａの通過を禁止（停止）するように動作する。
　電流検出部１２は、第２の電流経路５２の電流状態を検出する機能を有しており、具体的には、第１抵抗３１の両端の電位差Ｖｓｆｗ（Ｖｓ_ｆｗとも称する）を入力信号とし、この入力信号（電位差Ｖｓｆｗ）を所定の閾値と比較することで、第１抵抗３１に流れる電流を検出している。なお、電位差Ｖｓｆｗは、位置Ｐ１を基準とする両端の電位差であり、位置Ｐ１側が高ければ負、位置Ｐ１側が低ければ正の値となる。この電流検出部１２は、ダイオード素子２２ａに電流が流れていることを判定するための閾値（具体的には、第１抵抗３１の両端の電位差Ｖｓｆｗと比較するための閾値）であるダイオード電流検知閾値Ｖｔｈ１を有している。
　そして、電流検出部１２は、第１抵抗３１の両端の電位差Ｖｓｆｗが閾値Ｖｔｈ１以上の場合（即ち、電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値以下の場合）にはＨレベル信号を出力し、電位差Ｖｓｆｗが閾値Ｖｔｈ１未満の場合（即ち、電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値を超える場合）にはＬレベル信号を出力するようになっている。なお、本構成では、センス電源Ｖ２によって第１抵抗３１の一端に負の電位で電圧が印加されており、第１抵抗３１の他端がスイッチ素子４０に接続されている。従って、スイッチ素子４０がオフ状態のときには、第１抵抗３１の両端の電位差は０となる。一方、グランドから第２抵抗３２及びスイッチ素子４０を通って第２の電流経路５２に電流が流れる場合、位置Ｐ１の電位は負の値となる。従って、ダイオード電流検知閾値Ｖｔｈ１は０よりもやや小さい負の値とすればよい。この構成では、第１抵抗３１に電流が流れる場合に電流検出部１２からＬレベル信号が出力され、第１抵抗３１に電流が流れない場合に電流検出部１２からＨレベル信号が出力されることになる。
　過電流検出部１４は、第２抵抗３２を流れる電流状態を検出している。本構成では、ＩＧＢＴセンス素子２１ｂのエミッタとグランドとの間において、ＩＧＢＴセンス素子２１ｂに直列に接続される第２抵抗３２（第２抵抗３２は、第２抵抗部の一例に相当）が設けられている。そして、過電流検出部１４は、この第２抵抗３２の両端の電位差Ｖｓｉｇ（以下、Ｖｓ_ｉｇとも称する）を入力信号とし、この入力信号（電位差Ｖｓｉｇ）を所定の閾値と比較することで、第２抵抗３２に過剰な電流が流れたか否かを判定している。
　具体的には、ＩＧＢＴ素子２１ａに過剰電流が流れていることを判定するための閾値（具体的には、第２抵抗３２の両端の電位差と比較するための閾値）である過電流検知閾値Ｖｔｈ２を有している。そして、第２抵抗３２の両端の電位差Ｖｓｉｇが閾値Ｖｔｈ２以上の場合にはＬレベル信号を出力し、第２抵抗３２の両端の電位差Ｖｓｉｇが閾値Ｖｔｈ２未満の場合にはＨレベル信号を出力するようになっている。なお、図３の例では、グランドを基準とする位置Ｐ２の電位が電位差Ｖｓｉｇとして表れるようになっている。ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂから第２抵抗３２に流れるセンス電流の値はより大きくなる、すなわち、第２抵抗３２の両端の電位差Ｖｓｉｇが正の値でより大きくなるので、過電流検知閾値Ｖｔｈ２は正の値とする。
　次に、半導体装置１の動作について説明する。
　まず、ＩＧＢＴ素子２１ａに通常の電流（過電流ではない電流）が流れる場合について説明する。ＩＧＢＴ素子２１ａが正常に駆動される場合（ダイオード素子２２ａに電流が流れない場合）、ＩＧＢＴ素子２１ａを流れる電流に比例した電流が、ＩＧＢＴセンス素子２１ｂを通って第２抵抗３２に流れる。このとき、ダイオード素子２２ａはオフになっており、ダイオードセンス素子２２ｂにも電流は流れない。このため、スイッチ素子４０はオフ状態となり、第１抵抗３１の電位差Ｖｓｆｗは０となる。従って、電位差Ｖｓｆｗは負のダイオード電流検知閾値Ｖｔｈ１よりも大きいため、電流検出部１２からはＨレベル信号が出力される。
　また、ＩＧＢＴ素子２１ａの電流が過電流でなければ、第２抵抗３２の両端の電位差Ｖｓｉｇは閾値Ｖｔｈ２未満となり、過電流検出部１４からはＨレベル信号が出力される。この場合、ゲート駆動部１０では、ＰＷＭゲート信号Ｓａの通過が許可される。例えば、ゲート駆動部１０にＨレベルのＰＷＭゲート信号が入力されると、ゲート駆動部１０からはＨレベル信号が出力され、ＩＧＢＴ素子２１ａがオンする。これにより、ＩＧＢＴ素子２１ａが駆動され、ＩＧＢＴ素子２１ａのコレクタもしくはエミッタに接続された図示しない負荷に電流が流れる。また、ゲート駆動部１０にＬレベルのＰＷＭゲート信号が入力されると、ゲート駆動部１０からはＬレベル信号が出力され、ＩＧＢＴ素子２１ａがオフする。
　一方、ダイオード素子２２ａに電流が流れる場合、ダイオードセンス素子２２ｂにも電流が流れ、スイッチ素子４０がオン動作する。このとき、スイッチ素子４０のオン動作に伴い、第２抵抗３２に接続されたグランド側からの電流の一部が、スイッチ素子４０及び第２の電流経路５２に流れ、第１抵抗３１の両端の電位差Ｖｓｆｗはオン動作前の値（即ちゼロレベル）から、負の値に大きく変化する。このとき、電位差Ｖｓｆｗは、閾値Ｖｔｈ１未満となるため、電流検出部１２からはＬレベル信号が出力される。
　このように、ダイオード素子２２ａに電流が流れる場合には電流検出部１２からはＬレベル信号が出力され続けるため、ゲート駆動部１０からはＬレベル信号が出力され続け、ＰＷＭゲート信号Ｓａの通過は禁止（停止）される。つまり、ゲート駆動部１０は、電流検出部１２によって第２の電流経路５２の電流が検出されている期間、ＩＧＢＴ素子２１ａのゲートへのオン信号の出力を停止する構成となっている。従って、この期間は、ＩＧＢＴ素子２１ａのゲートにオン信号が入力されなくなり、ＩＧＢＴ素子２１ａの駆動が停止される。つまり、ダイオード素子２２ａの順方向動作時にはＩＧＢＴ素子２１ａは動作しないことになる。
　本構成では、ＩＧＢＴ素子２１ａとダイオード素子２２ａとが同一の半導体基板に形成されているため、ダイオード素子２２ａが順方向動作する際にＩＧＢＴ素子２１ａのチャネルがオンしてしまうとダイオード素子２２ａのアノードとカソードとが同電位になろうとする。そして、このような現象が生じると、ＩＧＢＴ素子２１ａのゲート電位によってダイオード素子２２ａが順方向動作しにくくなることが懸念されるが、上記構成によれば、この問題を確実に解消することができる。すなわち、ダイオード素子２２ａの動作とＩＧＢＴ素子２１ａの動作、より詳しくはダイオード素子２２ａとＩＧＢＴ素子２１ａのゲート信号との干渉を回避することができる。これにより、ダイオード素子２２ａの順方向電圧の増加を回避することができるので、ダイオード素子２２ａの順方向電圧の損失増加を防止することができる。
　他方、ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂから第２抵抗３２に流れる電流（センス電流）も過剰電流に比例して大きくなるため、第２抵抗３２の両端の電位差Ｖｓｉｇも大きくなる。そして、この電位差Ｖｓｉｇが過電流検知閾値Ｖｔｈ２よりも大きくなった場合には、過電流検出部１４からＬレベル信号が出力される。
　このように、ＩＧＢＴ素子２１ａに過剰電流が流れる場合（即ち、第２抵抗３２に流れる電流が所定閾値よりも大きいとき）には過電流検出部１４からはＬレベル信号が出力され続けるため、ゲート駆動部１０からはＬレベル信号が出力され続け、ＰＷＭゲート信号Ｓａの通過は禁止（停止）される。つまり、ゲート駆動部１０は、過電流検出部１４によって過電流が検出されている期間、ＩＧＢＴ素子２１ａのゲートへのオン信号の出力を停止する構成となっている。従って、この期間は、ＩＧＢＴ素子２１ａのゲートにオン信号が入力されなくなり、ＩＧＢＴ素子２１ａの駆動が停止される。このように、ゲート駆動部１０は、第２抵抗３２に流れる電流が所定閾値よりも大きいとき、所定の過電流保護動作（オン信号の禁止動作）を行うようになっているため、過剰電流に起因するＩＧＢＴ素子２１ａの破壊を防止することができる。
　本構成によれば、ダイオードセンス素子２２ｂを通る第１の電流経路５１とは別に第２の電流経路５２が設けられ、これら第１の電流経路５１（他の電流経路）と第２の電流経路５２との間の導通、非導通を切り替え可能なスイッチ素子４０が設けられている。このスイッチ素子４０は、ダイオードセンス素子２２ｂに電流が流れない場合にオフ動作し、ダイオードセンス素子２２ｂに電流が流れる場合にオン動作するため、第２の電流経路５２の電流状態は、ダイオードセンス素子２２ｂに電流が流れる場合と流れない場合とで大きく変化することになる。従って、第２の電流経路の電流状態を電流検出部１２によって検出することにより、ダイオードセンス素子２２ｂに電流が流れたか否かをより高精度に検出しやすくなる。
　更に、本構成では、第２の電流経路５２の所定位置にセンス電源Ｖ２が設けられ、第２の電流経路５２においてスイッチ素子４０とセンス電源Ｖ２との間に、スイッチ素子４０のオン動作時に電流が流れる第１抵抗３１（抵抗部）が設けられている。そして、電流検出部１２は、この第１抵抗３１に流れる電流を検出する構成となっている。このように構成されているため、ダイオード素子２２ａに電流が流れる場合（即ち、ダイオードセンス素子２２ｂに電流が流れてスイッチ素子４０がオン動作する場合）に第１抵抗３１の電位差Ｖｓｆｗをより大きく変化させることができ、ダイオード素子２２ａに電流が流れたことをより確実に検出することができる。
　更に本構成は、第１抵抗３１の一端側にはセンス電源Ｖ２により負電圧が印加され、第１抵抗３１の他端側は、スイッチ素子４０を介してダイオードセンス素子２２ｂのアノード側に接続されており、スイッチ素子４０のオン動作時には、ダイオードセンス素子２２ｂのアノード側と第１抵抗３１の一端側との電位差に応じた電流が第１抵抗３１に流れる構成となっている。この構成によれば、ダイオード素子２２ａに流れる電流が小電流の場合でも確実に検出し得る構成を好適に実現することができる。
　また、スイッチ素子４０は、半導体基板２内に構成されると共にダイオードセンス素子２２ｂに電流が流れる場合にオン動作するバイポーラトランジスタによって構成されている。この構成によれば、ダイオード素子に電流が流れる場合にオン動作し得るスイッチ素子を、工程数の増加を抑えて好適に形成することができる。
　ここで、本構成の効果について更に詳しく説明する。
　図４の例は、図１～図３の構成を用いた場合のシミュレーション結果を示すものである。図４、図５の例では、横軸を電流値とし、縦軸を出力電圧としている。より詳しくは、横軸において正の領域をＩＧＢＴ素子２１ａの電流値とし、横軸において負の領域をダイオード素子２２ａの電流値としている。そして、縦軸において正の領域を第２抵抗３２での電位差Ｖｓｉｇ（Ｖｓ_ｉｇ）とし、縦軸において負の領域を第１抵抗３１での電位差Ｖｓｆｗ（Ｖｓ_ｆｗ）としている。また、横軸及び縦軸の正の領域では、第２抵抗３２（Ｒｓ１）の値を１０ｋΩ、１ｋΩ、１００Ω、１０Ωとした場合の変化を示しており、１０ｋΩの場合を破線、１ｋΩの場合を一点鎖線、１００Ωの場合を実線、１０Ωの場合を二点鎖線として示している。また、横軸及び縦軸の負の領域では、第１抵抗３１（Ｒｓ２）の値を１０ｋΩ、１ｋΩ、１００Ω、１０Ωとした場合の変化を示しており、１０ｋΩの場合を破線、１ｋΩの場合を一点鎖線、１００Ωの場合を実線、１０Ωの場合を二点鎖線として示している。なお、図５は、図４の一部を拡大して示すものであり、図４と同一のシミュレーション結果を示すものである。なお、この例では、センス電源Ｖ２の電圧（第１抵抗３１の一端に印加される電圧）は－５Ｖである。
　本実施形態に係る構成では、図４、図５に示すように、ダイオード素子２２ａに流れる電流が小電流の場合でも、第１抵抗３１での電位差Ｖｓｆｗの絶対値が極めて大きくなっている。例えば、図５のように、第１抵抗３１の抵抗値が１ｋΩ、１０ｋΩの場合には、ダイオード素子２２ａに流れる電流が数Ａの場合にも、電位差Ｖｓｆｗを－５Ｖ近く変化させることができる。また、図５のように、第１抵抗３１の抵抗値が１０Ω、１００Ωの場合も明らかな効果が得られ、例えば１００Ωの場合、ダイオード素子２２ａに流れる電流が－６０Ａ程度の場合でも、電位差Ｖｓｆｗを－４Ｖ近く変化させることができる。
　一方、図７、図８には、比較例を示している。図８のグラフは、図７のような従来構成のものにおいて、センス抵抗Ｒ１によって電流検出を行う場合のグラフを示すものである。なお、図８の例でも、横軸を電流値とし、縦軸を出力電圧としている。より詳しくは、横軸において正の領域を図７に示すＩＧＢＴ素子Ｉｇ１の電流値とし、横軸において負の領域を図７に示すダイオード素子Ｆｗ１の電流値としている。そして、縦軸において正の領域をセンス抵抗Ｒ１でのグランドを基準とした電位差（ＩＧＢＴ電流検出時の電位差）とし、縦軸において負の領域もセンス抵抗Ｒ１でのグランドを基準とした電位差（ダイオード電流検出時の電位差）としている。また、横軸及び縦軸の正の領域では、センス抵抗Ｒ１（Ｒｓ）の値を１ｋΩ、１００Ω、１０Ω、１Ωとした場合の変化を示しており、１ｋΩの場合を破線、１００Ωの場合を一点鎖線、１０Ωの場合を実線、１Ωの場合を二点鎖線として示している。
　また、横軸及び縦軸の負の領域でも、センス抵抗Ｒ１（Ｒｓ）の値を１ｋΩ、１００Ω、１０Ω、１Ωとした場合の変化を示しており、１ｋΩの場合を破線、１００Ωの場合を一点鎖線、１０Ωの場合を実線、１Ωの場合を二点鎖線として示している。なお、この例では、ＩＧＢＴ素子Ｉｇ１、ダイオード素子Ｆｗ１、ＩＧＢＴセンス素子Ｉｇ２、ダイオードセンス素子Ｆｗ２の構成は第１実施形態のＩＧＢＴ素子２１ａ、ダイオード素子２２ａ、ＩＧＢＴセンス素子２１ｂ、ダイオードセンス素子２２ｂと同様の構成とし、図３の構成から、スイッチ素子４０、第２の電流経路５２、センス電源Ｖ２を省略した構成となっている。そして、第１実施形態と同様、ＩＧＢＴ素子とＩＧＢＴセンス素子の面積比を１０００：１とし、ダイオード素子とダイオードセンス素子の面積比を１０００：１としている。
　この比較例では、図８のように、ダイオード素子Ｆｗ１に流れる電流量に対するセンス抵抗Ｒ１での電位差（ダイオード電流検出時の電位差）の変化がそれほど大きくないことが確認できる。特に、ダイオード素子Ｆｗ１に流れる電流量が数十Ａ程度、或いはそれ以下の場合、センス抵抗Ｒ１での電位差は、－１Ｖ～０Ｖの間であり、その絶対値は非常に小さくなってしまっている。これに対し、本発明によれば、図４、図５のような顕著な効果が得られ、小電流域での検出精度を高め得ることは明らかである。
　また、図６も、図１～図３の構成を用いた場合のシミュレーション結果を示すものである。図６の例では横軸を電流値とし、縦軸を出力電圧としている。より詳しくは、横軸において正の領域をＩＧＢＴ素子２１ａの電流値とし、横軸において負の領域をダイオード素子２２ａの電流値としている。そして、縦軸において正の領域を第２抵抗３２での電位差Ｖｓｉｇとし、縦軸において負の領域を第１抵抗３１での電位差Ｖｓｆｗとしている。また、横軸及び縦軸の正の領域では、センス電源Ｖ２を－２Ｖとした場合の変化（－５Ｖ、－１０Ｖでも同様）を示している。
　また、横軸及び縦軸の負の領域では、センス電源Ｖ２を、－２Ｖ、―５Ｖ、－１０Ｖとした場合の変化を示しており、－２Ｖの場合を二点鎖線、－５Ｖの場合を実線、－１０Ｖの場合を破線として示している。なお、この例では、第１抵抗３１及び第２抵抗３２はいずれも１ｋΩである。図６の例からも明らかなように、第１抵抗３１の抵抗値が１ｋΩ程度であれば、ダイオード素子２２ａの電流値が非常に小さくても、第１抵抗３１の電位差Ｖｓｆｗをセンス電源Ｖ２の電圧に近い電位差とすることができる。
　（第２実施形態）
　次に、第２実施形態について図９、図１０を参照しつつ説明する。なお、図９は、図２の位置の構成を変更した変形例を示すものであり、図１０は、第１主面側表層部におけるスイッチ素子付近を示すものである。第２実施形態では、スイッチ素子４０付近の構成のみが第１実施形態と異なり、それ以外は第１実施形態と同様である。よって、第１実施形態と同様の部分については第１実施形態と同一の符号を付し、詳細な説明は省略する。特に、第２実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第２実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域２２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
　一方、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、第１主面側の表層部においてＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。そして、図９、図１０のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のエミッタ領域２５３が設けられている。このエミッタ領域２５３は、ＰＮＰトランジスタ２４１のエミッタとして機能する。なお、エミッタ領域２５３は、アノード領域２２５と共通の電極に接続されていてもよく、Ｐウェル領域２５１と共通の電極に接続され、接地されていてもよい。そして、エミッタ領域２５３から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域２５５が選択的に形成されている。このコレクタ領域２５５は、ＰＮＰトランジスタ２４１のコレクタとして機能する。そして、これらエミッタ領域２５３とコレクタ領域２５５の間にはＮ導電型の領域が介在し、この部分がＰＮＰトランジスタ２４１として構成され、スイッチ素子４０として機能している。なお、アノード領域２２５とＰウェル領域２５１との間にもＮ導電型の領域が介在し、Ｐウェル領域２５１とエミッタ領域２５３の間にもＮ導電型の領域が介在している。本構成でも、基本的動作は第１実施形態と同様であり、ＰＮＰトランジスタ２４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
　本構成では、ＩＧＢＴセンス素子２１ｂが設けられた領域と、ＰＮＰトランジスタ２４１が設けられた領域とが、Ｐウェル領域２５１に介在させて分断されているため、ＩＧＢＴセンス素子２１ｂのオン動作の影響がＰＮＰトランジスタ２４１に及びにくくなる。即ち、ＩＧＢＴセンス素子２１ｂのコレクタ－エミッタ間にＩＧＢＴセンス電流が流れる場合に、注入されたホールがＰＮＰトランジスタ２４１側に届きにくくなり、ＩＧＢＴセンス電流に起因するＰＮＰトランジスタ２４１の誤動作がより生じ難くなる。更に、Ｐウェル領域２５１とエミッタ領域２５３とがＮ導電型の領域を介在させて分断されているため、ＩＧＢＴセンス素子２１ｂの動作時に注入されたホールがＰウェル領域２５１に吸収された場合にエミッタ領域２５３に影響し難くなり、このようなホールの影響をより一層抑えることができる。
　（第３実施形態）
　次に、第３実施形態について図１１、図１２を参照しつつ説明する。なお、図１１は、図２の位置の構成を変更した変形例を示すものであり、図１２は、第１主面側表層部におけるスイッチ素子付近を示すものである。第３実施形態では、スイッチ素子４０付近の構成のみが第１実施形態と異なり、それ以外は第１実施形態と同様である。よって、第１実施形態と同様の部分については第１実施形態と同一の符号を付し、詳細な説明は省略する。特に、第３実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第３実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域３２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
　一方、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されている。具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置にＰ導電型のＰウェル領域３５１が設けられており、このＰウェル領域３５１がＰ導電型のエミッタ領域となっている。即ち、このＰウェル領域３５１は、ＰＮＰトランジスタ３４１のエミッタとして機能する。このＰウェル領域３５１は接地されており、この例では、図３の回路においてエミッタをダイオードセンス素子のアノードに接続せずにグランドに接続した構成となっている。
　そして、Ｐウェル領域３５１から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域３５３が選択的に形成されている。このコレクタ領域３５３は、ＰＮＰトランジスタ３４１のコレクタとして機能する。そして、これらエミッタ領域（Ｐウェル領域３５１）とコレクタ領域３５３の間にはＮ導電型の領域が介在し、この部分がＰＮＰトランジスタ３４１として構成され、スイッチ素子４０として機能している。なお、Ｐウェル領域３５１とアノード領域２２５の間にもＮ導電型の領域が介在している。本構成でも、基本的動作は第１実施形態と同様であり、このＰＮＰトランジスタ３４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
　本構成でも、ＰＮＰトランジスタ３４１をＩＧＢＴセンス素子２１ｂから離して配置することができるため、ＩＧＢＴセンス素子２１ｂのオン動作の影響がＰＮＰトランジスタ３４１に及びにくくなる。また、Ｐウェル領域３５１をＰＮＰトランジスタ３４１のエミッタとして兼用することができるため、レイアウト効率が高くなる。
　（第４実施形態）
　次に、第４実施形態について図１３を参照しつつ説明する。なお、図１３は、第４実施形態に係る半導体装置の第１主面表層側におけるスイッチ素子４０付近の構成を示すものである。第４実施形態では、スイッチ素子４０付近の構成のみが第１実施形態、第２実施形態と異なり、それ以外は第１、第２実施形態と同様である。特に、Ｐウェル領域２５１に囲まれた内側領域のみが第２実施形態と異なり、それ以外は第２実施形態と同一である。よって、Ｐウェル領域２５１及びその外側の領域については第２実施形態と同一であるとして詳細な説明は省略する。
　この構成でも、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。なお、センス領域ＡＲ１は、図１、図２と同様の構成であり、Ｐウェル領域２５１は、図９と同様の構成となっている。そして、図１３のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のコレクタ領域４５３が環状に設けられている。このコレクタ領域４５３は、ＰＮＰトランジスタ４４１のコレクタとして機能する。なお、コレクタ領域４５３は、第１実施形態と同様の第２の電流経路５２に接続されている。また、Ｐウェル領域２５１とコレクタ領域４５３の間にはＮ導電型の領域４５４が環状に設けられている。
　また、コレクタ領域４５３から離れた位置に、Ｐ導電型（Ｐ）のエミッタ領域４５１が選択的に形成されている。このエミッタ領域４５１は、ＰＮＰトランジスタ４４１のエミッタとして機能する。そして、エミッタ領域４５１及びこれを取り囲む環状のコレクタ領域４５３の間には環状のＮ導電型の領域４５２が介在し、これらの部分がＰＮＰトランジスタ４４１として構成され、スイッチ素子４０として機能している。このＰＮＰトランジスタ４４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
　（第５実施形態）
　次に、第５実施形態について図１４を参照しつつ説明する。なお、図１４は、第５実施形態に係る半導体装置の第１主面表層側におけるスイッチ素子４０付近の構成を示すものである。第５実施形態では、スイッチ素子４０付近の構成のみが第１実施形態、第２実施形態と異なり、それ以外は第１、第２実施形態と同様である。特に、Ｐウェル領域２５１に囲まれた内側領域のみが第２実施形態と異なり、それ以外は第２実施形態と同一である。よって、Ｐウェル領域２５１及びその外側の領域については第２実施形態と同一であるとして詳細な説明は省略する。
　この構成でも、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。なお、センス領域ＡＲ１は、図１、図２と同様の構成であり、Ｐウェル領域２５１は、図９と同様の構成となっている。そして、図１４のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のエミッタ領域５５３が環状に設けられている。このエミッタ領域５５３は、ＰＮＰトランジスタ５４１のエミッタとして機能する。
　また、エミッタ領域５５３から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域５５１が選択的に形成されている。このコレクタ領域５５１は、ＰＮＰトランジスタ５４１のコレクタとして機能する。なお、コレクタ領域５５１は、第１実施形態と同様の第２の電流経路５２に接続されている。そして、コレクタ領域５５１とこれを取り囲む環状のエミッタ領域５５３の間には、環状のＮ導電型の領域５５２が介在し、これらの部分がＰＮＰトランジスタ５４１として構成され、スイッチ素子４０として機能している。このＰＮＰトランジスタ５４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
　（第６実施形態）
　次に、第６実施形態について図１６、図１７を参照しつつ説明する。
　第６実施形態では、スイッチ素子４０付近の構成及び半導体基板２でのレイアウトが第１実施形態と異なり、それ以外は第１実施形態と同様である。また、半導体基板内の構造は第３実施形態と同様となっている。よって、第１実施形態及び第３実施形態と同様の部分についてはこれら実施形態と同一の符号を付し、詳細な説明は省略する。特に、第６実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第６実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域６２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
　一方、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されている。具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置にＰ導電型のＰウェル領域６５１が設けられており、このＰウェル領域６５１がＰ導電型のエミッタ領域となっている。即ち、このＰウェル領域６５１は、ＰＮＰトランジスタ６４１のエミッタとして機能する。また、Ｐウェル領域６５１は接地されており、この例では、図３の回路においてエミッタをダイオードセンス素子のアノードに接続せずにグランドに接続した構成となっている。
　そして、Ｐウェル領域６５１から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域６５３が選択的に形成されている。このコレクタ領域６５３は、ＰＮＰトランジスタ６４１のコレクタとして機能する。そして、これらエミッタ領域（Ｐウェル領域６５１）とコレクタ領域６５３の間にはＮ導電型の領域６５７が介在し、この部分がＰＮＰトランジスタ６４１として構成され、スイッチ素子４０として機能している。このＰＮＰトランジスタ６４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
　また、この例では、センス領域ＡＲ２とコレクタ領域６５３との間に配置されたＰウェル領域６５１の上方側を覆うようにＳｉＯ２等の絶縁層が配置され、その絶縁層の上方には、図１５のように、コレクタ領域６５３と接続されたダイオードセンス用パッド６４と、ＩＧＢＴ素子２１ａのエミッタに接続されたエミッタパッド６５とが配置されている。即ち、図１５のように平面視したときに、センス領域ＡＲ２とコレクタ領域６５３の間にダイオードセンス用パッド６４とエミッタパッド６５とが配置された構成となっている。
　また、この例では、図１５のように、メイン領域ＡＲ１とセンス領域ＡＲ２との間の距離Ｌ１よりも、メイン領域ＡＲ１とコレクタ領域６５３との距離Ｌ２の方が大きくなっている。即ち、コレクタ領域６５３におけるメイン領域ＡＲ１側の端部は、センス領域ＡＲ２におけるメイン領域ＡＲ１側の端部よりもメイン領域ＡＲ１から離れて配置されている。このように配置されているため、メイン領域ＡＲ１でのＩＧＢＴ動作時に生じるホール電流によってＰＮＰトランジスタ６４１が誤動作し難くなり、ダイオード動作の誤検知を防ぎやすくなる。例えば、１２００Ｖ程度の耐圧を確保するために半導体基板２の厚さ（原石厚さ）が約１３０μｍ程度となっている場合、距離Ｌ２は、半導体基板２の厚さ（原石厚さ）の２倍以上とすると良い。
　また、この例では、図１６のように、ダイオードセンス素子２２ｂのカソードとして機能するカソード層７がコレクタ領域６５３の下方近傍に局所的に配置されている。これにより、ダイオード動作時に、濃度の濃いＰウェルからホールが過剰に注入されにくくなり、スイッチ損を効果的に抑えることができる。
　（第７実施形態）
　次に、第７実施形態について図１７を参照しつつ説明する。
　第７実施形態では、スイッチ素子４０に関する構成が第１実施形態と異なり、それ以外は第１実施形態と同様である。よって第１実施形態と同様の部分については第１実施形態と同一の符号を付し、詳細な説明は省略する。特に、第７実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成（スイッチ素子４０及び第２の電流経路以外）は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第７実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域２２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
　第７実施形態に係る半導体装置１では、メイン領域ＡＲ１及びセンス領域ＡＲ２は第１実施形態と同一の構成となっている。上述したように、ダイオード内蔵ＩＧＢＴ素子２０は、ダイオード素子２２ａと、ＩＧＢＴ素子２１ａとが同一の半導体基板２に設けられた構造となっており、ＩＧＢＴ素子２１ａは、ゲートに入力される駆動信号によって駆動される構成となっている。この例でも、ＩＧＢＴ素子２１ａのコレクタとＩＧＢＴセンス素子２１ｂのコレクタとが共通接続され、これらコレクタに主電源Ｖ１が接続されている。また、ＩＧＢＴ素子２１ａのエミッタは、グランドに接続されている。また、ＩＧＢＴ素子２１ａのゲートは、ＩＧＢＴセンス素子２１ｂのゲートと共通接続され、第１実施形態と同様のゲート駆動部１０からの駆動信号が入力されるようになっている。ダイオード素子２２ａは、アノード側がＩＧＢＴ素子２１ａのエミッタに接続されると共にカソード側がＩＧＢＴ素子２１ａのコレクタに接続される構成でＩＧＢＴ素子２１ａに並列に接続され、還流ダイオードとして機能している。
　センス素子１８は、ダイオード素子２２ａに流れる電流に比例した電流が流れるダイオードセンス素子２２ｂと、ＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるＩＧＢＴセンス素子２１ｂとを備えている。ＩＧＢＴセンス素子２１ｂは、ゲートがＩＧＢＴセンス素子２１ｂのゲートと共通接続され、後述するゲート駆動部１０からの駆動信号が入力されるようになっている。また、ＩＧＢＴセンス素子２１ｂのコレクタは、ＩＧＢＴ素子２１ａのコレクタと共通接続されている。また、ＩＧＢＴセンス素子２１ｂのエミッタには、第１実施形態と同様の第２抵抗３２が接続されている。一方、ダイオードセンス素子２２ｂは、アノード側がＩＧＢＴセンス素子２１ｂのエミッタに接続されると共にカソード側がＩＧＢＴセンス素子２１ｂのコレクタに接続される構成でＩＧＢＴセンス素子２１ｂに並列に接続され、還流ダイオードとして機能している。
　本構成でも、ダイオードセンス素子２２ｂに電流が流れる場合の経路のうち、ダイオードセンス素子２２ｂを通る電流経路が第１の電流経路５１となっている。即ち、ダイオードセンス素子２２ｂのアノードと、スイッチ素子４０のソースとの接続位置（分岐位置）をＰ４としたとき、このＰ４からダイオードセンス素子２２ｂに流れ込む電流経路が第１の電流経路５１となっている。一方、スイッチ素子４０がオン動作しているときに位置Ｐ４からスイッチ素子４０を通って流れ込む電流経路が第２の電流経路５２となっている。
　スイッチ素子４０は、半導体基板内に形成されたＰチャネル型のＭＯＳトランジスタ７４１によって構成されている。図１７の例では、スイッチ素子４０のゲートがセンス電源Ｖ２に接続され、固定電圧が印加されるようになっており、これにより、スイッチ素子４０がオン動作する構成となっている。また、スイッチ素子４０のソースはダイオードセンス素子２２ｂのアノード及びＩＧＢＴセンス素子２１ｂのエミッタに接続されている。一方、スイッチ素子４０のドレインは、第２の電流経路５２に接続されている。この第２の電流経路５２には、第１抵抗３１と、センス電源Ｖ２とが設けられている。そして、この第１抵抗３１の一端側にはセンス電源Ｖ２の低電位側が接続され、センス電源Ｖ２によって負電圧が印加される構成となっている。また、第１抵抗３１の他端側はスイッチ素子４０のドレインと導通しており、スイッチ素子４０を介してダイオードセンス素子２２ｂのアノード側に接続されている。
　このように構成されるスイッチ素子４０は、センス電源Ｖ２によってゲートに負電圧が印加されることによりオン動作し続けることになる。そして、逆起電力などによりダイオードセンス素子２２ｂに電流が流れる場合には、スイッチ素子４０側にも分岐した電流が流れることになり、スイッチ素子４０のソース－ドレイン間にはこの分岐電流が流れる。そして、このようにダイオードセンス素子２２ｂに電流が流れ、スイッチ素子４０のソース－ドレイン間に分岐電流が流れ込む場合には、ダイオードセンス素子２２ｂのアノード側の電位と第１抵抗３１の一端の電位（即ち、ダイオードセンス素子２２ｂのアノード側の電位とセンス電源Ｖ２の負電位との電位差）に応じた電流が第１抵抗３１に流れることになる。これにより、第１抵抗３１の電位差の絶対値が大きくなり、この電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値を超える場合（即ち、電位差Ｖｓｆｗが閾値Ｖｔｈ１未満となる場合）には、第１実施形態と同様、電流検出部１２からＬレベル信号が出力されることになる。なお、電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値を超えない場合には第１実施形態と同様、電流検出部１２からＨレベル信号が出力される。
　図１７に示す半導体装置は、例えば図１８、図１９のように構成してもよい。
　この図１８の例では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第２実施形態と同様の構成となっている。また、第２実施形態と同様、Ｐ導電型のアノード領域２２５と、Ｐウェル領域２５１とが設けられている。
　この構成では、スイッチ素子４０に相当するＭＯＳトランジスタ７４１は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。そして、図１８、図１９のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のソース領域７５３が設けられている。このソース領域７５３は、ＭＯＳトランジスタ７４１のソースとして機能する。なお、ソース領域７５３は、アノード領域２２５と共通の電極に接続されていてもよく、Ｐウェル領域２５１と共通の電極に接続され、接地されていてもよい。
　そして、ソース領域７５３から離れた位置に、Ｐ導電型（Ｐ）のドレイン領域７５５が選択的に形成されている。このドレイン領域７５５は、ＭＯＳトランジスタ７４１のドレインとして機能する。そして、これらドレイン領域７５５とソース領域７５３の間にはＮ導電型の領域（チャネル領域）７５７が介在し、ドレイン領域７５５、ソース領域７５３、チャネル領域７５７の上方にはゲート電極７５９が設けられている。このようにＭＯＳトランジスタ７４１が構成され、スイッチ素子４０として機能している。このＭＯＳトランジスタ７４１もセンス電源Ｖ２によるゲートへの印加によりオン動作し、ダイオードセンス素子２２ｂに電流が流れる場合にはこの電流に応じた電流を第２の電流経路５２に流すように機能する。また、本構成でも、第２実施形態と同様の効果が得られる。
　（第８実施形態）
　次に、第８実施形態について図２０、図２１を参照しつつ説明する。なお、図２０は、図２の位置の構成を変更した変形例を示すものであり、図２１は、第１主面側表層部におけるスイッチ素子付近を示すものである。第８実施形態では、スイッチ素子４０付近の構成のみが第７実施形態と異なり、それ以外は第７実施形態と同様である。よって、第７実施形態と同様の部分については第７実施形態と同一の符号を付し、詳細な説明は省略する。特に、第７実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。また、第３実施形態と同様、Ｐ導電型のアノード領域３２５と、Ｐウェル領域３５１とが設けられている。
　この構成では、スイッチ素子４０に相当するＭＯＳトランジスタ８４１は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されている。具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置にＰ導電型のＰウェル領域３５１が設けられており、このＰウェル領域３５１がＰ導電型のソース領域となっている。このＰウェル領域３５１（ソース領域）は、ＭＯＳトランジスタ８４１のソースとして機能する。なお、Ｐウェル領域３５１は接地されている。
　そして、Ｐウェル領域３５１（ソース領域）から離れた位置に、Ｐ導電型（Ｐ）のドレイン領域８５３が選択的に形成されている。このドレイン領域８５３は、ＭＯＳトランジスタ８４１のドレインとして機能する。そして、これらドレイン領域８５３とＰウェル領域３５１（ソース領域）の間にはＮ導電型の領域（チャネル領域）８５７が介在し、ドレイン領域８５３、Ｐウェル領域３５１（ソース領域）、チャネル領域８５７の上方にはゲート電極８５９が設けられている。このようにＭＯＳトランジスタ８４１が構成され、スイッチ素子４０として機能している。なお、本構成でも、第３実施形態と同様の効果が得られる。
　（変形例）
　本開示は上記の実施例に限られるものではなく、その要旨を逸脱しない範囲において、種々の態様で実施することができる。
　例えば、図２１の例では、ドレイン領域８５３を囲むようにＮ導電型の領域８５７が設けられ、この周囲にＰウェル領域３５１（ソース領域）が配置されており、ドレイン領域８５３の一辺側のみにゲート電極８５９が配置されていたがこのような構成に限られない。例えば、図２２のように、ドレイン領域８５３の対向する２辺（両端部）にゲート電極８５９ａ，８５９ｂを配置するようにしてもよい。

Claims (7)

  1. 　ダイオード素子（２２ａ）と、ゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板（２）に設けられてなるダイオード内蔵ＩＧＢＴ素子（１６）と、
    　前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）とを備えたセンス素子（１８）と、
    　前記ダイオードセンス素子（２２ｂ）を通る第１の電流経路（５１）と、前記第１の電流経路（５１）とは異なる第２の電流経路（５２）とに接続され、前記ダイオードセンス素子（２２ｂ）に電流が流れない場合にオフ動作して前記第２の電流経路（５２）と他の電流経路（５１）とを非導通状態とし、前記ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作して前記第２の電流経路（５２）と前記他の電流経路（５１）とを導通状態として前記第２の電流経路（５２）に電流を流すスイッチ素子（４０）と、
    　前記第２の電流経路（５２）の電流状態を検出する電流検出部（１２）と、を有する半導体装置。
  2. 　前記第２の電流経路（５２）の所定位置に配置されるセンス電源（Ｖ２）と、
    　前記第２の電流経路（５２）において前記スイッチ素子（４０）と前記センス電源（Ｖ２）との間に設けられた抵抗部（３１）と、を備え、
    　前記抵抗部（３１）の一端側には前記センス電源（Ｖ２）により電圧が印加され、前記抵抗部（３１）の他端側は、前記スイッチ素子（４０）を介して前記ダイオードセンス素子（２２ｂ）のアノード側又はグランド側に接続されており、
    　前記スイッチ素子（４０）のオフ動作時には、前記抵抗部（３１）に電流が流れず、前記スイッチ素子（４０）のオン動作時には、前記ダイオードセンス素子（２２ｂ）のアノード又はグランドと、前記センス電源（Ｖ２）との電位差に応じた電流が前記抵抗部（３１）に流れる構成であり、
    　前記電流検出部（１２）は、前記抵抗部（３１）に流れる電流を検出する請求項１に記載の半導体装置。
  3. 　ダイオード素子（２２ａ）と、ゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板（２）に設けられてなるダイオード内蔵ＩＧＢＴ素子（１６）と、
    　前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）とを備えたセンス素子（１８）と、
    　前記ダイオードセンス素子（２２ｂ）を通る第１の電流経路（５１）と、前記第１の電流経路（５１）とは異なる第２の電流経路（５２）とに接続されたスイッチ素子（４０）と、
    　前記第２の電流経路（５２）の所定位置に配置されるセンス電源（Ｖ２）と、
    　前記第２の電流経路（５２）において前記スイッチ素子（４０）と前記センス電源（Ｖ２）との間に設けられた抵抗部（３１）と、
    　前記スイッチ素子（４０）のオン動作時に前記抵抗部（３１）を流れる電流を検出する電流検出部（１２）と、を有する半導体装置。
  4. 　前記スイッチ素子（４０）は、前記半導体基板（２）内に構成されると共に前記ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作するバイポーラトランジスタによって構成されている請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 　前記スイッチ素子（４０）は、前記半導体基板（２）内に構成されると共に前記ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作するＭＯＳトランジスタによって構成されている請求項３に記載の半導体装置。
  6. 　前記ＩＧＢＴ素子（２１ａ）のゲートにオン信号及びオフ信号を入力可能なゲート駆動部（１０）を備え、　前記ゲート駆動部（１０）は、前記電流検出部（１２）によって前記第２の電流経路（５２）の電流が検出されている期間、前記ＩＧＢＴ素子（２１ａ）のゲートへの前記オン信号の出力を停止する請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 　前記ＩＧＢＴ素子（２１ａ）のゲートにオン信号及びオフ信号を入力可能なゲート駆動部（１０）と、
    　前記ＩＧＢＴセンス素子（２１ｂ）に直列に接続される第２抵抗部（３２）と、を備え、
    　前記ゲート駆動部（１０）は、前記第２抵抗部（３２）に流れる電流が所定閾値よりも大きいとき、所定の過電流保護動作を行う請求項１から請求項６のいずれか一項に記載の半導体装置。
PCT/JP2014/001979 2013-04-10 2014-04-07 半導体装置 WO2014167824A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/781,323 US9698769B2 (en) 2013-04-10 2014-04-07 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013082394A JP5949646B2 (ja) 2013-04-10 2013-04-10 半導体装置
JP2013-082394 2013-04-10

Publications (1)

Publication Number Publication Date
WO2014167824A1 true WO2014167824A1 (ja) 2014-10-16

Family

ID=51689246

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/001979 WO2014167824A1 (ja) 2013-04-10 2014-04-07 半導体装置

Country Status (3)

Country Link
US (1) US9698769B2 (ja)
JP (1) JP5949646B2 (ja)
WO (1) WO2014167824A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230014A1 (ja) * 2021-04-26 2022-11-03 三菱電機株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696713B2 (ja) * 2012-11-06 2015-04-08 株式会社デンソー 半導体装置及びその検査方法
JP6551156B2 (ja) * 2015-10-29 2019-07-31 富士電機株式会社 スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
WO2017199580A1 (ja) * 2016-05-19 2017-11-23 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置
JP7205091B2 (ja) * 2018-07-18 2023-01-17 富士電機株式会社 半導体装置
EP3748851B1 (en) * 2019-06-07 2023-03-15 Infineon Technologies AG Semiconductor device and semiconductor arrangement comprising semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007014059A (ja) * 2005-06-28 2007-01-18 Toyota Motor Corp スイッチング回路
JP2009268054A (ja) * 2007-09-05 2009-11-12 Denso Corp 半導体装置
JP2011259529A (ja) * 2010-06-04 2011-12-22 Denso Corp 電流検出回路およびそれを有するインバータ回路が備えられる半導体装置
JP2012090499A (ja) * 2010-10-22 2012-05-10 Fuji Electric Co Ltd パワー半導体デバイスの電流検出回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733986B2 (ja) 1997-02-27 2006-01-11 株式会社安川電機 出力電流方向判別方法およびその方法を用いたインバータ
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3450650B2 (ja) 1997-06-24 2003-09-29 株式会社東芝 半導体装置
JP2006271098A (ja) 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP4286883B2 (ja) * 2007-06-27 2009-07-01 三菱電機株式会社 三相ブラシレスモータの制御装置
DE102008045410B4 (de) 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
US8125803B2 (en) * 2007-12-12 2012-02-28 Mitsubishi Electric Europe B.V. Niederlassung Deutschland Signal converter for generating switch drive signals for a multi-level converter, drive circuit, pulse-width-modulation signal generator, multi-level converter, methods and computer program
JP4840482B2 (ja) 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
DE102011076610A1 (de) 2010-06-04 2011-12-08 Denso Corporation Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung
JP6065744B2 (ja) 2013-05-20 2017-01-25 株式会社デンソー 半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007014059A (ja) * 2005-06-28 2007-01-18 Toyota Motor Corp スイッチング回路
JP2009268054A (ja) * 2007-09-05 2009-11-12 Denso Corp 半導体装置
JP2011259529A (ja) * 2010-06-04 2011-12-22 Denso Corp 電流検出回路およびそれを有するインバータ回路が備えられる半導体装置
JP2012090499A (ja) * 2010-10-22 2012-05-10 Fuji Electric Co Ltd パワー半導体デバイスの電流検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230014A1 (ja) * 2021-04-26 2022-11-03 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2014207501A (ja) 2014-10-30
JP5949646B2 (ja) 2016-07-13
US20160056810A1 (en) 2016-02-25
US9698769B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
JP5949646B2 (ja) 半導体装置
JP4506808B2 (ja) 半導体装置
JP4094984B2 (ja) 半導体装置
US8072241B2 (en) Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS
US8242536B2 (en) Semiconductor device
JP4924578B2 (ja) 半導体装置
JP4577425B2 (ja) 半導体装置
JP6458878B2 (ja) 半導体装置
WO2015001926A1 (ja) 半導体装置
JP2010118548A (ja) 半導体装置
US9793886B2 (en) Semiconductor device for high-voltage circuit
JP2005203446A (ja) 温度検出機能付き半導体装置
US20150162400A1 (en) Diode and signal output circuit including the same
KR20090051611A (ko) 전력 반도체 소자
US9865586B2 (en) Semiconductor device and method for testing the semiconductor device
US20170170285A1 (en) Semiconductor device
JP5991363B2 (ja) 半導体装置
US10366985B2 (en) Semiconductor device having a sense IGBT for current detection of a main IGBT
US7560773B2 (en) Semiconductor device
JP4525629B2 (ja) レベルシフタ
JP5660092B2 (ja) 半導体装置
JP2013179327A (ja) 半導体装置
JP5138748B2 (ja) 半導体装置
JP2011023734A (ja) 半導体装置
JP2014053391A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14782621

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14781323

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14782621

Country of ref document: EP

Kind code of ref document: A1