JP5941614B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5941614B2
JP5941614B2 JP2010234790A JP2010234790A JP5941614B2 JP 5941614 B2 JP5941614 B2 JP 5941614B2 JP 2010234790 A JP2010234790 A JP 2010234790A JP 2010234790 A JP2010234790 A JP 2010234790A JP 5941614 B2 JP5941614 B2 JP 5941614B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
lead frame
solder
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010234790A
Other languages
English (en)
Other versions
JP2012089669A (ja
Inventor
田 和 範 小
田 和 範 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010234790A priority Critical patent/JP5941614B2/ja
Publication of JP2012089669A publication Critical patent/JP2012089669A/ja
Application granted granted Critical
Publication of JP5941614B2 publication Critical patent/JP5941614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体素子を備えた半導体装置およびその製造方法に関する。
従来より、薄型の半導体装置（半導体パッケージ）として、例えばＱＦＮ（Quad Flat Non-leaded package）タイプのものやＳＯＮ（Small Outline Non-leaded Package）タイプ等のものが知られている。このような薄型の半導体装置の中には下面実装型のものが存在し、下面実装型の半導体装置は、半導体素子を搭載する下面実装型のリードフレームを有している。
ところで、従来のＱＦＮタイプの半導体装置においては、一般に、半導体装置の側方に露出する金属面を充分にはんだで濡らすことが難しいという問題がある。このため、基板に対する実装強度を高めること、半導体装置の実装状態を目視で確認できるようにすること、あるいは半導体装置のリペアを行いやすくすること等の理由から、半導体装置の側方に露出する金属面をはんだで充分に濡らせるようにすることが求められている。
基板に実装させる部分の下面露出部については、フレームの段階からあらかじめ、めっきなどのはんだが濡れる表面処理を行なう方法や、個片化前にプレはんだめっきなどのはんだぬれ処理を行なう方法などがある。はんだが濡れる処理をした部位については、充分にはんだで濡れるが、いずれの方法でも個片化後にダイシングやプレスなどで金属をカットした断面は、はんだが濡れる処理を行なっていない部分が露出するため、はんだが充分に濡れないという問題があった。
特許文献１には、端子部５の裏面にハーフエッチングにより溝５ａを形成しておくことにより、端子部５に対するはんだの接合強度を高める技術が開示されている。
特開２００２−２６２２２号公報
ところで、特許文献１によれば、上述した各点、すなわち半導体装置の実装強度を高めること、半導体装置の実装状態を目視確認できるようにすること、あるいは半導体装置のリペアを行いやすくすることについてある程度改善が図られている。しかしながら、これらの点を更に改善するため、半導体装置の側方に露出する金属面全体をはんだで濡らす構造が求められている。
とりわけ、半導体素子としてＬＥＤ素子を用いる場合、実装検査工程において目視による外観検査を行う場合が多く、半導体装置の側面にはんだが存在しないと検査が難しい。また、ＬＥＤ素子を用いる場合、光量の低いＬＥＤ素子を取り替える必要が生じる場合が多い。このため、半導体装置の側面にはんだが存在する場合、ＬＥＤ素子の交換を容易に行うことができるようになると考えられる。
本発明はこのような点を考慮してなされたものであり、ダイパッドおよびリード部のうち少なくとも一方の側面をはんだで濡らすことが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明は、ダイパッドとリード部とを有するリードフレームと、リードフレームのダイパッド上に載置された半導体素子と、リードフレームのリード部と半導体素子とを電気的に接続する導電部と、リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、ダイパッドおよびリード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路を形成したことを特徴とする半導体装置である。
本発明は、各案内路は、側面に形成された縦溝からなることを特徴とする半導体装置である。
本発明は、各案内路は、側面に形成された傾斜溝からなることを特徴とする半導体装置である。
本発明は、底面に、側面に開口する凹部が設けられていることを特徴とする半導体装置である。
本発明は、側面は、その間に凹部を介して互いに分離した一対の側面部分からなり、各側面部分に、それぞれ多数の案内路が形成されていることを特徴とする半導体装置である。
本発明は、半導体素子を取り囲むとともに樹脂凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の樹脂凹部内に充填されていることを特徴とする半導体装置である。
本発明は、半導体装置の製造方法において、複数のダイパッドと複数のリード部とを有するリードフレームを準備する工程と、リードフレームの各ダイパッド上に半導体素子を載置する工程と、リードフレームの各リード部と各半導体素子とを導電部により接続する工程と、リードフレーム、半導体素子、および導電部を封止樹脂部により樹脂封止する工程と、各半導体素子毎にリードフレームを切断する工程とを備え、リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、リードフレームを切断する工程において、各ダイパッドおよび各リード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路が形成されることを特徴とする半導体装置の製造方法である。
本発明によれば、リードフレームのリード部のうち外方に露出する側面に、はんだを上方に導く多数の案内路を形成したので、リードフレームのリード部の側面を、はんだで濡らすことが容易となる。
本発明の第１の実施の形態による半導体装置を示す斜視図。 本発明の第１の実施の形態による半導体装置を示す断面図（図１のII−II線断面図）。 本発明の第１の実施の形態による半導体装置を示す側面図（図１のIII方向矢視図）。 本発明の第１の実施の形態による半導体装置を示す底面図（図１のIV方向矢視図）。 本発明の第１の実施の形態による半導体装置の一変形例を示す側面図（図３に対応する図）。 リードフレームの製造方法を示す図。 本発明の第１の実施の形態による半導体装置に用いられるリードフレームを示す平面図。 本発明の第１の実施の形態による半導体装置の製造方法を示す図。 リードフレームを切断する工程を示す図。 本発明の第１の実施の形態による半導体装置が配線基板上に実装されている状態を示す断面図。 本発明の第２の実施の形態による半導体装置を示す斜視図。 本発明の第２の実施の形態による半導体装置を示す断面図（図１１のXII−XII線断面図）。 本発明の第２の実施の形態による半導体装置を示す側面図（図１１のXIII方向矢視図）。 本発明の第２の実施の形態による半導体装置を示す底面図（図１１のXIV方向矢視図）。 本発明の第２の実施の形態による半導体装置に用いられるリードフレームを示す平面図。 本発明の第３の実施の形態による半導体装置を示す斜視図。 本発明の第３の実施の形態による半導体装置を示す断面図（図１６のXVII−XVII線断面図）。 本発明の第３の実施の形態による半導体装置を示す側面図（図１６のXVIII方向矢視図）。 本発明の第３の実施の形態による半導体装置を示す底面図（図１６のXIX方向矢視図）。 本発明の第３の実施の形態による半導体装置に用いられるリードフレームを示す平面図。 本発明の第４の実施の形態による半導体装置を示す斜視図。 本発明の第４の実施の形態による半導体装置を示す断面図（図２１のXXII−XXII線断面図）。 本発明の第４の実施の形態による半導体装置を示す側面図（図２１のXXIII方向矢視図）。 本発明の第４の実施の形態による半導体装置を示す底面図（図２１のXXIV方向矢視図）。 本発明の第４の実施の形態による半導体装置に用いられるリードフレームを示す平面図。
第１の実施の形態
以下、本発明の第１の実施の形態について、図１乃至図１０を参照して説明する。
半導体装置の構成
まず、図１乃至図４により、本発明による半導体装置の第１の実施の形態について説明する。図１乃至図４は、本発明の第１の実施の形態による半導体装置を示す図である。
図１乃至図４に示すように、半導体装置２０は、ダイパッド２５とリード部２６、２６とを有するリードフレーム１０と、リードフレーム１０のダイパッド２５上に載置された半導体素子２１と、リードフレーム１０と半導体素子２１とを電気的に接続する一対のボンディングワイヤ（導電部）２２とを備えている。
また、半導体素子２１を取り囲むように、樹脂凹部２３ａを有する外側樹脂部２３が設けられている。この外側樹脂部２３は、リードフレーム１０と一体化されている。さらに、リードフレーム１０、半導体素子２１、およびボンディングワイヤ２２は、透光性の封止樹脂部２４によって封止されている。この封止樹脂部２４は、外側樹脂部２３の樹脂凹部２３ａ内に充填されている。以下、このような半導体装置２０を構成する各構成部材について、順次説明する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であるが、とりわけＬＥＤ素子を好適に用いることができる。この場合、ＬＥＤ素子からなる半導体素子２１は、発光層として例えばＧａＰ、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＡｓＰ、ＡｌＩｎＧａＰ、またはＩｎＧａＮ等の化合物半導体単結晶からなる材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。以下、半導体素子２１がＬＥＤ素子からなる場合を例にとって説明する。
半導体素子２１は、一対の端子部２１ａ、２１ａを有している。また、半導体素子２１は、はんだまたはダイボンディングペーストにより、外側樹脂部２３の樹脂凹部２３ａ内においてダイパッド２５上（反射用めっき層１２上）に固定されている。なお、ダイボンディングペーストを用いる場合、耐光性のあるエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを選択することが可能である。
リードフレーム１０は、半導体素子２１を載置する載置面１１ａを有する本体部１１と、本体部１１の表面に形成され、半導体素子２１からの光を反射するための反射層として機能する反射用めっき層１２とを有している。
このうち本体部１１は金属板からなっている。本体部１１を構成する金属板の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等を挙げることができる。この本体部１１の厚みは、半導体装置の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることが好ましい。
反射用めっき層１２は、半導体素子２１（ＬＥＤ素子）からの光を反射するための反射層として機能するものであり、リードフレーム１０の最表面側に位置している。この反射用めっき層１２は、反射機能のほかに、ダイボンディング性、ワイヤーボンディング性を有することが望ましく、例えば銀めっき層からなっており、可視光の反射率が高いものを用いらることが好ましい。また、反射用めっき層１２のめっき厚は、１〜１０μｍとされることが望ましい。
また、リードフレーム１０は、半導体素子２１を載置するダイパッド２５と、ダイパッド２５から離間した一対のリード部２６、２６とを有している。これらダイパッド２５とリード部２６、２６との間には、外側樹脂部２３が充填されており、ダイパッド２５とリード部２６、２６とは互いに電気的に絶縁されている。ダイパッド２５は、半導体装置２０の外方に露出する底面２７を有している。また各リード部２６は、半導体装置２０の外方に露出する底面２８と、この底面２８に連なるとともに半導体装置２０の外方に露出する側面２９とを有している。半導体装置２０の底面２７と、各リード部２６の底面２８とは、同一平面上に位置している。
底面２８には、はんだが濡れるような表面処理が行なわれている（図示せず）。このような表面処理としては、銀めっきやプレはんだめっきなどがある。一括処理が可能なため、銀めっきなど、反射用めっき層１２と同種の表面処理が望ましい。
本実施の形態において、各リード部２６の側面２９に、半導体装置２０を実装する際に、底面２８に付着したはんだを上方に導く多数の案内路４３が形成されている。図１乃至図４において、各案内路４３は、リード部２６の側面２９に形成された縦溝４４からなっており、この縦溝４４は、側面２９の下端から上端まで延びている。なお、はんだを底面２８側から上方に向けて効果的に導くために、各縦溝４４の幅を０．１μｍ〜１μｍとし、各縦溝４４の深さを０．１μｍ〜３μｍとし、隣接する縦溝４４間のピッチを０．５μｍ〜２０μｍとすることが好ましい。
なお、図５の変形例に示すように、各案内路４３は、リード部２６の側面２９に形成された傾斜溝４５からなっていても良い。この場合、各傾斜溝４５は、底面２８に対して１０°以上の傾斜角を有することが好ましい。なお、底面２８に対する傾斜溝４５の角度が１０°未満であると、はんだを上方に十分に導くことができないおそれがある。また、図５において、各傾斜溝４５の幅を０．１μｍ〜１μｍとし、各傾斜溝４５の深さを０．１μｍ〜３μｍとし、隣接する傾斜溝４５間のピッチを０．５μｍ〜２０μｍとすることが好ましい。なお、図５において、各傾斜溝４５はそれぞれ直線からなっているが、これに限らず、各傾斜溝４５がそれぞれ弧状の曲線からなっていても良い。
一方、各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、それぞれその一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がリードフレーム１０のリード部２６に接続されている。
外側樹脂部２３は、例えばリードフレーム１０上に熱可塑性樹脂または熱硬化性樹脂を例えば射出成形またはトランスファ成形することにより形成されたものである。外側樹脂部２３の形状は、射出成形またはトランスファ成形に使用する金型の設計により、様々に実現することが可能である。例えば、外側樹脂部２３の全体形状を、図１乃至図４に示すように直方体としても良く、あるいは円筒形または錐形等の形状とすることも可能である。また樹脂凹部２３ａの底面は、矩形、円形、楕円形または多角形等とすることができる。樹脂凹部２３ａの側壁の断面形状は、図２のように直線から構成されていても良いし、あるいは曲線から構成されていてもよい。
外側樹脂部２３に使用される熱可塑性樹脂または熱硬化性樹脂については、特に耐熱性、耐候性および機械的強度の優れたものを選ぶことが望ましい。熱可塑性樹脂の種類としては、ポリアミド、ポリフタルアミド、ポリフェニレンサルファイド、液晶ポリマー、ポリエーテルサルホン、シリコーン、エポキシ、ポリウレタン、ポリエーテルイミドおよびポリブチレンテレフタレート等を使用することができる。さらにまた、これらの樹脂中に光反射剤として、二酸化チタン、二酸化ジルコニウム、チタン酸カリウム、窒化アルミニウムおよび窒化ホウ素のうちいずれかを添加することによって、樹脂凹部２３ａの底面及び側面において、半導体素子２１（ＬＥＤ素子）からの光の反射率を増大させ、半導体装置２０全体の光取り出し効率を増大させることが可能となる。
封止樹脂部２４としては、光の取り出し効率を向上させるために、半導体素子２１の発光波長において光透過率が高く、また屈折率が高い材料を選択するのが望ましい。したがって耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂として、エポキシ樹脂やシリコーン樹脂を選択することが可能である。特に、半導体素子２１として高輝度ＬＥＤを用いる場合、封止樹脂部２４が強い光にさらされるため、封止樹脂部２４は高い耐候性を有するシリコーン樹脂からなることが好ましい。
リードフレームの製造方法
次に、図１乃至図４に示す半導体装置２０に用いられるリードフレーム１０の製造方法について、図６（ａ）−（ｅ）を用いて説明する。
まず図６（ａ）に示すように、金属基板からなる本体部１１を準備する。この本体部１１としては、上述のように銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等からなる金属基板を使用することができる。なお本体部１１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。
次に、本体部１１の表裏に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像してエッチング用レジスト層３２、３３を形成する（図６（ｂ））。なお感光性レジストとしては、従来公知のものを使用することができる。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として本体部１１に腐蝕液でエッチングを施す（図６（ｃ））。腐蝕液は、使用する本体部１１の材質に応じて適宜選択することができ、例えば、本体部１１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、本体部１１の両面からスプレーエッチングにて行うことができる。
次いで、エッチング用レジスト層３２、３３を剥離して除去する。このようにして、ダイパッド２５と、ダイパッド２５から離間した一対のリード部２６、２６とが得られる（図６（ｄ））。
次に、電解めっきを施すことにより本体部１１上に金属を析出させて、本体部１１上に金属（例えば銀）を析出させて、例えば銀めっき層からなる反射用めっき層１２を形成する。この場合、反射用めっき層１２を形成する電解めっき用めっき液としては、シアン化銀およびシアン化カリウムを主成分とした銀めっき液を用いることができる。このようにして、半導体装置２０に用いられるリードフレーム１０を得ることができる（図６（ｅ））。この際、底面２８の処理も同時に行なうことが、工程を短縮するうえで望ましい。反射用めっき層１２を構成する金属のめっき層は、部分めっきに限らず、全面めっきでも良い。
このようにして得られたリードフレーム１０は、図７に示すように、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっている。図７において、複数のダイパッド２５および複数のリード部２６は、タイバー１６を介して互いに連結されている。なお、図７中、斜線部は反射用めっき層１２を示しており、二点鎖線は、１つの半導体装置２０に対応する領域を示している。
半導体装置の製造方法
次に、図１乃至図４に示す半導体装置２０の製造方法について、図８（ａ）−（ｇ）および図９（ａ）−（ｂ）により説明する。
まず、上述した工程により（図６（ａ）−（ｅ））、複数のダイパッド２５と複数のリード部２６とを有するリードフレーム１０（多面付リードフレーム）（図７参照）を作製する（図８（ａ））。
次に、このリードフレーム１０に対して熱硬化性樹脂を射出成形またはトランスファ成形することにより、外側樹脂部２３を形成する（図８（ｂ））。これにより、外側樹脂部２３とリードフレーム１０とが一体に形成される。またこのとき、射出成形またはトランスファ成形に使用する金型を適宜設計することにより、外側樹脂部２３に樹脂凹部２３ａを形成するとともに、この樹脂凹部２３ａ内において反射用めっき層１２が外方（上方）に露出するようにする。
次に、リードフレーム１０の本体部１１の載置面１１ａ上（反射用めっき層１２上）に、半導体素子２１を搭載する。この場合、はんだまたはダイボンディングペーストを用いて、半導体素子２１を本体部１１の載置面１１ａ上（反射用めっき層１２上）に載置して固定する（ダイアタッチ工程）（図８（ｃ））。
次に、半導体素子２１の各端子部２１ａと、本体部１１の各リード部２６とを、ボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図８（ｄ））。
その後、外側樹脂部２３の樹脂凹部２３ａ内に封止樹脂部２４を充填し、封止樹脂部２４によりリードフレーム１０、半導体素子２１、およびボンディングワイヤ２２を封止する（図８（ｅ））。
次に、各半導体素子２１間の外側樹脂部２３をダイシングすることにより、リードフレーム１０を各半導体素子２１毎に分離する（図８（ｆ））。この際、まずリードフレーム１０をダイシングテープ３７上に載置して固定し、その後、例えばダイヤモンド砥石からなるブレード３８を回転させながら、図８（ｆ）の紙面に対して垂直な方向（すなわち図７の矢印Ｌ方向）に移動させることにより、各半導体素子２１間の外側樹脂部２３を切断する。
この際、リードフレーム１０の各リード部２６には、底面２８に連なるとともに外方に露出する側面２９が形成される。また、各リード部２６の側面２９に、はんだを上方に導く多数の案内路４３が形成される。すなわちブレード３８の砥粒により、リード部２６の切断面（側面２９）に研磨キズが生じ、この研磨キズが多数の案内路４３を構成する。
なお、リードフレーム１０を切断する際、図９（ａ）に示すように、リードフレーム１０の高さ位置をブレード３８の中心近傍にもってくることにより、ブレード３８による研磨キズが略垂直になり、縦溝４４からなる案内路４３（図３参照）を形成することができる。他方、図９（ｂ）に示すように、リードフレーム１０の高さ位置をブレード３８の回転中心から離した場合、ブレード３８による研磨キズが斜めになり、傾斜溝４５からなる案内路４３（図５参照）を形成することができる。
なお、縦溝４４または傾斜溝４５の幅、深さおよびピッチは、ブレード３８の砥粒の粒子サイズを適宜設定することにより、コントロールすることができる。
このようにして、図１乃至図４に示す半導体装置２０を得ることができる（図８（ｇ））。
本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図１０を用いて説明する。図１０は、半導体装置が配線基板上に実装されている状態を示す断面図である。
図１０に示すように、本実施の形態による半導体装置２０を配線基板５１上に配置して実装する。このような配線基板５１は、基板本体５２と、基板本体５２上に形成された一対の配線端子部５３、５３とを有している。このうち各配線端子部５３は、それぞれ接続はんだ部５４を介して、対応するリード部２６の底面２８に接続されている。
このように、接続はんだ部５４を用いて半導体装置２０を配線基板５１に実装する際、溶融したはんだ（接続はんだ部５４）を各リード部２６の底面２８に付着させる。このとき、溶融したはんだは、毛細管現象により底面２８から多数の案内路４３（縦溝４４）を伝わって側面２９を上昇する。その後、上昇したはんだは、側面２９上で冷却されて固化し、側面２９が全面的にはんだで覆われる。
このように本実施の形態によれば、リード部２６の側面２９に、はんだを上方に導く多数の案内路４３を形成したので、リード部２６のうち外方に露出する側面２９を、容易にはんだで覆うことができる。これにより、底面２８のみにはんだが付着している場合と比べて、半導体装置２０を配線基板５１に実装する強度を向上させることができ、半導体装置２０の実装信頼性が向上する。
また本実施の形態によれば、半導体装置２０が配線基板５１に実装されているか否かを容易に目視確認することができるので、実装検査を容易に行うことができる。
また本実施の形態によれば、半導体装置２０を配線基板５１から取り外す必要が生じた場合、側面２９を加熱することによって接続はんだ部５４を溶融させ、配線端子部５３と底面２８とを引き離すことができるので、半導体装置２０を容易に交換することができる。
さらに本実施の形態によれば、リードフレーム１０を切断するのと同時に側面２９に多数の案内路４３が形成されるので、案内路４３を形成するための工程を別途設ける必要がなく、製造コストが上昇することもない。
第２の実施の形態
次に、本発明の第２の実施の形態について図１１乃至図１５を参照して説明する。図１１乃至図１５は、本発明の第２の実施の形態を示す図である。図１１乃至図１５に示す第２の実施の形態は、リード部２６の底面２８に、側面２９に開口する凹部６１が設けられている点が異なるものであり、他の構成は上述した第１の実施の形態と同一である。図１１乃至図１５において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１１乃至図１４に示す半導体装置２０Ａにおいて、リード部２６の底面２８に、直方体状の凹部６１が設けられている。凹部６１は、底面２８および側面２９に開口する一方、ダイパッド２５側には開口していない。このことにより、外側樹脂部２３を形成する際（図８（ｂ）参照）、凹部６１の内部に外側樹脂部２３が進入しないようになっている。なお、凹部６１を側面から見た形状は、図１３に示すように長方形のほか、半円状、半楕円状または多角形状であっても良い。
本実施の形態においても、案内路４３として縦溝４４に代えて図５に示すような傾斜溝４５を用いても良い。
このような半導体装置２０Ａの製造方法は、図６（ａ）−（ｅ）および図８（ａ）−（ｇ）に示す工程と略同様である。この場合、リードフレームとしては、図１５に示すものが用いられる。図１５に示すリードフレーム１０は、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっており、各リード部２６の中央には、凹部６１に対応するハーフエッチング部６２が形成されている。ハーフエッチング部６２は、リードフレーム１０全体の厚みより薄く形成されており、本体部１１に対してエッチングを施す際に（図６（ｃ）参照）同時に形成される。
本実施の形態によれば、図１乃至図１０に示す第１の実施の形態における作用効果に加え、以下のような作用効果を得ることができる。すなわち、リード部２６の底面２８に、側面２９に開口する凹部６１を設けたことにより、半導体装置２０Ａを配線基板５１に実装する際、溶融するはんだ（接続はんだ部５４）が凹部６１内に流入する。この場合、はんだ（接続はんだ部５４）が凹部６１内で固化するので、配線端子部５３とリード部２６の底面２８とがより強固に固着し、半導体装置２０Ａの実装強度を更に向上させることができる。また、底面２８上のはんだを凹部６１内に逃がすことができるので、底面２８上の接続はんだ部５４の厚みが均一となり、半導体装置２０Ａを配線基板５１に対して水平に取り付け易くなる。
第３の実施の形態
次に、本発明の第３の実施の形態について図１６乃至図２０を参照して説明する。図１６乃至図２０は、本発明の第３の実施の形態を示す図である。図１６乃至図２０に示す第３の実施の形態は、半導体装置２０Ｂが、ダイパッド２５およびリード部２６を１つずつ有している点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１６乃至図２０において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１６乃至図１９に示す半導体装置２０Ｂにおいて、半導体装置２０Ｂは、ダイパッド２５と、ダイパッド２５から離間した１つのリード部２６とを有している。この場合、半導体素子２１は１つの端子部２１ａを有し、この端子部２１ａは、ボンディングワイヤ２２を介してリード部２６に接続されている。さらに、半導体素子２１は、図示しないはんだにより、ダイパッド２５にも電気的に接続されている。
本実施の形態において、ダイパッド２５は、半導体装置２０Ｂの外方に露出する底面２７と、この底面２７に連なるとともに半導体装置２０Ｂの外方に露出する側面１９とを有している。また、はんだを上方に導く多数の案内路４３は、リード部２６の側面２９に加えて、ダイパッド２５の側面１９にも形成されている。
本実施の形態においても、案内路４３として、縦溝４４に代えて図５に示すような傾斜溝４５を用いても良い。また本実施の形態において、図１１乃至図１４に示す実施の形態と同様、リード部２６の底面２８と、ダイパッド２５の底面２７とに、それぞれ側面２９、１９に開口する凹部６１、６１を設けても良い。
半導体装置２０Ｂの製造方法は、図６（ａ）−（ｅ）および図８（ａ）−（ｇ）に示す工程と略同様である。この場合、リードフレームとしては、図２０に示すものが用いられる。図２０に示すリードフレーム１０は、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっており、一の半導体装置２０Ｂに対応するリード部２６と、この半導体装置２０Ｂに隣接する半導体装置２０Ｂに対応するダイパッド２５とが一体に形成されている。
本実施の形態によれば、図１乃至図１０に示す第１の実施の形態における作用効果のほか、半導体装置２０Ｂがダイパッド２５およびリード部２６を１つずつ有していることにより、半導体装置２０Ｂの全体形状を小型化することができる。
第４の実施の形態
次に、本発明の第４の実施の形態について図２１乃至図２５を参照して説明する。図２１乃至図２５は、本発明の第４の実施の形態を示す図である。図２１乃至図２５に示す第４の実施の形態は、リード部２６の側面２９が、その間に凹部６６を介して互いに分離した一対の側面部分２９ａ、２９ａからなる点、および半導体素子２１とボンディングワイヤ２２とが封止樹脂部２４のみによって封止されている点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図２１乃至図２５において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図２１乃至図２４に示す半導体装置２０Ｃにおいて、リード部２６の側面２９は、その間の凹部６６を介して互いに分離した一対の側面部分２９ａ、２９ａからなっている。各側面部分２９ａ、２９ａには、それぞれ多数の案内路４３が形成されている。この場合、各リード部２６に形成された凹部６６は、リード部２６を厚み方向に貫通している。また凹部６６は、側面２９に開口する一方、ダイパッド２５側には開口していない。
また、本実施の形態において、外側樹脂部２３を用いることなく、封止樹脂部２４のみによって半導体素子２１とボンディングワイヤ２２とが一括封止されている。なお、ダイパッド２５と各リード部２６との間には、それぞれ封止樹脂部２４が充填されているが、凹部６６内には封止樹脂部２４が充填されていない。また、各リード部２６のうち凹部６６周辺の部分は、封止樹脂部２４から外方に露出している。
本実施の形態においても、案内路４３として、縦溝４４に代えて図５に示すような傾斜溝４５を用いても良い。
半導体装置２０Ｃの製造方法は、外側樹脂部２３を形成する工程（図８（ｂ））を除き、図６（ａ）−（ｅ）および図８（ａ）−（ｇ）に示す工程と略同様である。この場合、リードフレームとしては、図２５に示すものが用いられる。図２５に示すリードフレーム１０は、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっており、各リード部２６の中央には、凹部６６に対応する貫通孔６７が形成されている。
本実施の形態によれば、図１乃至図１０に示す第１の実施の形態における作用効果に加え、以下のような作用効果を得ることができる。すなわち、本実施の形態においては、凹部６６を設けたことにより、半導体装置２０Ｃを配線基板５１に実装する際、凹部６６内に溶融するはんだが流入するので、半導体装置２０Ｃの実装強度を更に向上させることができる。また、リード部２６の底面２８上のはんだを凹部６６内に逃がすことができるので、底面２８上のはんだの厚みが均一となり、半導体装置２０Ｃを水平に取り付けることができる。
１０ リードフレーム
１１ 本体部
１２ 反射用めっき層
１９ 側面
２０、２０Ａ〜２０Ｄ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２３ 外側樹脂部
２４ 封止樹脂部
２５ ダイパッド
２６ リード部
２７ ダイパッドの底面
２８ リード部の底面
２９ リード部の側面
２９ａ 側面部分
４３ 案内路
４４ 縦溝
４５ 傾斜溝

Claims (4)

  1. ダイパッドとリード部とを有するリードフレームと、
    リードフレームのダイパッド上に載置された半導体素子と、
    リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
    リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、
    リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、
    ダイパッドおよびリード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路を形成し、前記案内路は、前記側面の下端から上端まで延び、
    半導体素子を取り囲むとともに樹脂凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の樹脂凹部内に充填され、
    外側樹脂部の全体形状は直方体であり、前記案内路が形成された前記側面と、外側樹脂部の側面とは、同一平面上に位置し、断面視において前記底面に対して略垂直に形成されていることを特徴とする半導体装置。
  2. 各案内路は、側面に形成された縦溝からなることを特徴とする請求項１記載の半導体装置。
  3. 各案内路は、側面に形成された傾斜溝からなることを特徴とする請求項１記載の半導体装置。
  4. 底面に、側面に開口する凹部が設けられていることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。
JP2010234790A 2010-10-19 2010-10-19 半導体装置およびその製造方法 Active JP5941614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010234790A JP5941614B2 (ja) 2010-10-19 2010-10-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010234790A JP5941614B2 (ja) 2010-10-19 2010-10-19 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015121925A Division JP2015195389A (ja) 2015-06-17 2015-06-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012089669A JP2012089669A (ja) 2012-05-10
JP5941614B2 true JP5941614B2 (ja) 2016-06-29

Family

ID=46260974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010234790A Active JP5941614B2 (ja) 2010-10-19 2010-10-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5941614B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841550B2 (ja) * 2017-05-29 2021-03-10 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6917010B2 (ja) * 2017-09-06 2021-08-11 大日本印刷株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3213794B2 (ja) * 1995-07-31 2001-10-02 ローム株式会社 面実装型電子部品およびその製造方法
JPH11297917A (ja) * 1998-04-13 1999-10-29 Sony Corp 半導体装置及びその製造方法
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2004228166A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3915794B2 (ja) * 2003-04-02 2007-05-16 ヤマハ株式会社 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP5416975B2 (ja) * 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置

Also Published As

Publication number Publication date
JP2012089669A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5573176B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR101760545B1 (ko) 수지 부착 리드 프레임 및 그 제조 방법, 및 리드 프레임
JP5714621B2 (ja) 樹脂付リードフレームおよび半導体装置の製造方法
JP5582382B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5971552B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6103409B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置
JP5904001B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP5970835B2 (ja) リードフレーム部材、樹脂付リードフレーム部材および半導体装置
JP6349648B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6264634B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
JP5817894B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5941614B2 (ja) 半導体装置およびその製造方法
JP6065081B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6019988B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP5590105B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2015195389A (ja) 半導体装置およびその製造方法
JP5939474B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017069590A (ja) 半導体装置およびその製造方法
JP6171360B2 (ja) 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、樹脂付きリードフレーム、光半導体装置
JP5811454B2 (ja) リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP2017027991A (ja) 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレーム用金型
JP6115058B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6155584B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP5888098B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6111628B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150625

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5941614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02