JP5931822B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5931822B2 JP5931822B2 JP2013186714A JP2013186714A JP5931822B2 JP 5931822 B2 JP5931822 B2 JP 5931822B2 JP 2013186714 A JP2013186714 A JP 2013186714A JP 2013186714 A JP2013186714 A JP 2013186714A JP 5931822 B2 JP5931822 B2 JP 5931822B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- word line
- verify operation
- write
- read pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
本実施の形態は、不揮発性半導体記憶装置に関する。
電気的書き換えが可能でかつ、高集積化が可能な不揮発性半導体記憶装置として、ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリのメモリセルは、半導体基板にトンネル絶縁膜を介して形成された電荷蓄積層とその上にゲート間絶縁膜を介して積層された制御ゲートとを有し、電荷蓄積層の電荷蓄積状態によりデータを不揮発に記憶する。
このＮＡＮＤ型フラッシュメモリは、メモリセルへの書き込み動作の後に、メモリセルに所望のデータが書き込まれたかを検証する書き込みベリファイ動作を実行する。複数のメモリセルに対して順番に書き込み動作及び書き込みベリファイ動作を行う場合、前半のメモリセルに対する書き込みベリファイ動作と、後半のメモリセルに対する書き込みベリファイ動作とでは、動作条件が変わってしまい、書き込みベリファイ動作を正確に実行できないおそれがある。
本実施の形態は、メモリセルに対する書き込みベリファイ動作を正確に実行することのできる不揮発性半導体記憶装置を提供する。
一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを直列接続してなるメモリストリング、並びに前記メモリストリングの両端にそれぞれ接続される第１の選択トランジスタ及び第２の選択トランジスタを含むＮＡＮＤストリングを配列してなるメモリセルアレイと、前記複数のメモリセルの制御ゲート電極にそれぞれ接続される複数のワード線と、前記ＮＡＮＤストリングの第１の端部に前記第１の選択トランジスタを介してそれぞれ接続される複数のビット線と、前記ＮＡＮＤストリングの第２の端部に前記第２の選択トランジスタを介して接続されるソース線と、選択ワード線にベリファイ電圧を、非選択ワード線にセルデータによらず非選択メモリセルを導通させる読み出しパス電圧を、選択ビット線に所定の値のビット線電圧を印加して、選択メモリセルが所望のしきい値電圧を有するか否かを判定する書き込みベリファイ動作を実行する制御回路とを備える。前記制御回路は、前記選択ワード線の前記ＮＡＮＤストリング内の位置に基づいて、前記ビット線電圧又は前記読み出しパス電圧の電圧値を変更可能に構成されている。
以下、図面を参照して、実施の形態に係る不揮発性半導体記憶装置について説明する。
［第１の実施の形態］
まず、第１の実施形態に係る不揮発性半導体記憶装置の全体構成について説明する。図１は、本実施形態に係る不揮発性半導体記憶装置のブロック図である。
まず、第１の実施形態に係る不揮発性半導体記憶装置の全体構成について説明する。図１は、本実施形態に係る不揮発性半導体記憶装置のブロック図である。
このＮＡＮＤ型フラッシュメモリは、ＮＡＮＤチップ１０及びこのＮＡＮＤチップ１０を制御するコントローラ１１を備える。ＮＡＮＤチップ１０を構成するメモリセルアレイ１は、半導体基板にトンネル絶縁膜を介して形成された電荷蓄積層とその上にゲート間絶縁膜を介して積層された制御ゲートとを有する、浮遊ゲート型の複数のメモリセルをマトリクス状に配置して構成される。このメモリセルアレイ１には、必要に応じて、ユーザからアクセスできないＲＯＭヒューズ領域１ａを設けても良い。このＲＯＭヒューズ領域１ａには、データ書き込み時など装置の制御に必要な各種情報が記憶される。
メモリセルアレイ１の周辺には、ロウデコーダ／ワード線ドライバ２ａ、カラムデコーダ２ｂ、センスアンプ／ラッチ回路３、ロジック制御回路６、シーケンス制御回路７及び電圧発生回路８が配置されている。これら、ロウデコーダ／ワード線ドライバ２ａ、カラムデコーダ２ｂ、センスアンプ／ラッチ回路３、ロジック制御回路６、シーケンス制御回路７及び電圧発生回路８は制御回路を構成するものであり、メモリセルアレイ１に対してページ単位でデータの書き込み、或いは読み出しを行う。
ロウデコーダ／ワード線ドライバ２ａは、メモリセルアレイ１のワード線及び選択ゲート線を駆動する。センスアンプ／ラッチ回路３は、１ページ分のセンスアンプ回路とデータ保持回路を備えている。センスアンプ／ラッチ回路３の１ページ分の読み出しデータは、カラムデコーダ２ｂにより順次カラム選択されて、Ｉ／Ｏバッファ９を介して外部Ｉ／Ｏ端子に出力される。Ｉ／Ｏ端子から供給される書き込みデータは、カラムデコーダ２ｂにより選択されてセンスアンプ／ラッチ回路３にロードされる。センスアンプ／ラッチ回路３には、１ページ分の書き込みデータがロードされる。ロウアドレス信号及びカラムアドレス信号はＩ／Ｏバッファ９を介して入力され、それぞれ、ロウデコーダ２ａ及びカラムデコーダ２ｂに転送される。ロウアドレスレジスタ５ａは、消去動作では、消去ブロックアドレスを保持し、書き込み動作や読み出し動作ではページアドレスを保持する。カラムアドレスレジスタ５ｂには、書き込み動作開始前の書き込みデータロードのための先頭カラムアドレスや、読み出し動作のための先頭カラムアドレスが入力される。書き込みイネーブル信号／ＷＥや読み出しイネーブル信号／ＲＥが、所定の条件で変更されるまで、カラムアドレスレジスタ５ｂは入力されたカラムアドレスを保持する。
ロジック制御回路６は、チップイネーブル信号／ＣＥ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、書き込みイネーブル信号／ＷＥ、読み出しイネーブル信号／ＲＥ等の制御信号に基づいて、コマンドやアドレスの入力、データの入出力を制御する。読み出し動作や書き込み動作はコマンドで実行される。コマンドを受けて、シーケンス制御回路７は、読み出し動作や、書き込み或いは消去のシーケンス制御を行う。電圧発生回路８は、シーケンス制御回路７により制御されて、種々の動作に必要な所定の電圧を発生する。
コントローラ１１は、ＮＡＮＤチップ１０の現在の書き込み状態に適した条件でデータの書き込み及び読み出しの制御を実行する。なお、後述する書き込み動作の一部は、ＮＡＮＤチップ１０側で行うようにしても良い。
［メモリセルアレイ］
次に、本実施形態に係る不揮発性半導体記憶装置のメモリセルアレイ１及びセンスアンプ／ラッチ回路３について説明する。図２は、メモリセルアレイ１及び周辺の回路を示す回路図である。図３は、メモリセルアレイ１を示す回路図である。
次に、本実施形態に係る不揮発性半導体記憶装置のメモリセルアレイ１及びセンスアンプ／ラッチ回路３について説明する。図２は、メモリセルアレイ１及び周辺の回路を示す回路図である。図３は、メモリセルアレイ１を示す回路図である。
図２及び図３に示すように、６４個の直列接続されたメモリセルＭＣ０〜ＭＣ６３からなるメモリストリング、その両端にそれぞれ接続されたダミートランジスタＤＴ、その両端に接続された選択ゲートトランジスタＳＧ０、ＳＧ１により、ＮＡＮＤストリング４が構成されている。選択ゲートトランジスタＳＧ０のソースは、共通ソース線ＣＥＬＳＲＣに接続され、選択ゲートトランジスタＳＧ１のドレインはビット線ＢＬ（ＢＬ０〜ＢＬｎ）に接続される。メモリセルＭＣ０〜ＭＣ６３の制御ゲート電極はそれぞれワード線ＷＬ（ＷＬ０〜ＷＬ６３）に接続される。ダミートランジスタＤＴのゲート電極は、ダミーワード線ＤＷＬに接続される。選択ゲートトランジスタＳＧ０、ＳＧ１のゲート電極は、選択ゲート線ＳＧＳ、ＳＧＤに接続される。メモリストリングの一端に接続されるダミートランジスタＤＴの数は、１つに限定されることはなく、任意の数のダミートランジスタＤＴを設けることができる。
１つのワード線ＷＬに沿う複数のメモリセルＭＣの範囲が、一括したデータの読み出し及び書き込みの単位となるページとなる。また、ワード線ＷＬ方向に並ぶ複数のＮＡＮＤストリング４の範囲が、データの一括消去の単位となるブロックＢＬＫを構成する。図２では、ビット線ＢＬ方向にビット線ＢＬを共有する複数のブロックＢＬＫ０〜ＢＬＫｎを配列して、メモリセルアレイ１が構成されている。ワード線ＷＬ、ダミーワード線ＤＷＬ及び選択ゲート線ＳＧＳ、ＳＧＤは、ロウデコーダ２ａにより駆動される。
図３に示すメモリセルアレイ１において、後に説明する書き込みベリファイ動作時には、ワード線ＷＬをＮＡＮＤストリング４内の位置に基づいて複数の範囲に分割して説明することがある。図４に示す例では、ワード線ＷＬを前半ワード線群、中央ワード線群、後半ワード線群の組に分けている。前半ワード線群は、共通ソース線ＣＥＬＳＲＣに近いワード線ＷＬの組であり、後半ワード線群は、ビット線ＢＬに近いワード線ＷＬの組である。前半ワード線群、中央ワード線群、後半ワード線群にそれぞれ何本のワード線が含まれるかや、ワード線ＷＬをいくつの範囲に分割するかは、任意に設定することができる。
［メモリセルのデータ記憶状態］
次に、本実施形態に係るＮＡＮＤ型フラッシュメモリのメモリセルのデータ記憶状態について説明する。図４は、本実施形態に係るＮＡＮＤ型フラッシュメモリのメモリセルＭＣの閾値電圧分布を示す図である。
次に、本実施形態に係るＮＡＮＤ型フラッシュメモリのメモリセルのデータ記憶状態について説明する。図４は、本実施形態に係るＮＡＮＤ型フラッシュメモリのメモリセルＭＣの閾値電圧分布を示す図である。
ＮＡＮＤ型フラッシュメモリのメモリセルＭＣが２値データ（１ビット／セル）を記憶する場合、データの閾値電圧分布は、図４中Ａ：２値データ記憶のようになる。閾値電圧が負の状態がデータ“１”（消去状態）、閾値電圧が正の状態がデータ“０”となっている。
また、ＮＡＮＤ型フラッシュメモリのメモリセルＭＣが４値データ（２ビット／セル）を記憶する場合、データの閾値電圧分布は、図４中Ｂ：４値データ記憶のようになる。この場合、閾値電圧の低い方から、４種類の閾値電圧分布（Ｅ、Ａ、Ｂ及びＣ）が設けられる。これらの閾値電圧分布に対して、４通りのデータ“１１”、“０１”、“００”、“１０”が割り付けられる。ここで、閾値電圧分布Ｅは、消去動作時の一括ブロック消去によって得られる負の閾値電圧状態である。また、各閾値電圧分布間の電圧ＡＲ、ＢＲ、ＣＲは読み出し動作時の判定電圧である。各閾値電圧分布の下限の電圧ＡＶ、ＢＶ、ＣＶは書き込みベリファイ動作時の判定電圧である。また、電圧Ｖｒｅａｄは、最も高い閾値電圧分布Ｃの上限よりも高い電圧である。この読み出しパス電圧Ｖｒｅａｄは、読み出し動作又は書き込みベリファイ動作時において、非選択のワード線ＷＬに加わる電圧である。
［書き込み動作及び消去動作］
不揮発性半導体記憶装置の書き込み動作時には、選択されたＮＡＮＤストリング４内の選択メモリセルＭＣに対して、選択ワード線ＷＬから所定の書き込み電圧を印加する。この書き込み電圧により、選択メモリセルＭＣのボディから電荷蓄積層に電荷が移動し、選択メモリセルＭＣが導通するために必要な閾値電圧が高くなる。不揮発性半導体記憶装置の消去動作時には、ブロックＢＬＫのボディに消去電圧を印加してブロックＢＬＫのメモリセルＭＣを一括して消去状態の負の閾値電圧に変化させる。
不揮発性半導体記憶装置の書き込み動作時には、選択されたＮＡＮＤストリング４内の選択メモリセルＭＣに対して、選択ワード線ＷＬから所定の書き込み電圧を印加する。この書き込み電圧により、選択メモリセルＭＣのボディから電荷蓄積層に電荷が移動し、選択メモリセルＭＣが導通するために必要な閾値電圧が高くなる。不揮発性半導体記憶装置の消去動作時には、ブロックＢＬＫのボディに消去電圧を印加してブロックＢＬＫのメモリセルＭＣを一括して消去状態の負の閾値電圧に変化させる。
［書き込みベリファイ動作］
次に、図５Ａ〜図５Ｄ及び図６を参照して、比較例の書き込みベリファイ動作と、比較例の書き込みベリファイ動作の問題点について説明する。ここで、書き込み動作においては、ＮＡＮＤストリング４内で共通ソース線ＣＥＬＳＲＣ側のメモリセルＭＣから順番に書き込むものとする。すなわち、前半ワード線群、中央ワード線群、後半ワード線群に接続されたメモリセルＭＣに順に書き込み動作を行い、書き込み動作の行われたメモリセルＭＣに対して、閾値電圧が所望の値に到達したか否かを判定する書き込みベリファイ動作を行う。
次に、図５Ａ〜図５Ｄ及び図６を参照して、比較例の書き込みベリファイ動作と、比較例の書き込みベリファイ動作の問題点について説明する。ここで、書き込み動作においては、ＮＡＮＤストリング４内で共通ソース線ＣＥＬＳＲＣ側のメモリセルＭＣから順番に書き込むものとする。すなわち、前半ワード線群、中央ワード線群、後半ワード線群に接続されたメモリセルＭＣに順に書き込み動作を行い、書き込み動作の行われたメモリセルＭＣに対して、閾値電圧が所望の値に到達したか否かを判定する書き込みベリファイ動作を行う。
図５Ａ〜図５Ｄは、比較例に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流・閾値電圧分布・閾値電圧を示す図である。図６は、比較例に係る不揮発性半導体記憶装置の書き込みベリファイ動作時に印加される電圧を説明する模式図である。
図６の上部には、前半ワード線群に含まれるワード線ＷＬ１に接続されたメモリセルＭＣ１に対して書き込みベリファイ動作を実行する際の電圧印加状態を示している。選択ワード線ＷＬ１には、ベリファイ電圧Ｖｃｇｖが印加される。このベリファイ電圧は、選択メモリセルＭＣ１が所望の閾値電圧分布に到達したか否かを判定するためのものであり、各閾値電圧分布の下限の電圧ＡＶ、ＢＶ、ＣＶのいずれかに設定される。また、非選択ワード線ＷＬ０及び非選択ワード線ＷＬ２〜ＷＬ６３には、非選択メモリセルＭＣ０及び非選択メモリセルＭＣ２〜ＭＣ６３の状態（セルの保持するデータ）にかかわらず、非選択メモリセルＭＣ０及び非選択メモリセルＭＣ２〜ＭＣ６３を導通状態にさせる読み出しパス電圧Ｖｒｅａｄが印加される。ダミーワード線ＤＷＬには、ダミートランジスタＤＴを導通状態にさせるダミー読み出し電圧Ｖｒｅａｄ＿ｄｍｙが印加される。また、選択ゲート線ＳＧＳ、ＳＧＤには、選択ゲートトランジスタＳＧ０、ＳＧ１を導通状態にさせる電圧Ｖｓｇが印加される。そして、ビット線ＢＬにはビット線電圧Ｖｂｌが印加される。この状態で、選択メモリセルＭＣ１が導通してビット線ＢＬが放電されるか否かを判定する。
図６の下部には、後半ワード線群に含まれるワード線ＷＬ６２に接続されたメモリセルＭＣ６２に対して書き込みベリファイ動作を実行する際の電圧印加状態を示している。選択ワード線ＷＬ６２には、ベリファイ電圧Ｖｃｇｖが印加される。また、非選択ワード線ＷＬ０〜ＷＬ６１及び非選択ワード線ＷＬ６３には、非選択メモリセルＭＣ０〜ＭＣ６１及び非選択メモリセルＭＣ６３の状態（セルの保持するデータ）にかかわらず、非選択メモリセルＭＣ０〜ＭＣ６１及び非選択メモリセルＭＣ６３を導通状態にさせる読み出しパス電圧Ｖｒｅａｄが印加される。ダミーワード線ＤＷＬには、ダミートランジスタＤＴを導通状態にさせるダミー読み出し電圧Ｖｒｅａｄ＿ｄｍｙが印加される。また、選択ゲート線ＳＧＳ、ＳＧＤには、選択ゲートトランジスタＳＧ０、ＳＧ１を導通状態にさせる電圧Ｖｓｇが印加される。そして、ビット線ＢＬにはビット線電圧Ｖｂｌが印加される。この状態で、選択メモリセルＭＣ６２が導通してビット線ＢＬが放電されるか否かを判定する。
ここで、比較例の書き込みベリファイ動作においては、図５Ａの電圧グラフに示されるように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあっても、非選択ワード線ＷＬに印加される読み出しパス電圧Ｖｒｅａｄの値、及びビット線電圧Ｖｂｌの値は一定に保たれている。
図６に示すように、前半ワード線群の書き込みベリファイ動作時には、非選択メモリセルＭＣ２〜ＭＣ６３には書き込み動作は実行されておらず、非選択メモリセルＭＣ２〜ＭＣ６３は、負の閾値電圧分布に含まれるため、通常はオン状態にある。この場合、ＮＡＮＤストリング４には電流が流れやすくなり、ＮＡＮＤストリング４に流れるセル電流Ｉｃｅｌｌの値は大きくなる。
一方、後半ワード線群の書き込みベリファイ動作時には、非選択メモリセルＭＣ０〜ＭＣ６１には既に書き込み動作が実行されており、非選択メモリセルＭＣ０〜ＭＣ６１には、正の閾値電圧分布に含まれているものが多く存在する。正の閾値電圧分布に含まれるメモリセルＭＣは、所定値以上の電圧を印加しなければ導通しない状態であるため、ＮＡＮＤストリング４には電流が流れにくい。その結果、ＮＡＮＤストリング４に流れるセル電流Ｉｃｅｌｌの値は、前半ワード線群の書き込みベリファイ動作時に比べて小さくなる。
そのため、図５Ｂのセル電流Ｉｃｅｌｌのグラフに示すように、書き込みベリファイ動作を実行するワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群へと変化すると、セル電流Ｉｃｅｌｌの値が小さくなってしまう。
前半ワード線群に含まれるワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作では、セル電流Ｉｃｅｌｌが大きいため、ビット線ＢＬが放電されやすく、書き込みベリファイ動作は、パスしにくくなる。図５Ｄの閾値電圧のグラフに示すように、前半ワード線群の書き込みベリファイ後の閾値電圧が高くなる。その結果、書き込みベリファイパス後のメモリセルＭＣの閾値電圧分布は、閾値電圧が高い方に位置することになる（図５Ｃの書き込みベリファイ後の閾値電圧分布の図参照）。一方、後半ワード線群に含まれるワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作では、セル電流Ｉｃｅｌｌが小さく、ビット線ＢＬが放電されにくいため、書き込みベリファイ動作は、パスしやすい。図５Ｄの閾値電圧のグラフに示すように、後半ワード線群の書き込みベリファイ後の閾値電圧が低くなる。その結果、書き込みベリファイパス後のメモリセルＭＣの閾値電圧分布は、閾値電圧が低い方に位置することになる（図５Ｃの書き込みベリファイ後の閾値電圧分布の図参照）。
このように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあっても、読み出しパス電圧Ｖｒｅａｄの値、及びビット線電圧Ｖｂｌの値を一定にする比較例の書き込みベリファイ動作では、書き込みベリファイ動作後の閾値電圧分布がワード線ＷＬの位置に依存してばらついてしまうおそれがある。
この問題に対して、本実施の形態に係る不揮発性半導体記憶装置は、以下に説明するような書き込みベリファイ動作を実行する。以下、図７Ａ〜図７Ｄを参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第１の実施の形態に係る書き込みベリファイ動作］
図７Ａ〜図７Ｄは、第１の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流・閾値電圧分布・閾値電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧の電圧値を変更している。この動作は、コントローラ１１の制御信号に基づき、上述のＮＡＮＤチップ内の各種の制御回路により実行される。
図７Ａ〜図７Ｄは、第１の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流・閾値電圧分布・閾値電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧の電圧値を変更している。この動作は、コントローラ１１の制御信号に基づき、上述のＮＡＮＤチップ内の各種の制御回路により実行される。
本実施の形態の書き込みベリファイ動作においては、図７Ａの電圧グラフに示されるように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ビット線電圧の値を、ビット線電圧Ｖｂｌ１、Ｖｂｌ２、Ｖｂｌ３に変更している。なお、選択ワード線ＷＬが前半ワード線群に含まれる場合は、ビット線電圧の値はビット線電圧Ｖｂｌ１に固定されている。同様に、選択ワード線ＷＬが中央ワード線群に含まれる場合は、ビット線電圧の値はビット線電圧Ｖｂｌ２に固定され、選択ワード線ＷＬが後半ワード線群に含まれる場合は、ビット線電圧の値はビット線電圧Ｖｂｌ３に固定されている。
本実施の形態において、ベリファイ電圧Ｖｃｇｖ、読み出しパス電圧Ｖｒｅａｄ、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
図７Ａ〜図７Ｄを参照して、本実施の形態の書き込みベリファイ動作の効果を説明する。本実施の形態の書き込みベリファイ動作でも、前半ワード線群に含まれる選択ワード線ＷＬのうち、最後の選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、ある程度セル電流Ｉｃｅｌｌが低下する。しかし、中央ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、ビット線ＢＬに印加される電圧が、ビット線電圧Ｖｂｌ２に増加する。その結果、ＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌも増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。後半ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際にも、ビット線ＢＬに印加される電圧が、ビット線電圧Ｖｂｌ３に増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。本実施の形態の書き込みベリファイ動作によれば、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動を抑制することができる。
図７Ａ〜図７Ｄを参照して、本実施の形態の書き込みベリファイ動作の効果を説明する。本実施の形態の書き込みベリファイ動作でも、前半ワード線群に含まれる選択ワード線ＷＬのうち、最後の選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、ある程度セル電流Ｉｃｅｌｌが低下する。しかし、中央ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、ビット線ＢＬに印加される電圧が、ビット線電圧Ｖｂｌ２に増加する。その結果、ＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌも増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。後半ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際にも、ビット線ＢＬに印加される電圧が、ビット線電圧Ｖｂｌ３に増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。本実施の形態の書き込みベリファイ動作によれば、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動を抑制することができる。
その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。その結果、図７Ｄの閾値電圧のグラフに示すように、前半ワード線群と後半ワード線群の書き込みベリファイ後の閾値電圧のばらつきが少なくなる。図７Ｃの書き込みベリファイ後の閾値電圧分布の図に示されるように、本実施の形態の書き込みベリファイ動作によれば、比較例の書き込みベリファイ動作に比べて、動作終了後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
［第２の実施の形態］
次に、本発明の第２の実施の形態を、図８を参照して説明する。第２の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、読み出しパス電圧の電圧値を変更する点において、第１の実施の形態と異なる。以下、図８を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第２の実施の形態を、図８を参照して説明する。第２の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、読み出しパス電圧の電圧値を変更する点において、第１の実施の形態と異なる。以下、図８を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第２の実施の形態に係る書き込みベリファイ動作］
図８は、第２の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流・閾値電圧分布を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、読み出しパス電圧の電圧値を変更している。この動作は、コントローラ１１の制御信号に基づき、上述のＮＡＮＤチップ内の各種の制御回路により実行される。
図８は、第２の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流・閾値電圧分布を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、読み出しパス電圧の電圧値を変更している。この動作は、コントローラ１１の制御信号に基づき、上述のＮＡＮＤチップ内の各種の制御回路により実行される。
本実施の形態の書き込みベリファイ動作においては、図８の電圧グラフに示されるように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、読み出しパス電圧の値を、読み出しパス電圧Ｖｒｅａｄ１、Ｖｒｅａｄ２、Ｖｒｅａｄ３に変更している。なお、選択ワード線ＷＬが前半ワード線群に含まれる場合は、読み出しパス電圧の値は読み出しパス電圧Ｖｒｅａｄ１に固定されている。同様に、選択ワード線ＷＬが中央ワード線群に含まれる場合は、読み出しパス電圧の値は読み出しパス電圧Ｖｒｅａｄ２に固定され、選択ワード線ＷＬが後半ワード線群に含まれる場合は、読み出しパス電圧の値は読み出しパス電圧Ｖｒｅａｄ３に固定されている。
本実施の形態において、ビット線電圧Ｖｂｌ、ベリファイ電圧Ｖｃｇｖ、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
図８を参照して、本実施の形態の書き込みベリファイ動作の効果を説明する。本実施の形態の書き込みベリファイ動作でも、前半ワード線群に含まれる選択ワード線ＷＬのうち、最後の選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、ある程度セル電流Ｉｃｅｌｌが低下する。しかし、中央ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、非選択ワード線ＷＬに印加される電圧が、読み出しパス電圧Ｖｒｅａｄ２に増加する。その結果、非選択メモリセルＭＣは導通しやすくなり、ＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌが増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。後半ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際にも、非選択ワード線ＷＬに印加される電圧が、読み出しパス電圧Ｖｒｅａｄ３に増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。本実施の形態の書き込みベリファイ動作によれば、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動を抑制することができる。
図８を参照して、本実施の形態の書き込みベリファイ動作の効果を説明する。本実施の形態の書き込みベリファイ動作でも、前半ワード線群に含まれる選択ワード線ＷＬのうち、最後の選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、ある程度セル電流Ｉｃｅｌｌが低下する。しかし、中央ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際には、非選択ワード線ＷＬに印加される電圧が、読み出しパス電圧Ｖｒｅａｄ２に増加する。その結果、非選択メモリセルＭＣは導通しやすくなり、ＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌが増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。後半ワード線群に含まれる選択ワード線ＷＬに接続されたメモリセルＭＣの書き込みベリファイ動作を実行する際にも、非選択ワード線ＷＬに印加される電圧が、読み出しパス電圧Ｖｒｅａｄ３に増加し、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺する。本実施の形態の書き込みベリファイ動作によれば、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動を抑制することができる。
その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。図８の書き込みベリファイ後の閾値電圧分布の図に示されるように、本実施の形態の書き込みベリファイ動作によれば、比較例の書き込みベリファイ動作に比べて、動作終了後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
［第３の実施の形態］
次に、本発明の第３の実施の形態を、図９を参照して説明する。第３の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態は、ビット線電圧、又は読み出しパス電圧の電圧値を変更する際の選択ワード線の位置・電圧の変更値・電圧の変更回数を自由に設定することができる点において上述の実施の形態と異なる。以下、図９を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第３の実施の形態を、図９を参照して説明する。第３の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態は、ビット線電圧、又は読み出しパス電圧の電圧値を変更する際の選択ワード線の位置・電圧の変更値・電圧の変更回数を自由に設定することができる点において上述の実施の形態と異なる。以下、図９を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第３の実施の形態に係る書き込みベリファイ動作］
図９は、第３の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧及び読み出しパス電圧の電圧値を変更している。ビット線電圧及び読み出しパス電圧の電圧値の変更はいずれか一方でもよいし、両方行ってもよい。
図９は、第３の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧及び読み出しパス電圧の電圧値を変更している。ビット線電圧及び読み出しパス電圧の電圧値の変更はいずれか一方でもよいし、両方行ってもよい。
本実施の形態の書き込みベリファイ動作においては、図８のグラフに示されるように、選択ワード線ＷＬの位置がワード線ＷＬｍ、ＷＬｎ、ＷＬｐの位置に到達した際に、読み出しパス電圧の値を、読み出しパス電圧Ｖｒｅａｄ２、Ｖｒｅａｄ３、Ｖｒｅａｄ４に変更している。また、選択ワード線ＷＬの位置がワード線ＷＬｏの位置に到達した際に、ビット線電圧の値を、ビット線電圧Ｖｂｌ２に変更している。このとき、どのワード線ＷＬに到達したらビット線電圧・読み出しパス電圧の値を変更するかは、動作条件を勘案して、任意に選択することができる。また、ビット線電圧・読み出しパス電圧の値の変更回数や、電圧値をどれだけ変更するかも任意に選択することができる。
本実施の形態において、ベリファイ電圧Ｖｃｇｖ、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。本実施の形態の書き込みベリファイ動作によれば、ビット線電圧及び読み出しパス電圧の変更条件を自由に設定することができ、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。本実施の形態の書き込みベリファイ動作によれば、ビット線電圧及び読み出しパス電圧の変更条件を自由に設定することができ、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
［第４の実施の形態］
次に、本発明の第４の実施の形態を、図１０を参照して説明する。第４の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態は、ビット線電圧、又は読み出しパス電圧の電圧値を変更する際の選択ワード線の位置・電圧の変更回数が上述の実施の形態と異なる。以下、図１０を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第４の実施の形態を、図１０を参照して説明する。第４の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態は、ビット線電圧、又は読み出しパス電圧の電圧値を変更する際の選択ワード線の位置・電圧の変更回数が上述の実施の形態と異なる。以下、図１０を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第４の実施の形態に係る書き込みベリファイ動作］
図１０は、第４の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧及び読み出しパス電圧の電圧値を変更している。ビット線電圧及び読み出しパス電圧の電圧値の変更はいずれか一方でもよいし、両方行ってもよい。なお、図１０では、ビット線電圧及び読み出しパス電圧の電圧値を１つにまとめて表示している。これは、ビット線電圧及び読み出しパス電圧が同一の電圧であることを示しているわけではなく、以下に説明する実施の形態の動作がビット線電圧及び読み出しパス電圧のいずれにも適用可能であることを表している。後の実施の形態の図においても同様の方法で図示することがある。
図１０は、第４の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧及び読み出しパス電圧の電圧値を変更している。ビット線電圧及び読み出しパス電圧の電圧値の変更はいずれか一方でもよいし、両方行ってもよい。なお、図１０では、ビット線電圧及び読み出しパス電圧の電圧値を１つにまとめて表示している。これは、ビット線電圧及び読み出しパス電圧が同一の電圧であることを示しているわけではなく、以下に説明する実施の形態の動作がビット線電圧及び読み出しパス電圧のいずれにも適用可能であることを表している。後の実施の形態の図においても同様の方法で図示することがある。
本実施の形態の書き込みベリファイ動作においては、図１０上部のグラフに示されるように、選択ワード線ＷＬ毎に、それぞれビット線電圧又は読み出しパス電圧の値を変更している。このように全ての選択ワード線について、ビット線電圧又は読み出しパス電圧の値を変更することも可能である。また、その際、ビット線電圧又は読み出しパス電圧の値が増加する割合を示す傾きΔＶの値も任意に変更可能である。また、図１０下部のグラフに示されるように、選択ワード線ＷＬの位置が所定位置（ワード線ＷＬｎ）よりも共通ソース線ＣＥＬＳＲＣに近い範囲に含まれる場合、ビット線電圧又は読み出しパス電圧の値をビット線電圧Ｖｂｌ１・読み出しパス電圧Ｖｒｅａｄ１に固定する。そして、選択ワード線ＷＬの位置が所定位置（ワード線ＷＬｎ）よりもビット線ＢＬに近い範囲に含まれる場合、選択ワード線ＷＬ毎に、それぞれビット線電圧又は読み出しパス電圧の値を変更することもできる。
本実施の形態において、ベリファイ電圧Ｖｃｇｖ、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。本実施の形態の書き込みベリファイ動作によれば、ビット線電圧及び読み出しパス電圧の変更条件を自由に設定することができ、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。本実施の形態の書き込みベリファイ動作によれば、ビット線電圧及び読み出しパス電圧の変更条件を自由に設定することができ、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
［第５の実施の形態］
次に、本発明の第５の実施の形態を、図１１を参照して説明する。第５の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、ビット線電圧及び読み出しパス電圧に加えて、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ベリファイ電圧の電圧値を変更する点において、上述の実施の形態と異なる。以下、図１１を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第５の実施の形態を、図１１を参照して説明する。第５の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、ビット線電圧及び読み出しパス電圧に加えて、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ベリファイ電圧の電圧値を変更する点において、上述の実施の形態と異なる。以下、図１１を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第５の実施の形態に係る書き込みベリファイ動作］
図１１は、第５の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流を示す図である。図１１のビット線電圧及び読み出しパス電圧のグラフに示すように、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方の電圧値を変更している。
図１１は、第５の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流を示す図である。図１１のビット線電圧及び読み出しパス電圧のグラフに示すように、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択ワード線ＷＬのＮＡＮＤストリング４内の位置に基づいて、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方の電圧値を変更している。
また、本実施の形態の書き込みベリファイ動作においては、図１１のベリファイ電圧のグラフに示されるように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ベリファイ電圧の値を、ベリファイ電圧Ｖｃｇｖ１、Ｖｃｇｖ２、Ｖｃｇｖ３に変更している。なお、選択ワード線ＷＬが前半ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ１に固定されている。同様に、選択ワード線ＷＬが中央ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ２に固定され、選択ワード線ＷＬが後半ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ３に固定されている。
本実施の形態において、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。また、ベリファイ電圧を変更することによっても、セル電流Ｉｃｅｌｌの変動を抑制することができる。本実施の形態の書き込みベリファイ動作によれば、ビット線電圧、読み出しパス電圧及びベリファイ電圧の変更条件を自由に設定することができ、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる（図１１下部のセル電流のグラフ参照）。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。また、ベリファイ電圧を変更することによっても、セル電流Ｉｃｅｌｌの変動を抑制することができる。本実施の形態の書き込みベリファイ動作によれば、ビット線電圧、読み出しパス電圧及びベリファイ電圧の変更条件を自由に設定することができ、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる（図１１下部のセル電流のグラフ参照）。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
［第６の実施の形態］
次に、本発明の第６の実施の形態を、図１２Ａ及び図１２Ｂを参照して説明する。第６の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、選択ワード線ＷＬがある範囲に含まれる場合、ビット線電圧、読み出しパス電圧、及びベリファイ電圧のいずれか１つを固定値とし、残りの電圧値を可変とする点において、上述の実施の形態と異なる。以下、図１２及び図１２Ｂを参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第６の実施の形態を、図１２Ａ及び図１２Ｂを参照して説明する。第６の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、選択ワード線ＷＬがある範囲に含まれる場合、ビット線電圧、読み出しパス電圧、及びベリファイ電圧のいずれか１つを固定値とし、残りの電圧値を可変とする点において、上述の実施の形態と異なる。以下、図１２及び図１２Ｂを参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第６の実施の形態に係る書き込みベリファイ動作］
図１２Ａは、第６の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流を示す図である。図１２Ａの電圧のグラフに示すように、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ベリファイ電圧の値を、ベリファイ電圧Ｖｃｇｖ１、Ｖｃｇｖ２、Ｖｃｇｖ３に変更している。なお、選択ワード線ＷＬが前半ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ１に固定されている。同様に、選択ワード線ＷＬが中央ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ２に固定され、選択ワード線ＷＬが後半ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ３に固定されている。
図１２Ａは、第６の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧・セル電流を示す図である。図１２Ａの電圧のグラフに示すように、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ベリファイ電圧の値を、ベリファイ電圧Ｖｃｇｖ１、Ｖｃｇｖ２、Ｖｃｇｖ３に変更している。なお、選択ワード線ＷＬが前半ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ１に固定されている。同様に、選択ワード線ＷＬが中央ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ２に固定され、選択ワード線ＷＬが後半ワード線群に含まれる場合は、ベリファイ電圧の値はベリファイ電圧Ｖｃｇｖ３に固定されている。
また、本実施の形態の書き込みベリファイ動作においては、図１２Ａの電圧のグラフに示されるように、選択されるワード線ＷＬの位置が前半ワード線群にあるとき、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方を変更している。例えば、ビット線電圧の値を、ビット線電圧Ｖｂｌ１、Ｖｂｌ２、Ｖｂｌ３に変更し、読み出しパス電圧の値を、読み出しパス電圧Ｖｒｅａｄ１、Ｖｒｅａｄ２、Ｖｒｅａｄ３に変更している。同様に、選択されるワード線ＷＬの位置が中央ワード線群又は後半ワード線群にあるときも、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方を変更している。
また、図１２Ｂの電圧のグラフに示すように、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて固定される電圧は、ビット線電圧であってもよいし、読み出しパス電圧であってもよい。この場合にも、図１２Ａで説明した例と同様に、残りの電圧（ビット線電圧、読み出しパス電圧、ベリファイ電圧等）の電圧値を変更することができる。
本実施の形態において、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
本実施の形態の書き込みベリファイ動作でも、ビット線電圧、読み出しパス電圧、及びベリファイ電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。ビット線電圧、読み出しパス電圧、ベリファイ電圧のいずれか１つを固定する動作と、残りの電圧の電圧値を変更する動作を組み合わせることにより、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる（図１２Ａ下部のセル電流のグラフ参照）。この場合、セル電流Ｉｃｅｌｌは実線で示す状態になり、上述の実施の形態で示した破線の状態よりも変動が低減されている。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
本実施の形態の書き込みベリファイ動作でも、ビット線電圧、読み出しパス電圧、及びベリファイ電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。ビット線電圧、読み出しパス電圧、ベリファイ電圧のいずれか１つを固定する動作と、残りの電圧の電圧値を変更する動作を組み合わせることにより、書き込みベリファイ動作時にＮＡＮＤストリング４を流れるセル電流Ｉｃｅｌｌの変動をより確実に抑制することができる（図１２Ａ下部のセル電流のグラフ参照）。この場合、セル電流Ｉｃｅｌｌは実線で示す状態になり、上述の実施の形態で示した破線の状態よりも変動が低減されている。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。本実施の形態の動作によれば、より正確な書き込みベリファイ動作を実行することができる。
［第７の実施の形態］
次に、本発明の第７の実施の形態を、図１３Ａを参照して説明する。第７の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、既に書き込み動作が終了したメモリセルＭＣに接続された非選択ワード線ＷＬと、まだ書き込み動作が行われていないメモリセルＭＣに接続された非選択ワード線ＷＬとの読み出しパス電圧を異なる値にする点において、上述の実施の形態と異なる。以下、図１３Ａを参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第７の実施の形態を、図１３Ａを参照して説明する。第７の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、既に書き込み動作が終了したメモリセルＭＣに接続された非選択ワード線ＷＬと、まだ書き込み動作が行われていないメモリセルＭＣに接続された非選択ワード線ＷＬとの読み出しパス電圧を異なる値にする点において、上述の実施の形態と異なる。以下、図１３Ａを参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第７の実施の形態に係る書き込みベリファイ動作］
図１３Ａの下部には、メモリセルＭＣｎに対して書き込みベリファイ動作を実行する際の電圧印加状態を示している。選択ワード線ＷＬｎには、ベリファイ電圧Ｖｃｇｖが印加される。また、選択ワード線ＷＬｎより共通ソース線ＣＥＬＳＲＣ側に位置し、既に書き込み動作が終了した非選択メモリセルＭＣ０〜ＭＣｎ−１に接続された非選択ワード線ＷＬ０〜ＷＬｎ−１には、非選択メモリセルＭＣ０〜ＭＣｎ−１の状態にかかわらず、非選択メモリセルＭＣ０〜ＭＣｎ−１を導通状態にさせるソース側読み出しパス電圧Ｖｒｅａｄ＿ｓが印加される。また、選択ワード線ＷＬｎよりビット線ＢＬ側に位置し、まだ書き込み動作が行われていない非選択メモリセルＭＣｎ＋１〜ＭＣ６３に接続された非選択ワード線ＷＬｎ＋１〜ＷＬ６３には、非選択メモリセルＭＣｎ＋１〜ＭＣ６３の状態にかかわらず、非選択メモリセルＭＣｎ＋１〜ＭＣ６３を導通状態にさせるドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄが印加される。
図１３Ａの下部には、メモリセルＭＣｎに対して書き込みベリファイ動作を実行する際の電圧印加状態を示している。選択ワード線ＷＬｎには、ベリファイ電圧Ｖｃｇｖが印加される。また、選択ワード線ＷＬｎより共通ソース線ＣＥＬＳＲＣ側に位置し、既に書き込み動作が終了した非選択メモリセルＭＣ０〜ＭＣｎ−１に接続された非選択ワード線ＷＬ０〜ＷＬｎ−１には、非選択メモリセルＭＣ０〜ＭＣｎ−１の状態にかかわらず、非選択メモリセルＭＣ０〜ＭＣｎ−１を導通状態にさせるソース側読み出しパス電圧Ｖｒｅａｄ＿ｓが印加される。また、選択ワード線ＷＬｎよりビット線ＢＬ側に位置し、まだ書き込み動作が行われていない非選択メモリセルＭＣｎ＋１〜ＭＣ６３に接続された非選択ワード線ＷＬｎ＋１〜ＷＬ６３には、非選択メモリセルＭＣｎ＋１〜ＭＣ６３の状態にかかわらず、非選択メモリセルＭＣｎ＋１〜ＭＣ６３を導通状態にさせるドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄが印加される。
本実施の形態の書き込みベリファイ動作においては、図１３の上部の電圧グラフに示されるように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ソース側読み出しパス電圧の値を、読み出しパス電圧Ｖｒｅａｄ＿ｓ１、Ｖｒｅａｄ＿ｓ２、Ｖｒｅａｄ＿ｓ３に変更している。なお、選択ワード線ＷＬが前半ワード線群に含まれる場合は、ソース側読み出しパス電圧の値はソース側読み出しパス電圧Ｖｒｅａｄ＿ｓ１に固定されている。同様に、選択ワード線ＷＬが中央ワード線群に含まれる場合は、ソース側読み出しパス電圧の値はソース側読み出しパス電圧Ｖｒｅａｄ＿ｓ２に固定され、選択ワード線ＷＬが後半ワード線群に含まれる場合は、ソース側読み出しパス電圧の値はソース側読み出しパス電圧Ｖｒｅａｄ＿ｓ３に固定されている。
一方、ドレイン側読み出しパス電圧は、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかにかかわらず、ドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄに固定されている。このとき、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ビット線電圧の値を、ビット線電圧Ｖｂｌ１、Ｖｂｌ２、Ｖｂｌ３に変更してもよい。
本実施の形態において、ベリファイ電圧Ｖｃｇｖ、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
本実施の形態の書き込みベリファイ動作でも、読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。なお、既に書き込み動作が終了した非選択メモリセルＭＣと、まだ書き込み動作が行われていない非選択メモリセルＭＣとでは、導通する条件が異なる。そのため、これらのメモリセルに印加する読み出しパス電圧をそれぞれ異なる値に設定することにより、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
本実施の形態の書き込みベリファイ動作でも、読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。なお、既に書き込み動作が終了した非選択メモリセルＭＣと、まだ書き込み動作が行われていない非選択メモリセルＭＣとでは、導通する条件が異なる。そのため、これらのメモリセルに印加する読み出しパス電圧をそれぞれ異なる値に設定することにより、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
［第７の実施の形態の他の例１］
図１３Ｂは、第７の実施の形態の他の例の動作を示す図である。上述の実施の形態では、ドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄを固定値としていた。しかし、図１３Ｂに示すように、ソース側読み出しパス電圧Ｖｒｅａｄ＿ｓを固定値とし、ドレイン側読み出しパス電圧を、ドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄ１、Ｖｒｅａｄ＿ｄ２、Ｖｒｅａｄ＿ｄ３のように変更することも可能である。このようにしても、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
図１３Ｂは、第７の実施の形態の他の例の動作を示す図である。上述の実施の形態では、ドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄを固定値としていた。しかし、図１３Ｂに示すように、ソース側読み出しパス電圧Ｖｒｅａｄ＿ｓを固定値とし、ドレイン側読み出しパス電圧を、ドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄ１、Ｖｒｅａｄ＿ｄ２、Ｖｒｅａｄ＿ｄ３のように変更することも可能である。このようにしても、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
［第７の実施の形態の他の例２］
図１４は、第７の実施の形態のさらに他の例の動作を示す図である。上述の実施の形態では、ソース側読み出しパス電圧Ｖｒｅａｄ＿ｓ及びドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄのいずれか一方を固定値としていた。しかし、図１４に示すように、ソース側読み出しパス電圧を、ソース側読み出しパス電圧Ｖｒｅａｄ＿ｓ１、Ｖｒｅａｄ＿ｓ２、Ｖｒｅａｄ＿ｓ３のように変更し、ドレイン側読み出しパス電圧を、ドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄ１、Ｖｒｅａｄ＿ｄ２、Ｖｒｅａｄ＿ｄ３のように変更することも可能である。このようにしても、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
図１４は、第７の実施の形態のさらに他の例の動作を示す図である。上述の実施の形態では、ソース側読み出しパス電圧Ｖｒｅａｄ＿ｓ及びドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄのいずれか一方を固定値としていた。しかし、図１４に示すように、ソース側読み出しパス電圧を、ソース側読み出しパス電圧Ｖｒｅａｄ＿ｓ１、Ｖｒｅａｄ＿ｓ２、Ｖｒｅａｄ＿ｓ３のように変更し、ドレイン側読み出しパス電圧を、ドレイン側読み出しパス電圧Ｖｒｅａｄ＿ｄ１、Ｖｒｅａｄ＿ｄ２、Ｖｒｅａｄ＿ｄ３のように変更することも可能である。このようにしても、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
［第８の実施の形態］
次に、本発明の第８の実施の形態を、図１５を参照して説明する。第８の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、メモリセルＭＣに１ビットデータを保持させるか、２ビット以上の多値データを保持させるかにより、ビット線電圧及び読み出しパス電圧を異なる値にする点において、上述の実施の形態と異なる。以下、図１５を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第８の実施の形態を、図１５を参照して説明する。第８の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、メモリセルＭＣに１ビットデータを保持させるか、２ビット以上の多値データを保持させるかにより、ビット線電圧及び読み出しパス電圧を異なる値にする点において、上述の実施の形態と異なる。以下、図１５を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第８の実施の形態に係る書き込みベリファイ動作］
図１５は、第８の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。図１５の電圧のグラフに示すように、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、メモリセルＭＣが１ビットデータを保持するシングルレベルセル（ＳＬＣ）であるか、２ビット以上の多値データを保持するマルチレベルセル（ＭＬＣ）であるかに基づいて、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方を変更している。
図１５は、第８の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。図１５の電圧のグラフに示すように、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、メモリセルＭＣが１ビットデータを保持するシングルレベルセル（ＳＬＣ）であるか、２ビット以上の多値データを保持するマルチレベルセル（ＭＬＣ）であるかに基づいて、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方を変更している。
シングルレベルセルの場合、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ビット線電圧又は読み出しパス電圧の値を、ビット線電圧Ｖｂｌｓｌ１、Ｖｂｌｓｌ２、Ｖｂｌｓｌ３又は読み出しパス電圧Ｖｒｅａｄ＿ｓｌ１、Ｖｒｅａｄ＿ｓｌ２、Ｖｒｅａｄ＿ｓｌ３に変更している。マルチレベルセルの場合、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ビット線電圧又は読み出しパス電圧の値を、ビット線電圧Ｖｂｌｍｌ１、Ｖｂｌｍｌ２、Ｖｂｌｍｌ３又は読み出しパス電圧Ｖｒｅａｄ＿ｍｌ１、Ｖｒｅａｄ＿ｍｌ２、Ｖｒｅａｄ＿ｍｌ３に変更している。
本実施の形態において、ベリファイ電圧Ｖｃｇｖ、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。なお、メモリセルＭＣに書き込まれるデータによっては、メモリセルＭＣの状態が異なることがある。そのため、書き込まれるデータが２値であるか多値であるかによって、ビット線電圧及び読み出しパス電圧をそれぞれ異なる値に設定することにより、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。なお、メモリセルＭＣに書き込まれるデータによっては、メモリセルＭＣの状態が異なることがある。そのため、書き込まれるデータが２値であるか多値であるかによって、ビット線電圧及び読み出しパス電圧をそれぞれ異なる値に設定することにより、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
［第９の実施の形態］
次に、本発明の第９の実施の形態を、図１６及び図１７を参照して説明する。第９の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、２ビット以上の多値データを保持させる場合、各データに対する書き込みベリファイ動作の間で、ビット線電圧及び読み出しパス電圧を異なる値にする点において、上述の実施の形態と異なる。以下、図１６及び図１７を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
次に、本発明の第９の実施の形態を、図１６及び図１７を参照して説明する。第９の実施の形態の不揮発性半導体記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施の形態の書き込みベリファイ動作は、２ビット以上の多値データを保持させる場合、各データに対する書き込みベリファイ動作の間で、ビット線電圧及び読み出しパス電圧を異なる値にする点において、上述の実施の形態と異なる。以下、図１６及び図１７を参照して、本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作を説明する。
［第９の実施の形態に係る書き込みベリファイ動作］
図１６は、第９の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、メモリセルＭＣが２ビットの４値データを保持するものとして説明する。図１６の電圧のグラフに示すように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに加えて、書き込まれるデータの状態に基づいて、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方を変更している。
図１６は、第９の実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作時の電圧を示す図である。本実施の形態に係る不揮発性半導体記憶装置の書き込みベリファイ動作では、メモリセルＭＣが２ビットの４値データを保持するものとして説明する。図１６の電圧のグラフに示すように、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに加えて、書き込まれるデータの状態に基づいて、ビット線電圧及び読み出しパス電圧の少なくともいずれか一方を変更している。
メモリセルＭＣをＡレベルの閾値電圧分布に書き込む際、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ビット線電圧又は読み出しパス電圧の値を、ビット線電圧Ｖｂｌ１ａ、Ｖｂｌ２ａ、Ｖｂｌ３ａ又は読み出しパス電圧Ｖｒｅａｄ１ａ、Ｖｒｅａｄ２ａ、Ｖｒｅａｄ３ａに変更している。メモリセルＭＣをＢレベル、Ｃレベルの閾値電圧分布に書き込む際も同様に変更することができる。
また、図１７に示すように、メモリセルＭＣをＡレベル、Ｂレベル、Ｃレベルの閾値電圧分布に書き込む際に、選択されるワード線ＷＬの位置が前半ワード線群、中央ワード線群、後半ワード線群のいずれにあるかに基づいて、ベリファイ電圧を変更することも可能である。図１７では、メモリセルＭＣをＡレベルの閾値電圧分布に書き込む際に、ベリファイ電圧をベリファイ電圧ＡＶ１、ＡＶ２、ＡＶ３に変更している。メモリセルＭＣをＢレベル、Ｃレベルの閾値電圧分布に書き込む際も同様に変更することができる。
本実施の形態において、選択ゲートトランジスタＳＧ０、ＳＧ１に印加される電圧Ｖｓｇ等の設定は、比較例の書き込みベリファイ動作と同様である。この電圧印加により、選択メモリセルＭＣへの書き込みベリファイ動作を実行する。
［効果］
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。また、メモリセルＭＣに書き込まれるデータに基づいて、書き込みベリファイ動作時のビット線電圧及び読み出しパス電圧をそれぞれ異なる値に設定することにより、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
本実施の形態の書き込みベリファイ動作でも、ビット線電圧及び読み出しパス電圧を変更することにより、書き込み済みのメモリセルＭＣの増加に起因するセル電流Ｉｃｅｌｌの減少を相殺することができる。その結果、セル電流Ｉｃｅｌｌの変動により引き起こされる書き込みベリファイ後の閾値電圧分布のばらつきを低減することができる。また、メモリセルＭＣに書き込まれるデータに基づいて、書き込みベリファイ動作時のビット線電圧及び読み出しパス電圧をそれぞれ異なる値に設定することにより、書き込みベリファイ動作をより細かく制御することが可能となり、より正確な書き込みベリファイ動作を実行することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置換、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、シーケンス制御回路７によりメモリセルＭＣに対して書き込み動作及び消去動作が行なわれた回数を計数して保持し、メモリセルに対して書き込み動作及び消去動作が行なわれた回数に基づいて、ビット線電圧、及び読み出しパス電圧の少なくとも一方の電圧値を変更可能に構成することもできる。また、ベリファイ動作時にダミーワード線ＤＷＬに印加されるダミー読み出し電圧Ｖｒｅａｄ＿ｄｍｙの値を、選択ワード線ＷＬの位置や書き込み動作及び消去動作が行なわれた回数に基づいて、変更することも可能である。ここで、ダミー読み出し電圧Ｖｒｅａｄ＿ｄｍｙの変更は、ダミーワード線ＤＷＬでない通常のワード線ＷＬの読み出しパス電圧Ｖｒｅａｄの変更に追随してダミーワード線ＤＷＬのダミー読み出し電圧Ｖｒｅａｄ＿ｄｍｙを必ず変更させるというものではない。ダミー読み出し電圧Ｖｒｅａｄ＿ｄｍｙの変更は、ダミーワード線ＤＷＬでない通常のワード線ＷＬの読み出しパス電圧の変更にさらに組み合わせることの可能な任意の構成要素である。
１・・・メモリセルアレイ、 ２ａ・・・ロウデコーダ／ワード線ドライバ、 ２ｂ・・・カラムデコーダ、 ３・・・センスアンプ／ラッチ回路、 ４・・・ＮＡＮＤストリング、 ５ａ・・・ロウアドレスレジスタ、 ５ｂ・・・カラムアドレスレジスタ、 ６・・・ロジック制御回路、 ７・・・シーケンス制御回路、 ８・・・電圧発生回路、 ９・・・Ｉ／Ｏバッファ、 １０・・・ＮＡＮＤチップ、 １１・・・コントローラ、 ＢＬ・・・ビット線、 ＷＬ・・・ワード線、 ＣＥＬＳＲＣ・・・共通ソース線、 ＭＣ・・・メモリセル。
Claims (3)
- 複数のメモリセルを直列接続してなるメモリストリング、並びに前記メモリストリングの両端にそれぞれ接続される第１の選択トランジスタ及び第２の選択トランジスタを含むＮＡＮＤストリングを配列してなるメモリセルアレイと、
前記複数のメモリセルの制御ゲート電極にそれぞれ接続される複数のワード線と、
前記ＮＡＮＤストリングの第１の端部に前記第１の選択トランジスタを介してそれぞれ接続される複数のビット線と、
前記ＮＡＮＤストリングの第２の端部に前記第２の選択トランジスタを介して接続されるソース線と、
選択ワード線にベリファイ電圧を、非選択ワード線にセルデータによらず非選択メモリセルを導通させる読み出しパス電圧を、選択ビット線に所定の値のビット線電圧を印加して、選択メモリセルが所望のしきい値電圧を有するか否かを判定する書き込みベリファイ動作を実行する制御回路とを備え、
前記制御回路は、前記選択ワード線の前記ＮＡＮＤストリング内の位置に基づいて、前記ビット線電圧又は前記読み出しパス電圧の電圧値を変更可能に構成され、
前記制御回路は、前記ＮＡＮＤストリングにおける前記ソース線側の前記メモリセルから順番にデータが書き込まれるよう書き込み動作を実行し、前記選択ワード線が前記ＮＡＮＤストリング内の所定の位置よりも前記ソース線に近い範囲に含まれる場合、前記ビット線電圧又は前記読み出しパス電圧を同一の電圧値に設定し、前記選択ワード線が前記ＮＡＮＤストリング内の所定の位置よりも前記ビット線に近い範囲に含まれる場合、前記ビット線電圧又は前記読み出しパス電圧の電圧値を変更するよう構成されている
ことを特徴とする不揮発性半導体記憶装置。 - 前記制御回路は、前記選択ワード線が前記ＮＡＮＤストリング内の所定の位置よりも前記ビット線に近い範囲に含まれる場合、前記選択ワード線毎に、それぞれ前記ビット線電圧又は前記読み出しパス電圧の電圧値を変更するよう構成されている
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 前記制御回路は、前記選択ワード線の前記ＮＡＮＤストリング内の位置に基づいて、前記ベリファイ電圧の電圧値を変更可能に構成されている
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013186714A JP5931822B2 (ja) | 2013-09-09 | 2013-09-09 | 不揮発性半導体記憶装置 |
| US14/138,314 US9449708B2 (en) | 2013-09-09 | 2013-12-23 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013186714A JP5931822B2 (ja) | 2013-09-09 | 2013-09-09 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015053099A JP2015053099A (ja) | 2015-03-19 |
| JP5931822B2 true JP5931822B2 (ja) | 2016-06-08 |
Family
ID=52625452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013186714A Expired - Fee Related JP5931822B2 (ja) | 2013-09-09 | 2013-09-09 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9449708B2 (ja) |
| JP (1) | JP5931822B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102118979B1 (ko) * | 2013-09-13 | 2020-06-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
| US10049758B2 (en) * | 2016-07-07 | 2018-08-14 | Sandisk Technologies Llc | Word line dependent pass voltages in non-volatile memory |
| JP6684744B2 (ja) * | 2017-03-24 | 2020-04-22 | キオクシア株式会社 | メモリシステム、メモリコントローラ、およびメモリシステムの制御方法 |
| US10134479B2 (en) * | 2017-04-21 | 2018-11-20 | Sandisk Technologies Llc | Non-volatile memory with reduced program speed variation |
| US9887002B1 (en) * | 2017-05-02 | 2018-02-06 | Sandisk Technologies Llc | Dummy word line bias ramp rate during programming |
| KR102530500B1 (ko) * | 2018-09-28 | 2023-05-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| JP2020149742A (ja) * | 2019-03-12 | 2020-09-17 | キオクシア株式会社 | 半導体記憶装置 |
| KR20210012822A (ko) * | 2019-07-26 | 2021-02-03 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
| TWI733626B (zh) * | 2020-07-07 | 2021-07-11 | 旺宏電子股份有限公司 | 記憶體裝置之操作方法 |
| US11837296B2 (en) * | 2021-10-19 | 2023-12-05 | Sandisk Technologies Llc | Non-volatile memory with adjusted bit line voltage during verify |
| US11935593B2 (en) * | 2022-05-25 | 2024-03-19 | Sandisk Technologies Llc | Dummy cell resistance tuning in NAND strings |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000285692A (ja) * | 1999-04-01 | 2000-10-13 | Sony Corp | 不揮発性半導体記憶装置、並びにデータ書き込み方法およびデータ読み出し方法 |
| JP3829088B2 (ja) * | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
| JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
| JP4828901B2 (ja) | 2005-09-22 | 2011-11-30 | 株式会社東芝 | 半導体集積回路装置 |
| US7508713B2 (en) | 2007-03-29 | 2009-03-24 | Sandisk Corporation | Method of compensating variations along a word line in a non-volatile memory |
| CN101675481A (zh) | 2007-03-29 | 2010-03-17 | 桑迪士克公司 | 非易失性存储器和补偿沿字线的压降的方法 |
| JP5127350B2 (ja) * | 2007-07-31 | 2013-01-23 | 株式会社東芝 | 半導体記憶装置 |
| JP4510060B2 (ja) | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し／書き込み制御方法 |
| JP2010009733A (ja) | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP5159477B2 (ja) | 2008-07-08 | 2013-03-06 | 株式会社東芝 | 不揮発性半導体記憶装置およびその消去検証方法 |
| JP2010092559A (ja) * | 2008-10-10 | 2010-04-22 | Toshiba Corp | Ｎａｎｄ型フラッシュメモリ |
| US8811077B2 (en) | 2011-01-19 | 2014-08-19 | Macronix International Co., Ltd. | Memory architecture of 3D array with improved uniformity of bit line capacitances |
| TWI497496B (zh) * | 2011-01-19 | 2015-08-21 | Macronix Int Co Ltd | 三維記憶體陣列架構 |
| KR101875142B1 (ko) * | 2011-02-17 | 2018-07-06 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
-
2013
- 2013-09-09 JP JP2013186714A patent/JP5931822B2/ja not_active Expired - Fee Related
- 2013-12-23 US US14/138,314 patent/US9449708B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015053099A (ja) | 2015-03-19 |
| US20150070986A1 (en) | 2015-03-12 |
| US9449708B2 (en) | 2016-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5931822B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
| JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
| US9818477B2 (en) | Methods of programming memory cells in non-volatile memory devices | |
| KR101150645B1 (ko) | 비휘발성 반도체 메모리 장치 | |
| TWI567744B (zh) | 半導體裝置的操作方法 | |
| JP5565948B2 (ja) | 半導体メモリ | |
| KR100882206B1 (ko) | 비휘발성 메모리 장치 및 그 동작 방법 | |
| JP2018147535A (ja) | 半導体記憶装置及びメモリシステム | |
| JP2008084471A (ja) | 半導体記憶装置 | |
| US20130159610A1 (en) | Non-volatile semiconductor memory device related method of operation | |
| JP5341965B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2018163727A (ja) | 半導体記憶装置 | |
| JP2013069388A (ja) | 不揮発性半導体記憶装置 | |
| JP2011150749A (ja) | 不揮発性半導体記憶装置 | |
| US9202575B2 (en) | Nonvolatile semiconductor memory device | |
| JP5259667B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2009301607A (ja) | 不揮発性半導体記憶装置およびその制御方法 | |
| KR20120059035A (ko) | 반도체 메모리 장치의 프로그램 방법 | |
| JP6042363B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2012123856A (ja) | 不揮発性半導体記憶装置 | |
| JP2013069363A (ja) | 不揮発性半導体記憶装置 | |
| JP2017054567A (ja) | 半導体記憶装置 | |
| JP2015176612A (ja) | 不揮発性半導体記憶装置 | |
| JP6240044B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160427 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5931822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |