JP5900621B2 - システムおよびシステムの制御方法 - Google Patents

Description

本発明は、システムおよびシステムの制御方法に関する。

複数の制御単位により構成される計算機システムがある。このような、計算機システムは、システム内に１台だけ電源制御部を有する。そして、電源制御部は、システム内に複数存在する制御単位の電源オンまたは電源オフを制御する。

このような計算機システムにおいて、電源制御部と制御単位とを接続する場合、スター型に接続をする事が多い。図１５Ａを用いて、電源制御部と制御単位とをスター型に接続する計算機システムの一例を説明する。図１５Ａは、電源制御部と制御単位とをスター型に接続する計算機システムの一例を示す図である。

図１５Ａに示すように、計算機システム９００は、電源制御部９０１と、被制御単位９０２と、被制御単位９０３と、被制御単位９０４と、被制御単位９０５とを有する。ここで、被制御単位とは、電源制御部９０１により電源制御を受ける制御単位のことを示す。なお、電源制御部９０１は、例えば、ＳＶＰ（Service Processor）などであり、また、被制御単位は、例えば、ＣＰＵ（Central Processing Unit）ユニットや、ＩＯ（Input Output）ユニットなどである。

図１５Ａに示すように、電源制御部９０１と、被制御単位９０２〜９０５とをスター型に接続する場合、電源制御部９０１は、複数の被制御単位９０２〜９０５それぞれと、１：１で接続する。このため、電源制御部９０１は、コネクタやケーブルなどを含んだ複数のインタフェース部９０１ａ〜９０１ｄを備える。電源制御部９０１において、このインタフェース部９０１ａ〜９０１ｄは、電源制御部９０１内のスペースを占有する。

このようなことから、計算機システムでは、電源制御部内のスペースを確保するため、電源制御信号を中継する機能を備えた制御単位と、電源制御部とを数珠つなぎに接続するデイジーチェーン型の接続に関する技術が知られている。

図１５Ｂを用いて、電源制御部と制御単位とを数珠つなぎに接続する計算機システムの一例を説明する。図１５Ｂは、電源制御部と制御単位とを数珠つなぎに接続する計算機システムの一例を示す図である。図１５Ｂに示すように、計算機システム９００は、電源制御部９０１と、被制御単位９０２と、被制御単位９０３と、被制御単位９０４と、被制御単位９０５とを有する。

図１５Ｂに示すように、計算機システム９００において、電源制御部９０１は、被制御単位９０２と接続し、被制御単位９０２は、被制御単位９０３と接続する。また、被制御単位９０３は、被制御単位９０４と接続し、被制御単位９０４は、被制御単位９０５と接続する。

特開２０１０−２５７９６４号公報

しかしながら、上述した従来の技術では、制御装置内のスペースを確保する一方で、制御信号の途切れを回避することができないという課題がある。

具体的には、ある被制御単位の中継機能が電源断もしくは故障となった場合、この被制御単位から下位に位置する被制御単位に電源制御信号が伝わらない場合がある。図１５Ｂに示す例において、被制御単位９０３に異常が生じた場合、電源制御部９０１により送信される制御信号は、被制御単位９０３の下位に位置する被制御単位９０４および被制御単位９０５に伝わらない。

１つの側面では、本発明は、制御信号の途切れを回避することができるシステムおよびシステムの制御方法を提供することを目的とする。

本願の開示するシステムは、一つの態様において、複数の被制御装置と、第１の経路と、第２の経路と、制御装置とを有する。第１の経路は、制御装置と複数の被制御装置とを所定の順で接続し、制御信号を上位の装置から下位の装置へ転送可能にするとともに当該制御信号に対する応答信号を下位の装置から上位の装置に転送可能にする。第２の経路は、制御装置と複数の被制御装置とを第１の経路における所定の順とは逆順で接続し、制御信号を上位の装置から下位の装置へ転送可能にするとともに当該制御信号に対する応答信号を下位の装置から上位の装置に転送可能にする。制御装置は、第１の経路または第２の経路のいずれか一方を用いて被制御装置に送信する制御信号が途切れた場合、該制御信号が途切れた先の被制御装置に他方の経路を用いて該制御信号を送信する。

１実施形態におけるシステムによれば、制御信号の途切れを回避することができる。

図１は、実施例１に係る計算機システムの構成の一例を示すブロック図である。 図２は、実施例１に係る計算機システムによる処理動作の一例を示す図である。 図３は、実施例２に係る計算機システムの構成の一例を示すブロック図である。 図４は、電源制御部の構成の一例を示すブロック図である。 図５は、被制御単位の構成の一例を示すブロック図である。 図６は、中継部およびボックス内電源制御部の詳細な構成の一例を示すブロック図である。 図７は、システム構成テーブルのデータ構造の一例を示す図である。 図８は、計算機システムにおいて送受信されるパケットの一例を示す図である。 図９は、計算機システムにおける各装置の接続状態の一例を示す図である。 図１０は、電源オンのシーケンス処理の処理動作の一例を示すシーケンス図である。 図１１Ａは、電源制御部による電源オンのシーケンス処理の処理手順を示すフローチャートである。 図１１Ｂは、電源制御部による電源オンのシーケンス処理の処理手順を示すフローチャートである。 図１１Ｃは、電源制御部による電源オンのシーケンス処理の処理手順を示すフローチャートである。 図１２は、電源制御部による被制御単位からの応答受信時の処理の処理手順を示すフローチャートである。 図１３は、実施例２に係る被制御単位によるパケット受信時の処理の処理手順を示すフローチャートである。 図１４は、被制御単位による制御信号に対する応答処理の処理手順を示すフローチャートである。 図１５Ａは、電源制御部と制御単位とをスター型に接続する計算機システムの一例を示す図である。 図１５Ｂは、電源制御部と制御単位とを数珠つなぎに接続する計算機システムの一例を示す図である。

以下に、本願の開示するシステムおよびシステムの制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。そして、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。

実施例１では、制御信号の一例として、電源のオンまたは電源のオフを指示する電源制御信号を示す。図１および図２を用いて、システムの構成、処理動作などについて説明する。

［実施例１に係る計算機システムの構成］
図１を用いて、実施例１に係る計算機システム１の構成について説明する。図１は、実施例１に係る計算機システム１の構成の一例を示すブロック図である。図１に示すように、実施例１に係る計算機システム１は、電源制御部１０と、被制御単位２０ａと、被制御単位２０ｂと、被制御単位２０ｃと、被制御単位２０ｄとを有する。なお、各被制御単位２０ａ〜２０ｄを区別しない場合には、被制御単位２０と記載する。また、計算機システム１が有する被制御単位２０の数は、図１に示す数に限定されるものではない。

電源制御部１０は、被制御単位２０との通信を制御する通信部１１と通信部１２とを有し、電源制御信号を送信することで被制御単位２０の電源オンまたは電源オフを指示する制御装置である。ここで、電源制御信号とは、被制御単位２０の電源オンまたは電源オフを指示する信号である。なお、以下の説明では、電源制御信号のことを「制御信号」と記載する。

被制御単位２０ａは、電源制御部１０および他の被制御単位２０との通信を制御する中継部２１ａと中継部２２ａとを有し、電源制御部１０から受信した制御信号に基づいて、自身の電源オンまたは電源オフを制御する。また、被制御単位２０ｂは、電源制御部１０および他の被制御単位２０との通信を制御する中継部２１ｂと中継部２２ｂとを有し、電源制御部１０から受信した制御信号に基づいて、自身の電源オンまたは電源オフを制御する。

同様に、被制御単位２０ｃは、電源制御部１０および他の被制御単位２０との通信を制御する中継部２１ｃと中継部２２ｃとを有し、電源制御部１０から受信した制御信号に基づいて、自身の電源オンまたは電源オフを制御する。また、被制御単位２０ｄは、電源制御部１０および他の被制御単位２０との通信を制御する中継部２１ｄと中継部２２ｄとを有し、電源制御部１０から受信した制御信号に基づいて、自身の電源オンまたは電源オフを制御する。なお、中継部２１ａ〜２１ｄを区別しない場合には、中継部２１と記載し、中継部２２ａ〜２２ｄを区別しない場合には、中継部２２と記載する。

そして、計算機システム１では、電源制御部１０が有する通信部１１と各被制御単位２０が有する中継部２１とが第１のパス２により数珠繋ぎに接続される。例えば、計算機システム１において、電源制御部１０が有する通信部１１は、被制御単位２０ａが有する中継部２１ａと接続し、被制御単位２０ａが有する中継部２１ａは、被制御単位２０ｂが有する中継部２１ｂと接続する。また、被制御単位２０ｂが有する中継部２１ｂは、被制御単位２０ｃが有する中継部２１ｃと接続し、被制御単位２０ｃが有する中継部２１ｃは、被制御単位２０ｄが有する中継部２１ｄと接続する。

また、計算機システム１において、電源制御部１０が有する通信部１２と各被制御単位２０が有する中継部２２とが、第２のパス３により第１のパス２とは逆順に数珠繋ぎに接続される。例えば、計算機システム１において、電源制御部１０が有する通信部１２は、被制御単位２０ｄが有する中継部２２ｄと接続し、被制御単位２０ｄが有する中継部２２ｄは、被制御単位２０ｃが有する中継部２２ｃと接続する。また、被制御単位２０ｃが有する中継部２２ｃは、被制御単位２０ｂが有する中継部２２ｂと接続し、被制御単位２０ｂが有する中継部２２ｂは、被制御単位２０ａが有する中継部２２ａと接続する。なお、第２のパス３と第１のパス２とを区別するため、図中では第２のパス３を破線で示す。

そして、電源制御部１０は、第１のパス２または第２のパス３のいずれか一方を用いて被制御単位２０に送信する制御信号が途切れる場合、他方の経路を用いて制御信号を送信する。

［実施例１に係る計算機システム１による処理動作］
次に、図２を用いて、実施例１に係る計算機システム１による処理動作を説明する。図２は、実施例１に係る計算機システム１による処理動作の一例を示す図である。なお、図２は、被制御単位２０ｂに異常が生じた場合を示す。また、図２は、電源制御部１０が、被制御単位２０ａ、被制御単位２０ｂ、被制御単位２０ｃ、被制御単位２０ｄの順で制御信号を第１のパス２から送信しようとする場合を示す。

電源制御部１０は、第１のパス２を介して、被制御単位２０ａに制御信号を送信する。そして、制御信号を受信した被制御単位２０ａは、制御信号に対する応答を第１のパス２を介して電源制御部１０に送信する。続いて、電源制御部１０は、第１のパス２を介して、被制御単位２０ｂに制御信号を送信する。

ここで、電源制御部１０は、被制御単位２０ｂが計算機システム１から取り外されているため、制御信号に対する応答を所定の期間経過後も得られない。そして、電源制御部１０は、第２のパス３を介して、被制御単位２０ｂに制御信号を送信する。ここで、電源制御部１０は、被制御単位２０ｂが計算機システム１から取り外されているため、制御信号に対する応答は所定の期間経過後も得られない。そこで、電源制御部１０は、被制御単位２０ｂへの制御信号送信を諦めて、次の被制御単位２０ｃの制御に移行する。

以降、電源制御部１０は、第２のパス３を介して、被制御単位２０ｃ、被制御単位２０ｄの順で制御信号を送信する。このようして、計算機システム１は、制御信号の途切れを回避することができる。

次に、実施例２に係る計算機システムについて説明する。実施例２では、電源制御部１０として、ＣＰＵ（Central Processing Unit）ボックスが有するＳＶＰ（Service Processor）を一例にあげる。また、実施例２では、被制御単位２０として、ＳＳ(System Storage)ボックスと、ＭＶボックスと、ＩＯ（Input Output）ボックスとを一例にあげる。

［実施例２に係る計算機システム１の構成］
図３を用いて、実施例２に係る計算機システム１の構成について説明する。図３は、実施例２に係る計算機システム１の構成の一例を示すブロック図である。図３に示すように、計算機システム１は、ＣＰＵボックス１０ａと、ＳＳボックス２０ａと、ＭＶボックス２０ｂと、ＩＯボックス２０ｃと、ＩＯボックス２０ｄとを有する。

ＣＰＵボックス１０ａは、ＳＶＰ（電源制御部）１０を有する。このＣＰＵボックス１０ａは、図示しないＣＰＵやシステムボードを有し、計算機システム１において、各種演算処理を実行するユニットである。なお、以下の説明では、ＳＶＰ１０を電源制御部１０と記載する。また、電源制御部１０は、通信部１１および通信部１２を有する。

ＳＳボックス２０ａは、中継部２１ａおよび中継部２２ａを有し、計算機システム１内で利用される各種のデータやプログラムを記憶するユニットである。ＭＶボックス２０ｂは、中継部２１ｂおよび中継部２２ｂを有し、データの転送を実行するユニットである。

ＩＯボックス２０ｃは、中継部２１ｃおよび中継部２２ｃを有し、また図示しないＰＣＩカードなどを含みデータの入出力を実行するユニットである。ＩＯボックス２０ｄは、中継部２１ｄおよび中継部２２ｄを有し、また図示しないＰＣＩカードなどを含みデータの入出力を実行するユニットである。

なお、計算機システム１において、ＳＳボックス２０ａと、ＭＶボックス２０ｂと、ＩＯボックス２０ｃと、ＩＯボックス２０ｄとを区別しない場合には、「被制御単位２０」と記載する。また、中継部２１ａ〜２１ｄを区別しない場合には、中継部２１と記載し、中継部２２ａ〜２２ｄを区別しない場合には、中継部２２と記載する。

このような、計算機システム１において、通信部１１には、配下の装置である被制御単位２０の中継部２１のポートが、デイジーチェーン型の接続で順次数珠繋ぎに接続される。デイジーチェーンの末端の装置では、その先に繋げられるものは無く、デイジーチェーン型の接続はその装置で終わる。ここでは、これを第１のパス２と呼ぶ。なお、第１のパス２において、電源制御部１０側に位置する装置を上位の装置と呼び、第１のパス２の末端側に位置する装置を下位の装置と呼ぶものとする。

また、計算機システム１において、通信部１２には、配下の装置被制御単位２０の中継部２２のポートが、デイジーチェーン型の接続で順次数珠繋ぎに接続される。ここで、接続順序は第１のパス２と逆順に接続していく。これを第２のパス３と呼ぶ。逆順の接続のため、第２のパス３では、第１のパス２の先頭装置が末端、第１のパス２の末端装置が先頭の装置となる。なお、第２のパス３において、電源制御部１０側に位置する装置を上位の装置と呼び、第２のパス３の末端側に位置する装置を下位の装置と呼ぶものとする。

電源制御部１０は、システムを構成する単位毎に、予め決められた順番に従って、電源オンまたは電源オフを指示する制御信号などのコマンドを順次発行する。ここで、この制御信号および制御信号に対する応答は、パケットにより実現される。なお、以下の説明では、この電源オンの制御信号を順次発行し、被制御単位の電源をオンに制御する処理のことを「電源オンのシーケンス処理」と記載する。

そして、電源制御部１０は、第１のパス２または第２のパス３のいずれか一方を用いて被制御単位２０に送信する制御信号が途切れる場合、他方の経路を用いて制御信号を送信する。

なお、電源制御部１０と各被制御単位２０とを接続するインタフェースは、双方向の通信ができるインタフェースであれば、パラレルでもシリアルでもよい。なお、ここでは、電源制御部１０と各被制御単位２０とを接続するインタフェースは、シリアルインタフェースの例を示す。そして、シリアルインタフェースで送られるコマンドのひとまとまりをパケットと呼ぶ。

被制御単位２０は、自装置宛てのパケットを電源制御部１０から受信した場合、パケットに指定される動作を実行する。例えば、被制御単位２０は、図示しない電源コンバータを有しており、電源制御部１０の制御により、予め決められる所定の順序で電源コンバータをオンまたはオフに制御する。一例をあげると、被制御単位２０は、電源のオンを指示する自装置宛てのパケットを電源制御部１０から受信した場合、自身の電源をオンに制御する。

また、被制御単位２０は、自装置充てでないパケットを電源制御部１０から受信した場合には、下位の被制御単位２０宛てであると判定し、そのパケットを下位の装置に転送する。

また、各被制御単位２０は、下位の被制御単位２０からパケットを受信した場合には、電源制御部１０宛てであると判定し、受信したパケットを上位の装置に転送する。

［電源制御部１０の構成］
次に、図４を用いて、電源制御部１０の構成を説明する。図４は、電源制御部１０の構成の一例を示すブロック図である。図４に示すように、電源制御部１０は、通信部１１と、通信部１２と、システム構成テーブル１０５と、リンク状態レジスタ部１０６と、リンク状態レジスタ部１０７と、パケット記憶部１０８と、デコード部１１０とを有する。また、電源制御部１０は、パケット生成部１１１と、ファーム制御部１１２とを有する。

通信部１１は、送受信部１０１と、リンク制御部１０２とを有し、第１のパス２により被制御装置２０ａの中継部２１ａと接続する。

送受信部１０１は、パケット生成部１１１により生成されるパケットをパケット記憶部１０８から受付けて、中継部２１ａに送信する。また、送受信部１０１は、中継部２１ａから受信するパケットをパケット記憶部１０８に出力する。

リンク制御部１０２は、送受信部１０１と中継部２１ａとの間がリンクアップしているか否かを判定し、判定結果をリンク状態レジスタ部１０６に格納する。

通信部１２は、送受信部１０３と、リンク制御部１０４とを有し、第２のパス３により被制御装置２０ｄの中継部２２ｄと接続する。

送受信部１０３は、パケット生成部１１１により生成されるパケットをパケット記憶部１０８から受付けて、中継部２２ｄに送信する。また、送受信部１０３は、中継部２２ｄから受信するパケットをパケット記憶部１０８に出力する。

リンク制御部１０４は、送受信部１０３と中継部２２ｄとの間がリンクアップしているか否かを判定し、判定結果をリンク状態レジスタ部１０７に格納する。

システム構成テーブル１０５は、計算機システム１を構成する各装置に関する情報を記憶する。このシステム構成テーブル１０５には、装置の種類、装置のインストール情報、電源投入順序、物理的な接続順序を示すアドレス情報が含まれる。なお、システム構成テーブル１０５が記憶するデータ構造については、図７を用いて後述する。

リンク状態レジスタ部１０６は、送受信部１０１と中継部２１ａとの間がリンクアップしているか否かを示す情報を記憶する。例えば、リンク状態レジスタ部１０６は、送受信部１０１と中継部２１ａとの間がリンクアップしていることを示す「１」あるいは、送受信部１０１と中継部２１ａとの間がリンクアップしていないことを示す「０」を記憶する。なお、リンク状態レジスタ部１０７は、送受信部１０３と中継部２２ｄとの間がリンクアップしているか否かを示す情報を記憶する。

パケット記憶部１０８は、送受信部１０１、送受信部１０３、デコード部１１０およびパケット生成部１１１間で入出力されるパケットを記憶する。

デコード部１１０は、受信したパケットが含む制御内容を示すオペレーションコード（以下、オペコードと呼ぶ）を抽出し、受信したパケットが指示する処理動作を判定する。デコード部１１０は、判定した処理動作をファーム制御部１１２に出力する。

パケット生成部１１１は、ファーム制御部１１２により決定された処理動作を指示するパケットを生成する。例えば、パケット生成部１１１は、宛て先アドレス、指示する動作を表すオペコード、送り元アドレス、動作のオプションを示すサブコードなどを含んだパケットを生成する。なお、パケット生成部１１１が生成するパケットについては、図８を用いて後述する。

ファーム制御部１１２は、被制御単位２０の電源オンまたは電源オフを指示するパケットや被制御単位に応答パケットなどを送信する場合、システム構成テーブル１０５を参照し、第１のパス２または第２のパス３のいずれを介して送信するかを決定する。

そして、ファーム制御部１１２は、パケットの種別や宛て先などに関する情報と、決定したパスとをパケット生成部１１１に出力する。この結果、パケット生成部１１１がパケットを生成し、生成したパケットをパケット記憶部１０８に出力する。そして、パケット記憶部１０８は、決定されたパスと接続する送受信部１０１または送受信部１０３にパケットを出力する。

また、ファーム制御部１１２は、第１のパス２または第２のパス３のいずれか一方を用いて被制御単位２０に送信するパケットが途切れた場合、他方の経路を用いてパケットを被制御単位２０に送信する。

例えば、ファーム制御部１１２は、被制御単位２０からパケットに対する応答を所定の期間経過後も得られない場合、被制御単位２０に送信するパケットが途切れたと判定し、他方の経路を介して、このパケットを被制御単位２０に送信する。

また、例えば、ファーム制御部１１２は、いずれかの被制御単位２０からパケットが途切れたことを示す通知を受信する場合、他方の経路を介して、パケットを被制御装置単位２０に送信する。

［被制御単位２０の構成］
次に、図５を用いて、被制御単位２０の構成を説明する。図５は、被制御単位２０の構成の一例を示すブロック図である。図５に示すように、被制御単位２０は、中継部２１と、中継部２２と、ボックス内電源制御部２３と、電源コンバータ２４と、電源コンバータ２５とを有する。

中継部２１は、第１のパス２を介して、電源制御部１０や他の被制御単位２０と接続する。中継部２２は、第２のパス３を介して、電源制御部１０や他の被制御単位２０と接続する。

ボックス内電源制御部２３は、第１のパス２または第２のパス３のいずれか一方から電源のオンまたは電源オフを指示する自身宛のパケットを受信した場合、電源コンバータ２４または電源コンバータ２５に動作を指示する。

そして、ボックス内電源制御部２３は、パケットを受信したことを示す通知を電源制御部１０に送信する。ここで、ボックス内電源制御部２３は、電源のオンを指示する自身宛のパケットを受信した場合、電源を正常にオンできたか否かを示す情報を応答に含めて電源制御部１０に送信する。

また、ボックス内電源制御部２３は、上位の被制御単位２０から中継転送不可の通知を受け取った場合には、他方の経路を介して、通知を電源制御部１０に送信する。

また、ボックス内電源制御部２３は、他装置宛のパケットを上位の装置から受信して下位の被制御単位２０に転送するとき、下位の被制御単位２０とのリンクアップを確認できない場合、パケットが途切れたことを示す通知を電源制御部１０に送信する。

電源コンバータ２４は、スタンバイ電源供給部２４ａを有する。このスタンバイ電源供給部２４ａは、外部から電源供給を受け、中継部２１、中継部２２およびボックス内電源制御部２３に常時小電力の電源を供給し、動作させる。そして、電源コンバータ２４は、ボックス内電源制御部２３から電源オンを指示された場合、被制御単位２０全体への電源供給を開始する。また、電源コンバータ２４は、ボックス内電源制御部２３から電源オフを指示された場合、電源供給を停止する。ここで、電源コンバータ２４は、電源オンまたは電源オフを正常に実行できたか否かを示す情報をボックス内電源制御部２３に出力する。

また、電源コンバータ２５は、スタンバイ電源供給部２５ａを有する。このスタンバイ電源供給部２５ａは、外部から電源供給を受け、中継部２１、中継部２２およびボックス内電源制御部２３に常時小電力の電源を供給し、動作させる。そして、電源コンバータ２５は、ボックス内電源制御部２３から電源オンを指示された場合、被制御単位２０全体への電源供給を開始する。また、電源コンバータ２５は、ボックス内電源制御部２３から電源オフを指示された場合、電源供給を停止する。ここで、電源コンバータ２５は、電源オンまたは電源オフを正常に実行できたか否かを示す情報をボックス内電源制御部２３に出力する。

なお、ここでは、電源コンバータ２５は、電源コンバータ２４に異常が発生した場合の予備として設けられるものとする。また、なお、被制御単位２０は、電源コンバータ２４のみを有し、電源コンバータ２５を有さないように構成されてもよい。

［中継部２１、中継部２２およびボックス内電源制御部２３の詳細な構成］
次に、図６を用いて、中継部２１、中継部２２およびボックス内電源制御部２３の詳細な構成を説明する。図６は、中継部２１、２２およびボックス内電源制御部２３の詳細な構成の一例を示すブロック図である。

図６に示すように、中継部２１は、送受信部２０１と、送受信部２０２と、リンク制御部２０３と、リンク制御部２０４とを有し、第１のパス２を介して、電源制御部１０や他の被制御単位２０と接続する。

送受信部２０１は、第１のパス２において自身より上位の装置との間のパケットの送受信を制御する。例えば、送受信部２０１は、第１のパス２において自身より上位の装置から受信したパケットをパケット記憶部２１２に出力する。また、パケット記憶部２１２からパケットを受付けて、第１のパス２において自身より上位の装置に受付けたパケットを送信する。

送受信部２０２は、第１のパス２において自身より下位の装置との間のパケットの送受信を制御する。例えば、送受信部２０２は、第１のパス２において自身より下位の装置から受信したパケットをパケット記憶部２１２に出力する。また、パケット記憶部２１２からパケットを受付けて、第１のパス２において自身より下位の装置に受付けたパケットを送信する。

リンク制御部２０３は、送受信部２０１と、対向する送受信部との間がリンクアップしているか否かを判定し、判定結果を後述するリンク状態レジスタ部２０９に格納する。リンク制御部２０４は、送受信部２０２と、対向する送受信部との間がリンクアップしているか否かを判定し、判定結果を後述するリンク状態レジスタ部２０９に格納する。

また、中継部２２は、送受信部２０５と、送受信部２０６と、リンク制御部２０７と、リンク制御部２０８とを有し、第２のパス３を介して、電源制御部１０や他の被制御単位２０と接続する。

送受信部２０５は、第２のパス３において自身より上位の装置との間のパケットの送受信を制御する。例えば、送受信部２０５は、第２のパス３において自身より上位の装置から受信したパケットをパケット記憶部２１２に出力する。また、パケット記憶部２１２からパケットを受付けて、第２のパス３において自身より上位の装置に受付けたパケットを送信する。

送受信部２０６は、第２のパス３において自身より下位の装置との間のパケットの送受信を制御する。例えば、送受信部２０６は、第２のパス３において自身より下位の装置から受信したパケットをパケット記憶部２１２に出力する。また、パケット記憶部２１２からパケットを受付けて、第２のパス３において自身より下位の装置に受付けたパケットを送信する。

リンク制御部２０７は、送受信部２０５と、対向する送受信部との間がリンクアップしているか否かを判定し、判定結果を後述する後述するリンク状態レジスタ部２１０に格納する。リンク制御部２０８は、送受信部２０６と、対向する送受信部との間がリンクアップしているか否かを判定し、判定結果を後述するリンク状態レジスタ部２１０に格納する。

また、ボックス内電源制御部２３は、リンク状態レジスタ部２０９と、リンク状態レジスタ部２１０と、自アドレス記憶部２１１と、パケット記憶部２１２とを有する。また、ボックス内電源制御部２３は、デコード部２１４と、報告パケット生成部２１５と、ファーム制御部２１６とを有する。

リンク状態レジスタ部２０９は、送受信部２０１と対向する送受信部との間、および、送受信部２０２と対向する送受信部との間がリンクアップしているか否かを示す情報を記憶する。例えば、リンク状態レジスタ部２０９は、リンクアップしていることを示す「１」あるいは、リンクアップしていないことを示す「０」を記憶する。なお、リンク状態レジスタ部２１０は、送受信部２０５と対向する送受信部との間、および、送受信部２０６と対向する送受信部との間がリンクアップしているか否かを示す情報を記憶する。

自アドレス記憶部２１１は、自身に付与されるアドレスを記憶する。

パケット記憶部２１２は、送受信部２０１、送受信部２０２、送受信部２０５、送受信部２０６、デコード部２１４および報告パケット生成部２１５、ファーム制御部２１６間で入出力されるパケットを記憶する。

ファーム制御部２１６は、送受信部２０１または送受信部２０５からパケットを受信した場合、すなわち、上位に位置する装置からパケットを受信した場合、パケット記憶部２１２からアドレス情報を読み出して、パケットの宛て先と自アドレス記憶部２１１が記憶するアドレスとが一致するか否かを判定する。

ファーム制御部２１６は、アドレスが一致する場合、後述するデコード部２１４にオペコードを抽出させ、受信したパケットが指示する処理動作を判定させる。そして、ファーム制御部２１６は、受信したパケットに対する電源制御部１０宛ての応答パケットを報告パケット生成部２１５に生成させる。パケット記憶部２１２は、報告パケット生成部２１５から受け付けた応答パケットを、受信したパスにおいて上位に位置する装置と接続する送受信部２０１または送受信部２０５に出力する。

また、ファーム制御部２１６は、アドレスが一致しない場合、下位に位置する装置と接続する送受信部２０２または送受信部２０６に受信したパケットの中継転送を指示する。

また、ファーム制御部２１６は、送受信部２０２からパケットを受信した場合、すなわち、下位に位置する装置からパケットを受信した場合、受信したパケットを上位の装置に中継転送するように送受信部２０１に指示する。同様に、ファーム制御部２１６は、送受信部２０６からパケットを受信した場合、すなわち、下位に位置する装置からパケットを受信した場合、受信したパケットを上位の装置に中継転送するように送受信部２０５に指示する。

デコード部２１４は、受信したパケットのオペコードを抽出し、受信したパケットが指示する処理動作を判定する。デコード部２１４は、判定した処理動作をファーム制御部２１６に出力する。

報告パケット生成部２１５は、ファーム制御部２１６により生成された状態を報告するパケットを生成する。例えば、報告パケット生成部２１５は、宛て先アドレス、状態報告を表すオペコード、送り元アドレス、状態の詳細を示すサブコードなどを含んだパケットを生成する。なお、報告パケット生成部２１５が生成するパケットについては、図８を用いて後述する。

ファーム制御部２１６は、電源制御部１０から自装置宛のパケットを受信した場合、デコード部２１４により判定された処理動作を実行する。例えば、ファーム制御部２１６は、電源のオンを指示する自身宛のパケットを受信した場合、電源コンバータ２４または電源コンバータ２５の電源をオンにするように指示する。

そして、ファーム制御部２１６は、電源コンバータ２４または電源コンバータ２５から電源オンまたは電源オフを正常に実行できたか否かを示す情報を受付け、電源を正常にオンまたはオフできたか否かを示す情報を応答に含めて電源制御部１０に送信する。

また、ファーム制御部２１６は、電源制御部１０から、通知に対する応答を受信できない場合、他方の経路を介して、通知を電源制御部１０に送信する。

また、例えば、ファーム制御部２１６は、他装置宛のパケットを上位の装置から受信して下位の被制御単位２０に転送するとき、下位の被制御単位２０とのリンクアップを確認できない場合、パケットが途切れたことを示す通知を電源制御部１０に送信する。

［システム構成テーブル１０５のデータ構造の一例］
次に、図７を用いて、システム構成テーブル１０５のデータ構造について説明する。図７は、システム構成テーブル１０５のデータ構造の一例を示す図である。図７に示すように、システム構成テーブル１０５は、「エントリ」と「インストール」と「アドレス」と「装置タイプ」と「装置略称」と「第１のパス優先ビット」とを対応付けた情報を記憶する。

ここで、システム構成テーブル１０５が記憶する「エントリ」は、計算機システム１における各装置の接続順を示す。なお、接続順は、第１のパス２において、上位の装置から下位の装置の順である。例えば、「エントリ」には、第１のパス２の先頭であることを示す「１」、第１のパス２の２番目であることを示す「２」などの値が格納される。

また、システム構成テーブル１０５が記憶する「インストール」は、計算機システム１において、装置が定義されているか否かを示す情報である。ここでいう定義とは、計算機システム１において、装置が第１のパス２および第２のパス３で接続されていることを示す。例えば、「インストール」には、装置が定義されていることを示す「１」あるいは、装置が定義されていないことを示す「０」が格納される。

また、システム構成テーブル１０５が記憶する「アドレス」は、装置の物理的な接続順序を示すアドレス情報が利用されるものとして説明する。例えば、「エントリ」が「１」に対応する「アドレス」には、「ｂ０００１」が格納される。また、「エントリ」が「２」に対応する「アドレス」には、「ｂ００１０」が格納される。

また、システム構成テーブル１０５が記憶する「装置タイプ」は、装置の種類を示す。例えば、「装置タイプ」には、「ＳＳボックス」、「ＭＶボックス」、「ＩＯボックス」などが格納される。

また、システム構成テーブル１０５が記憶する「装置略称」は、「エントリ」に対応する装置の略称である。例えば、「エントリ」が「１」に対応する「装置略称」には、「Ａ」が格納される。この場合、「エントリ」が「１」に対応する装置のことを装置Ａと呼ぶ。また、「エントリ」が「２」に対応する「装置略称」には、「Ｂ」が格納される。この場合、「エントリ」が「２」に対応する装置のことを装置Ｂと呼ぶ。なお、システム構成テーブル１０５は、この「装置略称」を保持しないようにしてもよい。

また、システム構成テーブル１０５が記憶する「第１のパス優先ビット」は、電源制御部１０がパケットを送信する場合、まず第１のパス２を介して送信するか否かを示す情報である。言い換えると、「第１のパス優先ビット」は、第１のパス２が、第２のパス３に対して優先するか否かを示す情報である。例えば、「第１のパス優先ビット」には、第１のパス２が、第２のパス３に対して優先することを示す「１」、第２のパス３が、第１のパス２に対して優先することを示す「０」が格納される。

図７に示すシステム構成テーブル１０５は、計算機システム１には、装置Ａから装置Ｄの順で接続される４台の装置が定義されており、各装置は、第１のパス２を優先してパケットを送信することを示す。

［計算機システム１において送受信されるパケット］
次に、図８を用いて、計算機システム１において送受信されるパケットについて説明する。図８は、計算機システム１において送受信されるパケットの一例を示す図である。図８に示すように、計算機システム１において送受信されるパケットは、「宛て先」と「送り元」と「オペコード」と「サブコード」とを対応付けた情報を含む。

ここで、パケットに含まれる「宛て先」は、パケットの宛て先である装置のアドレスを示す。例えば、「宛て先」には、電源制御部１０が宛て先であることを示す「ｂ００００」、装置Ａが宛て先であることを示す「ｂ０００１」などが格納される。

また、パケットに含まれる「送り元」は、パケットの送り元である装置のアドレスを示す。例えば、「送り元」には、電源制御部１０が送り元であることを示す「ｂ００００」、装置Ａが送り元であることを示す「ｂ０００１」などが格納される。

また、パケットに含まれる「オペコード」は、指示する処理動作を示す。例えば、「オペコード」には、電源オフの制御を指示する「ｂ０１０１＿００００」、電源オンの制御を指示する「ｂ０１０１＿０００１」などが格納される。また、「オペコード」には、正常に電源をオンしたことを応答する「ｂ０１０１＿００１０」、電源異常などの電源アラームを応答する「ｂ０１０１＿００１１」などが格納される。

また、パケットに含まれる「サブコード」は、動作のオプションを示す。例えば、「サブコード」には、動作のオプションを指定しないことを示す「ｂ００００＿００００」などが格納される。また、「サブコード」は、試験用途の機能としても利用される。例えば、「サブコード」には、例えば、電圧のマージンが所定電圧に対して＋５％から−１０％のいずれかであることを示す情報が格納される。

図８に示す例のパケットは、電源制御部１０が装置Ａを宛先として送信する電源オンの制御を指示するパケットであることを示す。この場合、動作のオプションは指定されない。また、パケットに格納される各値の「ｂ」は、情報がバイナリであることを示す。

［計算機システムにおける電源オンのシーケンス処理動作］
次に、図９および図１０を用いて、計算機システム１における電源オンのシーケンス処理動作を説明する。ここでは、図９を用いて、計算機システム１における各装置の接続状態を説明し、図１０を用いて、電源オンのシーケンス処理動作について説明する。

図９は、計算機システム１における各装置の接続状態の一例を示す図である。なお、図９において、図３と同じ構成については、同一の符号を付与し、詳細な説明は省略する。図９に示すように、計算機システム１において、ＭＶボックス２０ｂが外されている。このため、第１のパス２上にある中継部２１ａと、中継部２１ｃとの間のケーブルが未接続である。また、第２のパス３上にある中継部２２ｃと、中継部２２ａとの間のケーブルが未接続である。

図１０は、電源オンのシーケンス処理の処理動作の一例を示すシーケンス図である。なお、図１０は、電源制御部１０が、図９に示す接続状態において、装置Ｃ宛てに制御信号を送信する場合を示す。

図１０に示すように、電源制御部１０は、通信部１１のリンクアップを確認する（ステップＳ１）。ここで、電源制御部１０は、通信部１１のリンクアップが正常であることを確認する（ステップＳ２）。

電源制御部１０は、第１のパス２を経由して装置Ｃ宛てのパケット送信を通信部１１に指示する（ステップＳ３）。そして、通信部１１は、装置Ｃ宛てのパケットを第１のパス２を介して装置Ａの中継部２１ａに送信する（ステップＳ４）。

装置Ａの中継部２１ａは、装置Ｂの中継部２１ｂとリンクアップしているか否かを確認する。なお、ここでは、装置Ａの中継部２１ａと装置Ｂの中継部２１ｂとがリンクアップしていない場合を示す。そして、装置Ａの中継部２１ａは、通信部１１に中継不可を応答する（ステップＳ５）。すなわち、装置Ａは、制御信号が途切れたことを通信部１１に通知する。

そして通信部１１は、装置Ｃ宛の制御信号を送信できなかったことを電源制御部１０に報告する（ステップＳ６）。この結果、電源制御部１０は、第１のパス２から第２のパス３に切替えて制御信号を装置Ｃに送信すると決定する。そして、電源制御部１０は、通信部１２のリンクアップを確認する（ステップＳ７）。ここで、電源制御部１０は、通信部１２のリンクアップが正常であることを確認する（ステップＳ８）。

続いて、電源制御部１０は、第２のパス３を経由して装置Ｃ宛てのパケット送信を通信部１２に指示する（ステップＳ９）。そして、通信部１２は、装置Ｃ宛てのパケットを第２のパス３を介して装置Ｄの中継部２２ｄに送信する（ステップＳ１０）。

装置Ｄの中継部２２ｄは、装置Ｃの中継部２２ｃに装置Ｃ宛てのパケットを中継する（ステップＳ１１）。そして、装置Ｃは、パケットを受信して、装置Ｃの電源をオンに制御する。続いて、装置Ｃの中継部２２ｃは、電源制御部１０宛ての正常応答を第２のパス３を介して装置Ｄの中継部２２ｄに送信する（ステップＳ１２）。

装置Ｄの中継部２２ｄは、電源制御部１０宛てのパケットを中継する（ステップＳ１３）。そして、通信部１２は、装置Ｄの中継部２２ｄからパケットを受信し、装置Ｃの電源オン処理が正常に終了したことを電源制御部１０に報告する（ステップＳ１４）。

［電源制御部１０による処理の処理手順］
次に、図１１Ａ〜図１１Ｃおよび図１２を用いて、実施例２に係るサーバシステムによる処理の処理手順を説明する。ここでは、図１１Ａ〜図１１Ｃを用いて電源制御部１０による電源オンのシーケンス処理の処理手順を説明し、図１２を用いて電源制御部１０による被制御単位からの応答受信時の処理の処理手順を説明する。

（電源オンのシーケンス処理）
図１１Ａ〜図１１Ｃは、電源制御部１０による電源オンのシーケンス処理の処理手順を示すフローチャートである。図１１Ａに示すように、電源制御部１０は、変数ｉに初期値１を代入する（ステップＳ１０１）そして、電源制御部１０は、第１のパス優先ビットを初期化する（ステップＳ１０２）。すなわち、電源制御部１０は、各エントリに対応する第１のパス優先ビットに、第１のパスが優先であることを示す「１」をセットする。

続いて、電源制御部１０は、システム構成テーブル１０５のエントリｉを読込む（ステップＳ１０３）。そして、電源制御部１０は、読込んだエントリに対応するインストールビットが「１」であるか否かを判定する（ステップＳ１０４）。ここで、電源制御部１０は、インストールビットが「１」ではないと判定する場合（ステップＳ１０４、Ｎｏ）、電源オンのシーケンス処理を完了する。

一方、電源制御部１０は、インストールビットが「１」であると判定する場合（ステップＳ１０４、Ｙｅｓ）、エントリｉに対応する装置の電源オン処理を開始する（ステップＳ１０５）。なお、以下の説明では、エントリｉに対応する装置のことを「装置ｉ」と記す。電源制御部１０は、パケットの宛先アドレス欄に装置ｉのアドレスをセットする（ステップＳ１０６）。そして、電源制御部１０は、装置ｉに対して第１のパス優先ビットをチェックする（ステップＳ１０７）。

続いて、電源制御部１０は、第１のパス優先ビットが「１」であるか否かを判定する（ステップＳ１０８）。ここで、電源制御部１０は、第１のパス優先ビットが「１」であると判定する場合（ステップＳ１０８、Ｙｅｓ）、通信部１１のリンクアップ状態をチェックする（ステップＳ１０９）。なお、電源制御部１０は、第１のパス優先ビットが「１」ではないと判定する場合（ステップＳ１０８、Ｎｏ）、ステップＳ２０１に移行する。

続いて、電源制御部１０は、通信部１１がリンクアップしているか否かを判定する（ステップＳ１１０）。ここで、電源制御部１０は、通信部１１がリンクアップしていると判定する場合（ステップＳ１１０、Ｙｅｓ）、通信部１１に、第１のパス経由の電源オンパケットの発行を指示する（ステップＳ１１１）。なお、電源制御部１０は、通信部１１がリンクアップしていないと判定する場合（ステップＳ１１０、Ｎｏ）、ステップＳ１１８に移行する。

そして、電源制御部１０は、所定の時間待機し、応答を受信したか否かを判定する（ステップＳ１１２）。なお、ここでは所定の時間が１０秒である場合を例にする。電源制御部１０は、１０秒以内に応答を受信したと判定する場合（ステップＳ１１２、Ｙｅｓ）、装置ｉからの応答であるか否かを判定する（ステップＳ１１３）。なお、電源制御部１０は、１０秒以内に応答を受信していないと判定する場合（ステップＳ１１２、Ｎｏ）、すなわちタイムアウトした場合、ステップＳ１１９に移行する。

そして、電源制御部１０は、装置ｉからの応答であると判定する場合（ステップＳ１１３、Ｙｅｓ）、正常応答であるか否かを判定する（ステップＳ１１４）。なお、ここでいう正常応答とは、正常に電源をオンにできたことを示す。なお、電源制御部１０は、装置ｉからの応答ではないと判定する場合（ステップＳ１１３、Ｎｏ）、ステップＳ１１９に移行する。

電源制御部１０は、正常応答であると判定する場合（ステップＳ１１４、Ｙｅｓ）、ステップＳ１１６に移行する。一方、電源制御部１０は、正常応答ではないと判定する場合（ステップＳ１１４、Ｎｏ）、異常応答処理を実行し（ステップＳ１１５）、ステップＳ１１６に移行する。

ステップＳ１１６では、電源制御部１０は、装置ｉの電源オン処理を終了する（ステップＳ１１６）。続いて、電源制御部１０は、変数ｉにｉ＋１を代入し（ステップＳ１１７）、ステップＳ１０３に移行する。

また、ステップＳ１１８において、電源制御部１０は、システム構成テーブル１０５において、装置ｉと装置ｉ以降の装置に対応する第１のパス優先ビットを「０」に変更する（ステップＳ１１８）。

続いて、電源制御部１０は、通信部１２のリンクアップ状態をチェックする（ステップＳ１１９）。続いて、電源制御部１０は、通信部１２がリンクアップしているか否かを判定する（ステップＳ１２０）。ここで、電源制御部１０は、通信部１２がリンクアップしていると判定する場合（ステップＳ１２０、Ｙｅｓ）、通信部１２に、第２のパス経由の電源オンパケットの発行を指示する（ステップＳ１２１）。なお、電源制御部１０は、通信部１２がリンクアップしていないと判定する場合（ステップＳ１２０、Ｎｏ）、ステップＳ３０１に移行する。

そして、電源制御部１０は、所定の時間待機し、応答を受信したか否かを判定する（ステップＳ１２２）。なお、ここでは所定の時間が１０秒である場合を例にする。電源制御部１０は、１０秒以内に応答を受信したと判定する場合（ステップＳ１２２、Ｙｅｓ）、装置ｉからの応答であるか否かを判定する（ステップＳ１２３）。なお、電源制御部１０は、１０秒以内に応答を受信していないと判定する場合（ステップＳ１２２、Ｎｏ）、すなわちタイムアウトした場合、ステップＳ３０１に移行する。

そして、電源制御部１０は、装置ｉからの応答であると判定する場合（ステップＳ１２３、Ｙｅｓ）、ステップＳ１１４に移行する。一方、電源制御部１０は、装置ｉからの応答ではないと判定する場合（ステップＳ１２３、Ｎｏ）、ステップＳ３０１に移行する。

続いて、図１１Ｂに示すように、ステップＳ２０１において、電源制御部１０は、通信部１２のリンクアップ状態をチェックする（ステップＳ２０１）。続いて、電源制御部１０は、通信部１２がリンクアップしているか否かを判定する（ステップＳ２０２）。ここで、電源制御部１０は、通信部１２がリンクアップしていると判定する場合（ステップＳ２０２、Ｙｅｓ）、通信部１２に、第２のパス経由の電源オンパケットの発行を指示する（ステップＳ２０３）。なお、電源制御部１０は、通信部１２がリンクアップしていないと判定する場合（ステップＳ２０２、Ｎｏ）、ステップＳ２０６に移行する。

そして、電源制御部１０は、所定の時間待機し、応答を受信したか否かを判定する（ステップＳ２０４）。なお、ここでは所定の時間が１０秒である場合を例にする。電源制御部１０は、１０秒以内に応答を受信したと判定する場合（ステップＳ２０４、Ｙｅｓ）、装置ｉからの応答であるか否かを判定する（ステップＳ２０５）。なお、電源制御部１０は、１０秒以内に応答を受信していないと判定する場合（ステップＳ２０４、Ｎｏ）、すなわちタイムアウトした場合、ステップＳ２０６に移行する。

そして、電源制御部１０は、装置ｉからの応答であると判定する場合（ステップＳ２０５、Ｙｅｓ）、ステップＳ１１４に移行する。一方、電源制御部１０は、装置ｉからの応答ではないと判定する場合（ステップＳ２０５、Ｎｏ）、ステップＳ２０６に移行する。

ステップＳ２０６において、電源制御部１０は、通信部１１のリンクアップ状態をチェックする（ステップＳ２０６）。続いて、電源制御部１０は、通信部１１がリンクアップしているか否かを判定する（ステップＳ２０７）。ここで、電源制御部１０は、通信部１１がリンクアップしていると判定する場合（ステップＳ２０７、Ｙｅｓ）、通信部１１に、第１のパス経由の電源オンパケットの発行を指示する（ステップＳ２０８）。なお、電源制御部１０は、通信部１１がリンクアップしていないと判定する場合（ステップＳ２０７、Ｎｏ）、ステップＳ３０１に移行する。

そして、電源制御部１０は、所定の時間待機し、応答を受信したか否かを判定する（ステップＳ２０９）。なお、ここでは所定の時間が１０秒である場合を例にする。電源制御部１０は、１０秒以内に応答を受信したと判定する場合（ステップＳ２０９、Ｙｅｓ）、装置ｉからの応答であるか否かを判定する（ステップＳ２１０）。なお、電源制御部１０は、１０秒以内に応答を受信していないと判定する場合（ステップＳ２０９、Ｎｏ）、すなわちタイムアウトした場合、ステップＳ３０１に移行する。

そして、電源制御部１０は、装置ｉからの応答であると判定する場合（ステップＳ２１０、Ｙｅｓ）、ステップＳ１１４に移行する。なお、電源制御部１０は、装置ｉからの応答ではないと判定する場合（ステップＳ２１０、Ｎｏ）、ステップＳ３０１に移行する。

続いて、図１１Ｃに示すように、ステップＳ３０１において、電源制御部１０は、リトライ処理を開始する（ステップＳ３０１）。そして、電源制御部１０は、通信部１１のリンクアップ状態をチェックする（ステップＳ３０２）。そして、電源制御部１０は、通信部１１がリンクアップしているか否かを判定する（ステップＳ３０３）。ここで、電源制御部１０は、通信部１１がリンクアップしていると判定する場合（ステップＳ３０３、Ｙｅｓ）、通信部１１に、第１のパス経由の電源オンパケットの発行を指示する（ステップＳ３０４）。なお、電源制御部１０は、通信部１１がリンクアップしていないと判定する場合（ステップＳ３０３、Ｎｏ）、ステップＳ３０９に移行する。

そして、電源制御部１０は、所定の時間待機し、応答を受信したか否かを判定する（ステップＳ３０５）。なお、ここでは所定の時間が１０秒である場合を例にする。電源制御部１０は、１０秒以内に応答を受信したと判定する場合（ステップＳ３０５、Ｙｅｓ）、装置ｉからの応答であるか否かを判定する（ステップＳ３０６）。なお、電源制御部１０は、１０秒以内に応答を受信していないと判定する場合（ステップＳ３０５、Ｎｏ）、すなわちタイムアウトした場合、ステップＳ３０９に移行する。

そして、電源制御部１０は、装置ｉからの応答であると判定する場合（ステップＳ３０６、Ｙｅｓ）、正常応答であるか否かを判定する（ステップＳ３０７）。なお、電源制御部１０は、装置ｉからの応答ではないと判定する場合（ステップＳ３０６、Ｎｏ）、ステップＳ３０９に移行する。

電源制御部１０は、正常応答であると判定する場合（ステップＳ３０７、Ｙｅｓ）、ステップＳ３１５に移行する。一方、電源制御部１０は、正常応答ではないと判定する場合（ステップＳ３０７、Ｎｏ）、異常応答処理を実行し（ステップＳ３０８）、ステップＳ３１５に移行する。

ステップＳ３０９において、電源制御部１０は、通信部１２のリンクアップ状態をチェックする（ステップＳ３０９）。続いて、電源制御部１０は、通信部１２がリンクアップしているか否かを判定する（ステップＳ３１０）。ここで、電源制御部１０は、通信部１２がリンクアップしていると判定する場合（ステップＳ３１０、Ｙｅｓ）、通信部１２に、第２のパス経由の電源オンパケットの発行を指示する（ステップＳ３１１）。なお、電源制御部１０は、通信部１２がリンクアップしていないと判定する場合（ステップＳ３１０、Ｎｏ）、ステップＳ３１４に移行する。

そして、電源制御部１０は、所定の時間待機し、応答を受信したか否かを判定する（ステップＳ３１２）。なお、ここでは所定の時間が１０秒である場合を例にする。電源制御部１０は、１０秒以内に応答を受信したと判定する場合（ステップＳ３１２、Ｙｅｓ）、装置ｉからの応答であるか否かを判定する（ステップＳ３１３）。なお、電源制御部１０は、１０秒以内に応答を受信していないと判定する場合（ステップＳ３１２、Ｎｏ）、すなわちタイムアウトした場合、ステップＳ３１４に移行する。

ステップＳ３１３において、電源制御部１０は、装置ｉからの応答であると判定する場合（ステップＳ３１３、Ｙｅｓ）、ステップＳ３０７に移行する。なお、電源制御部１０は、装置ｉからの応答ではないと判定する場合（ステップＳ３１３、Ｎｏ）、ステップＳ３１４に移行する。

ステップＳ３１４において、電源制御部１０は、通信不可のエラー処理を実行する（ステップＳ３１４）。例えば、電源制御部１０は、エラー報告、ログアウト処理などを実行する。ステップＳ３１４の処理の終了後、電源制御部１０は、ステップＳ３１５に移行する。ステップＳ３１５において、電源制御部１０は、リトライ処理を終了し（ステップＳ３１５）、ステップＳ１１６に移行する。

（被制御単位２０からの応答受信時の処理）
図１２は、電源制御部１０による被制御単位２０からの応答受信時の処理の処理手順を示すフローチャートである。図１２に示すように、電源制御部１０は、第１のパス２または第２のパス３からパケットを受信する（ステップＳ４０１）。そして、電源制御部１０は、パケットの送信元に対して、受領したことを応答する（ステップＳ４０２）。続いて、電源制御部１０は、受信したパケットが示す内容をログとして記録し、所定の処理を実行する（ステップＳ４０３）。

［被制御単位２０による処理の処理手順］
次に、図１３および図１４を用いて、実施例２に係る被制御単位２０による処理の処理手順を説明する。ここでは、図１３を用いて被制御単位２０によるパケット受信時の処理の処理手順を説明し、図１４を用いて被制御単位２０による制御信号に対する応答処理の処理手順を説明する。

（パケット受信時の処理）
図１３は、実施例２に係る被制御単位２０によるパケット受信時の処理の処理手順を示すフローチャートである。なお、図１３は、被制御単位２０が、第１のパス２を介して上位の装置または下位の装置とパケットを送受信する場合を示す。

図１３に示すように、被制御単位２０は、上位の装置からパケットを受信したか否かを判定する（ステップＳ５０１）。被制御単位２０は、上位の装置からパケットを受信していないと判定する場合、すなわち下位の装置からパケットを受信したと判定する場合（ステップＳ５０１、Ｎｏ）、上位の装置と接続する送受信部２０１から受信パケットをそのまま中継転送する（ステップＳ５０２）。

被制御単位２０は、上位の装置からパケットを受信したと判定する場合、（ステップＳ５０１、Ｙｅｓ）、パケットの宛先が自アドレスと一致するか否かを判定する（ステップＳ５０３）。ここで、被制御単位２０は、パケットの宛先が自アドレスと一致しないと判定する場合（ステップＳ５０３、Ｎｏ）、下位の装置と接続する送受信部２０２からパケットを転送する（ステップＳ５０４）。

また、被制御単位２０は、パケットの宛先が自アドレスと一致すると判定する場合（ステップＳ５０３、Ｙｅｓ）、オペコードが電源オンであるか否かを判定する（ステップＳ５０５）。ここで、被制御単位２０は、オペコードが電源オンではないと判定する場合（ステップＳ５０５、Ｎｏ）、オペコードが電源オフであるか否かを判定する（ステップＳ５０６）。

被制御単位２０は、オペコードが電源オフではないと判定する場合（ステップＳ５０６、Ｎｏ）、オペコードが電源その他であるか否かを判定する（ステップＳ５０７）。そして、被制御単位２０は、オペコードが電源その他ではないと判定する場合（ステップＳ５０７、Ｎｏ）、パケットに異常フラグをセットし（ステップＳ５０８）、上位の装置と接続する送受信部２０１から応答パケットを送信する（ステップＳ５０９）。

また、被制御単位２０は、ステップＳ５０５において、オペコードが電源オンであると判定する場合（ステップＳ５０５、Ｙｅｓ）、自装置の電源コンバータ２４または２５のオン処理を実行する（ステップＳ５１０）。そして、被制御単位２０は、アラーム信号が有りであるか否かを判定する（ステップＳ５１１）。

被制御単位２０は、アラーム信号が有りであると判定する場合（ステップＳ５１１、Ｙｅｓ）、異常終了フラグをセットし（ステップＳ５１２）、ステップＳ５１４に移行する。また、被制御単位２０は、アラーム信号が有りではないと判定する場合（ステップＳ５１１、Ｎｏ）、正常終了フラグをセットし（ステップＳ５１３）、ステップＳ５１４に移行する。そして、被制御単位２０は、ステップＳ５１４において、上位の装置と接続する送受信部２０１から応答パケットを送信する（ステップＳ５１４）。

また、被制御単位２０は、ステップＳ５０６において、オペコードが電源オフであると判定する場合（ステップＳ５０６、Ｙｅｓ）、自装置の電源コンバータ２４または２５のオフ処理を実行する（ステップＳ５１５）。また、被制御単位２０は、ステップＳ５０７において、オペコードが電源その他であると判定する場合（ステップＳ５０７、Ｙｅｓ）、その他の処理を実行する（ステップＳ５１６）。なお、ステップＳ５１５とステップＳ５１６の後には、前述したステップＳ５１１〜Ｓ５１４と同じ処理、正常フラグまたは異常フラグを報告するための応答パケット送信処理が入るが、この図では省略している。また、被制御単位２０は、ステップＳ５０２、５０４、５１４、５１５、５１６の処理の終了後、パケット受信時の処理を終了する。

（制御信号に対する応答処理）
図１４は、被制御単位２０による制御信号に対する応答処理の処理手順を示すフローチャートである。なお、図１４は、電源アラームを報告する場合を例として説明する。図１４に示すように、被制御単位２０は、パケットのオペコードに電源アラームをセットし、パケットのサブコードに、例えば、電圧異常を示すフラグなどをセットする（ステップＳ６０１）。そして、被制御単位２０は、電源アラームを発行し、中継部２１から第１のパス２を介して電源制御部１０に送信する（ステップＳ６０２）。

続いて、被制御単位２０は、電源制御部１０から応答を受信したか否かを判定する（ステップＳ６０３）。ここで、被制御単位２０は、電源制御部１０から応答を受信したと判定する場合（ステップＳ６０３、Ｙｅｓ）、正常応答であるか否かを判定する（ステップＳ６０４）。被制御単位２０は、正常応答ではないと判定する場合（ステップＳ６０４、Ｎｏ）、異常応答処理を実行し（ステップＳ６０５）、応答処理を終了する。なお、被制御単位２０は、正常応答であると判定する場合（ステップＳ６０４、Ｙｅｓ）、応答処理を終了する。

また、被制御単位２０は、ステップＳ６０３において、電源制御部１０から応答を受信していないと判定する場合（ステップＳ６０３、Ｎｏ）、電源アラームを発行し、中継部２２から第２のパス３を介して電源制御部１０に送信する（ステップＳ６０６）。

続いて、被制御単位２０は、電源制御部１０から応答を受信したか否かを判定する（ステップＳ６０７）。ここで、被制御単位２０は、電源制御部１０から応答を受信していないと判定する場合（ステップＳ６０７、Ｎｏ）、報告保留処理を実行し（ステップＳ６０８）、応答処理を終了する。

また、被制御単位２０は、電源制御部１０から応答を受信したと判定する場合（ステップＳ６０７、Ｙｅｓ）、正常応答であるか否かを判定する（ステップＳ６０９）。被制御単位２０は、正常応答ではないと判定する場合（ステップＳ６０９、Ｎｏ）、異常応答処理を実行し（ステップＳ６１０）、応答処理を終了する。なお、被制御単位２０は、正常応答であると判定する場合（ステップＳ６０９、Ｙｅｓ）、応答処理を終了する。

［実施例２に係る計算機システム１による効果］
上述してきたように、実施例２に係る計算機システム１は、電源制御部１０から第１のパス２および第２のパス３の２系統の制御信号を出力する。これにより、実施例２に係る計算機システム１は、中継機能を有する被制御単位２０のいずれかの電源断もしくは故障の場合でも、複数の被制御単位２０の電源制御が可能となる。

また、実施例２に係る計算機システム１は、被制御単位２０が増えた場合でも、電源制御部１０の通信部１１および通信部１２を追加する必要がなく、部品配置スペースを縮小する事ができる。

また、実施例２に係る計算機システム１は、１：１のスター型接続をした場合と同様に、被制御単位の電源断を伴う交換作業時に、２系統のうちのいずれかの電源制御信号により電源制御の接続が確保できる。このため、計算機システム１では、他の被制御単位２０を動作させたまま交換を行う事が出来る。

ところで、本発明は、上述した実施例以外にも、種々の異なる形態にて実施されてよい。そこで、実施例３では、本発明に含まれる他の実施例について説明する。

（システム構成等）
本実施例において説明した各処理のうち自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともできる。あるいは、手動的に行われるものとして説明した処理の全部又は一部を公知の方法で自動的に行うこともできる。この他、上記文章中や図面中で示した処理手順、制御手順、具体的名称については、特記する場合を除いて任意に変更することができる。

また、パケットのオペコードには、電源のオンまたは電源のオフ、あるいは正常応答または異常応答を指示する情報が格納されるものとして説明したが、オペコードには、電圧値や温度など各装置の状態を問い合わせる動作を指示する情報が格納されてもよい。また、制御信号や応答は、パケットにより行われるものとして説明した。しかし、応答については、専用の信号線を設け、専用の信号線を介してやり取りされる信号に対するＡＣＫ（ACKnowledge）信号などで代替してもよい。

また、本願発明は、計算機システムに限定されるものではない。例えば、本願発明は、制御装置と複数の被制御装置とを有するシステムであれば、他のシステムに適用可能である。

また、図示した各構成部は、機能概念的なものであり、必ずしも物理的に図示のごとく構成されていることを要しない。例えば、電源制御部１０では、デコード部１１０とパケット生成部１１１とが統合されてもよい。さらに、各装置にて行われる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

１ 計算機システム
２ 第１のパス
３ 第２のパス
１０ 電源制御部
１１ 通信部
１２ 通信部
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ 被制御単位
２１、２１ａ、２１ｂ、２１ｃ、２１ｄ、２２、２２ａ、２２ｂ、２２ｃ、２２ｄ 中継部
２３ ボックス内電源制御部
２４、２５ 電源コンバータ
２４ａ、２５ａ スタンバイ電源供給部
１０１、１０３、２０１、２０２、２０５、２０６ 送受信部
１０２、１０４、２０３、２０４、２０７、２０８ リンク制御部
１０５ システム構成テーブル
１０６、１０７、２０９、２１０ リンク状態レジスタ部
１０８、２１２ パケット記憶部
１１０、２１４ デコード部
１１１ パケット生成部
１１２、２１６ ファーム制御部
２１１ 自アドレス記憶部
２１５ 報告パケット生成部

Claims (6)

1. 制御装置と、該制御装置から制御信号を受信する被制御装置とを有するシステムにおいて、
   前記制御装置と複数の被制御装置とを所定の順で接続し、前記制御信号を上位の装置から下位の装置へ転送可能にするとともに当該制御信号に対する応答信号を下位の装置から上位の装置に転送可能にする第１の経路と、
   前記制御装置と前記複数の被制御装置とを前記第１の経路における前記所定の順とは逆順で接続し、前記制御信号を上位の装置から下位の装置へ転送可能にするとともに当該制御信号に対する応答信号を下位の装置から上位の装置に転送可能にする第２の経路とを有し、
   前記制御装置は、前記第１の経路または前記第２の経路のいずれか一方を用いて前記被制御装置に送信する制御信号が途切れた場合、該制御信号が途切れた先の被制御装置に他方の経路を用いて該制御信号を送信することを特徴とするシステム。
2. 前記制御装置は、
   前記被制御装置から前記制御信号に対する応答を所定の期間経過後も得られない場合、該被制御装置に送信する制御信号が途切れたと判定し、該制御信号が途切れた先の被制御装置に他方の経路を用いて該制御信号を送信する
   ことを特徴とする請求項１に記載のシステム。
3. 各被制御装置は、
   他装置宛の制御信号を上位の装置から受信して下位の被制御装置に転送するとき、該下位の被制御装置との接続を確認できない場合、該制御信号が途切れたことを示す通知を前記制御装置に送信し、
   前記制御装置は、
   いずれかの被制御装置から前記制御信号が途切れたことを示す通知を受信する場合、該制御信号が途切れた先の被制御装置に他方の経路を用いて該制御信号を送信する
   ことを特徴とする請求項１に記載のシステム。
4. 前記被制御装置は、更に、
   前記第１の経路または前記第２の経路のいずれか一方から自身宛の制御信号を受信した場合、該制御信号を受信したことを示す通知を前記制御装置に送信し、該制御装置から、該通知に対する応答を受信できない場合、他方の経路を介して、該通知を該制御装置に送信する
   ことを特徴とする請求項１〜３のいずれか一つに記載のシステム。
5. 前記被制御装置は、更に、
   電源のオンまたは電源のオフを指示する自身宛の制御信号を受信した場合、正常に電源をオンまたは電源をオフできたか否かを示す情報を前記応答に含めて前記制御装置に送信する
   ことを特徴とする請求項４に記載のシステム。
6. 制御装置と、該制御装置から制御信号を受信する被制御装置とを有するシステムの制御方法において、
   前記制御装置が、
   前記制御装置と複数の被制御装置とを所定の順で接続し、前記制御信号を上位の装置から下位の装置へ転送可能にするとともに当該制御信号に対する応答信号を下位の装置から上位の装置に転送可能にする第１の経路または前記制御装置と前記複数の被制御装置とを前記第１の経路における前記所定の順とは逆順で接続し、前記制御信号を上位の装置から下位の装置へ転送可能にするとともに当該制御信号に対する応答信号を下位の装置から上位の装置に転送可能にする第２の経路のいずれか一方を用いて前記被制御装置に送信する制御信号が途切れた場合、該制御信号が途切れた先の被制御装置に他方の経路を用いて該制御信号を送信する
   処理を含んだことを特徴とするシステムの制御方法。

Images