JP5887429B2 - 信号チャネルの出力ノイズを低減するための装置および方法 - Google Patents
信号チャネルの出力ノイズを低減するための装置および方法 Download PDFInfo
- Publication number
- JP5887429B2 JP5887429B2 JP2014554991A JP2014554991A JP5887429B2 JP 5887429 B2 JP5887429 B2 JP 5887429B2 JP 2014554991 A JP2014554991 A JP 2014554991A JP 2014554991 A JP2014554991 A JP 2014554991A JP 5887429 B2 JP5887429 B2 JP 5887429B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- capacitor
- amplifier
- voltage
- time instance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims description 114
- 238000005070 sampling Methods 0.000 claims description 74
- 230000007704 transition Effects 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 claims description 4
- 230000001276 controlling effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000002591 computed tomography Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000013421 nuclear magnetic resonance imaging Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 high-k derivatives Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
技術分野
本発明の実施形態は電子装置に関し、より具体的には信号チャネルを含む電子システムに関する。
特定の電子システムは信号を処理するための1つ以上の信号チャネルを含み得る。例えば、画像システムは、画像センサから受信する信号を処理するための信号チャネルを有する集積回路(IC)を含み得る。信号チャネルは、信号チャネルに関連する出力ノイズなど、様々な原因から生じる誤差を有し得る。
低ノイズ信号チャネルを含む電子システムの概要
適用
Claims (21)
- 装置であって、
入力信号を増幅して増幅信号を生成するように構成される増幅器(41)であって、前記増幅器がバイアスコンデンサ(52)を含むバイアス回路(49)を備え、前記バイアス回路が前記バイアスコンデンサの両端の電圧に少なくとも部分的に基づいて前記増幅器のバイアス電流の大きさを制御するように構成される、増幅器と、
前記増幅器により生成される前記増幅信号をサンプリングするように構成されるサンプリング回路(4)であって、前記サンプリング回路が、第1の時間インスタンスに得られる前記増幅信号の第1のサンプルと前記第1の時間インスタンス後の第2の時間インスタンスに得られる前記増幅信号の第2のサンプルとの間の差に基づいて出力信号を生成するように構成される、サンプリング回路と、を備え、
前記バイアス回路が前記第1の時間インスタンス前にバイアス電圧を前記バイアスコンデンサ上にサンプリングするように構成され、前記バイアス回路が前記バイアスコンデンサの両端の電圧を前記第1の時間インスタンスと前記第2の時間インスタンスとの間で実質的に一定に保持するように構成される、装置。 - 前記増幅器が、前記入力信号を受信するように構成される第1の入力と、基準信号を受信するように構成される第2の入力と、前記増幅信号を生成するように構成される出力と、を含む、請求項1に記載の装置。
- 前記増幅器の前記出力に電気的に接続されるチャネル回路(6)をさらに備える、請求項2に記載の装置。
- 前記チャネル回路が前記増幅器の前記第1の入力と前記増幅器の前記出力との間に電気的に接続されるフィードバックコンデンサ(27)を含み、前記増幅信号が前記入力信号の積分とほぼ等しくなるように、前記増幅器が前記フィードバックコンデンサを使用して前記入力信号を積分するように構成される、請求項3に記載の装置。
- 前記入力信号を生成するように構成される光ダイオードセンサ(21)をさらに備える、請求項1に記載の装置。
- 前記バイアス回路が、前記バイアス電圧と前記バイアスコンデンサの第1の端部との間に電気的に接続されるバイアススイッチ(51)を含み、前記バイアス電圧を前記バイアスコンデンサ上にサンプリングするように、前記バイアススイッチが、前記1の時間インスタンス前に閉鎖状態から開放状態に移行するように構成され、前記バイアススイッチが、前記2の時間インスタンス後に前記開放状態から前記閉鎖状態に移行するように構成される、請求項1に記載の装置。
- 前記バイアス電流を生成するための電圧制御電流源(50)をさらに備え、前記電圧制御電流源が、前記バイアスコンデンサの両端の前記電圧に基づいて前記バイアス電流の前記大きさを制御するための制御端子を含む、請求項1に記載の装置。
- 前記電圧制御電流源が第1の金属酸化物半導体(MOS)バイアストランジスタ(66)であり、前記バイアススイッチが前記バイアス電圧と前記第1のMOSバイアストランジスタのゲートとの間に電気的に接続され、前記バイアス電流が前記第1のMOSバイアストランジスタのドレイン電流に基づく、請求項7に記載の装置。
- 前記第1のMOSバイアストランジスタの前記ドレイン電流が前記第2のMOSバイアストランジスタ(65)のチャネルを通過するように前記第1のMOSバイアストランジスタとカスコードされる第2のMOSバイアストランジスタをさらに備える、請求項8に記載の装置。
- 前記増幅器が、第1のMOS入力トランジスタ(43)と第2のMOS入力トランジスタ(44)とを含み、前記第1および第2のMOS入力トランジスタが、前記増幅器の差動対として動作し、前記第1のMOS入力トランジスタのゲートが、前記入力信号を受信するように構成される、請求項1に記載の装置。
- 基準コンデンサ(88)と基準スイッチ(83)とをさらに備え、前記基準スイッチが基準電圧に電気的に接続される第1の端部と前記第2のMOS入力トランジスタのゲートおよび前記基準コンデンサに電気的に接続される第2の端部とを含み、前記基準スイッチが前記1の時間インスタンス前に前記基準電圧を前記基準コンデンサ上にサンプリングするように構成され、前記出力信号のノイズを低減するように、前記基準スイッチが前記基準コンデンサの両端の前記電圧を前記1の時間インスタンスと前記第2の時間インスタンスとの間で実質的に一定に保持するように構成される、請求項10に記載の装置。
- 前記サンプリング回路が、第1のスイッチ(31)と、第2のスイッチ(32)と、第1のコンデンサ(33)と、第2のコンデンサ(34)と、減算器(35)と、を備える相関二重サンプリング(CDS)回路(24)を備え、前記第1のスイッチが前記第1の時間インスタンスに前記増幅信号を前記第1のコンデンサ上にサンプリングすることにより前記第1のサンプルを生成するように構成され、前記第2のスイッチが前記第2の時間インスタンスに前記増幅信号を前記第2のコンデンサ上にサンプリングすることにより前記第2のサンプルを生成するように構成され、前記減算器が前記第1のサンプルと前記第2のサンプルとの間の前記差に基づいて前記出力信号を生成するように構成される、請求項1に記載の装置。
- 信号チャネルの出力ノイズを低減する方法であって、
増幅器(41)をバイアス電流でバイアスすることと、
バイアスコンデンサ(52)の両端の電圧に少なくとも部分的に基づいて前記バイアス電流の大きさを制御することと、
バイアス電圧を前記バイアスコンデンサ上にサンプリングし、前記バイアスコンデンサの両端の前記電圧を第1の時間インスタンスと第2の時間インスタンスとの間で実質的に一定に保持することと、
前記増幅器を使用して入力信号を増幅して増幅信号を生成することと、
前記第1の時間インスタンスに前記増幅信号をサンプリングして第1のサンプルを生成することと、
前記第2の時間インスタンスに前記増幅信号をサンプリングして第2のサンプルを生成することと、
前記第1のサンプルと前記第2のサンプルとの間の差に基づいて出力信号を生成することと、を含む、方法。 - 前記入力信号を増幅して前記増幅信号を生成することが前記入力信号を積分することを含む、請求項13に記載の方法。
- 光ダイオードセンサ(21)を使用して前記入力信号を生成することをさらに含み、前記入力信号が光電流を含む、請求項13に記載の方法。
- 前記バイアス電圧を前記バイアスコンデンサ上にサンプリングし、前記バイアスコンデンサの両端の前記電圧を実質的に一定に保持することが、前記第1の時間インスタンス前にバイアススイッチ(51)を閉鎖状態から開放状態に切り替えることと、前記第2の時間インスタンス後に前記バイアススイッチを前記開放状態から前記閉鎖状態に切り替えることとを含む、請求項13に記載の方法。
- 装置であって、
入力信号を増幅して増幅信号を生成するように構成される増幅器(41)であって、前記増幅器がバイアスコンデンサ(52)を含むバイアスのための手段(49)を備え、前記バイアス手段が、前記バイスコンデンサの両端の電圧に少なくとも部分的に基づいて前記増幅器のバイアス電流の大きさを制御するように構成される、増幅器と、
前記増幅器により生成される前記増幅信号をサンプリングするための手段(4)であって、前記サンプリング手段が、第1の時間インスタンスに得られる前記増幅信号の第1のサンプルと前記第1の時間インスタンス後の第2の時間インスタンスに得られる前記増幅信号の第2のサンプルとの間の差に基づいて、出力信号を生成するように構成される、手段と、を備え、
前記バイアス手段が、前記第1の時間インスタンス前にバイアス電圧を前記バイアスコンデンサ上にサンプリングするよう構成され、前記バイアス手段が、前記バイアスコンデンサの両端の前記電圧を前記第1の時間インスタンスと前記第2の時間インスタンスとの間で実質的に一定に保持するように構成される、装置。 - 前記増幅器が、前記入力信号を受信するよう構成される第1の入力と、基準信号を受信するように構成される第2の入力と、前記増幅信号を生成するように構成される出力と、を含み、前記増幅器が前記増幅器の前記出力に電気的に接続されるチャネル回路(6)をさらに含む、請求項17に記載の装置。
- 前記チャネル回路が、前記増幅器の前記第1の入力と前記増幅器の前記出力との間に電気的に接続されるフィードバックコンデンサ(27)を含み、前記増幅器が、前記増幅信号が前記入力信号の積分とほぼ等しくなるように、前記フィードバックコンデンサを使用して前記入力信号を積分するように構成される、請求項18に記載の装置。
- 前記バイアス手段(49)が、前記バイアス電圧と前記バイアスコンデンサの第1の端部との間に電気的に接続されるバイアススイッチ(52)を含み、前記バイアススイッチが、前記バイアス電圧を前記バイアスコンデンサ上にサンプリングするために、前記第1の時間インスタンス前に閉鎖状態から開放状態に移行するように構成され、前記バイアススイッチが前記第2の時間インスタンス後に前記開放状態から前記閉鎖状態に移行するように構成される、請求項17に記載の装置。
- 前記バイアス電流を生成するための電圧制御電流源(50)をさらに備え、前記電圧制御電流源が、前記バイアスコンデンサの両端の前記電圧に基づいて、前記バイアス電流の前記大きさを制御するための制御端子を含む、請求項17に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/370,182 US8542066B2 (en) | 2012-02-09 | 2012-02-09 | Apparatus and methods for reducing output noise of a signal channel |
US13/370,182 | 2012-02-09 | ||
PCT/US2013/024352 WO2013119464A1 (en) | 2012-02-09 | 2013-02-01 | Apparatus and methods for reducing output noise of a signal channel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015507436A JP2015507436A (ja) | 2015-03-05 |
JP5887429B2 true JP5887429B2 (ja) | 2016-03-16 |
Family
ID=47747801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014554991A Active JP5887429B2 (ja) | 2012-02-09 | 2013-02-01 | 信号チャネルの出力ノイズを低減するための装置および方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8542066B2 (ja) |
JP (1) | JP5887429B2 (ja) |
WO (1) | WO2013119464A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5975907B2 (ja) | 2012-04-11 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8816887B2 (en) * | 2012-09-21 | 2014-08-26 | Analog Devices, Inc. | Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit |
US9191023B2 (en) | 2014-02-05 | 2015-11-17 | Analog Devices Global | Analog to digital converter and a method of operating an analog to digital converter |
JP7029890B2 (ja) * | 2017-03-02 | 2022-03-04 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像素子の制御方法、及び、電子機器 |
US10673389B2 (en) | 2017-11-20 | 2020-06-02 | Linear Technology Holding Llc | Chopper amplifiers with high pass filter for suppressing chopping ripple |
US11714438B2 (en) | 2018-01-24 | 2023-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
WO2020031016A1 (ja) * | 2018-08-10 | 2020-02-13 | 株式会社半導体エネルギー研究所 | アンプ回路、ラッチ回路、及び検知装置 |
CN109495078B (zh) * | 2019-01-14 | 2023-09-08 | 上海艾为电子技术股份有限公司 | 一种基准电压生成电路及开关电源 |
IT201900001847A1 (it) * | 2019-02-08 | 2020-08-08 | St Microelectronics Srl | Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione |
IT201900001851A1 (it) | 2019-02-08 | 2020-08-08 | St Microelectronics Srl | Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per operare un'interfaccia di amplificazione |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3713324B2 (ja) * | 1996-02-26 | 2005-11-09 | 三菱電機株式会社 | カレントミラー回路および信号処理回路 |
US6128039A (en) * | 1999-01-11 | 2000-10-03 | Omnivision Technologies, Inc. | Column amplifier for high fixed pattern noise reduction |
US6441684B1 (en) | 1999-06-15 | 2002-08-27 | Analog Devices, Inc. | Variable gain amplifier system |
US6788161B2 (en) | 2002-11-12 | 2004-09-07 | Nokia Corporation | Integrated oscillator circuit that inhibits noise generated by biasing circuitry |
US7002408B2 (en) * | 2003-10-15 | 2006-02-21 | Varian Medical Systems Technologies, Inc. | Data signal amplifier and processor with multiple signal gains for increased dynamic signal range |
US7183531B2 (en) * | 2004-03-31 | 2007-02-27 | Micron Technology, Inc. | Amplification with feedback capacitance for photodetector signals |
US7053806B1 (en) | 2005-03-31 | 2006-05-30 | General Electric Company | System and method for calibration of autoranging architectures |
US7268338B2 (en) * | 2005-07-06 | 2007-09-11 | Fairchild Imaging | Imaging array having variable conversion gain |
JP5123601B2 (ja) * | 2006-08-31 | 2013-01-23 | キヤノン株式会社 | 光電変換装置 |
US7489191B2 (en) * | 2007-06-08 | 2009-02-10 | General Electric Company | Circuit and method for reducing bias noise in amplifier circuits |
JP5018539B2 (ja) * | 2008-02-18 | 2012-09-05 | 株式会社ニコン | 撮像装置 |
US7982526B2 (en) | 2008-09-17 | 2011-07-19 | Qualcomm, Incorporated | Active-time dependent bias current generation for switched-capacitor circuits |
JP5251702B2 (ja) * | 2009-04-24 | 2013-07-31 | ソニー株式会社 | Da変換装置、固体撮像素子、およびカメラシステム |
US8217328B2 (en) | 2009-05-05 | 2012-07-10 | Himax Imaging, Inc. | Low noise pixel readout circuit with high conversion gain |
-
2012
- 2012-02-09 US US13/370,182 patent/US8542066B2/en active Active
-
2013
- 2013-02-01 WO PCT/US2013/024352 patent/WO2013119464A1/en active Application Filing
- 2013-02-01 JP JP2014554991A patent/JP5887429B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20130207727A1 (en) | 2013-08-15 |
US8542066B2 (en) | 2013-09-24 |
WO2013119464A1 (en) | 2013-08-15 |
JP2015507436A (ja) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5887429B2 (ja) | 信号チャネルの出力ノイズを低減するための装置および方法 | |
US8395448B2 (en) | Apparatus and method for miller compensation for multi-stage amplifier | |
US10135399B2 (en) | Common-mode feedback circuit, corresponding signal processing circuit and method | |
US9496833B2 (en) | Apparatus and methods for multi-channel autozero and chopper amplifiers | |
US6906586B2 (en) | Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like | |
US9048801B2 (en) | Apparatus and methods for buffer linearization | |
US8319553B1 (en) | Apparatus and methods for biasing amplifiers | |
US8102211B2 (en) | Rail-to-rail input stage circuit with dynamic bias control | |
KR20070038126A (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
US9407221B2 (en) | Differential amplifier circuit | |
US9548707B2 (en) | Output stage for near rail operation | |
US8169263B2 (en) | Differential gm-boosting circuit and applications | |
US8432222B2 (en) | Apparatus and methods for electronic amplification | |
US20150270805A1 (en) | Apparatus and methods for autozero amplifiers | |
JP2006314059A (ja) | 半導体装置 | |
US8816773B2 (en) | Offset current trim circuit | |
CN110225425B (zh) | 一种麦克风输入电路 | |
US7248104B2 (en) | Operational amplifier | |
US9276531B2 (en) | Apparatus and methods for amplifier input protection | |
US10277171B2 (en) | Semiconductor device having a low power consumption | |
CN114244291B (zh) | 功率驱动放大电路及方法 | |
JPH10276053A (ja) | 可変利得増幅器 | |
Sanduleanu et al. | Low-noise, low residual offset, chopped amplifiers for high-end applications | |
KR20090045002A (ko) | 증폭기 | |
JP2004289721A (ja) | 電流−電圧変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5887429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |