JP5853196B2 - 同期システム及びそれを備えた受信装置 - Google Patents
同期システム及びそれを備えた受信装置 Download PDFInfo
- Publication number
- JP5853196B2 JP5853196B2 JP2011277255A JP2011277255A JP5853196B2 JP 5853196 B2 JP5853196 B2 JP 5853196B2 JP 2011277255 A JP2011277255 A JP 2011277255A JP 2011277255 A JP2011277255 A JP 2011277255A JP 5853196 B2 JP5853196 B2 JP 5853196B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- unit
- synchronization
- value
- median
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明の第1実施形態による同期システム及びそれを備えた受信装置について図面を参照して説明する。図1は、受信装置の構成を示す。受信装置は、送信機から送信されたプリアンブル信号に含まれる同期確立用信号及びユニークワードを用いてシンボル同期及びフレーム同期を確立し、その後に送信されたペイロード信号を受信する装置である。同期システムは、受信装置に組み込まれ、受信した信号に対してシンボル同期を確立して、フレーム同期の確立及びペイロード信号の受信を可能とするシステムである。同期システムは、オーバーサンプリング部20と、復調部1と、3ビット抽出部2と、中央値判定部3と、同期確立部4等によって構成されている。オーバーサンプリング部20は、入力されたベースバンド信号をシンボル周期よりも短い周期でオーバーサンプリングする。ベースバンド信号は、受信装置のRF信号受信部30によって受信されたRF信号をダウンコンバートすることにより得られる。復調部1は、オーバーサンプリング部20によって標本化されたベースバンド信号を復調する。3ビット抽出部2は、復調部1から出力された復調信号のデータ列から、連続した3ビットを順に抽出する。中央値判定部3は、3ビット抽出部2によって抽出された3ビットのデータ列の絶対値(すなわち中央ビット(中央値)の絶対値とその両端ビットの絶対値)を比較することにより、中央ビットの絶対値が最大であるか否かを判定する。同期確立部4は、中央値判定部3によって、絶対値が最大であると判定された中央値のサンプリングタイミングをシンボル同期タイミングとして設定する。
図4は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図1に示した同期システムに対して、符号判定部5をさらに備える。符号判定部5は、3ビット抽出部2によって抽出された3ビットの符号を判定する。
図7は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図4に示した同期システムに対して、閾値比較部6をさらに備える。閾値比較部6は、3ビットの中央値を所定の閾値と比較する。
図10は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図7に示した同期システムに対して、タイミングカウント部7をさらに備える。タイミングカウント部7は、中央値の絶対値が最大となるサンプリングタイミングをカウントする。
図13は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図10に示した同期システムに対して、ゼロクロス検出部8をさらに備える。ゼロクロス検出部8は、復調部1によって復調された復調信号がゼロを横切ることを検出する。復調信号がゼロを横切ることは、例えば3ビット抽出部2によって抽出された3ビットの両端ビット(1ビット目と3ビット目)の符号を比較することにより検出できる。両端ビットの符号が異なる場合は、復調信号がゼロを横切ったものと考えることができる。
図16は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図10に示した同期システムに対して、3シンボル符号判定部9をさらに備える。3シンボル符号判定部9は、連続する3シンボルの符号を判定する。
図19は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図16に示した同期システムに対して、カウント数比較部10をさらに備える。カウント数比較部10は、タイミングカウント部7によってサンプリンクタイミング毎にカウントされたカウント数を比較する。
図22は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図19に示した同期システムに対して、基準設定部11をさらに備える。基準設定部11は、復調信号の符号を判定するための基準値を設定する。
図25は、上記実施形態に係る受信装置の変形例の構成を示す。この変形例の受信装置は、図1に示した受信装置と同等の同期システム12に対して、PLL(Phase-locked loop)回路13と電圧制御発信器(VCO)14と同期確立部15をさらに備える。PLL回路13は、同期システム12の後段に設けられ、入力信号の位相に同期した新たな出力信号を生成し、微妙な位相のずれを補正する。電圧制御発信器14は、PLL回路13の位相比較器から入力された電圧に応じて発振周波数を調整する。電圧制御発信器14は、PLL回路13の内部に組み込まれていてもよい。同期確立部15は、電圧制御発信器14から出力された信号に対して同期を確立する。
図27は、上記実施形態に係る受信装置の変形例に係る変復調方式の一例を示している。受信装置は、対応する送信装置との間で、変復調方式がπ/4シフトDQPSKを用いた送受信が可能に構成されている。π/4シフトDQPSK変調方式においては、図27(a)に示すように、(1,0)及び(−1,0)からの移動先は黒点に示すものに限定され、(1,0)から(−1,0)に、又は(−1,0)から(1,0)に移動することができない。一方、8PSK変調方式においては、図27(b)に示すように、(1,0)から(−1,0)に、又は(−1,0)から(1,0)に移動することができる。これにより、信号の振幅レベルを大きくすることができる。
図28は、上記実施形態に係る受信装置の変形例において、送信装置から送信されるフレーム構成の一例を示している。図28において、(a)は通常のフレーム構成を、(b)は本変形例におけるフレーム構成をそれぞれ示している。図28(a)に示すように、通常のフレーム構成においては、1つのフレームは、同期確立用信号を含むプリアンブル信号とデータとなるペイロード信号とによって構成される。この場合、1つのフレーム内においてペイロード信号を構成するデータ列が長くなると、データ列の後方に行くに従い、同期が取れなくなる虞がある。そこで、本変形例にあっては、図28(b)に示すように、所定以上のフレーム長さのデータに対しては、同期確立用信号が定期的に挿入されて送信装置から送信され、受信装置によって受信できるように構成されている。
2 3ビット抽出部
3 中央値判定部
4 同期確立部
5 符号判定部
6 閾値比較部
7 タイミングカウント部
8 ゼロクロス検出部
9 3シンボル符号判定部
10 カウント数比較部
11 基準設定部
13 PLL回路
Claims (11)
- 復調信号から1ビットずつずらしながら連続した3ビットを順に抽出する3ビット抽出部と、
抽出された3ビットのうち中央値の絶対値が最大であるか否かを判定する中央値判定部と、
最大であると判定された中央値のサンプリングタイミングをシンボル同期タイミングに設定する同期確立部と、
前記3ビット抽出部によって抽出された3ビットの符号を判定する符号判定部を備え、
前記中央値判定部は、前記符号判定部によって前記3ビットの符号が全て同一であると判定された場合に、前記中央値の絶対値が最大であることを判定することを特徴とする同期システム。 - ベースバンド信号をオーバーサンプリングするオーバーサンプリング部と、前記オーバーサンプリング部によってオーバーサンプリングされたベースバンド信号を復調する復調部とをさらに備えたことを特徴とする請求項1に記載の同期システム。
- 前記中央値を所定の閾値と比較する閾値比較部を備え、
前記中央値判定部は、前記閾値比較部によって前記中央値が前記閾値以上であると判定された場合に、前記中央値の絶対値が最大であるか否かを判定することを特徴とする請求項1又は請求項2に記載の同期システム。 - 前記中央値の絶対値が最大となるサンプリングタイミングをカウントするタイミングカウント部を備え、
前記同期確立部は、前記タイミングカウント部によるカウント数が所定のカウント閾値以上となった場合に前記シンボル同期タイミングを更新することを特徴とする請求項1乃至請求項3のいずれか一項に記載の同期システム。 - 前記復調部によって復調された復調信号がゼロを横切ることを検出するゼロクロス検出部を備え、
前記ゼロクロス検出部によって復調信号がゼロを横切ることが検出された場合、前記タイミングカウント部は、前記ゼロを横切るサンプリングタイミングのカウント数から第1所定値を減じることを特徴とする請求項4に記載の同期システム。 - 前記タイミングカウント部は、前記ゼロを横切るサンプリングタイミングから所定時間離れたサンプリングタイミングのカウント数に第2所定値を加えることを特徴とする請求項5に記載の同期システム。
- 前記復調部によって復調された復調信号がゼロを横切ることを検出するゼロクロス検出部を備え、
前記ゼロクロス検出部によって復調信号がゼロを横切ることが検出された場合、前記タイミングカウント部は、前記ゼロを横切るサンプリングタイミングから所定時間離れたサンプリングタイミングのカウント数に第2所定値を加えることを特徴とする請求項4に記載の同期システム。 - 連続する3シンボルの符号を判定する3シンボル符号判定部を備え、
前記中央値判定部は、前記3シンボル符号判定部によって判定される3シンボルの符号が正負正又は負正負である場合に、前記3ビット抽出部が前記連続する3シンボルの中央のシンボルにおいて連続した3ビットを順に抽出することを特徴とする請求項1又は請求項2のいずれか一項に記載の同期システム。 - 前記タイミングカウント部によってカウントされたカウント数を比較するカウント数比較部を備え、
現在設定されているシンボル同期タイミングが前記カウント数比較部によって比較されたカウント数が多い上位2つのサンプリングタイミングのいずれかであって、該上位2つのサンプリングタイミングにおいて、カウント数の差が所定値以下である場合には、前記同期確立部は、前記シンボル同期タイミングを更新しないことを特徴とする請求項4乃至請求項8のいずれか一項に記載の同期システム。 - 前記復調信号の符号を判定するための基準値を設定する基準設定部を備え、
前記基準設定部は、前記復調信号の中間値を算出し、この中間値を前記基準値として設定することを特徴とする請求項1乃至請求項9のいずれか一項に記載の同期システム。 - 前記請求項1乃至請求項10のいずれか一項に記載の同期システムを備え、
送信器から送信された同期確立用信号が挿入されたベースバンド信号を受信してシンボル同期を確立し、その後に送信されたペイロード信号を受信可能としたことを特徴とする受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011277255A JP5853196B2 (ja) | 2011-12-19 | 2011-12-19 | 同期システム及びそれを備えた受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011277255A JP5853196B2 (ja) | 2011-12-19 | 2011-12-19 | 同期システム及びそれを備えた受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013128225A JP2013128225A (ja) | 2013-06-27 |
JP5853196B2 true JP5853196B2 (ja) | 2016-02-09 |
Family
ID=48778512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011277255A Expired - Fee Related JP5853196B2 (ja) | 2011-12-19 | 2011-12-19 | 同期システム及びそれを備えた受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5853196B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6257316U (ja) * | 1985-09-30 | 1987-04-09 | ||
JPS62289966A (ja) * | 1986-06-09 | 1987-12-16 | Matsushita Electric Ind Co Ltd | デ−タ識別装置 |
JPH10215289A (ja) * | 1996-06-04 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 同期装置 |
JP3949458B2 (ja) * | 2002-01-25 | 2007-07-25 | 株式会社日立国際電気 | 復調装置 |
JP4585438B2 (ja) * | 2005-12-06 | 2010-11-24 | 富士通株式会社 | タイミング再生回路 |
CN101060509B (zh) * | 2006-04-19 | 2011-12-21 | 株式会社日立国际电气 | 符号定时检测器和无线终端 |
JP2009044363A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Kokusai Electric Inc | 無線機 |
-
2011
- 2011-12-19 JP JP2011277255A patent/JP5853196B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013128225A (ja) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8466713B2 (en) | Phase detection method and phase detector | |
CA2363927C (en) | Synchronization signal detector and method | |
EP2309692B1 (en) | Fast and accurate frame synchronization in FSK based receivers | |
CN106789790B (zh) | 一种载波频偏调节方法 | |
US20140036904A1 (en) | Transmitter circuit, interface circuit, information terminal, interface method, and recording medium | |
JP4642563B2 (ja) | Fsk受信装置 | |
TW201822515A (zh) | 解調 | |
US8249198B2 (en) | Demodulation circuit of differential phase shift keying (DPSK) modulated signals | |
US8514987B2 (en) | Compensation for data deviation caused by frequency offset using timing correlation value | |
US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
JP2008154285A (ja) | シンボルタイミング検出装置及び無線端末装置 | |
JP5853196B2 (ja) | 同期システム及びそれを備えた受信装置 | |
JP5326759B2 (ja) | Fsk受信装置、fsk受信方法、及びプログラム | |
KR100435494B1 (ko) | 디지털 통신에서의 동기 수행 시스템 및 그 방법 | |
US7738614B2 (en) | Decision timing synchronous circuit and receiver circuit | |
US6901120B2 (en) | Method and apparatus for iterative parameter estimation | |
US7450655B2 (en) | Timing error detection for a digital receiver | |
JP4268180B2 (ja) | シンボルタイミング検出装置及び無線端末装置 | |
US5784416A (en) | Method and apparatus for detection of a communication signal | |
JP2011077639A (ja) | 受信機の同期方法および受信回路 | |
JP2005223835A (ja) | 変調方式切替通信装置および切替方法 | |
JP4968910B2 (ja) | ビット同期回路 | |
CN107968647A (zh) | 一种频移键控调节***中的时钟恢复方法及*** | |
JP2007251930A (ja) | 無線復調回路およびリモートコントローラ | |
KR100613755B1 (ko) | 클록 복구 회로, 클록 복구 회로를 갖는 수신기 및 데이터 신호에서 심볼을 복구하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140910 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150724 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5853196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |