JP5850975B2 - パルス生成回路、サンプルホールド回路、固体撮像装置 - Google Patents
パルス生成回路、サンプルホールド回路、固体撮像装置 Download PDFInfo
- Publication number
- JP5850975B2 JP5850975B2 JP2014090473A JP2014090473A JP5850975B2 JP 5850975 B2 JP5850975 B2 JP 5850975B2 JP 2014090473 A JP2014090473 A JP 2014090473A JP 2014090473 A JP2014090473 A JP 2014090473A JP 5850975 B2 JP5850975 B2 JP 5850975B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- gate
- circuit
- pulse
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
<実施例1のパルスエッジ選択回路の構成例> 図2の(a)は、図1のパルスエッジ選択回路100に適用される実施例1の回路図を表す。図中、101は立ち上がり位置決定回路、102は立ち下がり位置決定回路、103,109はNORゲート・デコーダ群、104は立ち下がりエッジ検出型フリップフロップ、105は多相クロック線群である。また、106は立ち上がり位置決定回路101の出力段のNORゲート、107は立ち下がり位置決定回路102の出力段のNORゲートである。また、108と109は選択したNORゲート・デコーダ、110,120は第1段のNANDスイッチ群、111,121は第2段のNANDゲート群である。なお、本実施例1は他のパルスエッジ選択回路200,300,400にも適用される。
<実施例2のパルスエッジ選択回路の構成例> 図4は、パルスエッジ選択回路の実施例2の回路図を表す。図中、500はパルスエッジ選択回路、501は立ち上がり位置決定回路、502は立ち下がり位置決定回路、504は立ち下がりエッジ検出型フリップフロップ、505は多相クロック線群を表す。また、510,520は第1段のNANDゲート群、515,525は第2段のインバータ群、516,526は第3段のNORゲート群、517,527は第4段のNANDゲート群、506,507は出力段のNORゲートを表す。立ち下がりエッジ検出型フリップフロップ504は、実施例1の図2の(b)で説明した回路と同じものが適用できる。本実施例2では、パルスエッジ選択回路500の出力OUTのパルスを作るために、多相クロック線群505から、立ち上がり時間を決めるクロックとしてP6、立ち下がり時間を決めるクロックとしてP25を利用する。
<実施例3のパルスエッジ選択回路の構成例> 図6は、パルスエッジ選択回路600の実施例3の回路図を表す。図中、601は立ち上がり位置決定回路、602は立ち下がり位置決定回路、604は立ち上がりエッジ検出型フリップフロップ、606,607は出力段のNANDゲートを表す。立ち上がりエッジ検出型フリップフロップ604のS入力端子には、NANDゲート506の出力配線UNが接続され、R入力端子には、NANDゲート507の出力配線DNが接続される。また、Q出力端子には、パルスエッジ選択回路600のOUT出力配線が接続される。本実施例3では、立ち上がり位置決定回路601と立ち下がり位置決定回路602の出力段出力にNANDゲート506,507を用い出力配線UNとDNにクロックを出力している。図示をしていないが、このクロックの位相は、実施例1、実施例2と同様の方法で決定される。配線UNとDNのクロックは、NANDゲート506,507が出力するため、電圧の立ち下がりが鈍る。このため、立ち上がりエッジ検出型フリップフロップ604を使い立ち下がるエッジは使わない。なお、立ち上がりエッジ検出型フリップフロップ604の回路構成は、図2の(b)に示した立ち下がりエッジ検出型フリップフロップ104の構成から想到可能である。
Claims (10)
- パルスを生成するパルス生成回路であって、
第1のNORゲートと、複数の第1のNANDゲートと、を有する立ち上がりエッジ位置選択回路と、
第2のNORゲートと、複数の第2のNANDゲートと、を有する立ち下がりエッジ位置選択回路と、
エッジ検出回路と、を備え、
前記立ち上がりエッジ位置選択回路では、
前記複数の第1のNANDゲートのそれぞれの出力が前記第1のNORゲートに接続され、
前記複数の第1のNANDゲートの各々には、位相が互いに異なる複数のクロックの中のいずれかを供給するための配線が少なくとも接続され、
前記複数の第1のNANDゲートのうち1つの第1のNANDゲートに対して、前記複数のクロックの中から前記パルスの立ち上がりエッジの位置を決めるために選択された第1のクロックが供給され、
当該1つの第1のNANDゲートは、前記第1のクロックに同期した立ち上がりエッジを有する信号を前記第1のNORゲートに供給し、
前記第1のNORゲートは、前記第1のクロックに同期した立ち下がりエッジを有する第1の信号を出力し、
前記立ち下がりエッジ位置選択回路では、
前記複数の第2のNANDゲートのそれぞれの出力が前記第2のNORゲートに接続され、
前記複数の第2のNANDゲートの各々には、前記複数のクロックの中のいずれかを供給するための配線が少なくとも接続され、
前記複数の第2のNANDゲートのうち1つの第2のNANDゲートに対して、前記複数のクロックの中から前記パルスの立ち下がりエッジの位置を決めるために選択された第2のクロックが供給され、
当該1つの第2のNANDゲートは、前記第2のクロックに同期した立ち上がりエッジを有する信号を前記第2のNORゲートに供給し、
前記第2のNORゲートは、前記第2のクロックに同期した立ち下がりエッジを有する第2の信号を出力し、
前記エッジ検出回路は、前記パルスとして、前記第1の信号の前記立ち下がりエッジに同期して立ち上がり、前記第2の信号の前記立ち下がりエッジに同期して立ち下がるパルスを生成する、
ことを特徴とするパルス生成回路。 - 前記エッジ検出回路は、第1の入力端子および第2の入力端子を有する立ち下がりエッジ検出型のフリップフロップを含み、前記立ち上がり位置選択回路の前記第1のNORゲートの出力が前記第1の信号として前記第1の入力端子に入力され、前記立ち下がり位置選択回路の前記第2のNORゲートの出力が前記第2の信号として前記第2の入力端子に入力される、
ことを特徴とする請求項1に記載のパルス生成回路。 - 前記立ち上がり位置選択回路および前記立ち下がり位置選択回路のそれぞれは、それぞれのレジスタに設定された値に従って、前記複数のクロックの中から前記第1のクロック及び前記第2のクロックを選択することを特徴とする請求項1又は2に記載のパルス生成回路。
- 前記第1及び第2のNORゲートが、4入力以上の入力端を有するNORゲートであり、前記第1及び第2のNANDゲートの各々が、4入力以上の入力端を有するNANDゲートであることを特徴とする請求項1乃至3のいずれか1項に記載のパルス生成回路。
- 前記第1及び第2のNORゲートが、8入力以上の入力端を有するNORゲートであり、前記第1及び第2のNANDゲートの各々が、8入力以上の入力端を有するNANDゲートであることを特徴とする請求項1乃至3のいずれか1項に記載のパルス生成回路。
- 立ち上がり位置選択回路は、前記第1のNORゲートの出力をバッファリングするバッファ回路を更に含み、前記立ち下がり位置選択回路は、前記第2のNORゲートの出力をバッファリングするバッファ回路を更に含む、
ことを特徴とする請求項1乃至5のいずれか1項に記載のパルス生成回路。 - マスタークロックに基づいて前記複数のクロックを生成するクロック生成回路を更に備えることを特徴とする請求項1乃至6のいずれか1項に記載のパルス生成回路。
- コンデンサと、
前記コンデンサに接続され、当該コンデンサに保持された電圧を出力するオペアンプ回路と、
入力電圧を前記コンデンサに供給してチャージする第1のスイッチと、
前記オペアンプ回路の帰還回路に設けられた第2のスイッチと、
前記コンデンサの入力側を接地するための第3のスイッチと、
前記第1〜第3のスイッチを切り替えるための複数のパルスを発生するための複数のパルス生成回路と、を備え、
前記複数のパルス生成回路のそれぞれは、請求項1乃至7のいずれか1項に記載されたパルス生成回路を含む、
ことを特徴とするサンプルホールド回路。 - パルスを生成するパルス生成回路であって、
第1のNANDゲートと、複数の第1のNORゲートと、を有する立ち上がりエッジ位置選択回路と、
第2のNANDゲートと、複数の第2のNORゲートと、を有する立ち下がりエッジ位置選択回路と、
エッジ検出回路と、を備え、
前記立ち上がりエッジ位置選択回路では、
前記複数の第1のNORゲートのそれぞれの出力が前記第1のNANDゲートに接続され、
前記複数の第1のNORゲートの各々には、位相が互いに異なる複数のクロックの中のいずれかを供給するための配線が少なくとも接続され、
前記複数の第1のNORゲートのうち1つの第1のNORゲートに対して、前記複数のクロックの中から前記パルスの立ち上がりエッジの位置を決めるために選択された第1のクロックが供給され、
当該1つの第1のNORゲートは、前記第1のクロックに同期した立ち下がりエッジを有する信号を前記第1のNANDゲートに供給し、
前記第1のNANDゲートは、前記第1のクロックに同期した立ち上がりエッジを有する第1の信号を出力し、
前記立ち下がりエッジ位置選択回路では、
前記複数の第2のNORゲートのそれぞれの出力が前記第2のNANDゲートに接続され、
前記複数の第2のNORゲートの各々には、前記複数のクロックの中のいずれかを供給するための配線が少なくとも接続され、
前記複数の第2のNORゲートのうち1つの第2のNORゲートに対して、前記複数のクロックの中から前記パルスの立ち下がりエッジの位置を決めるために選択された第2のクロックが供給され、
当該1つの第2のNORゲートは、前記第2のクロックに同期した立ち下がりエッジを有する信号を前記第2のNANDゲートに供給し、
前記第2のNANDゲートは、前記第2のクロックに同期した立ち上がりエッジを有する第2の信号を出力し、
前記エッジ検出回路は、前記パルスとして、前記第1の信号の前記立ち上がりエッジに同期して立ち上がり、前記第2の信号の前記立ち上がりエッジに同期して立ち下がるパルスを生成する、
ことを特徴とするパルス生成回路。 - 撮像した画像の画素データを記憶する画素部と、
前記画素部から画素データを並列に読み出す読出回路と、
前記読出回路に並列に読み出された画素データをパラレル/シリアル変換して直列に出力するためのシフトレジスタと、
前記シフトレジスタを駆動するためのパルスを提供するように構成された請求項1乃至7のいずれか1項または請求項9に記載のパルス生成回路と、
を備えることを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014090473A JP5850975B2 (ja) | 2014-04-24 | 2014-04-24 | パルス生成回路、サンプルホールド回路、固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014090473A JP5850975B2 (ja) | 2014-04-24 | 2014-04-24 | パルス生成回路、サンプルホールド回路、固体撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009298821A Division JP2011139365A (ja) | 2009-12-28 | 2009-12-28 | パルスエッジ選択回路と、それを使ったパルス生成回路、サンプルホールド回路及び固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014180006A JP2014180006A (ja) | 2014-09-25 |
JP5850975B2 true JP5850975B2 (ja) | 2016-02-03 |
Family
ID=51699437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014090473A Expired - Fee Related JP5850975B2 (ja) | 2014-04-24 | 2014-04-24 | パルス生成回路、サンプルホールド回路、固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5850975B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176320A (ja) * | 1986-01-30 | 1987-08-03 | Oki Electric Ind Co Ltd | 半導体集積回路用入力回路 |
US5442664A (en) * | 1993-12-20 | 1995-08-15 | Hewlett-Packard Company | Digitally phase modulated clock inhibiting reduced RF emissions |
JP3183494B2 (ja) * | 1994-06-02 | 2001-07-09 | 株式会社アドバンテスト | タイミング信号発生回路 |
JP4900065B2 (ja) * | 2006-10-19 | 2012-03-21 | 株式会社デンソー | マルチチャネルサンプルホールド回路およびマルチチャネルa/d変換器 |
JP2009206709A (ja) * | 2008-02-27 | 2009-09-10 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
-
2014
- 2014-04-24 JP JP2014090473A patent/JP5850975B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014180006A (ja) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9369653B2 (en) | Solid-state imaging apparatus | |
JP5854673B2 (ja) | 固体撮像装置 | |
JP6004685B2 (ja) | 固体撮像装置及びその駆動方法 | |
US20150237315A1 (en) | Solid-state imaging apparatus and camera | |
JP2010050529A (ja) | パルス位相差検出回路及びこれを用いたa/d変換回路 | |
CN106685411B (zh) | 锁存器电路、双倍数据速率环形计数器及相关器件 | |
JP2009089066A (ja) | A/d変換回路、固体撮像素子、およびカメラシステム | |
JP2000269423A (ja) | 半導体集積回路 | |
US10305497B2 (en) | Semiconductor integrated circuit, DLL circuit, and duty cycle correction circuit | |
US8648290B2 (en) | Data selection circuit, data transmission circuit, ramp wave generation circuit, and solid-state imaging device | |
US9609258B2 (en) | A/D conversion circuit and image-capturing device | |
JP2005252348A (ja) | 半導体装置 | |
US10129496B2 (en) | Imaging device and imaging system | |
JP2011139365A (ja) | パルスエッジ選択回路と、それを使ったパルス生成回路、サンプルホールド回路及び固体撮像装置 | |
US8330834B2 (en) | Signal processing method and solid-state image sensing device | |
US8248131B2 (en) | Timing generating circuit and phase shift circuit | |
JP6240374B2 (ja) | 半導体装置 | |
US9831862B2 (en) | Duty cycle correction circuit and image sensing device including the same | |
JP5850975B2 (ja) | パルス生成回路、サンプルホールド回路、固体撮像装置 | |
US9667238B2 (en) | Duty cycle correction circuit and image sensing device including the same | |
US8669898B2 (en) | Ramp wave generation circuit and solid-state imaging device | |
US9294114B2 (en) | Reference signal generating circuit, ad conversion circuit, and imaging device | |
JP5190472B2 (ja) | 駆動回路 | |
US9287890B2 (en) | Analog-to-digital converter and solid-state imaging apparatus | |
KR102022645B1 (ko) | 반도체 집적 회로 및 클럭 동기화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151201 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5850975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |