JP5846818B2 - 電力制御装置 - Google Patents

Description

本発明は、負荷を駆動する駆動回路の電力制御装置に関する。

近年、負荷（モータなど）の駆動装置では、駆動回路（インバータ回路など）および負荷に流れる過電流を検出し、駆動回路の回路素子や負荷などを過電流から保護する過電流保護回路が多く用いられている（例えば、特許文献１）。

また、駆動回路および負荷に流れる過電流による制限ではなく、駆動回路および負荷が消費する電力を検出し、一定の過電力保護を可能とするスイッチング電源も存在する（例えば、特許文献２）。

特許文献１には、電機子電流の瞬時的な変化による過負荷から保護する電動機用過負荷保護装置の発明が記載されている。特許文献１に記載の発明は、電動機１に流れる電流を検出し、この電流検出信号が基準信号を超えたときに電機子電流を零にするか、または制限値以下に制限する制御を行わせる。
特許文献２には、交流電動機のトルクの脈動を抑制可能な低コストの制御装置（スイッチング電源）の発明が記載されている。

特開平９−００９６７２号公報 特開２００９−０３８８５４号公報

特許文献１に記載の発明は、入力電流を制限し、過電流保護を行うには有効である。しかし、過電力保護を行うことはできないという課題を有している。特許文献２に記載の発明は、過電力保護が可能であるが、入力電圧がいかなる値であっても一定の電力で保護するように制御している。これにより、電圧が低いときには大電流が流れる虞があり、この大電流によって回路部品が損傷し、故障につながる虞がある。
そこで、本発明は、駆動回路の過電流保護、過電圧保護、過電力保護を可能とする電力制御装置を提供することを課題とする。

前記課題を解決するために、以下のように電力制御装置を構成した。
すなわち、本発明の電力制御装置は、直流電源に接続されて第１の電圧が印加され、外部負荷に電力を供給する駆動回路と、この駆動回路に流れる電流を、当該電流に相当する第２の電圧に変換して検出する電流検出回路と、この駆動回路を制御する電流電圧制御部とを備えている。電流電圧制御部は、この第１の電圧が第１閾値以下ならば、この第１の電圧が印加されたときの駆動回路に流れる電流の制限値に相当する基準電圧を第１の電圧に応じて生成して第２の電圧と比較した結果に基いて、第１の電圧に応じた所望の電流で動作するように駆動回路を制御し、この第１の電圧が第１閾値を超えているならば、この第１の電圧が印加されたときの駆動回路の電力制限のための電流値に相当する基準電圧を第１の電圧に応じて生成し、この基準電圧と第２の電圧と比較した結果に基いて、所望の電力以下で動作するよう駆動回路を制御することを特徴とする。
その他の手段については、発明を実施するための形態のなかで説明する。

本発明によれば、駆動回路の過電流保護、過電圧保護、過電力保護を可能とする電力制御装置を提供することができる。

本実施形態に於ける電力制御装置の概略を示す構成図である。 本実施形態に於ける基準電圧生成部の詳細な動作を示すフローチャートである。 本実施形態に於ける入力電圧と入力電流制限値との関係を示すグラフである。 変形例に於ける入力電圧と入力電流制限値との関係を示すグラフである。

以降、本発明を実施するための形態を、図を参照して詳細に説明する。

（本実施形態の構成）
図１は、本実施形態に於ける電力制御装置１０の概略を示す構成図である。

（電力制御装置１０の全体構成）
電力制御装置１０は、インバータ回路１２（駆動回路）と、電流電圧制御部２０と、入力電流検出回路２１（電流検出回路）と、入力電圧検出回路２２（電圧検出回路）とを有している。
電力制御装置１０は、モータ１３（外部負荷）に電力を供給して駆動するものである。
電力制御装置１０の正極側入力端子は、直流電源１１の正極側に接続され、電力制御装置１０の負極側入力端子は、直流電源１１の負極側に接続され、この正極側入力端子と負極側入力端子との間には、入力電圧Ｖccが印加される。電力制御装置１０の２つの交流出力端子は、モータ１３（外部負荷）に接続され、交流電圧が印加されることにより、駆動電力を供給して駆動する。

直流電源１１は、例えば定電圧源であり、電力制御装置１０に所定の電圧を印加するものである。
直流電源１１の正極側は、インバータ回路１２の正極側入力端子と入力電圧検出回路２２の正極側入力端子とに接続されている。直流電源１１の負極側は、入力電圧検出回路２２の負極側入力端子に接続されていると共に、入力電流検出回路２１を介してインバータ回路１２の負極側入力端子に接続されている。直流電源１１は、所定の電圧を、インバータ回路１２の正極側入力端子と負極側入力端子との間、および、入力電圧検出回路２２の正極側入力端子と負極側入力端子との間に印加する。

インバータ回路１２（駆動回路）は、モータ１３（外部負荷）に交流電圧を印加することにより、駆動電力を供給するものである。インバータ回路１２を構成する各要素は、後記するインバータ回路１２の構成で説明する。
インバータ回路１２は、正極側入力端子が直流電源１１の正極側に接続され、負極側入力端子が、入力電流検出回路２１を介して直流電源１１の負極側に接続され、この正極側入力端子と負極側入力端子との間に入力電圧Ｖcc（第１の電圧）が印加される。インバータ回路１２は、４つの制御入力端子が電流電圧制御部２０の出力端子に接続され、４つの制御入力端子に駆動制御信号が入力される。インバータ回路１２は更に、２つの交流出力端子がモータ１３（外部負荷）に接続され、モータ１３（外部負荷）に交流電圧を印加することにより、駆動電力を供給する。

入力電圧検出回路２２は、後記するＡ／Ｄ（Analog to Digital）変換器３２の最大許容電圧以下になるように、入力電圧Ｖccを入力電圧Ｖcc2に変換するものである。
入力電圧検出回路２２の正極側入力端子は直流電源１１の正極側に接続され、入力電圧検出回路２２の負極側入力端子は直流電源１１の負極側に接続され、この正極側入力端子と負極側入力端子との間に印加されている入力電圧Ｖccを検出する。入力電圧検出回路２２は更に、出力端子が電流電圧制御部２０の一方の入力端子に接続され、入力電圧Ｖcc2を電流電圧制御部２０に出力する。入力電圧検出回路２２は、例えば、直流電源１１の正極側と負極側との間に直列に接続された２つの抵抗からなる抵抗分圧回路であり、直流電源１１の正極側と負極側との間の入力電圧Ｖccを、この入力電圧Ｖccに比例した入力電圧Ｖcc2に変換して出力するものである。

入力電流検出回路２１は、直流電源１１の負極側とインバータ回路１２の負極側との間に直列接続され、インバータ回路１２に流れる入力電流Ｉinを検出するものである。
入力電流検出回路２１の２つの入力端子は、直流電源１１の負極側とインバータ回路１２の負極側との間に直列接続され、インバータ回路１２に流れる入力電流Ｉinが２つの入力端子間を流れる。入力電流検出回路２１の出力端子は、電流電圧制御部２０の他方の入力端子に接続され、入力電流Ｉinに相当する電圧Ｖin2（第２の電圧）を検出して出力する。入力電流検出回路２１は、例えば、直流電源１１の負極側とインバータ回路１２の負極側との間に直列に接続されたシャント抵抗である。ここで当該シャント抵抗の両端電圧差を、当該シャント抵抗の抵抗値で除算した値が、入力電流Ｉinとなる。すなわち、入力電流検出回路２１は、インバータ回路１２に流れる入力電流Ｉinを、この入力電流Ｉinに相当する電圧Ｖin2に変換して出力するものである。

電流電圧制御部２０は、所定の駆動制御信号を出力して、インバータ回路１２の動作を制御するものであり、かつ、インバータ回路１２に印加されている入力電圧Ｖccと、インバータ回路１２に流れる入力電流Ｉinとに基いて、インバータ回路１２の過電圧保護、過電流保護、過電力保護を行うものである。電流電圧制御部２０を構成する各要素は、後記する電流電圧制御部２０の構成で説明する。
電流電圧制御部２０の一方の入力側には、入力電圧検出回路２２の出力端子が接続され、入力電圧Ｖccを分圧した入力電圧Ｖcc2が印加される。電流電圧制御部２０の他方の入力側には、入力電流検出回路２１の出力端子が接続され、入力電流Ｉinに相当する電圧Ｖin2が印加される。電流電圧制御部２０の４つの出力端子は、インバータ回路１２の４つの制御端子に接続され、この入力電圧Ｖccに応じた所望の電流以下で動作するように、インバータ回路１２を制御する所定の駆動制御信号を出力する。

モータ１３（外部負荷）は、インバータ回路１２（駆動回路）によって駆動されるものである。
モータ１３は、インバータ回路１２の２つの交流出力端子が接続され、この交流出力端子に印加されている交流電圧によって、駆動電力が供給されて駆動する。

（インバータ回路１２の構成）
インバータ回路１２は、４つのスイッチング素子Ｑ１〜Ｑ４を有している。
各スイッチング素子Ｑ１〜Ｑ４は、例えばＦＥＴ（Field Effect Transistor）であり、制御端子であるゲート端子にＨレベルまたはＬレベル信号が印加されることにより、２つの入力端子であるドレイン端子とソース端子との間の導通を制御するものである。スイッチング素子Ｑ１〜Ｑ４は更に、各制御端子に印加された所定の駆動制御信号によって、それぞれスイッチング動作を行い、交流出力端子に接続されているモータ１３（負荷）に、交流電圧を印加して駆動するものである。
スイッチング素子Ｑ１，Ｑ２を直列接続した第１のスイッチングレッグと、スイッチング素子Ｑ３，Ｑ４を直列接続した第２のスイッチングレッグは、インバータ回路１２の正極入力端子と負極入力端子との間に、それぞれ並列に接続されている。各スイッチング素子Ｑ１〜Ｑ４の制御端子は、それぞれ電流電圧制御部２０の４つの出力端子と接続され、所定の駆動制御信号が入力される。更に、スイッチング素子Ｑ１，Ｑ２間のノードと、スイッチング素子Ｑ３，Ｑ４間のノードとは、インバータ回路１２の２つの交流出力端子であり、それぞれモータ１３に接続され、このモータ１３に交流電圧を印加する。

（電流電圧制御部２０の構成）
電流電圧制御部２０は、基準電圧生成部３０と、コンパレータ４１と、インバータ回路制御部４０と、抵抗Ｒ１とを有している。

基準電圧生成部３０は、入力電圧Ｖccを分圧した入力電圧Ｖcc2を基に、基準電圧Ｖrefを生成して出力するものである。ここで基準電圧Ｖrefとは、入力電圧Ｖccに応じて制御される入力電流Ｉinの最大値に相当する電圧値である。基準電圧生成部３０を構成する各要素は、後記する基準電圧生成部３０の構成で説明する。
基準電圧生成部３０には、入力電圧検出回路２２の出力端子が接続され、入力電圧Ｖcc2が入力される。基準電圧生成部３０の出力端子は、コンパレータ４１の非反転入力端子に接続され、基準電圧Ｖrefを出力する。

コンパレータ４１は、反転入力端子に印加された電圧Ｖin2が、非反転入力端子に印加された基準電圧Ｖrefよりも大きい場合には、出力端子からＬレベル信号（停止信号）を出力してインバータ回路制御部４０を停止させ、それ以外の場合には、Ｈレベル信号を出力するものである。すなわち、コンパレータ４１は、基準電圧Ｖrefと電圧Ｖin2とを比較し、電圧Ｖin2が基準電圧Ｖrefより大きい場合に、Ｌレベル信号（停止信号）を出力するものである。
コンパレータ４１には、非反転入力端子に基準電圧生成部３０の出力端子が接続されて基準電圧Ｖrefが印加され、反転入力端子に入力電流検出回路２１の出力端子が接続されて電圧Ｖin2が印加される。コンパレータ４１の出力端子は、インバータ回路制御部４０に接続され、所定条件に基いて停止信号を出力する。
更に、コンパレータ４１の非反転入力端子と出力端子との間には、抵抗Ｒ１が接続されている。コンパレータ４１は、抵抗Ｒ１によってシュミットトリガ動作を行い、反転入力端子に印加された電圧Ｖin2と非反転入力端子に印加された基準電圧Ｖrefとが近接しているとき、出力される信号が頻繁にＨレベルからＬレベル（停止信号）に変化することを抑止する。

インバータ回路制御部４０は、コンパレータ４１がＬレベル信号（停止信号）を入力したときに、インバータ回路１２によるモータ１３への電力の供給を停止するよう制御するものである。インバータ回路制御部４０を構成する各要素は、後記するインバータ回路制御部４０の構成で説明する。
インバータ回路制御部４０は、入力端子がコンパレータ４１の出力端子に接続されて、所定条件に基いて停止信号が入力される。インバータ回路制御部４０の４つの出力端子は、インバータ回路１２の制御端子に接続され、所定の駆動制御信号を出力する。

（基準電圧生成部３０の構成）
基準電圧生成部３０は、記憶部３１と、Ａ／Ｄ（Analog to Digital）変換器３２と、基準電圧設定部３３と、Ｄ／Ａ（Digital to Analog）変換器３４とを有している。

記憶部３１は、例えばＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などであり、入力電圧Ｖcc2に基いて基準電圧Ｖrefを生成するための両者の対応関係を示す所定の変換テーブルを格納しているものである。
記憶部３１は、基準電圧設定部３３から読み取り可能に接続されている。

Ａ／Ｄ変換器３２は、アナログ信号である入力電圧Ｖcc2を第１のデジタル値に変換するものである。
基準電圧生成部３０の入力側は、当該Ａ／Ｄ変換器３２の入力側であり、入力電圧検出回路２２の出力端子が接続され、入力電圧Ｖcc2が印加される。Ａ／Ｄ変換器３２の出力側には、基準電圧設定部３３が接続され、入力電圧Ｖccを分圧した入力電圧Ｖcc2に相当する第１のデジタル値を出力する。すなわち、Ａ／Ｄ変換器３２は、入力電圧Ｖccに相当する第１のデジタル値を出力する。

基準電圧設定部３３は、記憶部３１が格納している所定の変換テーブルに基き、入力電圧Ｖcc2に相当する第１のデジタル値を、基準電圧Ｖrefに相当する第２のデジタル値に変換するものである。入力電圧Ｖccと入力電圧Ｖcc2とは比例しているので、この第１のデジタル値は実質的に入力電圧Ｖccにも相当するものである。
基準電圧設定部３３の入力側には、Ａ／Ｄ変換器３２の出力側が接続され、第１のデジタル値が入力される。基準電圧設定部３３の出力側には、Ｄ／Ａ変換器３４の入力側が接続され、第２のデジタル値が出力される。更に基準電圧設定部３３には、記憶部３１が読み取り可能に接続されている。

Ｄ／Ａ変換器３４は、入力された第２のデジタル値を、アナログ電圧信号である基準電圧Ｖrefに変換して、出力端子から出力するものである。
Ｄ／Ａ変換器３４の入力側には、基準電圧設定部３３の出力側が接続され、第２のデジタル値が入力される。Ｄ／Ａ変換器３４の出力端子は、この基準電圧生成部３０の出力側であり、コンパレータ４１の非反転入力端子が接続され、基準電圧Ｖrefを出力する。

（インバータ回路制御部４０の構成）
インバータ回路制御部４０は、ＰＷＭ（Pulse Width Modulation）生成部４２と、スイッチング素子Ｑ５（スイッチ部）と、駆動制御部４４とを有している。

ＰＷＭ生成部４２は、所定のデューティを有するＰＷＭ信号を生成して出力するものである。ＰＷＭ生成部４２の出力側は、スイッチング素子Ｑ５の入力端子に接続され、ＰＷＭ信号を出力する。

スイッチング素子Ｑ５は、例えばＦＥＴ（Field Effect Transistor）であり、制御端子であるゲート端子にＬレベル信号（停止信号）が印加されたとき、入力端子であるソース端子と出力端子であるドレイン端子との間の導通を遮断するものである。
スイッチング素子Ｑ５は、入力端子がＰＷＭ生成部４２の出力側に接続され、ＰＷＭ信号が入力される。スイッチング素子Ｑ５の制御端子は、コンパレータ４１の出力端子に接続され、停止信号が入力される。スイッチング素子Ｑ５の出力端子は、駆動制御部４４に接続され、制御端子に停止信号が入力されていないときにＰＷＭ信号を出力する。

駆動制御部４４は、入力されたＰＷＭ信号によって、インバータ回路１２の４つの制御端子に、それぞれ所定の駆動制御信号を出力するものである。駆動制御部４４は、インバータ回路１２が当該ＰＷＭ信号のデューティに基づく交流電圧を出力するように、所定の駆動制御信号のパターンを決定し、インバータ回路１２に出力する。すなわち、ＰＷＭ信号のデューティに応じた所定の駆動制御信号のパターンを、インバータ回路１２に出力するものである。
駆動制御部４４の入力端子は、スイッチング素子Ｑ５の出力端子に接続され、ＰＷＭ信号が入力される。駆動制御部４４の４つの出力端子は、それぞれインバータ回路１２の４つの制御端子に接続され、所定の駆動制御信号を出力する。

（本実施形態の動作）
図１を基に、電力制御装置１０の動作を説明する。
電力制御装置１０は、直流電源１１の正極側と負極側との間の入力電圧Ｖccを、入力電圧検出回路２２によって入力電圧Ｖccに比例した入力電圧Ｖcc2に分圧して、基準電圧生成部３０に出力する。基準電圧生成部３０は、この入力電圧Ｖcc2を、入力電圧Ｖcc2に応じた入力電流Ｉinの制限値（最大値）に相当する電圧である基準電圧Ｖrefに変換して、コンパレータ４１の非反転入力端子に出力する。
一方、電力制御装置１０は、入力電流検出回路２１によって、直流電源１１に流れる入力電流Ｉinを、入力電流Ｉinに相当する電圧Ｖin2に高速に変換し、コンパレータ４１の反転入力端子に出力する。

電力制御装置１０は、コンパレータ４１によって、基準電圧Ｖrefと電圧Ｖin2とを比較し、電圧Ｖin2が基準電圧Ｖrefより大きい場合には、Ｌレベルの停止信号をインバータ回路制御部４０に出力する。
電力制御装置１０は、インバータ回路制御部４０によって、コンパレータ４１からＬレベルの停止信号が入力されたとき、インバータ回路１２の負荷駆動動作を停止させる。これにより、モータ１３は駆動を停止する。

コンパレータ４１からＬレベルの停止信号が出力されると、スイッチング素子Ｑ５がオフ状態となる。ＰＷＭ生成部４２が出力するＰＷＭ信号は、スイッチング素子Ｑ５によって遮断され、駆動制御部４４に入力されなくなる。駆動制御部４４は、ＰＷＭ信号が入力されなくなると、インバータ回路１２への駆動制御信号の出力を停止し、代わりに、全てのスイッチング素子Ｑ１〜Ｑ４の導通を遮断する信号を出力する。インバータ回路１２は、スイッチング素子Ｑ１〜Ｑ４のオン・オフ制御を停止し、モータ１３には駆動電力が供給されなくなる。

通常動作のとき、すなわち、入力電流Ｉinに相当する電圧Ｖin2が基準電圧Ｖref以下のときには、コンパレータ４１の出力端子から、Ｈレベルの信号が出力される。コンパレータ４１の出力信号は、Ｌレベルがアクティブなので、このときには停止信号が出力されていない。

スイッチング素子Ｑ５の制御端子には、コンパレータ４１の出力信号であるＨレベルが印加されてオン状態となる。このとき、ＰＷＭ生成部４２が出力するＰＷＭ信号は、スイッチング素子Ｑ５を介して駆動制御部４４に入力される。駆動制御部４４は、ＰＷＭ信号のデューティに基き、インバータ回路１２のスイッチング素子Ｑ１〜Ｑ４をオン・オフ制御し、モータ１３には駆動電力が供給される。

なお、本実施形態の電力制御装置１０では、入力電流Ｉinに相当する電圧Ｖin2と基準電圧Ｖrefとが近接しているときの不安定な切替動作（スイッチング動作）を抑止するため、コンパレータ４１に抵抗Ｒ１を付加してヒステリシスを持たせ、シュミットトリガ動作を行わせている。すなわち、コンパレータ４１は、Ｌレベル信号が出力されているときは、基準電圧Ｖrefをマイナス方向に微調整し、Ｈレベルの信号が出力されているときは、基準電圧Ｖrefをプラス方向に微調整する。

図２は、本実施形態に於ける基準電圧生成部３０の詳細な動作を示すフローチャートである。
処理を開始すると、ステップＳ１０に於いて、Ａ／Ｄ変換器３２は、入力電圧検出回路２２を介して、インバータ回路１２に印加されている入力電圧Ｖccを取得する。実際には、入力電圧Ｖccを分圧した入力電圧Ｖcc2（アナログ信号）を取得する。
ステップＳ１１に於いて、Ａ／Ｄ変換器３２は、アナログ信号である入力電圧Ｖcc2を第１のデジタル値に変換する。
ステップＳ１２に於いて、基準電圧設定部３３は、記憶部３１が格納する所定の変換テーブルに基づき、第１のデジタル値を、基準電圧Ｖrefに相当する第２のデジタル値に変換する。
ステップＳ１３に於いて、基準電圧設定部３３は、第２のデジタル値を、Ｄ／Ａ変換器３４により基準電圧Ｖref（アナログ信号）に変換する。

ステップＳ１４に於いて、Ｄ／Ａ変換器３４は、基準電圧Ｖref（アナログ信号）をコンパレータ４１の非反転入力端子に出力する。ステップＳ１４の処理が終了すると、ステップＳ１０の処理に戻り、以降、ステップＳ１０〜Ｓ１４の処理を繰り返す。

基準電圧生成部３０は、例えば、マイクロコンピュータによって構成することにより、ソフトウェアによって、ステップＳ１０〜Ｓ１４の処理を行うことができる。このとき、記憶部３１に複数の所定の変換テーブルを格納し、基準電圧生成部３０は、例えば、通常モードと省エネモードのような装置の動作モードに応じて、これら複数の所定の変換テーブルを切り替える。これにより、基準電圧生成部３０は、所望のパターンによる過電流保護と過電圧保護と過電力保護とを行って回路素子の破壊を抑止することができ、または／および、過電力保護による省エネ動作を行わせることができる。

図３は、本実施形態に於ける入力電圧Ｖccと入力電流制限値Ｉmaxとの関係を示すグラフである。横軸は入力電圧Ｖccを示し、縦軸は入力電流制限値Ｉmaxを示している。

破線Ａは、比較例に於ける過電力保護を行ったときの入力電圧Ｖccと入力電流制限値Ｉmaxとの関係を示している。この比較例では、所定消費電力を超えないように、入力電圧Ｖccの変化に応じて、入力電流制限値Ｉmaxを変更している。このとき、入力電圧Ｖccと入力電流制限値Ｉmaxとは、反比例の関係となる。入力電圧Ｖccの値が小さいときには、入力電流制限値Ｉmaxは大きな値となる。そのため、インバータ回路１２またはモータ１３の故障を引き起こす虞がある。

実線Ｂは、本実施形態に於ける過電力保護を行ったときの入力電圧Ｖccと入力電流制限値Ｉmaxとの関係を示している。入力電圧Ｖccが０〜Ｖ１［Ｖ］のとき、一定の電流Ｉ２で制限している。入力電圧ＶccがＶ１〜Ｖ２［Ｖ］のとき、一定の電流Ｉ１で制限している。
例えば、最大電力を３５０［Ｗ］に制限したい場合で、Ｖ１＝５０［Ｖ］、Ｖ２＝７０［Ｖ］のとき、入力電圧Ｖccが０〜５０［Ｖ］の範囲では、入力電流制限値ＩmaxはＩ２＝７［Ａ］となる。入力電圧Ｖccが５０〜７０［Ｖ］の範囲では、入力電流制限値ＩmaxはＩ１＝５［Ａ］となる。入力電流制限値Ｉmaxは、所定消費電力である３５０［Ｗ］を超えず、かつ、インバータ回路１２またはモータ１３の電流制限値を反映した値に決定でき、過電力保護と過電流保護とを同時に行える。

（本実施形態の効果）
以上説明した本実施形態では、次の（Ａ）〜（Ｅ）のような効果がある。

（Ａ） 本実施形態の電力制御装置１０では、簡易的で安価な回路構成でありながら、入力電圧Ｖccに応じて入力電流Ｉinを制限し、入力電圧Ｖccに応じて所望の最大電力に制限するように設定することができる。これにより、低い入力電圧Ｖccのときでも大きな入力電流Ｉinが流れないように制御できるので、過電流による回路故障を回避する過電流保護機能を実現することができる。

（Ｂ） 本実施形態の電力制御装置１０では、検出された入力電圧Ｖccによって電流制限の基準電圧Ｖrefが決定される。これにより、電源電圧が変動した場合でも、柔軟に過電流保護を行うことができる。
（Ｃ） 本実施形態の電力制御装置１０では、入力電圧Ｖccに応じて入力電流Ｉinを制限し、よって所定の消費電力になるように制御することができる。これにより、不要な電力の消費を避ける省エネ機能を実現することができる。

（Ｄ） 本実施形態の電力制御装置１０を、モータ１３を駆動する装置、例えば、エアコン、扇風機などに適用し、電流電圧制御部２０などによる電流と電圧（電力）に応じて動作をオン／オフする電力制御機能を実装し、所定の「省エネモード」のときに、当該電力制御機能をオンすることにより、容易に省エネモードの機能を実現することができる。

（Ｅ） 本実施形態の電力制御装置１０では、定電圧源である直流電源１１から供給される入力電圧Ｖccの時間的変動は、入力電流Ｉinの時間的変動に比べて緩やかであることが多い。この緩やかに変動するアナログ値である入力電圧Ｖccに基いて、基準電圧生成部３０により、いったんデジタル値に変換し、デジタル処理を経由してアナログ値である基準電圧Ｖrefを出力している。デジタル値への変換と処理には所定の遅延が伴うが、入力電圧Ｖccの時間的変動は緩やかであるため問題とはならない。これにより、時間的変動が大きい入力電流Ｉinはアナログ回路で検出して相当する電圧Ｖin2に変換し、この電圧Ｖin2と基準電圧Ｖrefとをアナログ回路で比較を行う簡単な回路構成で、高速に過電流保護と過電力保護とを実現することができる。また、アナログ値である入力電圧Ｖccをデジタル値にいったん変換してからロジック処理により入力電圧Ｖccに応じた基準電圧Ｖrefに相当するデジタル値に変換するようにしているため、基準電圧Ｖrefの設定の自由度を高くすることができるとともに、変換テーブルを容易に作成／変更することができる。

（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｆ）のようなものがある。

（ａ） 本発明の電力制御に係る入力電圧Ｖccと入力電流制限値Ｉmaxとの関係は、図３に限定されるものではなく、例えば、後記する図４に示すように、必要に応じて、さまざまな過電流保護、過電圧保護、過電力保護の組み合わせを行い、回路素子の破壊を抑止することができる。

図４（ａ）〜（ｃ）は、変形例に於ける入力電圧Ｖccと入力電流制限値Ｉmaxとの関係を示すグラフである。それぞれ横軸は入力電圧Ｖccを示し、縦軸は入力電流制限値Ｉmaxを示している。
変形例に於ける電力制御装置は、図１に示す上記実施形態に於ける電力制御装置１０と同様の構成を有し、記憶部３１には、上記実施形態とは異なる所定の変換テーブルが格納されている。図４（ａ）〜（ｃ）の破線Ａは、図３の破線Ａと同様に、過電力保護を行ったときの入力電圧Ｖccと入力電流制限値Ｉmaxとの関係を示している。
図４（ａ）の実線Ｂ１は、入力電圧ＶccがＶ３以下のときには所定の過電流制御を行い、入力電圧ＶccがＶ３を超えているときには過電力保護を行う例を示している。これにより、変形例の電力制御装置は、過電流保護と過電力保護とを行って回路素子の破壊を抑止することができ、または／および、過電力保護機能を利用した省エネ動作を行わせることができる。

図４（ｂ）の実線Ｂ２は、入力電圧ＶccがＶ３以下のときには所定の過電流制御を行い、入力電圧ＶccがＶ３〜Ｖ４のときには過電力制御を行い、入力電圧ＶccがＶ４を超えているときには所定の過電圧制御を行う例である。これにより、変形例の電力制御装置は、過電流保護と過電圧保護と過電力保護とを行って回路素子の破壊を抑止することができ、または／および、過電力保護による省エネ動作を行わせることができる。

図４（ｃ）の実線Ｂ３は、入力電圧ＶccがＶ６以下のときには入力電流制限値ＩmaxをＩ２として過電流制御を行い、入力電圧ＶccがＶ６を超えているときには過電力制御を行う例である。これにより、変形例の電力制御装置は、過電流保護と過電力保護とを行って回路素子の破壊を抑止することができ、または／および、過電力保護による省エネ動作を行わせることができる。

（ｂ） 上記実施形態では、インバータ回路１２に接続される負荷は、モータ１３である。しかし、これに限定されず、例えば電源などに用いられる電子負荷であってもよい。

（ｃ） 図１に示す上記実施形態の電力制御装置１０では、スイッチング素子Ｑ５によりＰＷＭ信号のスイッチング動作を行っている。しかし、これに限られず、同様な機能を有する回路または素子を用いてもよい。

（ｄ） 図１に示す上記実施形態の基準電圧生成部３０は、記憶部３１によって第１のデジタル値を、基準電圧Ｖrefに相当する第２のデジタル値に変換するように構成されている。しかし、これに限られず、記憶部３１の代わりに演算部を設け、この演算部が所定の変換式を用いた演算を行うことによって、第１のデジタル値を、基準電圧Ｖrefに相当する第２のデジタル値に変換するように構成してもよい。これにより、記憶部３１の記憶容量を使用することなく、基準電圧Ｖrefに相当する第２のデジタル値への変換が可能である。

（ｅ） 図１に示す上記実施形態の入力電圧検出回路２２は、抵抗分圧回路によって、入力電圧Ｖccを入力電圧Ｖcc2に変換してＡ／Ｄ変換器３２に出力している。しかし、これに限られず、入力電圧Ｖccが、Ａ／Ｄ変換器３２の最大許容電圧以下であったならば、この入力電圧検出回路２２を設けず、Ａ／Ｄ変換器３２の入力端子を、直接に直流電源１１の正極側またはインバータ回路１２の正極側入力端子に接続してもよい。

（ｆ） 図１に示す上記実施形態の入力電圧検出回路２２は、単一の所定の変換テーブルによって入力電圧Ｖcc2を基準電圧Ｖrefに変換している。しかし、これに限られず、当該電力制御装置１０が適用されている装置の動作モードに応じて、複数の所定の変換テーブルのいずれかに切り替えるように構成してもよい。これにより、変形例の電力制御装置は、装置の動作モードに応じた過電流保護と過電圧保護と過電力保護とを行って回路素子の破壊を抑止することができ、または／および、装置の動作モードに応じた過電力保護による省エネ動作を行わせることができる。

１０ 電力制御装置
１１ 直流電源
１２ インバータ回路 （駆動回路）
１３ モータ （外部負荷）
２０ 電流電圧制御部
２１ 入力電流検出回路 （電流検出回路）
２２ 入力電圧検出回路 （電圧検出回路）
３０ 基準電圧生成部
３１ 記憶部
３２ Ａ／Ｄ変換器
３３ 基準電圧設定部
３４ Ｄ／Ａ変換器
４０ インバータ回路制御部 （駆動回路制御部）
４１ コンパレータ
４２ ＰＷＭ生成部
４４ 駆動制御部
Ｑ５ スイッチング素子 （スイッチ部）
Ｖcc 入力電圧 （第１の電圧）
Ｖcc2 入力電圧
Ｖref 基準電圧
Ｉin 入力電流
Ｖin2 電圧 （第２の電圧）
Ｉmax 入力電流制限値

Claims (8)

1. 直流電源に接続されて第１の電圧が印加され、外部負荷に電力を供給する駆動回路と、
   前記駆動回路に流れる電流を、当該電流に相当する第２の電圧に変換して検出する電流検出回路と、
   前記第１の電圧が第１閾値以下ならば、前記第１の電圧が印加されたときの前記駆動回路に流れる電流の制限値に相当する基準電圧を前記第１の電圧に応じて生成し、生成した当該基準電圧と前記第２の電圧と比較した結果に基いて、前記第１の電圧に応じた所望の電流で動作するよう前記駆動回路を制御し、前記第１の電圧が前記第１閾値を超えているならば、前記第１の電圧が印加されたときの前記駆動回路の電力制限のための電流値に相当する基準電圧を前記第１の電圧に応じて生成し、生成した当該基準電圧と前記第２の電圧と比較した結果に基いて、所望の電力以下で動作するよう前記駆動回路を制御する電流電圧制御部と、
   を備えたことを特徴とする電力制御装置。
2. 前記電流電圧制御部は更に、前記第１の電圧が前記第１閾値以下ならば、前記第１の電圧が印加されたときの前記駆動回路に流れる電流制限値に対応する基準電圧を前記第１の電圧に応じて生成し、生成した当該基準電圧と前記第２の電圧と比較した結果に基いて、前記電流制限値以下で動作するよう前記駆動回路を制御する、
   ことを特徴とする請求項１に記載の電力制御装置。
3. 前記電流電圧制御部は更に、前記第１の電圧が第２閾値を超えているならば、前記第１の電圧が印加されたときの前記駆動回路の電圧制限値に相当する基準電圧を前記第１の電圧に応じて生成し、生成した当該基準電圧と前記第２の電圧と比較した結果に基いて、前記電圧制限値以下で動作するように前記駆動回路を制御する、
   ことを特徴とする請求項１または請求項２に記載の電力制御装置。
4. 前記電流電圧制御部は、
   前記第１の電圧に応じて前記基準電圧を生成して出力する基準電圧生成部と、
   前記第２の電圧が前記基準電圧より大きい場合に停止信号を出力するコンパレータと、
   前記停止信号を入力したときに、前記駆動回路による前記外部負荷への電力の供給を停止するよう制御する駆動回路制御部と、
   を備えたことを特徴とする請求項１ないし請求項３のいずれか１項に記載の電力制御装置。
5. 前記基準電圧生成部は、
   アナログ信号である前記第１の電圧を第１のデジタル値に変換するＡ／Ｄ変換器と、
   前記第１のデジタル値を、前記基準電圧に相当する第２のデジタル値に変換する基準電圧設定部と、
   前記第２のデジタル値を前記基準電圧であるアナログ信号に変換するＤ／Ａ変換器と、
   を備えたことを特徴とする請求項４に記載の電力制御装置。
6. 前記基準電圧生成部は、
   前記第１の電圧と前記基準電圧との対応関係を示す所定の変換テーブルを格納した記憶部を備え、
   前記基準電圧設定部は、前記所定の変換テーブルに基き、前記第１のデジタル値を、前記基準電圧に相当する前記第２のデジタル値に変換する、
   ことを特徴とする請求項５に記載の電力制御装置。
7. 前記基準電圧生成部は、
   前記第１の電圧から前記基準電圧を所定の変換式によって算出する演算部を備え、
   前記基準電圧設定部は、前記演算部によって、前記第１のデジタル値を、前記基準電圧に相当する前記第２のデジタル値に変換する、
   ことを特徴とする請求項６に記載の電力制御装置。
8. 前記駆動回路は、インバータ回路であり、
   前記駆動回路制御部は、
   ＰＷＭ信号を生成するＰＷＭ生成部と、
   前記ＰＷＭ信号のデューティに応じて、前記インバータ回路に所定の駆動制御信号を出力する駆動制御部と、
   前記コンパレータからの前記停止信号を入力したときに前記ＰＷＭ信号の前記駆動制御部への出力を遮断するスイッチ部と、
   を備えたことを特徴とする請求項４ないし請求項７のいずれか１項に記載の電力制御装置。

Images