JP5837515B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP5837515B2
JP5837515B2 JP2012554639A JP2012554639A JP5837515B2 JP 5837515 B2 JP5837515 B2 JP 5837515B2 JP 2012554639 A JP2012554639 A JP 2012554639A JP 2012554639 A JP2012554639 A JP 2012554639A JP 5837515 B2 JP5837515 B2 JP 5837515B2
Authority
JP
Japan
Prior art keywords
circuit module
circuit
groove
main surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012554639A
Other languages
English (en)
Other versions
JPWO2012101920A1 (ja
Inventor
川野　浩嗣
浩嗣 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012554639A priority Critical patent/JP5837515B2/ja
Publication of JPWO2012101920A1 publication Critical patent/JPWO2012101920A1/ja
Application granted granted Critical
Publication of JP5837515B2 publication Critical patent/JP5837515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、回路モジュールに関し、より特定的には、基板上に電子部品が実装されている回路モジュールに関する。
従来の回路モジュールに関連する発明としては、例えば、特許文献１に記載の回路モジュールが知られている。以下に、図面を参照しながら、特許文献１に記載の回路モジュールの製造方法について説明する。図１２は、特許文献１に記載の回路モジュール５００の断面構造図である。
回路モジュール５００は、図１２に示すように、基板５０２、電子部品５０４、封止樹脂層５０６及びシールド層５１０を備えている。基板５０２は、電気回路を内蔵している多層基板である。電子部品５０４は、基板５０２の主面上に実装されているコンデンサやインダクタ等のチップ型電子部品である。封止樹脂層５０６は、基板５０２の主面及び電子部品５０４を覆っている絶縁体層である。シールド層５１０は、封止樹脂層５０６の主面及び側面を覆っている導電性樹脂であり、基板５０２内のグランド導体と接続されている。以上のような回路モジュール５００では、導電性樹脂が封止樹脂層５０６に塗布されてなるシールド層５１０により、回路モジュール５００の内部がシールドされている。そのため、回路モジュール５００の内部のシールドのために金属ケースが設けられる必要がなくなる。その結果、回路モジュール５００の小型化及び低背化が図られる。
ところで、回路モジュール５００は、良好なアイソレーション特性を得ることが困難であるという問題を有している。より詳細には、回路モジュール５００は、例えば、無線通信モジュールに用いられる。無線通信モジュールは、近年、複合化及び高集積化されており、無線ＬＡＮの回路ブロック、Ｂｌｕｅｔｏｏｔｈ（登録商標）の回路ブロック及びＦＭの回路ブロックが１つの回路モジュールに内蔵されることがある。この場合、各回路ブロックが隣接して配置されたり、無線通信用の高周波回路ブロックとベースバンド信号を処理するための信号処理回路ブロックとが隣接して配置されたりする。このように、異なる周波数帯域の回路ブロック同士が隣接すると、一方の回路ブロックの信号が他方の回路ブロックにノイズとして進入し、回路ブロック間のアイソレーション特性の低下が発生する。また、隣接する回路ブロック間において一方の回路ブロック内において発生した磁界が他方の回路ブロックに進入し、回路ブロック間のアイソレーション特性の低下が発生する。
特開２００８−２８８６１０号公報
そこで、本発明の目的は、良好なアイソレーション特性を有する回路モジュールを提供することである。
本発明の一形態に係る回路モジュールは、導体層を含む基板と、前記基板の主面上に実装されている電子部品と、前記基板の主面及び前記電子部品を覆う絶縁体層であって、主面に溝が設けられている絶縁体層と、前記絶縁体層の主面及び前記溝の内周面を覆っている導電性材料からなるシールド層と、を備えており、前記基板には、異なる機能を有する複数の回路ブロックが設けられており、前記溝は、前記絶縁体層のみに設けられており、前記基板及び前記導体層まで到達しておらず、かつ、前記複数の回路ブロックの境界に設けられており、前記導体層は、該基板の主面に設けられており、かつ、前記溝の底面に設けられている前記導電性材料と対向することにより該導電性材料とコンデンサを形成していること、を特徴とする。
本発明によれば、回路モジュールにおいて良好なアイソレーション特性を得ることができる。
本発明の一実施形態に係る回路モジュールの外観斜視図である。 図１の回路モジュールを上方から透視した図である。 図２の回路モジュールのＸ−Ｘにおける断面構造図である。 回路モジュールの工程断面図である。 第１の変形例に係る回路モジュールの断面構造図である。 第２の変形例に係る回路モジュールの断面構造図である。 第３の変形例に係る回路モジュールの断面構造図である。 第４の変形例に係る回路モジュールの断面構造図である。 第５の変形例に係る回路モジュールの断面構造図である。 第６の変形例に係る回路モジュールの断面構造図である。 第７の変形例に係る回路モジュールを上方から透視した図である。 特許文献１に記載の回路モジュールの断面構造図である。
以下に、本発明の実施形態に係る回路モジュール及びその製造方法について図面を参照しながら説明する。
（回路モジュールの構成）
以下に、本発明の一実施形態に係る回路モジュールの構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路モジュール１０の外観斜視図である。図２は、図１の回路モジュール１０を上方から透視した図である。図３は、図２の回路モジュール１０のＸ−Ｘにおける断面構造図である。以下では、略直方体状をなす回路モジュール１０において、高さ方向をｚ軸方向と定義する。また、ｚ軸方向から平面視したときの長辺方向をｘ軸方向と定義し、短辺方向をｙ軸方向と定義する。ｘ軸、ｙ軸、ｚ軸は、互いに直交している。
回路モジュール１０は、図１ないし図３に示すように、回路基板１２、電子部品１４（図２及び図３参照）、絶縁体層１６（図２及び図３参照）及びシールド層１８を備えている。回路基板１２は、主面Ｓ１，Ｓ２を有する長方形状の多層プリント基板である。よって、回路基板１２は、複数の長方形上の絶縁体層（例えば、誘電体セラミック層）が積層されることにより構成されている。主面Ｓ１は、主面Ｓ２よりもｚ軸方向の正方向側に位置している。
また、回路基板１２は、回路及び外部電極を含んでいる。回路は、回路基板１２に内蔵されている。外部電極は、主面Ｓ１，Ｓ２に設けられている。ただし、図３では、回路基板１２が内蔵している回路の内、グランド導体Ｇのみを記載してある。また、外部電極は、図３では省略されている。
電子部品１４は、例えば、半導体集積回路やチップ型電子部品等であり、図２及び図３に示すように、回路基板１２の主面Ｓ１上に実装される。なお、図２及び図３では、図面が煩雑になることを防止するために、代表的な電子部品１４にのみ参照符号を付してある。
ここで、図２及び図３に示すように、回路基板１２には、複数の回路ブロックＡ，Ｂが設けられている。回路ブロックＡは、回路ブロックＢのｘ軸方向の負方向側において回路ブロックＢに隣接している。回路ブロックＡは、該回路ブロックＡ内に存在する電子部品１４及び回路基板１２により構成され、所定の機能を発揮する。同様に、回路ブロックＢは、回路ブロックＢ内に存在する電子部品１４及び回路基板１２により構成され、所定の機能を発揮する。ただし、回路ブロックＡが発揮する機能と回路ブロックＢが発揮する機能とは異なる機能である。回路ブロックＡ，Ｂの組み合わせは、例えば、無線通信における送信ブロックと受信ブロックとの組み合わせ、ＤＣ−ＤＣコンバータを含むブロックとベースバンド信号を処理するブロックとの組み合わせ等が挙げられる。
絶縁体層１６は、絶縁性樹脂（例えば、エポキシ樹脂）からなり、図１及び図２に示すように、回路基板１２の主面Ｓ１及び電子部品１４を覆っている。絶縁体層１６は、回路基板１２の主面Ｓ１及び電子部品１４を保護すると共に、電子部品１４と後述するシールド層１８とを絶縁する役割を果たしている。
更に、絶縁体層１６のｚ軸方向の正方向側に位置する主面Ｓ３には、図３に示すように、主面Ｓ３がｚ軸方向の負方向側に窪むようにして形成された溝２０が設けられている。より詳細には、溝２０は、図２に示すように、回路ブロックＡ，Ｂの境界に設けられている。回路モジュール１０では、回路ブロックＡ，Ｂは、ｘ軸方向に並んでいる。そのため、溝２０は、ｚ軸方向から平面視したときに、回路ブロックＡ，Ｂの間においてｙ軸方向に延在している。また、溝２０の底面は、図３に示すように、回路基板１２の主面Ｓ１よりもｚ軸方向の上側に位置している。これにより、回路ブロックＡ内の絶縁体層１６と回路ブロックＢ内の絶縁体層１６とは、溝２０よりもｚ軸方向の負方向側においてつながっている。
シールド層１８は、絶縁体層の主面Ｓ３及び溝２０の内周面を覆っている導電性樹脂からなる。回路モジュール１０では、溝２０は、導電性樹脂により充填されている。また、シールド層１８は、図２及び図３に示すように、絶縁体層１６のｘ軸方向の両側及びｙ軸方向の両側に位置する側面を覆っている。
更に、シールド層１８は、図３に示すように、回路基板１２のｘ軸方向の両端及びｙ軸方向の両端に位置する側面の一部を覆っている。具体的には、回路基板１２の主面Ｓ１のｘ軸方向の両端及びｙ軸方向の両端には、図３に示すように段差が設けられている。すなわち、主面Ｓ１のｘ軸方向の両端及びｙ軸方向の両端の一部が削り取られることにより、図３に示すように、主面Ｓ１よりもｚ軸方向の負方向側に位置し、かつ、ｚ軸方向の正方向側を向く面Ｓ４，Ｓ５が形成されている。面Ｓ４，Ｓ５はそれぞれ、回路基板１２のｘ軸方向の負方向側及び正方向側の短辺に沿って延びている。また、主面Ｓ１と面Ｓ４とを繋ぐように面Ｓ６が形成されていると共に、主面Ｓ１と面Ｓ５を繋ぐように面Ｓ７が形成されている。面Ｓ６，Ｓ７は、ｘ軸方向に直交する面である。なお、面Ｓ６と絶縁体層１６のｘ軸方向の負方向側の側面との間は段差が存在しない面一の状態である。同様に、面Ｓ７と絶縁体層１６のｘ軸方向の正方向側の側面との間は段差が存在しない面一の状態である。なお、回路基板１２のｙ軸方向の両端の構造は、回路基板１２のｘ軸方向の両端の構造と同様であるので説明を省略する。
グランド導体Ｇは、図３に示すように、これら面Ｓ４，Ｓ５において回路基板１２から露出している。そして、シールド層１８は、面Ｓ４〜Ｓ７を覆っている。これにより、シールド層１８とグランド導体Ｇとは接続されている。すなわち、グランド導体Ｇには、接地電位が印加される。その結果、シールド層１８は、回路モジュール１０外にノイズが放射されたり、回路モジュール１０内にノイズが侵入したりすることを防止している。
（回路モジュールの製造方法）
次に、回路モジュール１０の製造方法について図面を参照しながら説明する。図４は、回路モジュール１０の工程断面図である。
まず、図４（ａ）に示すマザー基板１１２を準備する。マザー基板１１２は、複数の回路基板１２がマトリクス状に配置された集合基板であり、例えば樹脂多層基板やセラミック多層基板などである。なお、マザー基板１１２は、作製することにより準備してもよいし、完成品を購入することにより準備してもよい。なお、マザー基板１１２は、一般的なものであるので、その製造方法の説明については省略する。
次に、図４（ａ）に示すように、マザー基板１１２の主面Ｓ１上に、複数の電子部品１４をはんだ実装する。なお、電子部品１４は、ワイヤボンディング実装又ははんだバンプ実装により実装されてもよい。
次に、図４（ｂ）に示すように、マザー基板１１２の主面Ｓ１及び複数の電子部品１４を覆うように絶縁体層１１６を形成する。具体的には、マザー基板１１２の主面Ｓ１及び複数の電子部品１４上にディスペンサにより絶縁性樹脂を塗布する。そして、絶縁性樹脂を加熱して硬化させる。なお、絶縁体層１１６の形成は、ディスペンサ以外の方法によって、樹脂を塗布してもよい。
次に、図４（ｃ）に示すように、絶縁体層１１６の主面Ｓ３に溝２０，２２を形成する。具体的には、回路ブロックＡ，Ｂの境界に沿って、ダイサーをｙ軸方向に通過させる。この際、ダイサーは、マザー基板１１２まで到達しない。これにより、溝２０が形成される。また、個別の回路基板１２にマザー基板１１２をカットする際のカットラインに沿って、ダイサーを通過させる。この際、ダイサーは、マザー基板１１２のグランド導体Ｇまで到達している。これにより、溝２０よりも深い溝２２が形成される。そして、溝２２の底面では、グランド導体Ｇが露出している。
次に、図４（ｄ）に示すように、絶縁体層１１６の主面Ｓ３上及び溝２０，２２の内周面に導電性樹脂を塗布して、シールド層１１８を形成する。導電性樹脂の塗布をスピンコート法により行う。具体的には、マザー基板１１２を回転台上に配置し、所定角速度でマザー基板１１２を回転させる。そして、絶縁体層１１６の中心に対して、スラリー状の導電性樹脂を滴下する。これにより、導電性樹脂は、遠心力により絶縁体層１１６の主面Ｓ３全体に薄く広がる。なお、シールド層１１８は、導電性ペーストを用いて形成してもよいし、スパッタ又は蒸着等の真空成膜法により形成されてもよい。
次に、図４（ｅ）に示すように、絶縁体層１１６及びシールド層１１８が形成されたマザー基板１１２を分割して、複数の回路モジュール１０を得る。具体的には、溝２２の形成に用いたダイサーの幅よりも狭い幅を有するダイサーを、カットラインに沿って通過させて、マザー基板１１２をカットする。以上の工程を経て、図１ないし図３に示す回路モジュール１０が完成する。
（効果）
以上のような回路モジュール１０及びその製造方法によれば、回路ブロックＡ，Ｂ間において良好なアイソレーション特性を得ることができる。より詳細には、回路モジュール１０では、回路ブロックＡ，Ｂは、ｘ軸方向に並んでいる。また、溝２０は、ｚ軸方向から平面視したときに、回路ブロックＡ，Ｂの間においてｙ軸方向に延在している。すなわち、溝２０は、回路ブロックＡ，Ｂの境界に設けられている。そして、溝２０内には、シールド層１８を構成している導電性樹脂が充填されている。そのため、回路ブロックＡから放射されるノイズや磁界は、溝２０内の導電性樹脂（すなわち、シールド層１８）により吸収され、回路ブロックＢには到達しにくくなる。同様に、回路ブロックＢから放射されるノイズや磁界は、溝２０内の導電性樹脂（すなわち、シールド層１８）を介して接地されるため、回路ブロックＡには到達しにくくなる。よって、回路モジュール１０及びその製造方法によれば、回路ブロックＡ，Ｂ間において良好なアイソレーション特性を得ることができる。
また、回路モジュール１０及びその製造方法によれば、回路モジュール１０に反りが発生することが抑制される。より詳細には、図１２に示す従来の回路モジュール５００では、基板５０２の主面の全面が封止樹脂層５０６により覆われている。この場合、封止樹脂層５０６が硬化する際に、封止樹脂層５０６が基板５０２よりも大きく収縮する。そのため、基板５０２は、中央部分が下側に突出するように反ってしまう。特に、回路モジュール５００が無線通信モジュールに適用された場合には、複数の回路ブロックが内蔵されるので、実装される電子部品の数が多くなり、基板５０２も大型化する。基板５０２が大型化すると、封止樹脂量も多くなり封止樹脂層５０６の収縮量が大きくなり、更に、基板５０２の剛性が低下して基板５０２が変形しやすくなる。よって、回路モジュール５００が大きく反ってしまう。その結果、回路モジュール５００をマザーボードに実装する際に、接続不良が発生する。
そこで、回路モジュール１０では、絶縁体層１６に溝２０が設けられている。溝２０が設けられた部分では、絶縁体層１６の硬化時に、絶縁体層１６の収縮が殆ど発生しない。よって、回路モジュール１０の回路ブロックＡ及び回路モジュール１０の回路ブロックＢのそれぞれにおいて、絶縁体層１６の収縮が別々に発生し、回路基板１２の反りが別々に発生する。ただし、回路ブロックＡ，Ｂのそれぞれにおける絶縁体層１６の収縮量は、回路モジュール１０と回路モジュール５００が同じサイズである場合には、回路モジュール５００の封止樹脂層５０６の収縮量に比べて小さい。更に、回路ブロックＡ，Ｂはそれぞれ、回路モジュール１０と回路モジュール５００が同じサイズである場合には、回路モジュール５００よりも小型であるので、回路モジュール５００に比べて変形しにくい。よって、回路モジュール１０の回路ブロックＡ，Ｂでは、回路モジュール５００に比べて、小さな反りしか発生しない。その結果、回路モジュール１０全体において発生する反りは、回路モジュール５００全体において発生する反りよりも小さくなる。
また、回路モジュール１０では、溝２０は、絶縁体層１６にのみ設けられており、回路基板１２には設けられていない。そのため、溝２０が設けられることによって回路基板１２の強度が低下することが防止される。
また、回路モジュール１０では、溝２０の底面は、回路基板１２の主面Ｓ１よりもｚ軸方向の正方向側に位置している。よって、回路モジュール１０では、溝２０のｚ軸方向の負方向側の領域にも配線等を形成することが可能となる。
（第１の変形例）
以下に、第１の変形例に係る回路モジュールについて図面を参照しながら説明する。図５は、第１の変形例に係る回路モジュール１０ａの断面構造図である。
回路モジュール１０ａでは、溝２０の底面は、回路基板１２の主面Ｓ１と一致している。そして、溝２０内は、シールド層１８を構成する導電性樹脂が充填されている。これにより、回路モジュール１０ａでは、回路モジュール１０に比べて、回路ブロックＡ，Ｂ間におけるアイソレーション特性がより良好となる。
（第２の変形例）
以下に、第２の変形例に係る回路モジュールについて図面を参照しながら説明する。図６は、第２の変形例に係る回路モジュール１０ｂの断面構造図である。
回路モジュール１０ｂでは、溝２０の底面は、回路基板１２内のグランド導体Ｇと一致している。すなわち、回路モジュール１０ｂの溝２０の深さは、絶縁体層１６の厚み以上の大きさを有している。そして、溝２０内は、シールド層１８を構成する導電性樹脂が充填されている。これにより、回路モジュール１０ｂでは、回路モジュール１０に比べて、回路ブロックＡ，Ｂ間におけるアイソレーション特性がより良好となる。更に、シールド層１８がグランド導体Ｇに接触しているので、シールド層１８の電位がより接地電位に近づくようになる。
（第３の変形例）
以下に、第３の変形例に係る回路モジュールについて図面を参照しながら説明する。図７は、第３の変形例に係る回路モジュール１０ｃの断面構造図である。
回路モジュール１０ｃでは、回路基板１２は、溝２０の底面と対向する導体層２４を含んでいる。溝２０内には導電性樹脂が充填されており、回路基板１２内部のグランド電極と接続されているので接地電位となる。そのため、導体層２４と溝２０の底面との間には一方の電極が接地されたコンデンサが形成される。そのため、回路基板１２内に設けられていた接地コンデンサを回路基板１２外に配置することが可能となるので、回路基板１２内のコンデンサが１つ不要になる。その結果、回路基板１２内に空きスペースが形成され、該空きスペースに他の回路素子を配置することが可能となる。よって、回路モジュール１０ｃでは、回路基板１２の設計自由度が高くなる。
（第４の変形例）
以下に、第４の変形例に係る回路モジュールについて図面を参照しながら説明する。図８は、第４の変形例に係る回路モジュール１０ｄの断面構造図である。
回路モジュール１０ｄでは、複数の溝２０ａ，２０ｂが絶縁体層１６の主面Ｓ３に設けられている。溝２０ａ，２０ｂの深さは異なっている。すなわち、溝２０は、絶縁体層１６において複数設けられていてもよく、複数の溝２０の深さは、複数種類存在していてもよい。この場合には、溝２０が形成される位置に応じて、溝２０の深さが変更される。具体的には、アイソレーション特性を相対的に良好にしなければならない回路ブロック間に設けられる溝２０の深さは、相対的に深く設定される。アイソレーション特性を相対的に良好にしなければならない回路ブロックとは、例えば、コイルやアイソレータ等の周囲に磁界を発生させる電子部品を含む回路ブロックが挙げられる。一方、アイソレーション特性を相対的に良好にしなくてもよい回路ブロック間に設けられる溝２０の深さは、相対的に浅く設定される。
（第５の変形例）
以下に、第５の変形例に係る回路モジュールについて図面を参照しながら説明する。図９は、第５の変形例に係る回路モジュール１０ｅの断面構造図である。
回路モジュール１０ｅでは、溝２０が導電性樹脂により充填されておらず、溝２０の内周面が導電性樹脂により覆われている。よって、溝２０内には導電性樹脂が存在しない空間が設けられている。これにより、回路モジュール１０ｅでは、回路モジュール１０に比べて、より効果的に反りの発生を抑制できる。また、図９に示すように、溝２０が回路モジュール１０ｅのｘ軸方向の中心から正方向側にずれて配置されていることにより、回路モジュール１０ｅをマザー基板等に実装するときに回路モジュール１０ｅの方向識別を容易に行うことができる。
（第６の変形例）
以下に、第６の変形例に係る回路モジュールについて図面を参照しながら説明する。図１０は、第６の変形例に係る回路モジュール１０ｆの断面構造図である。
回路モジュール１０ｆでは、溝２０が導電性樹脂により充填されておらず、溝２０の内周面が導電性樹脂により覆われている。よって、溝２０内には導電性樹脂が存在しない空間が設けられている。これにより、回路モジュール１０ｆでは、回路モジュール１０に比べて、より効果的に反りの発生を抑制できる。
更に、回路モジュール１０ｆでは、溝２０の底面は、回路基板１２内のグランド導体Ｇと一致している。すなわち、回路モジュール１０ｆの溝２０の深さは、絶縁体層１６の厚み以上の大きさを有している。これにより、回路モジュール１０ｆでは、回路モジュール１０に比べて、回路ブロックＡ，Ｂ間におけるアイソレーション特性がより良好となる。更に、シールド層１８がグランド導体Ｇに接触しているので、シールド層１８の電位がより接地電位に近づくようになる。
（第７の変形例）
以下に、第７の変形例に係る回路モジュールについて図面を参照しながら説明する。図１１は、第７の変形例に係る回路モジュール１０ｇを上方から透視した図である。
回路モジュール１０，１０ａ〜１０ｆでは、絶縁体層１６の主面Ｓ３には、溝２０が設けられるものとした。しかしながら、絶縁体層１６の主面Ｓ３には、図１１に示すように、溝２０の変わりに穴２０'が設けられていてもよい。すなわち、絶縁体層１６の主面Ｓ３には、穴２０'等の凹部が設けられており、該凹部の内周面がシールド層１８を構成する導電性樹脂により覆われていればよい。
（その他の実施形態）
本発明に係る回路モジュールは、前記実施形態に係る回路モジュール１０，１０ａ〜１０ｇに限らず、その要旨の範囲内において変更可能である。
シールド層１８は、導電性樹脂により作製されているとしたが、導電性材料により作製されていればよく、金属がめっきされることにより形成されてもよいし、カーボンを含有する樹脂が塗布されることにより形成されてもよい。
以上のように、本発明は、回路モジュールに有用であり、特に、良好なアイソレーション特性を得ることができる点において優れている。
Ａ，Ｂ 回路ブロック
Ｇ グランド導体
１０，１０ａ〜１０ｇ 回路モジュール
１２ 回路基板
１４ 電子部品
１６ 絶縁体層
１８ シールド層
２０，２０ａ，２０ｂ 溝
２０' 穴
２４ 導体層
１１２ マザー基板
１１６ 絶縁体層
１１８ シールド層

Claims (4)

  1. 導体層を含む基板と、
    前記基板の主面上に実装されている電子部品と、
    前記基板の主面及び前記電子部品を覆う絶縁体層であって、主面に溝が設けられている絶縁体層と、
    前記絶縁体層の主面及び前記溝の内周面を覆っている導電性材料からなるシールド層と、
    を備えており、
    前記基板には、異なる機能を有する複数の回路ブロックが設けられており、
    前記溝は、前記絶縁体層のみに設けられており、前記基板及び前記導体層まで到達しておらず、かつ、前記複数の回路ブロックの境界に設けられており、
    前記導体層は、該基板の主面に設けられており、かつ、前記溝の底面に設けられている前記導電性材料と対向することにより該導電性材料とコンデンサを形成していること、
    を特徴とする回路モジュール。
  2. 前記基板は、グランド導体層を含んでおり、
    前記シールド層は、前記グランド導体層に接続されていること、
    を特徴とする請求項１に記載の回路モジュール。
  3. 前記溝は、前記絶縁体層の主面に複数設けられており、
    前記複数の溝の深さは、複数種類存在していること、
    を特徴とする請求項１又は請求項２のいずれかに記載の回路モジュール。
  4. 前記シールド層を構成する導電性材料が前記溝の内周面に倣って設けられることにより、該溝内に該導電性材料が存在しない空隙が設けられていること、
    を特徴とする請求項１ないし請求項３のいずれかに記載の回路モジュール。
JP2012554639A 2011-01-27 2011-12-14 回路モジュール Active JP5837515B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012554639A JP5837515B2 (ja) 2011-01-27 2011-12-14 回路モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011014890 2011-01-27
JP2011014890 2011-01-27
PCT/JP2011/078930 WO2012101920A1 (ja) 2011-01-27 2011-12-14 回路モジュール及びその製造方法
JP2012554639A JP5837515B2 (ja) 2011-01-27 2011-12-14 回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2012101920A1 JPWO2012101920A1 (ja) 2014-06-30
JP5837515B2 true JP5837515B2 (ja) 2015-12-24

Family

ID=46580503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012554639A Active JP5837515B2 (ja) 2011-01-27 2011-12-14 回路モジュール

Country Status (3)

Country Link
US (1) US20130301227A1 (ja)
JP (1) JP5837515B2 (ja)
WO (1) WO2012101920A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5622906B1 (ja) * 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
JP5517379B1 (ja) * 2013-08-19 2014-06-11 太陽誘電株式会社 回路モジュール
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
JP6387278B2 (ja) * 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
US9986646B2 (en) 2014-11-21 2018-05-29 Nxp Usa, Inc. Packaged electronic devices with top terminations, and methods of manufacture thereof
JP6837432B2 (ja) * 2015-05-11 2021-03-03 株式会社村田製作所 高周波モジュール
WO2016195026A1 (ja) * 2015-06-04 2016-12-08 株式会社村田製作所 高周波モジュール
JP6835094B2 (ja) * 2016-10-11 2021-02-24 株式会社村田製作所 電子部品
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
KR102246040B1 (ko) * 2016-12-14 2021-04-29 가부시키가이샤 무라타 세이사쿠쇼 회로 모듈
JP2020113559A (ja) 2017-03-30 2020-07-27 株式会社村田製作所 回路モジュール
JP6583455B2 (ja) * 2018-03-07 2019-10-02 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251827A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd モジュール部品
EP1631137A4 (en) * 2004-03-30 2009-05-27 Panasonic Corp MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール

Also Published As

Publication number Publication date
JPWO2012101920A1 (ja) 2014-06-30
US20130301227A1 (en) 2013-11-14
WO2012101920A1 (ja) 2012-08-02

Similar Documents

Publication Publication Date Title
JP5837515B2 (ja) 回路モジュール
JP4650244B2 (ja) 回路モジュールおよびその製造方法
JP6837432B2 (ja) 高周波モジュール
US9055682B2 (en) Circuit module
KR101219003B1 (ko) 칩형 코일 부품
JP6669248B2 (ja) 回路モジュール
WO2016195026A1 (ja) 高周波モジュール
JPWO2012023332A1 (ja) 電子部品及びその製造方法
JP5517379B1 (ja) 回路モジュール
WO2004010499A1 (ja) モジュール部品
US20120104570A1 (en) Semiconductor package module
JP6478001B2 (ja) 電子部品
JP6107941B2 (ja) 複合基板
JP5750528B1 (ja) 部品内蔵回路基板
KR20130102120A (ko) 부품내장 배선기판
WO2017043621A1 (ja) 高周波モジュール
US20130250528A1 (en) Circuit module
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
KR101141443B1 (ko) 반도체 패키지의 제조 방법
US20120250267A1 (en) Radio frequency communication module
CN110858513B (zh) 电感器
WO2018051858A1 (ja) 電子部品
JP2016082021A (ja) 回路モジュール
KR101607065B1 (ko) 공통 모드 필터 및 그 제조 방법
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141104

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151105

R150 Certificate of patent or registration of utility model

Ref document number: 5837515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150