JP5836045B2 - Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method - Google Patents

Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method Download PDF

Info

Publication number
JP5836045B2
JP5836045B2 JP2011222458A JP2011222458A JP5836045B2 JP 5836045 B2 JP5836045 B2 JP 5836045B2 JP 2011222458 A JP2011222458 A JP 2011222458A JP 2011222458 A JP2011222458 A JP 2011222458A JP 5836045 B2 JP5836045 B2 JP 5836045B2
Authority
JP
Japan
Prior art keywords
phase
signal
component
positive
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011222458A
Other languages
Japanese (ja)
Other versions
JP2013085338A (en
Inventor
彰大 大堀
彰大 大堀
徳行 諸富
徳行 諸富
将之 服部
将之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2011222458A priority Critical patent/JP5836045B2/en
Publication of JP2013085338A publication Critical patent/JP2013085338A/en
Application granted granted Critical
Publication of JP5836045B2 publication Critical patent/JP5836045B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/50—Arrangements for eliminating or reducing asymmetry in polyphase networks

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Description

本発明は、位相の遅延分をあらかじめ調整するための位相調整装置、当該位相調整装置を備えた系統対抗分生成装置、当該系統対抗分生成装置を備えた系統連系インバータシステム、および、位相調整方法に関する。   The present invention relates to a phase adjusting device for adjusting a phase delay in advance, a system counter component generating device including the phase adjusting device, a system interconnection inverter system including the system counter component generating device, and phase adjustment Regarding the method.

従来、太陽電池などによって生成される直流電力を交流電力に変換して、電力系統に供給する系統連系インバータシステムが開発されている。   2. Description of the Related Art Conventionally, a grid-connected inverter system has been developed that converts DC power generated by a solar cell or the like into AC power and supplies it to an electric power system.

図１４は、従来の一般的な系統連系インバータシステムを説明するためのブロック図である。   FIG. 14 is a block diagram for explaining a conventional general grid-connected inverter system.

系統連系インバータシステムＡ１００は、直流電源１が生成した直流電力を交流電力に変換して三相の電力系統Ｂに供給するものである。なお、以下では３つの相をＵ相、Ｖ相およびＷ相とする。   The grid-connected inverter system A100 converts the DC power generated by the DC power source 1 into AC power and supplies it to the three-phase power system B. Hereinafter, the three phases are referred to as a U phase, a V phase, and a W phase.

インバータ回路２は、直流電源１から入力される直流電圧をスイッチング素子（図示しない）のスイッチングにより交流電圧に変換する。フィルタ回路３は、インバータ回路２から出力される交流電圧に含まれるスイッチング周波数成分を除去する。変圧回路４は、フィルタ回路３から出力される交流電圧を電力系統Ｂの系統電圧に昇圧（または降圧）する。制御回路７００は、電流センサ５および電圧センサ６などが検出した電流信号および電圧信号を入力され、これに基づいてＰＷＭ信号を生成してインバータ回路２に出力する。インバータ回路２は、制御回路７００から入力されるＰＷＭ信号に基づいてスイッチング素子のスイッチングを行う。   The inverter circuit 2 converts a DC voltage input from the DC power supply 1 into an AC voltage by switching a switching element (not shown). The filter circuit 3 removes a switching frequency component included in the AC voltage output from the inverter circuit 2. The transformer circuit 4 boosts (or steps down) the AC voltage output from the filter circuit 3 to the system voltage of the power system B. The control circuit 700 receives the current signal and the voltage signal detected by the current sensor 5 and the voltage sensor 6, generates a PWM signal based on the current signal and the voltage signal, and outputs the PWM signal to the inverter circuit 2. The inverter circuit 2 performs switching of the switching element based on the PWM signal input from the control circuit 700.

制御回路７００は、電流制御部７１、系統対抗分生成部８００、およびＰＷＭ信号生成部７２を備えている。電流制御部７１は、電流センサ５より入力される電流信号Ｉ（Ｉｕ，Ｉｖ，Ｉｗ）に基づいて、電流制御のための補正値信号Ｘｕ，Ｘｖ，Ｘｗを生成して出力する。系統対抗分生成部８００は、電圧センサ６より入力される電圧信号Ｖ（Ｖｕ，Ｖｖ，Ｖｗ）に基づいて、系統指令値信号Ｙｕ，Ｙｖ，Ｙｗを生成して出力する。系統指令値信号Ｙｕ，Ｙｖ，Ｙｗと補正値信号Ｘｕ，Ｘｖ，Ｘｗとをそれぞれ加算した指令値信号Ｘ’ｕ，Ｘ’ｖ，Ｘ’ｗがＰＷＭ信号生成部７２に入力される。ＰＷＭ信号生成部７２は、入力される指令値信号Ｘ’ｕ，Ｘ’ｖ，Ｘ’ｗに基づいてＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを生成して、インバータ回路２に出力する。   The control circuit 700 includes a current control unit 71, a system counter component generation unit 800, and a PWM signal generation unit 72. The current control unit 71 generates and outputs correction value signals Xu, Xv, Xw for current control based on the current signal I (Iu, Iv, Iw) input from the current sensor 5. Based on the voltage signal V (Vu, Vv, Vw) input from the voltage sensor 6, the system counter component generation unit 800 generates and outputs system command value signals Yu, Yv, Yw. Command value signals X′u, X′v, X′w obtained by adding the system command value signals Yu, Yv, Yw and the correction value signals Xu, Xv, Xw, respectively, are input to the PWM signal generation unit 72. The PWM signal generation unit 72 generates PWM signals Pu, Pv, Pw based on the input command value signals X′u, X′v, X′w, and outputs them to the inverter circuit 2.

フィルタ回路３などのフィルタや電圧検出などの処理では、位相の遅れが生じる。この位相の遅れによる不都合を解消するための処理が、系統対抗分生成部８００で行われる。例えば、位相の遅れによる電圧の変化分をあらかじめ増減させた系統指令値信号Ｙｕ，Ｙｖ，Ｙｗを生成する方法や、位相の遅れ分だけ系統指令値信号Ｙｕ，Ｙｖ，Ｙｗの位相をあらかじめ進めておく方法などが提案されている。   In processing such as filter detection such as the filter circuit 3 and voltage detection, a phase delay occurs. Processing for eliminating the inconvenience due to the phase delay is performed by the system counter-part generating unit 800. For example, a method of generating system command value signals Yu, Yv, Yw in which voltage changes due to phase delay are increased or decreased in advance, or the phase of system command value signals Yu, Yv, Yw is advanced in advance by the amount of phase delay. The method of putting it is proposed.

特開平９−２７１１７６号公報JP-A-9-271176

しかしながら、電力系統Ｂには基本波の正相分の交流信号の他に逆相分の交流信号が含まれているので、上記の位相調整方法の場合、適切に位相の調整を行うことができない。すなわち、電圧センサ６より入力される電圧信号Ｖに基づく系統指令値信号Ｙｕ，Ｙｖ，Ｙｗにも逆相分の信号が含まれている。系統指令値信号Ｙｕ，Ｙｖ，Ｙｗの正相分の信号の位相を進める処理を行うと、正相分の信号とは相順が逆になっている逆相分の信号は、位相が遅れることになる。これにより、逆相分の信号は、フィルタなどで位相が遅れる上に更に位相が遅れるので、大幅に位相が遅れることになる。この場合、系統対抗分生成部８００から出力される系統指令値信号Ｙｕ，Ｙｖ，Ｙｗを電力系統Ｂの系統電圧に精度よく追従させることが困難になる。   However, since the power system B includes an AC signal for the negative phase in addition to the AC signal for the positive phase of the fundamental wave, the phase adjustment method cannot properly adjust the phase. . That is, the system command value signals Yu, Yv, Yw based on the voltage signal V input from the voltage sensor 6 also include signals for opposite phases. When the process of advancing the phase of the signal for the positive phase of the system command value signals Yu, Yv, Yw is performed, the phase of the signal for the reverse phase whose phase sequence is opposite to that of the signal for the positive phase is delayed. become. As a result, the phase of the anti-phase signal is greatly delayed because the phase is delayed by a filter and the phase is further delayed. In this case, it becomes difficult to cause the system command value signals Yu, Yv, Yw output from the system counter-part generating unit 800 to accurately follow the system voltage of the power system B.

特に、瞬低などの系統擾乱によって電力系統Ｂの逆相分が増加した場合、追従の精度がより悪くなる。この結果、系統電圧と系統連系インバータシステムの出力電圧とに差が生じて過電流が流れる。過電流が流れると系統連系インバータシステムは停止され電力系統Ｂから切り離される。これにより、電力系統Ｂの系統擾乱が拡大されてしまう。   In particular, when the reverse phase of the power system B increases due to system disturbance such as a momentary drop, the tracking accuracy becomes worse. As a result, a difference occurs between the grid voltage and the output voltage of the grid-connected inverter system, and an overcurrent flows. When an overcurrent flows, the grid-connected inverter system is stopped and disconnected from the power system B. Thereby, the system disturbance of the electric power system B will be expanded.

本発明は上記した事情のもとで考え出されたものであって、信号に逆相分が重畳されている場合でも、当該信号の位相を適切に調整することができる位相調整装置を提供することをその目的としている。   The present invention has been conceived under the circumstances described above, and provides a phase adjustment device capable of appropriately adjusting the phase of a signal even when a reverse phase component is superimposed on the signal. That is the purpose.

上記課題を解決するため、本発明では、次の技術的手段を講じている。   In order to solve the above problems, the present invention takes the following technical means.

本発明の第１の側面によって提供される位相調整装置は、三相交流に基づく３つの信号の位相を調整する位相調整装置であって、前記３つの信号を第１の信号および第２の信号に変換する三相二相変換手段と、前記第１の信号に含まれる、基本波の周波数の成分の信号である第１の正相分信号と、前記第２の信号に含まれる、前記基本波の周波数の成分の信号である第２の正相分信号とを、複素係数フィルタを用いて、それぞれ抽出する正相分抽出手段と、前記第１の信号に含まれる、前記基本波の周波数の負の成分の信号である第１の逆相分信号と、前記第２の信号に含まれる、前記基本波の周波数の負の成分の信号である第２の逆相分信号とを、複素係数フィルタを用いて、それぞれ抽出する逆相分抽出手段と、前記正相分抽出手段によって抽出された前記第１の正相分信号および前記第２の正相分信号の位相を調整する正相分位相調整手段と、前記逆相分抽出手段によって抽出された前記第１の逆相分信号および前記第２の逆相分信号の位相を調整する逆相分位相調整手段と、位相調整後の第１の正相分信号と位相調整後の第１の逆相分信号とを加算した第１の調整後信号と、位相調整後の第２の正相分信号と位相調整後の第２の逆相分信号とを加算した第２の調整後信号とを、それぞれ生成する加算手段と、前記第１の調整後信号および前記第２の調整後信号を３つの調整後信号に変換する二相三相変換手段とを備えており、前記正相分抽出手段および前記逆相分抽出手段は、それぞれ複素係数フィルタを用いて各信号を抽出することを特徴とする。なお、「正相分の信号」とは、三相交流の基本波と周波数が同じで相順が同じ信号であり、「逆相分の信号」とは、三相交流の基本波と周波数が同じで相順が逆の信号である。 The phase adjustment device provided by the first aspect of the present invention is a phase adjustment device that adjusts the phases of three signals based on a three-phase alternating current, the three signals being a first signal and a second signal. a three-phase two-phase conversion means for converting said included in the first signal, the first positive phase signal which is a signal component of the frequency of the fundamental wave are included in the second signal, the basic A positive phase component extracting means for extracting a second positive phase component signal, which is a signal of a frequency component of the wave, using a complex coefficient filter, and a frequency of the fundamental wave included in the first signal a first reversed phase signal is a signal of negative components of the included in the second signal, and a second reversed phase signal is a signal of negative components of the frequency of the fundamental wave, complex using the coefficient filter, a reverse phase extracting means for extracting, respectively, to the positive phase component extraction means Positive phase component phase adjusting means for adjusting the phase of the first positive phase component signal and the second positive phase component signal extracted in this manner, and the first negative phase component extracted by the negative phase component extracting means A phase-adjusting unit that adjusts the phase of the split signal and the phase of the second negative-phase component signal, and the first positive-phase component signal after phase adjustment and the first negative-phase component signal after phase adjustment are added Adding means for generating the first adjusted signal and the second adjusted signal obtained by adding the second positive phase signal after the phase adjustment and the second negative phase signal after the phase adjustment. And two-phase three-phase conversion means for converting the first adjusted signal and the second adjusted signal into three adjusted signals, and the positive phase extraction means and the negative phase extraction The means is characterized in that each signal is extracted using a complex coefficient filter. Note that the “positive phase signal” is a signal having the same frequency and the same phase order as the three-phase AC fundamental wave, and the “negative phase signal” is a three-phase AC fundamental wave and frequency. The signals are the same but in reverse phase order.

本発明の好ましい実施の形態においては、前記正相分抽出手段または前記逆相分抽出手段が用いる複素係数フィルタは、帯域通過型の複素係数フィルタである。   In a preferred embodiment of the present invention, the complex coefficient filter used by the positive phase component extracting unit or the negative phase component extracting unit is a band pass type complex coefficient filter.

本発明の好ましい実施の形態においては、前記複素係数フィルタのｚ変換表現による伝達関数Ｈ(z)は、通過帯域の正規化中心角周波数をΩd（−π＜Ωd＜π）、通過帯域の帯域幅を決めるパラメータをｒ（０＜ｒ＜１）、虚数単位をｊ、自然対数の底ｅの指数関数をexp（）とした場合、
である。 In a preferred embodiment of the present invention, the transfer function H (z) by the z-transform expression of the complex coefficient filter has a normalized central angular frequency of the pass band as Ω d (−π <Ω d <π), and a pass band. Where r (0 <r <1), the imaginary unit is j, and the exponential function of the base of natural logarithm is exp ().
It is.

本発明の好ましい実施の形態においては、前記正相分抽出手段または前記逆相分抽出手段が用いる複素係数フィルタは、帯域阻止型の複素係数フィルタである。   In a preferred embodiment of the present invention, the complex coefficient filter used by the positive phase component extracting unit or the negative phase component extracting unit is a band rejection type complex coefficient filter.

本発明の好ましい実施の形態においては、前記複素係数フィルタのｚ変換表現による伝達関数Ｈ(z)は、阻止帯域の正規化中心角周波数をΩd（−π＜Ωd＜π）、阻止帯域の帯域幅を決めるパラメータをｒ（０＜ｒ＜１）、虚数単位をｊ、自然対数の底ｅの指数関数をexp（）とした場合、
である。 In a preferred embodiment of the present invention, the transfer function H (z) represented by the z-transform expression of the complex coefficient filter has a normalized central angular frequency of the stop band as Ω d (−π <Ω d <π), and a stop band. Where r (0 <r <1), the imaginary unit is j, and the exponential function of the base of natural logarithm is exp ().
It is.

本発明の好ましい実施の形態においては、前記正相分抽出手段または前記逆相分抽出手段は、複数の複素係数フィルタを多段に接続したフィルタを用いる。   In a preferred embodiment of the present invention, the normal phase extraction means or the reverse phase extraction means uses a filter in which a plurality of complex coefficient filters are connected in multiple stages.

本発明の好ましい実施の形態においては、前記正相分位相調整手段は、前記第１の正相分信号をＸα、前記第２の正相分信号をＸβ、位相調整量をθ0とすると、位相調整後の第１の正相分信号Ｘ’αおよび第２の正相分信号Ｘ’βを、下記（１）式に示す行列式によって算出し、前記逆相分位相調整手段は、前記第１の逆相分信号をＹα、前記第２の逆相分信号をＹβ、位相調整量をθ0とすると、位相調整後の第１の逆相分信号Ｙ’αおよび第２の逆相分信号Ｙ’βを、下記（２）式に示す行列式によって算出する。
In a preferred embodiment of the present invention, the positive phase component phase adjusting means has the first positive phase signal as Xα, the second positive phase signal as Xβ, and the phase adjustment amount as θ 0 . The first positive phase signal X′α and the second positive phase signal X′β after the phase adjustment are calculated by a determinant represented by the following formula (1), and the negative phase phase adjustment unit is Assuming that the first negative phase signal is Yα, the second negative phase signal is Yβ, and the phase adjustment amount is θ 0 , the first negative phase signal Y′α and the second negative phase signal after phase adjustment are obtained. The minute signal Y′β is calculated by a determinant represented by the following equation (2).

本発明の好ましい実施の形態においては、前記第１の調整後信号および前記第２の調整後信号の振幅を調整する振幅調整手段をさらに備えている。   In a preferred embodiment of the present invention, there is further provided an amplitude adjusting means for adjusting the amplitudes of the first adjusted signal and the second adjusted signal.

本発明の第２の側面によって提供される系統対抗分生成装置は、本発明の第１の側面によって提供される位相調整装置によって、電圧検出手段により検出された三相電力系統の各相の電圧信号の位相を調整して出力することを特徴とする。   The system counter-generation device provided by the second aspect of the present invention is the voltage of each phase of the three-phase power system detected by the voltage detection means by the phase adjustment device provided by the first aspect of the present invention. The signal phase is adjusted and output.

本発明の第３の側面によって提供される系統連系インバータシステムは、本発明の第２の側面によって提供される系統対抗分生成装置から出力される位相調整後の各相の電圧信号に基づいてＰＷＭ信号を生成して出力する制御回路と、前記制御回路から入力されるＰＷＭ信号に基づいて、直流電力を交流電力に変換するインバータ回路とを備えていることを特徴とする。   The grid interconnection inverter system provided by the third aspect of the present invention is based on the voltage signal of each phase after the phase adjustment output from the grid counter component generation apparatus provided by the second aspect of the present invention. A control circuit that generates and outputs a PWM signal and an inverter circuit that converts DC power into AC power based on the PWM signal input from the control circuit are provided.

本発明の第４の側面によって提供される位相調整方法は、三相交流に基づく３つの信号の位相を調整する位相調整方法であって、前記３つの信号を第１の信号および第２の信号に変換する第１の工程と、前記第１の信号に含まれる、基本波の周波数の成分の信号である第１の正相分信号と、前記第１の信号に含まれる、前記基本波の周波数の負の成分の信号である第１の逆相分信号と、前記第２の信号に含まれる、前記基本波の周波数の成分の信号である第２の正相分信号と、前記第２の信号に含まれる、前記基本波の周波数の負の成分の信号である第２の逆相分信号とを、複素係数フィルタを用いて、それぞれ抽出する第２の工程と、前記第２の工程によって抽出された前記第１の正相分信号および前記第２の正相分信号の位相を調整する第３の工程と、前記第２の工程によって抽出された前記第１の逆相分信号および前記第２の逆相分信号の位相を調整する第４の工程と、位相調整後の第１の正相分信号と位相調整後の第１の逆相分信号とを加算した第１の調整後信号と、位相調整後の第２の正相分信号と位相調整後の第２の逆相分信号とを加算した第２の調整後信号とを、それぞれ生成する第５の工程と、前記第１の調整後信号および前記第２の調整後信号を３つの調整後信号に変換する第６の工程とを備えており、前記第２の工程は、複素係数フィルタを用いて各信号を抽出することを特徴とする。 The phase adjustment method provided by the fourth aspect of the present invention is a phase adjustment method for adjusting the phases of three signals based on a three-phase alternating current, wherein the three signals are a first signal and a second signal. A first positive phase signal, which is a signal of a fundamental frequency component included in the first signal, and the fundamental wave included in the first signal . A first negative phase signal that is a negative frequency component signal; a second positive phase signal that is a signal of the fundamental frequency component included in the second signal; and the second A second step of extracting , using a complex coefficient filter , a second anti-phase component signal that is a signal having a negative component of the frequency of the fundamental wave included in the signal of the fundamental wave, and the second step Adjusting the phase of the first positive phase component signal and the second positive phase component signal extracted by 3, a fourth step of adjusting the phases of the first negative phase component signal and the second negative phase component signal extracted in the second step, and a first positive phase signal after the phase adjustment. A first adjusted signal obtained by adding the phase component signal and the first negative phase signal after phase adjustment, a second positive phase signal after phase adjustment, and a second negative phase signal after phase adjustment. And a sixth step of converting the first adjusted signal and the second adjusted signal into three adjusted signals, respectively. The second step is characterized in that each signal is extracted using a complex coefficient filter.

本発明によれば、正相分の信号と逆相分の信号とがそれぞれ抽出され、正相分の信号は正相分位相調整手段で位相を調整され、逆相分の信号は逆相分位相調整手段で位相を調整される。そして、位相を調整された各信号から、３つの調整後信号が生成される。正相分の信号と逆相分の信号とを、それぞれに適した方法を用いて位相調整するので、三相交流に基づく信号に逆相分が重畳されている場合でも、当該信号の位相を適切に調整することができる。   According to the present invention, the signal for the positive phase and the signal for the negative phase are respectively extracted, the phase of the signal for the positive phase is adjusted by the phase adjustment means for the positive phase, and the signal of the negative phase is The phase is adjusted by the phase adjusting means. Then, three adjusted signals are generated from the signals whose phases are adjusted. Since the phase of the signal for the positive phase and the signal for the negative phase are adjusted using a method suitable for each, even when the negative phase component is superimposed on the signal based on the three-phase alternating current, the phase of the signal is adjusted. It can be adjusted appropriately.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

第１実施形態に係る系統連系インバータシステムを説明するためのブロック図である。It is a block diagram for demonstrating the grid connection inverter system which concerns on 1st Embodiment. 第１実施形態に係る系統対抗分生成部の内部構成を説明するためのブロック図である。It is a block diagram for demonstrating the internal structure of the system | strain opposing part production | generation part which concerns on 1st Embodiment. 複素係数バンドパスフィルタの演算処理を示すブロック図である。It is a block diagram which shows the arithmetic processing of a complex coefficient band pass filter. 複素係数バンドパスフィルタの複素演算処理を行う回路構成を示す図である。It is a figure which shows the circuit structure which performs the complex arithmetic process of a complex coefficient band pass filter. 複素係数バンドパスフィルタの周波数特性を示す図である。It is a figure which shows the frequency characteristic of a complex coefficient band pass filter. 第１実施形態において行ったシミュレーション結果を説明するための図である。It is a figure for demonstrating the simulation result performed in 1st Embodiment. 第１実施形態において行ったシミュレーション結果を説明するための図である。It is a figure for demonstrating the simulation result performed in 1st Embodiment. 第１実施形態において行ったシミュレーション結果を説明するための図である。It is a figure for demonstrating the simulation result performed in 1st Embodiment. 複素係数ノッチフィルタの演算処理を示すブロック図である。It is a block diagram which shows the arithmetic processing of a complex coefficient notch filter. 複素係数ノッチフィルタの複素演算処理を行う回路構成を示す図である。It is a figure which shows the circuit structure which performs the complex arithmetic process of a complex coefficient notch filter. 複素係数ノッチフィルタの周波数特性を示す図である。It is a figure which shows the frequency characteristic of a complex coefficient notch filter. 第３実施形態に係る正相分抽出部の内部構成を説明するためのブロック図である。It is a block diagram for demonstrating the internal structure of the positive phase part extraction part which concerns on 3rd Embodiment. 第３実施形態に係る正相分抽出部の周波数特性を示す図である。It is a figure which shows the frequency characteristic of the positive phase part extraction part which concerns on 3rd Embodiment. 従来の一般的な系統連系インバータシステムを説明するためのブロック図である。It is a block diagram for demonstrating the conventional general grid connection inverter system.

以下、本発明の実施の形態を、本発明に係る位相調整装置を系統連系インバータシステムの系統対抗分生成部に用いた場合を例として、図面を参照して具体的に説明する。   Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings, taking as an example a case where the phase adjusting device according to the present invention is used in a system counter-component generating unit of a system interconnection inverter system.

図１は、第１実施形態に係る系統連系インバータシステムを説明するためのブロック図である。   FIG. 1 is a block diagram for explaining a grid-connected inverter system according to the first embodiment.

同図に示すように、系統連系インバータシステムＡは、直流電源１、インバータ回路２、フィルタ回路３、変圧回路４、電流センサ５、電圧センサ６、および制御回路７を備えている。   As shown in the figure, the grid-connected inverter system A includes a DC power source 1, an inverter circuit 2, a filter circuit 3, a transformer circuit 4, a current sensor 5, a voltage sensor 6, and a control circuit 7.

直流電源１は、インバータ回路２に接続している。インバータ回路２、フィルタ回路３、および変圧回路４は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインに直列に接続されて、三相交流の電力系統Ｂに接続している。電流センサ５および電圧センサ６は、変圧回路４の出力側に設置されている。制御回路７は、インバータ回路２に接続されている。系統連系インバータシステムＡは、直流電源１が出力する直流電力を交流電力に変換して電力系統Ｂに供給する。なお、系統連系インバータシステムＡの構成は、これに限られない。例えば、電流センサ５および電圧センサ６を変圧回路４の入力側に設けてもよいし、インバータ回路２の制御に必要な他のセンサを設けていてもよい。また、変圧回路４をフィルタ回路３の入力側に設けるようにしてもよいし、変圧回路４を設けない、いわゆるトランスレス方式にしてもよい。また、直流電源１とインバータ回路２との間にＤＣ／ＤＣコンバータ回路を設けるようにしてもよい。   The DC power source 1 is connected to the inverter circuit 2. The inverter circuit 2, the filter circuit 3, and the transformer circuit 4 are connected in series to the output lines of the U-phase, V-phase, and W-phase output voltages in this order, and connected to the three-phase AC power system B. Yes. The current sensor 5 and the voltage sensor 6 are installed on the output side of the transformer circuit 4. The control circuit 7 is connected to the inverter circuit 2. The grid interconnection inverter system A converts the DC power output from the DC power supply 1 into AC power and supplies it to the power grid B. In addition, the structure of the grid connection inverter system A is not restricted to this. For example, the current sensor 5 and the voltage sensor 6 may be provided on the input side of the transformer circuit 4, or other sensors necessary for controlling the inverter circuit 2 may be provided. Further, the transformer circuit 4 may be provided on the input side of the filter circuit 3, or a so-called transformer-less system in which the transformer circuit 4 is not provided. Further, a DC / DC converter circuit may be provided between the DC power supply 1 and the inverter circuit 2.

直流電源１は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源１は、生成された直流電力を、インバータ回路２に出力する。なお、直流電源１は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源１は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよいし、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。   The DC power source 1 outputs DC power and includes, for example, a solar battery. A solar cell generates direct-current power by converting solar energy into electrical energy. The DC power source 1 outputs the generated DC power to the inverter circuit 2. Note that the DC power source 1 is not limited to one that generates DC power from a solar cell. For example, the DC power source 1 may be a fuel cell, a storage battery, an electric double layer capacitor, a lithium ion battery, or AC power generated by a diesel engine generator, a micro gas turbine generator, a wind turbine generator, or the like. It may be a device that converts to DC power and outputs it.

インバータ回路２は、直流電源１から入力される直流電圧を交流電圧に変換して、フィルタ回路３に出力するものである。インバータ回路２は、三相インバータであり、図示しない３組６個のスイッチング素子を備えたＰＷＭ制御型インバータ回路である。インバータ回路２は、制御回路７から入力されるＰＷＭ信号に基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源１から入力される直流電圧を交流電圧に変換する。なお、インバータ回路２はこれに限定されず、例えば、マルチレベルインバータであってもよい。   The inverter circuit 2 converts a DC voltage input from the DC power source 1 into an AC voltage and outputs the AC voltage to the filter circuit 3. The inverter circuit 2 is a three-phase inverter, and is a PWM control type inverter circuit including three sets of six switching elements (not shown). The inverter circuit 2 converts the DC voltage input from the DC power source 1 into an AC voltage by switching each switching element on and off based on the PWM signal input from the control circuit 7. In addition, the inverter circuit 2 is not limited to this, For example, a multilevel inverter may be sufficient.

フィルタ回路３は、インバータ回路２から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路３は、リアクトルとコンデンサとからなるローパスフィルタを備えている。フィルタ回路３で高周波成分を除去された交流電圧は、変圧回路４に出力される。なお、フィルタ回路３の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路４は、フィルタ回路３から出力される交流電圧を系統電圧とほぼ同一のレベルに昇圧または降圧する。   The filter circuit 3 removes high frequency components due to switching from the AC voltage input from the inverter circuit 2. The filter circuit 3 includes a low pass filter including a reactor and a capacitor. The AC voltage from which the high frequency component has been removed by the filter circuit 3 is output to the transformer circuit 4. The configuration of the filter circuit 3 is not limited to this, and any known filter circuit for removing high frequency components may be used. The transformer circuit 4 boosts or lowers the AC voltage output from the filter circuit 3 to a level substantially the same as the system voltage.

電流センサ５は、変圧回路４から出力される各相の交流電流（すなわち、系統連系インバータシステムＡの出力電流）を検出するものである。検出された電流信号Ｉ（Ｉｕ，Ｉｖ，Ｉｗ）は、制御回路７に入力される。電圧センサ６は、電力系統Ｂの各相の系統電圧を検出するものである。検出された電圧信号Ｖ（Ｖｕ，Ｖｖ，Ｖｗ）は、制御回路７に入力される。なお、系統連系インバータシステムＡが出力する出力電圧は、系統電圧とほぼ一致している。   The current sensor 5 detects the alternating current of each phase output from the transformer circuit 4 (that is, the output current of the grid interconnection inverter system A). The detected current signal I (Iu, Iv, Iw) is input to the control circuit 7. The voltage sensor 6 detects the system voltage of each phase of the power system B. The detected voltage signal V (Vu, Vv, Vw) is input to the control circuit 7. Note that the output voltage output by the grid interconnection inverter system A substantially matches the grid voltage.

制御回路７は、インバータ回路２を制御するものであり、例えばマイクロコンピュータなどによって実現されている。制御回路７は、電流センサ５から入力される電流信号Ｉ、および、電圧センサ６から入力される電圧信号Ｖに基づいて、ＰＷＭ信号を生成してインバータ回路２に出力する。制御回路７は、系統連系インバータシステムＡが出力する出力電圧の波形を指令するための指令値信号を各センサから入力される検出信号に基づいて生成し、当該指令値信号に基づいて生成されるパルス信号をＰＷＭ信号として出力する。インバータ回路２は、入力されるＰＷＭ信号に基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号に対応した波形の交流電圧を出力する。制御回路７は、指令値信号の波形を変化させて系統連系インバータシステムＡの出力電圧の波形を変化させることで、出力電流を制御している。これにより、制御回路７は、各種フィードバック制御を行っている。指令値信号は、電圧センサ６が検出した電圧信号Ｖを基にした信号に、電流制御のための補償信号を加算することで生成される。   The control circuit 7 controls the inverter circuit 2 and is realized by, for example, a microcomputer. The control circuit 7 generates a PWM signal based on the current signal I input from the current sensor 5 and the voltage signal V input from the voltage sensor 6 and outputs the PWM signal to the inverter circuit 2. The control circuit 7 generates a command value signal for commanding the waveform of the output voltage output from the grid interconnection inverter system A based on the detection signal input from each sensor, and is generated based on the command value signal. Output a pulse signal as a PWM signal. The inverter circuit 2 outputs an alternating voltage having a waveform corresponding to the command value signal by switching each switching element on and off based on the input PWM signal. The control circuit 7 controls the output current by changing the waveform of the command value signal to change the waveform of the output voltage of the grid interconnection inverter system A. Thereby, the control circuit 7 performs various feedback controls. The command value signal is generated by adding a compensation signal for current control to a signal based on the voltage signal V detected by the voltage sensor 6.

図１においては、出力電流制御を行うための構成のみを記載して、その他の制御のための構成を省略している。実際には、制御回路７は、直流電圧制御（入力直流電圧が予め設定された電圧目標値となるように行うフィードバック制御）や無効電力制御（出力無効電力が予め設定された無効電力目標値となるように行うフィードバック制御）なども行っている。なお、制御回路７が行う制御の手法は、これに限られない。例えば、出力電圧制御や有効電力制御を行うようにしてもよい。   In FIG. 1, only the configuration for performing output current control is described, and the configuration for other control is omitted. Actually, the control circuit 7 performs DC voltage control (feedback control performed so that the input DC voltage becomes a preset voltage target value) and reactive power control (reactive power target value with preset output reactive power) (Feedback control to be performed) is also performed. The control method performed by the control circuit 7 is not limited to this. For example, output voltage control or active power control may be performed.

制御回路７は、電流制御部７１、ＰＷＭ信号生成部７２、および系統対抗分生成部８を備えている。   The control circuit 7 includes a current control unit 71, a PWM signal generation unit 72, and a system counter component generation unit 8.

電流制御部７１は、電流センサ５より入力される電流信号Ｉ（Ｉｕ，Ｉｖ，Ｉｗ）に基づいて、電流制御のための補正値信号Ｘｕ，Ｘｖ，Ｘｗを生成するものである。電流制御部７１は、電流信号Ｉｕ，Ｉｖ，Ｉｗをそれぞれの目標値に一致させるためのフィードバック制御を行うためのものであり、当該制御のための補償信号として補正値信号Ｘｕ，Ｘｖ，Ｘｗを出力する。後述する系統対抗分生成部８が出力する系統指令値信号Ｙｕ，Ｙｖ，Ｙｗと、電流制御部７１が出力する補正値信号Ｘｕ，Ｘｖ，Ｘｗとがそれぞれ加算されて、指令値信号Ｘ’ｕ，Ｘ’ｖ，Ｘ’ｗが算出され、ＰＷＭ信号生成部７２に入力される。   The current control unit 71 generates correction value signals Xu, Xv, and Xw for current control based on the current signal I (Iu, Iv, Iw) input from the current sensor 5. The current control unit 71 is for performing feedback control for matching the current signals Iu, Iv, and Iw to the respective target values. The correction value signals Xu, Xv, and Xw are used as compensation signals for the control. Output. The system command value signals Yu, Yv, Yw output from the system counter-part generating unit 8 to be described later and the correction value signals Xu, Xv, Xw output from the current control unit 71 are added together, and the command value signal X′u , X′v, X′w are calculated and input to the PWM signal generator 72.

ＰＷＭ信号生成部７２は、入力される指令値信号Ｘ’ｕ，Ｘ’ｖ，Ｘ’ｗと、所定の周波数（例えば、４ｋＨｚ）の三角波信号として生成されたキャリア信号とに基づいて、三角波比較法によりＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを生成する。三角波比較法では、指令値信号Ｘ’ｕ，Ｘ’ｖ，Ｘ’ｗとキャリア信号とがそれぞれ比較され、例えば、指令値信号Ｘ’ｕがキャリア信号より大きい場合にハイレベルとなり、小さい場合にローレベルとなるパルス信号がＰＷＭ信号Ｐｕとして生成される。生成されたＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗは、インバータ回路２に出力される。   The PWM signal generation unit 72 performs a triangular wave comparison based on the input command value signals X′u, X′v, and X′w and a carrier signal generated as a triangular wave signal having a predetermined frequency (for example, 4 kHz). PWM signals Pu, Pv, Pw are generated by the method. In the triangular wave comparison method, the command value signals X′u, X′v, and X′w are respectively compared with the carrier signal. For example, when the command value signal X′u is larger than the carrier signal, the high level is obtained. A low-level pulse signal is generated as the PWM signal Pu. The generated PWM signals Pu, Pv, Pw are output to the inverter circuit 2.

系統対抗分生成部８は、電圧センサ６から電圧信号Ｖ（Ｖｕ，Ｖｖ，Ｖｗ）を入力されて、系統指令値信号Ｙｕ，Ｙｖ，Ｙｗを生成して出力する。系統指令値信号Ｙｕ，Ｙｖ，Ｙｗは系統連系インバータシステムＡが出力する出力電圧の波形を指令するための指令値信号Ｘ’ｕ，Ｘ’ｖ，Ｘ’ｗの基準となるものであり、系統指令値信号Ｙｕ，Ｙｖ，Ｙｗが補正値信号Ｘｕ，Ｘｖ，Ｘｗで補正されることにより指令値信号Ｘ’ｕ，Ｘ’ｖ，Ｘ’ｗが生成される。系統対抗分生成部８は、フィルタ回路３等で遅延する位相の遅れ分を進めて、系統指令値信号Ｙｕ，Ｙｖ，Ｙｗを生成する。系統対抗分生成部８は、電圧信号Ｖに含まれる正相分の信号と逆相分の信号とをそれぞれ抽出し、別々に位相を進める処理を行う。正相分の信号と逆相分の信号とは、それぞれ位相を進められてから加算される。   The system counter-part generating unit 8 receives the voltage signal V (Vu, Vv, Vw) from the voltage sensor 6 and generates and outputs the system command value signals Yu, Yv, Yw. The system command value signals Yu, Yv, Yw are used as references for the command value signals X′u, X′v, X′w for commanding the waveform of the output voltage output from the grid interconnection inverter system A. The command value signals X′u, X′v, and X′w are generated by correcting the system command value signals Yu, Yv, and Yw with the correction value signals Xu, Xv, and Xw. The system countermeasure generation unit 8 advances the phase delay delayed by the filter circuit 3 or the like, and generates system command value signals Yu, Yv, Yw. The system counter-part generation unit 8 extracts a signal for the normal phase and a signal for the reverse phase included in the voltage signal V, and performs a process of separately advancing the phase. The signal for the positive phase and the signal for the negative phase are added after their phases have been advanced.

図２は、系統対抗分生成部８の内部構成を説明するためのブロック図である。   FIG. 2 is a block diagram for explaining the internal configuration of the system counter-part generating unit 8.

同図に示すように、系統対抗分生成部８は、三相/二相変換部８１、正相分抽出部８２、逆相分抽出部８３、正相分位相調整部８４、逆相分位相調整部８５、振幅調整部８６、および二相/三相変換部８７を備えている。   As shown in the figure, the system conflict generation unit 8 includes a three-phase / two-phase conversion unit 81, a normal phase extraction unit 82, a negative phase extraction unit 83, a positive phase component phase adjustment unit 84, and a negative phase component phase. An adjustment unit 85, an amplitude adjustment unit 86, and a two-phase / three-phase conversion unit 87 are provided.

三相/二相変換部８１は、電圧センサ６より入力される３つの電圧信号Ｖｕ，Ｖｖ，Ｖｗを、α軸電圧信号Ｖαおよびβ軸電圧信号Ｖβに変換するものである。三相/二相変換部８１は、いわゆる三相/二相変換処理（αβ変換処理）を行うものであり、電圧信号Ｖｕ，Ｖｖ，Ｖｗを互いに直交するα軸成分とβ軸成分とにそれぞれ分解して、各軸成分をまとめることでα軸電圧信号Ｖαおよびβ軸電圧信号Ｖβを生成する。   The three-phase / two-phase converter 81 converts the three voltage signals Vu, Vv, Vw input from the voltage sensor 6 into an α-axis voltage signal Vα and a β-axis voltage signal Vβ. The three-phase / two-phase converter 81 performs a so-called three-phase / two-phase conversion process (αβ conversion process), and converts the voltage signals Vu, Vv, Vw into an α-axis component and a β-axis component that are orthogonal to each other. The α-axis voltage signal Vα and the β-axis voltage signal Vβ are generated by decomposing and combining the respective axis components.

三相/二相変換部８１で行われる変換処理は、下記（３）式に示す行列式で表される。
The conversion process performed in the three-phase / two-phase conversion unit 81 is represented by a determinant represented by the following equation (3).

正相分抽出部８２および逆相分抽出部８３は、三相/二相変換部８１より入力されるα軸電圧信号Ｖαおよびβ軸電圧信号Ｖβから、特定の周波数成分の信号を抽出するものであり、複素係数バンドパスフィルタ（帯域通過型の複素係数フィルタ）を備えている。   The normal phase extraction unit 82 and the reverse phase extraction unit 83 extract a signal having a specific frequency component from the α-axis voltage signal Vα and the β-axis voltage signal Vβ input from the three-phase / two-phase conversion unit 81. And a complex coefficient band-pass filter (band-pass complex coefficient filter).

当該複素係数バンドパスフィルタは、ｚ変換表現による伝達関数Ｈ(z)が下記（４）式で表される複素係数の１次ＩＩＲフィルタで構成されている。下記（４）式において、複素係数ａ1におけるｆdは、通過帯域の中心周波数ｆ0をサンプリング周波数で正規化した正規化周波数である。また、Ωdは、正規化角周波数である。例えば、サンプリング周波数をｆsrとすると、正規化周波数ｆdはｆ0／ｆsr、正規化角周波数Ωdは２π・ｆd＝２π・（ｆ0／ｆsr）となる。なお、正規化角周波数Ωdは、−π＜Ωd＜πである。また、ｒは通過帯域の帯域幅を決めるパラメータ（０＜ｒ＜１）であり、ｊは虚数単位、exp（）は自然対数の底ｅの指数関数である。 The complex coefficient band pass filter is composed of a complex coefficient first-order IIR filter whose transfer function H (z) expressed by z-transform is expressed by the following equation (4). In the following equation (4), f d in the complex coefficient a 1 is a normalized frequency obtained by normalizing the center frequency f 0 of the passband with the sampling frequency. Ω d is a normalized angular frequency. For example, if the sampling frequency is f sr , the normalized frequency f d is f 0 / f sr , and the normalized angular frequency Ω d is 2π · f d = 2π · (f 0 / f sr ). The normalized angular frequency Ω d is −π <Ω d <π. R is a parameter (0 <r <1) that determines the bandwidth of the passband, j is an imaginary unit, and exp () is an exponential function of the base e of the natural logarithm.

図３は、上記（４）式の演算処理を示すブロック図である。同図に示すように、複素係数バンドパスフィルタは、上記（４）式の分母の演算処理がフィードバック回路で構成され、そのフィードバック回路の出力に分子の係数ｂ0を乗算する回路によって構成される。 FIG. 3 is a block diagram showing the arithmetic processing of the above equation (4). As shown in the figure, the complex-coefficient bandpass filter is configured by a circuit that multiplies the denominator of the above equation (4) by a feedback circuit and multiplies the output of the feedback circuit by a numerator coefficient b 0. .

図３に示すブロック図において、ｕ[k]（ｋ：離散時間を表すインデックス番号）は入力データ、ｘ[k]は状態データ、ｙ[k]は出力データである。入力データｕ[k]、状態データｘ[k]および出力データｙ[k]の間には、
ｘ[k]＝ｒ・exp（ｊ・Ωd）・ｘ[k-1]＋ｕ[k] …（５）
ｙ[k]＝（１−ｒ）・ｘ[k] …（６）
が成立する。 In the block diagram shown in FIG. 3, u [k] (k: index number representing discrete time) is input data, x [k] is state data, and y [k] is output data. Between input data u [k], state data x [k] and output data y [k]
x [k] = r.exp (j. [Omega] d ) .x [k-1] + u [k] (5)
y [k] = (1-r) .x [k] (6)
Is established.

複素係数バンドパスフィルタにおいては、入力データｕ[k]が複素データか実データ（複素データの虚数部が「０」のデータ）かに関わらず、状態データｘ[k]および出力データｙ[k]が複素データとなる。したがって、入力データｕ[k]、状態データｘ[k]および出力データｙ[k]をそれぞれｕ[k]＝ｕr[k]＋ｊ・ｕj[k]、ｘ[k]＝ｘr[k]＋ｊ・ｘj[k]、ｙ[k]＝ｙr[k]＋ｊ・ｙj[k]の複素データとし、複素係数ａ1をａ1＝ｒ・exp（ｊ・Ωd）＝ａr＋ｊ・ａj＝ｒ・cos(Ωd)＋j・ｒ・sin(Ωd)として、上記（５）式および（６）式に代入して、実数部と虚数部の関係式に分けると、
ｘr[k]＝r・cos(Ωd)・ｘr[k-1]−r・sin(Ωd)・ｘj[k-1]＋ｕr[k] …（７）
ｘj[k]＝r・cos(Ωd)・ｘj[k-1]＋r・sin(Ωd)・ｘr[k-1]＋ｕj[k] …（８）
ｙr[k]＝（１−ｒ）・ｘr[k] …（９）
ｙj[k]＝（１−ｒ）・ｘj[k] …（１０）
となる。 In the complex coefficient bandpass filter, regardless of whether the input data u [k] is complex data or real data (data in which the imaginary part of the complex data is “0”), the state data x [k] and the output data y [k] ] Is complex data. Accordingly, the input data u [k], state data x [k] and the output data y [k], respectively u [k] = u r [ k] + j · u j [k], x [k] = x r [ k] + j · x j [k], y [k] = y r [k] + j · y j [k] complex data, and the complex coefficient a 1 is a 1 = r · exp (j · Ω d ) = a r + j · a j = r · cos (Ω d ) + j · r · sin (Ω d ) is substituted into the above formulas (5) and (6) and divided into relational expressions of the real part and the imaginary part. When,
x r [k] = r · cos (Ω d) · x r [k-1] -r · sin (Ω d) · x j [k-1] + u r [k] ... (7)
x j [k] = r · cos (Ω d ) · x j [k−1] + r · sin (Ω d ) · x r [k−1] + u j [k] (8)
y r [k] = (1−r) · x r [k] (9)
y j [k] = (1−r) · x j [k] (10)
It becomes.

図４は、上記（７）式〜（１０）式に基づき複素係数バンドパスフィルタの複素演算処理を行う回路構成を示す図である。同図において、係数ａrおよび係数ａjは、それぞれ複素係数ａ1＝ｒ・exp(j・Ωd)の実数部および虚数部であり、ａr＝r・cos(Ωd)、ａj＝r・sin(Ωd)である。 FIG. 4 is a diagram showing a circuit configuration for performing complex arithmetic processing of a complex coefficient bandpass filter based on the above equations (7) to (10). In the figure, coefficient a r and coefficient a j are the real part and imaginary part of complex coefficient a 1 = r · exp (j · Ω d ), respectively, and a r = r · cos (Ω d ), a j = R · sin (Ω d ).

同図に示すように、複素係数バンドパスフィルタは、６個の乗算器１２ａ〜１２ｆと、２個の加算器１２ｇ，１２ｈと、２個の遅延回路１２ｉ，１２ｊで構成される。遅延回路１２ｉは、状態データの実数部ｘr[k-1]を生成する回路であり、遅延回路１２ｊは、状態データの虚数部ｘj[k-1]を生成する回路である。乗算器１２ａ，１２ｂはそれぞれ上記（７）式の第１項と第２項（負の符号を含む）を演算する演算器であり、加算器１２ｇは上記（７）式の第１項と第２項と第３項を加算する演算器である。したがって、加算器１２ｇから上記（７）式で示す状態データの実数部ｘr[k]が出力される。 As shown in the figure, the complex coefficient bandpass filter includes six multipliers 12a to 12f, two adders 12g and 12h, and two delay circuits 12i and 12j. The delay circuit 12i is a circuit that generates a real part x r [k-1] of state data, and the delay circuit 12j is a circuit that generates an imaginary part x j [k-1] of state data. The multipliers 12a and 12b are arithmetic units for calculating the first term and the second term (including negative signs) of the equation (7), respectively, and the adder 12g is the first term and the second term of the equation (7). An arithmetic unit that adds the second term and the third term. Therefore, the real part x r [k] of the state data indicated by the above equation (7) is output from the adder 12g.

一方、乗算器１２ｃ，１２ｄはそれぞれ上記（８）式の第１項と第２項を演算する演算器であり、加算器１２ｈは上記（８）式の第１項と第２項と第３項を加算する演算器である。したがって、加算器１２ｈから上記（８）式で示す状態データの虚数部ｘj[k]が出力される。また、乗算器１２ｅ，１２ｆはそれぞれ上記（９）式および（１０）式を演算する演算器である。 On the other hand, the multipliers 12c and 12d are arithmetic units for calculating the first term and the second term of the above equation (8), respectively, and the adder 12h is the first term, the second term and the third term of the above equation (8). It is an arithmetic unit that adds terms. Therefore, the imaginary part x j [k] of the state data indicated by the above equation (8) is output from the adder 12h. The multipliers 12e and 12f are arithmetic units for calculating the above expressions (9) and (10), respectively.

本実施形態では、三相/二相変換部８１が、３つの電圧信号Ｖｕ，Ｖｖ，Ｖｗを、互いに直交するα軸電圧信号Ｖαおよびβ軸電圧信号Ｖβに変換している。α軸電圧信号Ｖαおよびβ軸電圧信号Ｖβは、それぞれ複素データｕr＋ｊ・ｕjの実数部と虚数部に対応させることができるので、α軸電圧信号Ｖαのサンプリングデータを入力データの実数部ｕr[k]として加算器１２ｇに入力し、β軸電圧信号Ｖβのサンプリングデータを入力データの虚数部ｕj[k]として加算器１２ｈに入力している。 In the present embodiment, the three-phase / two-phase converter 81 converts the three voltage signals Vu, Vv, Vw into an α-axis voltage signal Vα and a β-axis voltage signal Vβ that are orthogonal to each other. Since the α-axis voltage signal Vα and the β-axis voltage signal Vβ can respectively correspond to the real part and the imaginary part of the complex data u r + j · u j , the sampling data of the α-axis voltage signal Vα is used as the real part of the input data. u r [k] is input to the adder 12g, and sampling data of the β-axis voltage signal Vβ is input to the adder 12h as an imaginary part u j [k] of the input data.

α軸電圧信号Ｖαのサンプリングデータが入力される毎に、遅延回路１２ｉ、乗算器１２ａ，１２ｂ，１２ｅおよび加算器１２ｇで上記（７）式および（９）式の演算処理が繰り返され、これにより、乗算器１２ｅからは出力データｙr[k]が出力される。出力データｙr[k]は、α軸電圧信号Ｖαから正規化角周波数Ωdに対応する成分のみを抽出したものとなる。また、β軸電圧信号Ｖβのサンプリングデータが入力される毎に、遅延回路１２ｊ、乗算器１２ｃ，１２ｄ，１２ｆおよび加算器１２ｈで上記（８）式および（１０）式の演算処理が繰り返され、これにより、乗算器１２ｆからは出力データｙj[k]が出力される。出力データｙj[k]は、β軸電圧信号Ｖβから正規化角周波数Ωdに対応する成分のみを抽出したものとなる。 Every time sampling data of the α-axis voltage signal Vα is input, the arithmetic processing of the above expressions (7) and (9) is repeated in the delay circuit 12i, the multipliers 12a, 12b, 12e and the adder 12g. The output data y r [k] is output from the multiplier 12e. The output data y r [k] is obtained by extracting only the component corresponding to the normalized angular frequency Ω d from the α-axis voltage signal Vα. Each time sampling data of the β-axis voltage signal Vβ is input, the delay circuit 12j, the multipliers 12c, 12d, 12f, and the adder 12h repeat the arithmetic processing of the above expressions (8) and (10). As a result, output data y j [k] is output from the multiplier 12f. The output data y j [k] is obtained by extracting only the component corresponding to the normalized angular frequency Ω d from the β-axis voltage signal Vβ.

バンドパスフィルタを実係数の２次ＩＩＲフィルタで構成した場合、その２次ＩＩＲフィルタの伝達関数Ｈ(ｚ)（ｚ＝exp（j・ω））は、
Ｈ(ｚ)＝(1-r2+2(r-1)・r・cos(Ωd)・z-1)/(1-2r・cos(Ωd)・z-1+ r2・z-2)
で表わされる。この伝達関数Ｈ(z)の振幅特性Ｍ(ω)を求めると、
となり、(１−２ｒ・cos(Ωd±ω)＋ｒ2)＝０を満たすωで極が表れるから、２次ＩＩＲフィルタはその極の周波数を通過させる特性を有する。ｒ≒１とすると、cos(Ωd±ω)≒１より、２次ＩＩＲフィルタを通過させる正規化周波数ｆdはｆd＝±Ωd／２πとなるから、実係数の２次ＩＩＲフィルタでは、正相分、逆相分とも通過させることになる。 When the bandpass filter is configured by a real coefficient second-order IIR filter, the transfer function H (z) (z = exp (j · ω)) of the second-order IIR filter is
H (z) = (1-r 2 +2 (r-1) · r · cos (Ω d ) · z -1 ) / (1-2r · cos (Ω d ) · z -1 + r 2 · z -2 )
It is represented by When the amplitude characteristic M (ω) of the transfer function H (z) is obtained,
Since the pole appears at ω that satisfies (1-2r · cos (Ω d ± ω) + r 2 ) = 0, the second-order IIR filter has a characteristic of passing the frequency of the pole. When r≈1, the normalized frequency f d that passes through the second-order IIR filter is f d = ± Ω d / 2π from cos (Ω d ± ω) ≈1, and therefore the real coefficient second-order IIR filter Both the positive phase portion and the reverse phase portion are allowed to pass through.

一方、上記（４）式に示す伝達関数Ｈ(z)の振幅特性Ｍ(ω)求めると、
Ｍ(ω)＝（１−ｒ）／√｛１−２ｒ・cos(Ωd−ω)＋ｒ2｝
となり、(１−２ｒ・cos(Ωd−ω)＋ｒ2)＝０を満たすωだけに極が表れる。したがって、複素係数の１次ＩＩＲフィルタを通過させる正規化周波数ｆdはｆd＝Ωd／２πとなるから、複素係数の１次ＩＩＲフィルタでは、正相分または逆相分のいずれか一方のみを通過させることができる。 On the other hand, when the amplitude characteristic M (ω) of the transfer function H (z) shown in the above equation (4) is obtained,
M (ω) = (1-r) / √ {1-2r · cos (Ω d −ω) + r 2 }
Thus, a pole appears only in ω that satisfies (1-2r · cos (Ω d −ω) + r 2 ) = 0. Therefore, since the normalized frequency f d that passes through the first-order IIR filter with complex coefficients is f d = Ω d / 2π, in the first-order IIR filter with complex coefficients, only one of the positive phase component and the opposite phase component is obtained. Can be passed.

正相分抽出部８２は、三相/二相変換部８１より入力されるα軸電圧信号Ｖαおよびβ軸電圧信号Ｖβから、基本波の正相分信号を抽出するものである。抽出された正相分信号Ｙαｐ，Ｙβｐは、正相分位相調整部８４に出力される。正相分抽出部８２が備える複素係数バンドパスフィルタの通過帯域を決定する正規化角周波数Ωdとして、系統電圧の基本波（正相分）の角周波数ω0（例えば、ω0＝１２０π[rad/sec]（６０[Ｈｚ]））を正規化したωdがあらかじめ設定されている。正相分抽出部８２は、α軸電圧信号Ｖαおよびβ軸電圧信号Ｖβを入力データｕr[k]およびｕj[k]（図４参照）として複素係数バンドパスフィルタに入力し、出力データｙr[k]およびｙj[k]を正相分信号Ｙαｐ，Ｙβｐとして出力する。 The positive phase component extraction unit 82 extracts the fundamental phase positive phase signal from the α-axis voltage signal Vα and the β-axis voltage signal Vβ input from the three-phase / two-phase conversion unit 81. The extracted positive phase signals Yαp and Yβp are output to the positive phase phase adjustment unit 84. As the normalized angular frequency Ω d that determines the pass band of the complex coefficient band pass filter included in the positive phase component extraction unit 82, the angular frequency ω 0 (for example, ω 0 = 120π [ [omega] d normalized rad / sec] (60 [Hz])) is set in advance. The positive phase component extraction unit 82 inputs the α-axis voltage signal Vα and the β-axis voltage signal Vβ as input data u r [k] and u j [k] (see FIG. 4) to the complex coefficient bandpass filter, and outputs the output data. y r [k] and y j [k] are output as positive phase signals Yαp and Yβp.

図５（ａ）は、正相分抽出部８２が備える複素係数バンドパスフィルタの周波数特性を示す図である。通過帯域の中心角周波数を系統電圧の基本波（正相分）の角周波数ω0としているので、その他の角周波数の信号（逆相分および高調波成分）を好適に除去して、正相分のみを抽出することができる。 FIG. 5A is a diagram illustrating frequency characteristics of the complex coefficient bandpass filter included in the positive phase component extraction unit 82. Since the central angular frequency of the passband is the angular frequency ω 0 of the fundamental wave (normal phase) of the system voltage, signals of other angular frequencies (anti-phase and harmonic components) are preferably removed and the positive phase Only minutes can be extracted.

逆相分抽出部８３は、三相/二相変換部８１より入力されるα軸電圧信号Ｖαおよびβ軸電圧信号Ｖβから、基本波の逆相分信号を抽出するものである。抽出された逆相分信号Ｙαｎ，Ｙβｎは、逆相分位相調整部８５に出力される。逆相分抽出部８３が備える複素係数バンドパスフィルタの通過帯域を決定する正規化角周波数Ωdとして、系統電圧の基本波の逆相分の角周波数があらかじめ設定されている。逆相分は正相分とは相順が逆なので、逆相分の角周波数は正相分の角周波数の負の値となる。つまり、正相分の角周波数ω0の負の値である「−ω0」を正規化した「−ωd」が、正規化角周波数Ωdとして設定されている。逆相分抽出部８３は、α軸電圧信号Ｖαおよびβ軸電圧信号Ｖβを入力データｕr[k]およびｕj[k]（図４参照）として複素係数バンドパスフィルタに入力し、出力データｙr[k]およびｙj[k]を逆相分信号Ｙαｎ，Ｙβｎとして出力する。 The anti-phase component extracting unit 83 extracts an anti-phase component signal of the fundamental wave from the α-axis voltage signal Vα and the β-axis voltage signal Vβ input from the three-phase / two-phase conversion unit 81. The extracted antiphase component signals Yαn and Yβn are output to the antiphase component phase adjustment unit 85. As a normalized angular frequency Omega d which determines the pass band of the complex coefficient band pass filter provided in the reverse-phase extraction section 83, the fundamental wave angular frequency of the reversed phase of the system voltage is preset. Since the phase sequence of the negative phase component is opposite to that of the positive phase component, the angular frequency of the negative phase component is a negative value of the angular frequency of the positive phase component. That is, “−ω d ” obtained by normalizing “−ω 0 ”, which is a negative value of the angular frequency ω 0 for the positive phase, is set as the normalized angular frequency Ω d . The anti-phase component extraction unit 83 inputs the α-axis voltage signal Vα and the β-axis voltage signal Vβ as input data u r [k] and u j [k] (see FIG. 4) to the complex coefficient bandpass filter, and outputs the output data. y r [k] and y j [k] are outputted as antiphase signals Yαn and Yβn.

図５（ｂ）は、逆相分抽出部８３が備える複素係数バンドパスフィルタの周波数特性を示す図である。通過帯域の中心角周波数を系統電圧の基本波の逆相分の角周波数「−ω0」としているので、その他の角周波数の信号（正相分および高調波成分）を好適に除去して、基本波の逆相分のみを抽出することができる。 FIG. 5B is a diagram illustrating frequency characteristics of the complex coefficient bandpass filter provided in the antiphase component extraction unit 83. Since the central angular frequency of the passband is the angular frequency “−ω 0 ” of the negative phase of the fundamental wave of the system voltage, signals of other angular frequencies (positive phase and harmonic components) are preferably removed, Only the negative phase component of the fundamental wave can be extracted.

なお、正相分抽出部８２および逆相分抽出部８３が備える複素係数バンドパスフィルタは、上記（４）式に示す伝達関数Ｈ(z)のものに限定されない。例えば、複素係数の２次以上のＩＩＲフィルタなどで構成された複素係数バンドパスフィルタであってもよい。   Note that the complex coefficient bandpass filters provided in the positive phase component extraction unit 82 and the negative phase component extraction unit 83 are not limited to those having the transfer function H (z) shown in the above equation (4). For example, it may be a complex coefficient band-pass filter configured by an IIR filter having a second or higher order complex coefficient.

正相分位相調整部８４は、遅延する位相をあらかじめ進めておくように、位相を調整するものである。遅延する位相は、実験によってあらかじめ取得されており、これを調整するための位相調整量θ0が設定されている。つまり、フィルタ等で位相がθ0だけ遅延する場合、正相分位相調整部８４は、正相分信号Ｙαｐ，Ｙβｐの位相を位相調整量θ0だけ進める処理をして、位相調整後の正相分信号Ｙ’αｐ，Ｙ’βｐを出力する。 The phase adjustment unit 84 for the positive phase adjusts the phase so that the delayed phase is advanced in advance. The phase to be delayed is acquired in advance by experiments, and a phase adjustment amount θ 0 for adjusting this is set. That is, when the phase is delayed by θ 0 due to a filter or the like, the positive phase phase adjustment unit 84 performs a process of advancing the phase of the positive phase signals Yαp and Yβp by the phase adjustment amount θ 0 to correct the positive phase after the phase adjustment. Phase separation signals Y′αp and Y′βp are output.

正相分位相調整部８４で行われる位相調整処理は、下記（１１）式に示す行列式で表される。
The phase adjustment processing performed by the phase adjustment unit 84 for the positive phase is expressed by a determinant represented by the following equation (11).

逆相分位相調整部８５は、遅延する位相をあらかじめ進めておくように、位相を調整するものである。フィルタ等で位相がθ0だけ遅延する場合、逆相分位相調整部８５は、逆相分信号Ｙαｎ，Ｙβｎの位相を位相調整量θ0だけ進める処理をして、位相調整後の逆相分信号Ｙ’αｎ，Ｙ’βｎを出力する。 The antiphase component phase adjustment unit 85 adjusts the phase so that the delayed phase is advanced in advance. When the phase is delayed by θ 0 by a filter or the like, the anti-phase component phase adjustment unit 85 performs a process of advancing the phase of the anti-phase signal signals Yαn and Yβn by the phase adjustment amount θ 0 so that the anti-phase component after phase adjustment is performed. Signals Y′αn and Y′βn are output.

逆相分の信号の位相を位相調整量θ0だけ進める場合、上記（１１）式に示す行列において、θ0を（−θ0）とした行列を用いる。すなわち、逆相分位相調整部８５で行われる位相調整処理は、下記（１２）式に示す行列式で表される。
When the phase of the signal of the opposite phase is advanced by the phase adjustment amount θ 0 , a matrix in which θ 0 is (−θ 0 ) is used in the matrix shown in the above equation (11). That is, the phase adjustment process performed by the antiphase component phase adjustment unit 85 is represented by a determinant represented by the following equation (12).

正相分位相調整部８４が出力した正相分信号Ｙ’αｐと逆相分位相調整部８５が出力した逆相分信号Ｙ’αｎとが加算された信号Ｙ’αと、正相分信号Ｙ’βｐと逆相分信号Ｙ’βｎとが加算された信号Ｙ’βとが、振幅調整部８６に入力される。振幅調整部８６は、信号Ｙ’α，Ｙ’βの振幅を調整するものであり、フィルタで減衰する分を増幅する処理を行い、振幅調整後の信号Ｙα，Ｙβを出力する。   A signal Y′α obtained by adding the positive phase signal Y′αp output from the positive phase phase adjustment unit 84 and the negative phase signal Y′αn output from the reverse phase phase adjustment unit 85, and a positive phase signal A signal Y′β obtained by adding Y′βp and the antiphase signal Y′βn is input to the amplitude adjusting unit 86. The amplitude adjusting unit 86 adjusts the amplitude of the signals Y′α and Y′β, performs a process of amplifying the amount attenuated by the filter, and outputs the signals Yα and Yβ after amplitude adjustment.

二相/三相変換部８７は、振幅調整部８６から出力される信号Ｙα，Ｙβを、３つの系統指令値信号Ｙｕ，Ｙｖ，Ｙｗに変換するものである。二相/三相変換部８７は、いわゆる二相/三相変換処理（逆αβ変換処理）を行うものであり、三相/二相変換部８１とは逆の変換処理を行うものである。   The two-phase / three-phase converter 87 converts the signals Yα and Yβ output from the amplitude adjuster 86 into three system command value signals Yu, Yv, and Yw. The two-phase / three-phase conversion unit 87 performs a so-called two-phase / three-phase conversion process (reverse αβ conversion process), and performs a conversion process opposite to the three-phase / two-phase conversion unit 81.

二相/三相変換部８７で行われる変換処理は、下記（１３）式に示す行列式で表される。
The conversion process performed by the two-phase / three-phase converter 87 is expressed by a determinant represented by the following equation (13).

本実施形態において、系統対抗分生成部８は、電圧信号Ｖｕ，Ｖｖ，Ｖｗをα軸電圧信号Ｖαおよびβ軸電圧信号Ｖβに変換し、正相分信号Ｙαｐ，Ｙβｐと逆相分信号Ｙαｎ，Ｙβｎとをそれぞれ抽出する。そして、正相分信号Ｙαｐ，Ｙβｐの位相を正相分位相調整部８４で調整し、逆相分信号Ｙαｎ，Ｙβｎの位相を逆相分位相調整部８５で調整する。位相を調整された各信号をそれぞれ加算し、振幅調整を行ってから、二相/三相変換によって３つの系統指令値信号Ｙｕ，Ｙｖ，Ｙｗに変換する。位相の調整方法が異なる正相分信号と逆相分信号がそれぞれ抽出され、それぞれに適した方法で位相調整されるので、系統電圧に逆相分が重畳されている場合でも、系統対抗分生成部８は、位相が適切に調整された系統指令値信号を出力することができる。   In the present embodiment, the system counter-part generating unit 8 converts the voltage signals Vu, Vv, and Vw into an α-axis voltage signal Vα and a β-axis voltage signal Vβ, and the positive phase signals Yαp and Yβp and the negative phase signal Yαn, Yβn is extracted. Then, the phases of the positive phase signals Yαp and Yβp are adjusted by the positive phase component phase adjustment unit 84, and the phases of the negative phase signals Yαn and Yβn are adjusted by the negative phase component phase adjustment unit 85. Each signal whose phase has been adjusted is added and the amplitude is adjusted, and then converted into three system command value signals Yu, Yv, Yw by two-phase / three-phase conversion. Since the signal for the positive phase and the signal for the negative phase with different phase adjustment methods are extracted and phase-adjusted by a method suitable for each, even if the negative phase component is superimposed on the system voltage, the system counter component generation The unit 8 can output a system command value signal whose phase is appropriately adjusted.

図６〜８は、本実施形態において行ったシミュレーション結果を説明するための図である。   6-8 is a figure for demonstrating the simulation result performed in this embodiment.

まず、系統対抗分生成部８が出力する系統指令値信号Ｙｕ，Ｙｖ，Ｙｗを、電力系統Ｂの系統電圧に精度よく追従させることができるかの検証を行った。そのため、位相調整量θ0＝０としてシミュレーションを行っている。図６は、このシミュレーションにおける連系点電圧（系統電圧に相当する。）と系統対抗分（系統指令値信号に相当する。）の波形を、相毎に示している。同図（ａ）はＵ相のものであり、同図（ｂ）はＶ相のものであり、同図（ｃ）はＷ相のものである。シミュレーション開始から０．２秒後に瞬低をおこし、更に逆相分を印加した。同図（ａ）〜（ｃ）に示すように、各相とも系統対抗分が連系点電圧に高速に精度よく追従している。 First, it was verified whether the system command value signals Yu, Yv, Yw output from the system counter-part generating unit 8 can accurately follow the system voltage of the power system B. Therefore, the simulation is performed with the phase adjustment amount θ 0 = 0. FIG. 6 shows the waveforms of the interconnection point voltage (corresponding to the system voltage) and the system counter component (corresponding to the system command value signal) in this simulation for each phase. The figure (a) is the thing of the U phase, the figure (b) is the thing of the V phase, and the figure (c) is the thing of the W phase. After a lapse of 0.2 seconds from the start of the simulation, a voltage drop was applied, and a reverse phase component was further applied. As shown in FIGS. 5A to 5C, the system counter-measurement component follows the interconnection point voltage at high speed with high accuracy in each phase.

次に、位相を調整できるかを検証した。図７は、位相を進めた場合のシミュレーションにおける連系点電圧と系統対抗分の波形を、相毎に示している。当該シミュレーションは、位相調整量θ0＝３０度とした以外は上記シミュレーションと同じ条件で行っている。また、図８は、位相を遅らせた場合のシミュレーションにおける連系点電圧と系統対抗分の波形を、相毎に示している。当該シミュレーションは、位相調整量θ0＝−３０度とした以外は上記シミュレーションと同じ条件で行っている。図７および図８に示すように、系統対抗分が連系点電圧に高速に精度よく追従し、かつ、位相の調整を適切に行っている。つまり、系統電圧に逆相分が重畳された状態でも、系統指令値信号の位相を適切に調整することができる。 Next, it was verified whether the phase could be adjusted. FIG. 7 shows, for each phase, the waveform of the interconnection point voltage and the system counter component in the simulation when the phase is advanced. The simulation is performed under the same conditions as the simulation except that the phase adjustment amount θ 0 = 30 degrees. Further, FIG. 8 shows the waveform of the interconnection point voltage and the system opposition for each phase in the simulation when the phase is delayed. The simulation is performed under the same conditions as the simulation except that the phase adjustment amount θ 0 = −30 degrees. As shown in FIGS. 7 and 8, the system opposition component follows the interconnection point voltage with high accuracy at high speed and appropriately adjusts the phase. That is, the phase of the system command value signal can be appropriately adjusted even in a state where the antiphase component is superimposed on the system voltage.

上記第１実施形態においては、複素係数バンドパスフィルタを用いて正相分信号および逆相分信号を抽出する場合について説明したが、複素係数ノッチフィルタ（帯域阻止型の複素係数フィルタ）を用いて正相分信号および逆相分信号を抽出するようにしてもよい。以下に、複素係数ノッチフィルタを用いる場合を第２実施形態として説明する。   In the first embodiment, the case of extracting a positive phase signal and a negative phase signal using a complex coefficient bandpass filter has been described. However, a complex coefficient notch filter (band rejection type complex coefficient filter) is used. A normal phase signal and a negative phase signal may be extracted. The case where a complex coefficient notch filter is used will be described below as a second embodiment.

第２実施形態に係る系統対抗分生成部の内部構成を説明するためのブロック図は、図２に示す第１実施形態の系統対抗分生成部８のものと共通する。第２実施形態においては、図２に示す正相分抽出部８２および逆相分抽出部８３が複素係数ノッチフィルタを備えている。正相分抽出部８２は、複素係数ノッチフィルタが逆相分の通過を抑制することで正相分を抽出し、逆相分抽出部８３は、複素係数ノッチフィルタが正相分の通過を抑制することで逆相分を抽出する。   The block diagram for explaining the internal configuration of the system counter-part generating unit according to the second embodiment is common to that of the system counter-part generating unit 8 of the first embodiment shown in FIG. In the second embodiment, the normal phase extraction unit 82 and the negative phase extraction unit 83 shown in FIG. 2 include complex coefficient notch filters. The positive phase component extraction unit 82 extracts the positive phase component by suppressing the passage of the negative phase component by the complex coefficient notch filter, and the negative phase component extraction unit 83 suppresses the passage of the positive phase component by the complex coefficient notch filter. To extract the reverse phase.

正相分抽出部８２および逆相分抽出部８３が備える複素係数ノッチフィルタは、ｚ変換表現による伝達関数Ｈ(z)が下記（１４）式で表される複素係数の１次ＩＩＲフィルタで構成されている。下記（１４）式において、Ωdは阻止帯域の正規化中心角周波数（−π＜Ωd＜π）であり、ｒは阻止帯域の帯域幅を決めるパラメータ（０＜ｒ＜１）であり、ｊは虚数単位、exp（）は自然対数の底ｅの指数関数である。 The complex coefficient notch filter included in the positive phase component extraction unit 82 and the negative phase component extraction unit 83 includes a first-order IIR filter having a complex coefficient whose transfer function H (z) expressed by z-transform expression is expressed by the following equation (14). Has been. In the following equation (14), Ω d is the normalized center angular frequency of the stop band (−π <Ω d <π), r is a parameter (0 <r <1) that determines the bandwidth of the stop band, j is an imaginary unit, and exp () is an exponential function of the base e of the natural logarithm.

図９は、上記（１４）式の演算処理を示すブロック図である。図９は、図３に示すブロック図に対して、出力データｙ[k]を入力データｕ[k]から減算した値を新しく出力データｅ[k]として出力する回路を追加したものである。出力データはｅ[k]となるので、以下では、ｙ[k]を単にデータｙ[k]と記載する。図９に示すブロック図の詳細説明は省略する。   FIG. 9 is a block diagram showing the arithmetic processing of the above equation (14). FIG. 9 is obtained by adding a circuit that outputs a value obtained by subtracting output data y [k] from input data u [k] as output data e [k] to the block diagram shown in FIG. Since the output data is e [k], hereinafter, y [k] is simply referred to as data y [k]. Detailed description of the block diagram shown in FIG. 9 is omitted.

図１０は、複素係数ノッチフィルタの複素演算処理を行う回路構成を示す図である。図１０は、図４に示すブロック図に対して、実数部の乗算器１２ｅの後段に加算器１２ｎを追加し、当該加算器１２ｎで入力データの実数部ｕr[k]からデータｙ[k]の実数部ｙr[k]を減算して出力データの実数部ｅr[k]を出力する構成としている。また、虚数部の乗算器１２ｆの後段に加算器１２ｏを追加し、当該加算器１２ｏで入力データの虚数部ｕj[k]からデータｙ[k]の虚数部ｙj[k]を減算して出力データの虚数部ｅj[k]を出力する構成としている。図１０に示す回路の演算処理の詳細説明は省略する。 FIG. 10 is a diagram illustrating a circuit configuration for performing complex arithmetic processing of a complex coefficient notch filter. FIG. 10 is different from the block diagram shown in FIG. 4 in that an adder 12n is added to the subsequent stage of the multiplier 12e of the real part, and the adder 12n converts the data y [k] from the real part u r [k] of the input data. ] Is subtracted from the real part y r [k] and the real part e r [k] of the output data is output. Further, an adder 12o is added to the subsequent stage of the imaginary part multiplier 12f, and the adder 12o subtracts the imaginary part y j [k] of the data y [k] from the imaginary part u j [k] of the input data. Thus, the imaginary part e j [k] of the output data is output. A detailed description of the arithmetic processing of the circuit shown in FIG. 10 is omitted.

乗算器１２ｅより出力されるデータｙr[k]を入力データｕr[k]から減算した値が、出力データｅr[k]として出力される。出力データｅr[k]は、α軸電圧信号Ｖαから正規化角周波数Ωdに対応する成分のみを抑制したものとなる。また、乗算器１２ｆより出力されるデータｙj[k]を入力データｕj[k]から減算した値が、出力データｅj[k]として出力される。出力データｅj[k]は、β軸電圧信号Ｖβから正規化角周波数Ωdに対応する成分のみを抑制したものとなる。 A value obtained by subtracting the data y r [k] output from the multiplier 12e from the input data u r [k] is output as output data e r [k]. The output data er [k] is obtained by suppressing only the component corresponding to the normalized angular frequency Ω d from the α-axis voltage signal Vα. A value obtained by subtracting the data y j [k] output from the multiplier 12f from the input data u j [k] is output as output data e j [k]. The output data e j [k] is obtained by suppressing only the component corresponding to the normalized angular frequency Ω d from the β-axis voltage signal Vβ.

正相分抽出部８２が備える複素係数ノッチフィルタの阻止帯域を決定する正規化角周波数Ωdとして、系統電圧の基本波の逆相分の角周波数「−ω0」を正規化した「−ωd」があらかじめ設定されている。正相分抽出部８２は、α軸電圧信号Ｖαおよびβ軸電圧信号Ｖβを入力データｕr[k]およびｕj[k]として複素係数ノッチフィルタに入力し、出力データｅr[k]およびｅj[k]を正相分信号Ｙαｐ，Ｙβｐとして出力する。 As the normalized angular frequency Ω d that determines the stop band of the complex coefficient notch filter included in the positive phase component extraction unit 82, the angular frequency “−ω 0 ” of the negative phase of the fundamental wave of the system voltage is normalized. d ”is preset. Positive phase component extraction unit 82 is input to the complex coefficient notch filter as α input shaft voltage signal Vα and β-axis voltage signal Vβ data u r [k] and u j [k], the output data e r [k] and e j [k] is output as positive phase signals Yαp, Yβp.

図１１（ａ）は、正相分抽出部８２が備える複素係数ノッチフィルタの周波数特性を示す図である。阻止帯域の中心角周波数を系統電圧の基本波の逆相分の角周波数「−ω0」としているので、その他の角周波数の信号（正相分）を好適に通過させて、正相分のみを抽出することができる。 FIG. 11A is a diagram illustrating frequency characteristics of the complex coefficient notch filter included in the positive phase component extraction unit 82. Since the central angular frequency of the stop band is the angular frequency “−ω 0 ” of the negative phase of the fundamental wave of the system voltage, signals of other angular frequencies (positive phase) are preferably passed through and only the positive phase component is passed. Can be extracted.

逆相分抽出部８３が備える複素係数ノッチフィルタの阻止帯域を決定する正規化角周波数Ωdとして、系統電圧の基本波（正相分）の角周波数ω0を正規化したωdがあらかじめ設定されている。逆相分抽出部８３は、α軸電圧信号Ｖαおよびβ軸電圧信号Ｖβを入力データｕr[k]およびｕj[k]として複素係数ノッチフィルタに入力し、出力データｅr[k]およびｅj[k]を逆相分信号Ｙαｎ，Ｙβｎとして出力する。 As a normalized angular frequency Ω d that determines the stop band of the complex coefficient notch filter included in the anti-phase component extraction unit 83, ω d obtained by normalizing the angular frequency ω 0 of the fundamental wave (positive phase component) of the system voltage is set in advance. Has been. Reverse-phase extraction unit 83 is input to the complex coefficient notch filter as α input shaft voltage signal Vα and β-axis voltage signal Vβ data u r [k] and u j [k], the output data e r [k] and e j [k] is output as antiphase signal Yαn, Yβn.

図１１（ｂ）は、逆相分抽出部８３が備える複素係数ノッチフィルタの周波数特性を示す図である。阻止帯域の中心角周波数を系統電圧の基本波（正相分）の角周波数ω0としているので、その他の角周波数の信号（逆相分）を好適に通過させて、基本波の逆相分のみを抽出することができる。 FIG. 11B is a diagram illustrating frequency characteristics of the complex coefficient notch filter included in the antiphase component extraction unit 83. Since the center angular frequency of the stop band is the angular frequency ω 0 of the fundamental wave (forward phase) of the system voltage, signals of other angular frequencies (reverse phase) are preferably passed through, and the negative phase component of the fundamental wave is passed. Only can be extracted.

なお、正相分抽出部８２および逆相分抽出部８３が備える複素係数ノッチフィルタは、上記（１４）式に示す伝達関数Ｈ(z)のものに限定されない。例えば、複素係数の２次以上のＩＩＲフィルタなどで構成された複素係数ノッチフィルタであってもよい。   Note that the complex coefficient notch filter provided in the normal phase extraction unit 82 and the negative phase extraction unit 83 is not limited to the transfer function H (z) shown in the above equation (14). For example, it may be a complex coefficient notch filter composed of a second or higher order IIR filter of complex coefficients.

本実施形態においても、正相分信号Ｙαｐ，Ｙβｐと逆相分信号Ｙαｎ，Ｙβｎとをそれぞれ抽出することができる。そして、正相分位相調整部８４および逆相分位相調整部８５で、それぞれに適した方法で位相調整されるので、第１実施形態と同様の効果を奏することができる。   Also in this embodiment, the positive phase signals Yαp and Yβp and the negative phase signals Yαn and Yβn can be extracted, respectively. Since the phase adjustment is performed by the phase adjustment unit 84 for the positive phase and the phase adjustment unit 85 for the negative phase by methods suitable for each of them, the same effects as those of the first embodiment can be obtained.

第２実施形態においては、正相分抽出部８２が基本波の逆相分の通過を抑制することで正相分を抽出し、逆相分抽出部８３が基本波（正相分）の通過を抑制することで逆相分を抽出する。したがって、α軸電圧信号Ｖαおよびβ軸電圧信号Ｖβに高調波成分が含まれていた場合、正相分抽出部８２および逆相分抽出部８３は、高調波成分も通過させてしまう。高調波成分が含まれている場合に当該高調波成分の通過も抑制することで、基本波の正相分または逆相分をより精度よく抽出する場合を、第３実施形態として、以下に説明する。   In the second embodiment, the positive phase component extraction unit 82 extracts the positive phase component by suppressing the passage of the fundamental wave in the negative phase component, and the negative phase component extraction unit 83 passes the fundamental wave (the positive phase component). The negative phase component is extracted by suppressing. Accordingly, when the harmonic component is included in the α-axis voltage signal Vα and the β-axis voltage signal Vβ, the normal phase component extraction unit 82 and the negative phase component extraction unit 83 also pass the harmonic component. The case where the positive phase component or the reverse phase component of the fundamental wave is extracted with higher accuracy by suppressing the passage of the harmonic component when a harmonic component is included will be described below as a third embodiment. To do.

図１２は、第３実施形態に係る正相分抽出部の内部構成を説明するためのブロック図である。   FIG. 12 is a block diagram for explaining an internal configuration of a normal phase extraction unit according to the third embodiment.

図１２に示す正相分抽出部８２’は、多段に接続された４つの複素係数ノッチフィルタ８２ａ〜８２ｄを備えている点で、第２実施形態に係る正相分抽出部８２（図２参照）と異なる。複素係数ノッチフィルタ８２ａは、第２実施形態に係る正相分抽出部８２が備える複素係数ノッチフィルタと同じものであり、基本波の逆相分を抑制するためのものである。複素係数ノッチフィルタ８２ａの阻止帯域を決定する正規化角周波数Ωdとして、系統電圧の基本波の逆相分の角周波数「−ω0」を正規化した「−ωd」があらかじめ設定されている。複素係数ノッチフィルタ８２ｂ〜８２ｄは、それぞれ５次、７次、１１次高調波（正相分）を抑制するためのものである。複素係数ノッチフィルタ８２ｂ〜８２ｄの阻止帯域を決定する正規化角周波数Ωdとして、それぞれ「−５ωd」、「７ωd」、「−１１ωd」があらかじめ設定されている。 The positive phase component extraction unit 82 ′ shown in FIG. 12 includes four complex coefficient notch filters 82a to 82d connected in multiple stages, and thus the positive phase component extraction unit 82 according to the second embodiment (see FIG. 2). ) Is different. The complex coefficient notch filter 82a is the same as the complex coefficient notch filter included in the positive phase extraction unit 82 according to the second embodiment, and is for suppressing the negative phase component of the fundamental wave. As the normalized angular frequency Ω d that determines the stop band of the complex coefficient notch filter 82a, “−ω d ” obtained by normalizing the angular frequency “−ω 0 ” of the negative phase of the fundamental wave of the system voltage is preset. Yes. The complex coefficient notch filters 82b to 82d are for suppressing fifth-order, seventh-order, and eleventh-order harmonics (positive phase components), respectively. “−5ω d ”, “7ω d ”, and “−11ω d ” are set in advance as normalized angular frequencies Ω d that determine the stop bands of the complex coefficient notch filters 82b to 82d, respectively.

図１３（ａ）は、正相分抽出部８２’の周波数特性を示す図である。同図（ａ）によると、基本波の逆相分（角周波数「−ω0」）、５次高調波成分（角周波数「−５ω0」）、７次高調波成分（角周波数「７ω0」）、１１次高調波成分（角周波数「−１１ω0」）が抑制され、その他の成分が通過される。正相分抽出部８２’では、複素係数ノッチフィルタ８２ａ〜８２ｄによって、基本波の逆相分だけではなく、５次、７次、１１次高調波（正相分）も抑制されるので、基本波の正相分のみをより好適に通過させることができる。 FIG. 13A is a diagram illustrating the frequency characteristics of the positive phase component extraction unit 82 ′. According in FIG. 6 (a), reverse phase (angular frequency "- [omega] 0 ') of the fundamental wave, the fifth harmonic component (angular frequency" -5Omega 0 "), the seventh harmonic component (angular frequency" 7Omega 0 )), The 11th harmonic component (angular frequency “−11ω 0 ”) is suppressed, and other components are passed. In the positive phase component extraction unit 82 ′, the complex coefficient notch filters 82a to 82d suppress not only the negative phase component of the fundamental wave but also the fifth, seventh, and eleventh harmonics (positive phase component). Only the positive phase portion of the wave can be passed more suitably.

一般的に、電力系統Ｂに重畳されている高調波は、５次、７次、１１次高調波が多いので、本実施形態においては、これらを抑制するようにしている。なお、正相分抽出部８２’は、抑制する必要がある高調波の次数に応じて設計すればよい。例えば、高調波としては５次高調波のみを抑制したい場合は、複素係数ノッチフィルタ８２ａおよび８２ｂのみを備えていればよく、さらに１３次高調波も抑制したい場合には、阻止帯域を決定する正規化角周波数Ωdとして「１３ωd」を設定した複素係数ノッチフィルタをさらに備えるようにすればよい。 In general, since the harmonics superimposed on the electric power system B are many fifth, seventh, and eleventh harmonics, these are suppressed in the present embodiment. In addition, what is necessary is just to design positive phase part extraction part 82 'according to the order of the harmonic which needs to be suppressed. For example, when it is desired to suppress only the fifth harmonic as the harmonic, it is sufficient to provide only the complex coefficient notch filters 82a and 82b. A complex coefficient notch filter in which “13ω d ” is set as the angular frequency Ω d may be further provided.

同様に、第３実施形態に係る逆相分抽出部（図示しないが、説明上、「逆相分抽出部８３’」とする。）は、第２実施形態に係る逆相分抽出部８３が備える複素係数ノッチフィルタと、それぞれ５次、７次、１１次高調波（正相分）を抑制するための複素係数ノッチフィルタ（図１２に示す複素係数ノッチフィルタ８２ｂ〜８２ｄ）とを備えている。   Similarly, the negative phase component extraction unit 83 according to the second embodiment is the same as the negative phase component extraction unit 83 (not shown, but is referred to as “negative phase component extraction unit 83 ′” for explanation). And a complex coefficient notch filter (complex coefficient notch filters 82b to 82d shown in FIG. 12) for suppressing fifth-order, seventh-order, and eleventh-order harmonics (positive phase components). .

図１３（ｂ）は、逆相分抽出部８３’の周波数特性を示す図である。同図（ｂ）によると、基本波の正相分（角周波数「ω0」）、５次高調波成分（角周波数「−５ω0」）、７次高調波成分（角周波数「７ω0」）、１１次高調波成分（角周波数「−１１ω0」）が抑制され、その他の成分が通過される。逆相分抽出部８３’では、基本波の正相分だけではなく、５次、７次、１１次高調波（正相分）も抑制されるので、基本波の逆相分のみをより好適に通過させることができる。 FIG. 13B is a diagram illustrating the frequency characteristics of the negative phase extraction unit 83 ′. According to FIG. 5B, the positive phase component (angular frequency “ω 0 ”) of the fundamental wave, the fifth harmonic component (angular frequency “−5ω 0 ”), and the seventh harmonic component (angular frequency “7ω 0 ”). ), The 11th harmonic component (angular frequency “−11ω 0 ”) is suppressed, and other components are passed. In the negative phase extraction unit 83 ′, not only the positive phase component of the fundamental wave but also the fifth, seventh, and eleventh harmonics (positive phase component) are suppressed, so that only the negative phase component of the fundamental wave is more suitable. Can be passed through.

第３実施形態は、電力系統Ｂに高調波が重畳されている場合でも、基本波の正相分または逆相分を精度よく抽出することができる。   The third embodiment can accurately extract the normal phase component or the reverse phase component of the fundamental wave even when harmonics are superimposed on the power system B.

上記第１ないし第３実施形態においては、正相分抽出部８２（８２’）および逆相分抽出部８３（８３’）がどちらも複素係数バンドパスフィルタまたは複素係数ノッチフィルタを用いる場合について説明したが、これに限られない。例えば、正相分抽出部８２が複素係数バンドパスフィルタを用いて正相分信号を通過させることで抽出し、逆相分抽出部８３（８３’）が複素係数ノッチフィルタを用いて正相分信号の通過を抑制することで逆相分信号を抽出するようにしてもよい。また、正相分抽出部８２（８２’）が複素係数ノッチフィルタを用いて逆相分信号の通過を抑制することで正相分信号を抽出し、逆相分抽出部８３が複素係数バンドパスフィルタを用いて逆相分信号を通過させることで抽出するようにしてもよい。   In the first to third embodiments, the case where both the positive phase component extraction unit 82 (82 ′) and the negative phase component extraction unit 83 (83 ′) use a complex coefficient bandpass filter or a complex coefficient notch filter will be described. However, it is not limited to this. For example, the positive phase component extracting unit 82 performs extraction by passing a positive phase component signal using a complex coefficient bandpass filter, and the negative phase component extracting unit 83 (83 ′) uses a complex coefficient notch filter to extract the positive phase component. You may make it extract a negative phase signal by suppressing passage of a signal. Further, the positive phase component extraction unit 82 (82 ′) extracts the positive phase component signal by suppressing the passage of the negative phase signal using the complex coefficient notch filter, and the negative phase component extraction unit 83 uses the complex coefficient bandpass. You may make it extract by allowing a negative phase signal to pass through using a filter.

上記第１ないし第３実施形態においては、正相分抽出部８２（８２’）および逆相分抽出部８３（８３’）で用いられる正規化角周波数Ωdをあらかじめ設定しておく場合について説明したが、これに限られない。信号処理のサンプリング周期が固定サンプリング周期の場合、系統電圧の基本波の角周波数を周波数検出装置などで検出して、検出された角周波数を正規化して用いるようにしてもよい。 In the first to third embodiments, a case where the normalized angular frequency Ω d used in the normal phase extraction unit 82 (82 ′) and the reverse phase extraction unit 83 (83 ′) is set in advance will be described. However, it is not limited to this. When the sampling period of the signal processing is a fixed sampling period, the angular frequency of the fundamental wave of the system voltage may be detected by a frequency detection device and the detected angular frequency may be normalized and used.

上記第１ないし第３実施形態においては、基本波の正相分および逆相分のみを抽出して位相の調整を行っているが、高調波成分も位相の調整をするようにしてもよい。すなわち、電力系統Ｂに含まれる高調波成分が無視できない場合は、当該高調波成分（例えば、５，７，１１次高調波成分）を抽出して位相の調整を行った上で、基本波成分に重畳させるようにすればよい。その際、高調波成分の逆相分も無視できない場合は、基本波成分の場合と同様に、正相分の信号と逆相分の信号とをそれぞれ抽出して、それぞれ位相を調整するようにすればよい。   In the first to third embodiments, only the positive phase component and the reverse phase component of the fundamental wave are extracted and the phase is adjusted. However, the harmonic component may also be adjusted in phase. That is, when the harmonic component included in the power system B cannot be ignored, the fundamental component is extracted after extracting the harmonic component (for example, the fifth, seventh, and eleventh harmonic components) and adjusting the phase. It suffices to superimpose them. At that time, if the negative phase component of the harmonic component cannot be ignored, the signal for the positive phase and the signal for the negative phase are extracted and the phase adjusted respectively, as in the case of the fundamental wave component. do it.

上記第１ないし第３実施形態においては、本発明に係る位相調整装置を系統対抗分生成部に用いた場合について説明したが、これに限られない。例えば、電流制御部７１（図１参照）に入力される電流信号Ｉ（Ｉｕ，Ｉｖ，Ｉｗ）の位相を調整する場合や、電流制御部７１から出力される補正値信号Ｘｕ，Ｘｖ，Ｘｗの位相を調整する場合にも、本発明に係る位相調整装置を用いることができる。   In the first to third embodiments, the case where the phase adjusting device according to the present invention is used for the system counter-component generating unit is described, but the present invention is not limited to this. For example, when the phase of the current signal I (Iu, Iv, Iw) input to the current control unit 71 (see FIG. 1) is adjusted, or the correction value signals Xu, Xv, Xw output from the current control unit 71 The phase adjusting device according to the present invention can also be used when adjusting the phase.

上記第１ないし第３実施形態においては、本発明に係る位相調整装置を系統連系インバータシステムに用いた場合について説明したが、これに限られない。本発明に係る位相調整装置は、三相交流に基づく信号を用いるあらゆる装置や構成において、当該信号の位相を調整する場合に用いることができる。例えば、高調波補償装置、電力用アクティブフィルタ、不平衡補償装置、静止型無効電力補償装置（ＳＶＣ、ＳＶＧ）、無停電電源装置（ＵＰＳ）、力率補償装置、周波数変換装置などの三相交流を扱う装置にも、本発明に係る位相調整装置を用いることができる。   In the first to third embodiments, the case where the phase adjusting device according to the present invention is used in a grid-connected inverter system has been described, but the present invention is not limited to this. The phase adjusting device according to the present invention can be used for adjusting the phase of a signal in any device or configuration using a signal based on a three-phase alternating current. For example, three-phase AC such as harmonic compensator, active filter for power, unbalance compensator, static reactive power compensator (SVC, SVG), uninterruptible power supply (UPS), power factor compensator, frequency converter, etc. The phase adjusting device according to the present invention can also be used in a device that handles the above.

本発明に係る位相調整装置、系統対抗分生成装置、系統連系インバータシステム、および、位相調整方法は、上述した実施形態に限定されるものではない。本発明に係る位相調整装置、系統対抗分生成装置、系統連系インバータシステム、および、位相調整方法の各部の具体的な構成は、種々に設計変更自在である。   The phase adjustment device, system counter-component generation device, system interconnection inverter system, and phase adjustment method according to the present invention are not limited to the above-described embodiments. The specific configuration of each part of the phase adjustment device, the system counter component generation device, the system interconnection inverter system, and the phase adjustment method according to the present invention can be varied in design in various ways.

Ａ 系統連系インバータシステム
１ 直流電源
２ インバータ回路
３ フィルタ回路
４ 変圧回路
５ 電流センサ
６ 電圧センサ
７ 制御回路
７１ 電流制御部
７２ ＰＷＭ信号生成部
８ 系統対抗分生成部
８１ 三相/二相変換部
８２,８２' 正相分抽出部
８２ａ，８２ｂ，８２ｃ，８２ｄ 複素係数ノッチフィルタ
８３ 逆相分抽出部
８４ 正相分位相調整部
８５ 逆相分位相調整部
８６ 振幅調整部
８７ 二相/三相変換部
Ｂ 電力系統 A Grid-connected inverter system 1 DC power supply 2 Inverter circuit 3 Filter circuit 4 Transformer circuit 5 Current sensor 6 Voltage sensor 7 Control circuit 71 Current control unit 72 PWM signal generation unit 8 System counter-component generation unit 81 Three-phase / two-phase conversion unit 82,82 'positive phase extraction unit 82a, 82b, 82c, 82d complex coefficient notch filter 83 negative phase extraction unit 84 positive phase phase adjustment unit 85 negative phase phase adjustment unit 86 amplitude adjustment unit 87 two phase / three phase Conversion unit B Power system

Claims (11)

三相交流に基づく３つの信号の位相を調整する位相調整装置であって、
前記３つの信号を第１の信号および第２の信号に変換する三相二相変換手段と、
前記第１の信号に含まれる、基本波の周波数の成分の信号である第１の正相分信号と、前記第２の信号に含まれる、前記基本波の周波数の成分の信号である第２の正相分信号とを、複素係数フィルタを用いて、それぞれ抽出する正相分抽出手段と、
前記第１の信号に含まれる、前記基本波の周波数の負の成分の信号である第１の逆相分信号と、前記第２の信号に含まれる、前記基本波の周波数の負の成分の信号である第２の逆相分信号とを、複素係数フィルタを用いて、それぞれ抽出する逆相分抽出手段と、
前記正相分抽出手段によって抽出された前記第１の正相分信号および前記第２の正相分信号の位相を調整する正相分位相調整手段と、
前記逆相分抽出手段によって抽出された前記第１の逆相分信号および前記第２の逆相分信号の位相を調整する逆相分位相調整手段と、
位相調整後の第１の正相分信号と位相調整後の第１の逆相分信号とを加算した第１の調整後信号と、位相調整後の第２の正相分信号と位相調整後の第２の逆相分信号とを加算した第２の調整後信号とを、それぞれ生成する加算手段と、
前記第１の調整後信号および前記第２の調整後信号を３つの調整後信号に変換する二相三相変換手段と、
を備えている、
ことを特徴とする位相調整装置。 A phase adjustment device for adjusting the phases of three signals based on a three-phase alternating current,
Three-phase to two-phase conversion means for converting the three signals into a first signal and a second signal;
A first positive phase component signal that is a fundamental frequency component signal included in the first signal and a second fundamental frequency component signal that is included in the second signal. Positive-phase component extraction means for extracting the positive-phase component signal of each using a complex coefficient filter ,
A first antiphase component signal that is a negative component signal of the fundamental frequency included in the first signal, and a negative component of the fundamental frequency included in the second signal. Anti-phase component extracting means for extracting a second anti-phase component signal as a signal using a complex coefficient filter ;
Positive phase component phase adjusting means for adjusting the phases of the first positive phase component signal and the second positive phase component signal extracted by the positive phase component extracting unit;
Anti-phase component phase adjusting means for adjusting the phases of the first anti-phase component signal and the second anti-phase component signal extracted by the anti-phase component extracting unit;
The first adjusted signal obtained by adding the first positive phase signal after phase adjustment and the first negative phase signal after phase adjustment, and the second positive phase signal after phase adjustment and the phase adjusted Adding means for generating a second adjusted signal obtained by adding the second antiphase signal of
Two-phase three-phase conversion means for converting the first adjusted signal and the second adjusted signal into three adjusted signals;
Has a,
A phase adjustment device characterized by the above. 前記正相分抽出手段または前記逆相分抽出手段が用いる複素係数フィルタは、帯域通過型の複素係数フィルタである、請求項１に記載の位相調整装置。   The phase adjustment device according to claim 1, wherein the complex coefficient filter used by the positive phase component extracting unit or the negative phase component extracting unit is a band-pass type complex coefficient filter. 前記複素係数フィルタのｚ変換表現による伝達関数Ｈ(z)は、通過帯域の正規化中心角周波数をΩd（−π＜Ωd＜π）、通過帯域の帯域幅を決めるパラメータをｒ（０＜ｒ＜１）、虚数単位をｊ、自然対数の底ｅの指数関数をexp（）とした場合、
である、請求項２に記載の位相調整装置。 The transfer function H (z) represented by the z-transform representation of the complex coefficient filter has a normalized central angular frequency of the pass band Ω d (−π <Ω d <π), and a parameter that determines the pass band bandwidth r (0 <R <1), where imaginary unit is j and exponential function of base e of natural logarithm is exp (),
The phase adjustment device according to claim 2, wherein 前記正相分抽出手段または前記逆相分抽出手段が用いる複素係数フィルタは、帯域阻止型の複素係数フィルタである、請求項１に記載の位相調整装置。   The phase adjustment apparatus according to claim 1, wherein the complex coefficient filter used by the positive phase component extracting unit or the negative phase component extracting unit is a band rejection type complex coefficient filter. 前記複素係数フィルタのｚ変換表現による伝達関数Ｈ(z)は、阻止帯域の正規化中心角周波数をΩd（−π＜Ωd＜π）、阻止帯域の帯域幅を決めるパラメータをｒ（０＜ｒ＜１）、虚数単位をｊ、自然対数の底ｅの指数関数をexp（）とした場合、
である、請求項４に記載の位相調整装置。 The transfer function H (z) represented by the z-transform expression of the complex coefficient filter has a normalized central angular frequency of the stop band Ω d (−π <Ω d <π), and a parameter that determines the stop band bandwidth r (0 <R <1), where imaginary unit is j and exponential function of base e of natural logarithm is exp (),
The phase adjusting device according to claim 4, wherein 前記正相分抽出手段または前記逆相分抽出手段は、複数の複素係数フィルタを多段に接続したフィルタを用いる、請求項４または５に記載の位相調整装置。   The phase adjustment apparatus according to claim 4 or 5, wherein the positive phase component extraction unit or the negative phase component extraction unit uses a filter in which a plurality of complex coefficient filters are connected in multiple stages. 前記正相分位相調整手段は、前記第１の正相分信号をＸα、前記第２の正相分信号をＸβ、位相調整量をθ0とすると、位相調整後の第１の正相分信号Ｘ’αおよび第２の正相分信号Ｘ’βを、下記（１）式に示す行列式によって算出し、
前記逆相分位相調整手段は、前記第１の逆相分信号をＹα、前記第２の逆相分信号をＹβ、位相調整量をθ0とすると、位相調整後の第１の逆相分信号Ｙ’αおよび第２の逆相分信号Ｙ’βを、下記（２）式に示す行列式によって算出する、
請求項１ないし６のいずれかに記載の位相調整装置。
The phase adjustment means for the positive phase component is the first positive phase component after phase adjustment, where Xα is the first positive phase signal, Xβ is the second positive phase signal, and θ 0 is the phase adjustment amount. The signal X′α and the second positive phase signal X′β are calculated by a determinant represented by the following equation (1):
The negative phase component phase adjusting means is configured to set the first negative phase component signal as Yα, the second negative phase component signal as Yβ, and the phase adjustment amount as θ 0. The signal Y′α and the second antiphase signal Y′β are calculated by a determinant represented by the following equation (2).
The phase adjustment device according to claim 1.
前記第１の調整後信号および前記第２の調整後信号の振幅を調整する振幅調整手段をさらに備えている、請求項１ないし７のいずれかに記載の位相調整装置。   The phase adjustment apparatus according to any one of claims 1 to 7, further comprising amplitude adjustment means for adjusting amplitudes of the first adjusted signal and the second adjusted signal. 請求項１ないし８のいずれかに記載の位相調整装置によって、電圧検出手段により検出された三相電力系統の各相の電圧信号の位相を調整して出力することを特徴とする系統対抗分生成装置。   System counter component generation characterized in that the phase adjustment device according to any one of claims 1 to 8 adjusts and outputs the phase of the voltage signal of each phase of the three-phase power system detected by the voltage detection means. apparatus. 請求項９に記載の系統対抗分生成装置から出力される位相調整後の各相の電圧信号に基づいてＰＷＭ信号を生成して出力する制御回路と、
前記制御回路から入力されるＰＷＭ信号に基づいて、直流電力を交流電力に変換するインバータ回路と、
を備えていることを特徴とする系統連系インバータシステム。 A control circuit that generates and outputs a PWM signal based on the voltage signal of each phase after phase adjustment that is output from the system counter-component generating device according to claim 9;
An inverter circuit that converts DC power into AC power based on a PWM signal input from the control circuit;
A grid interconnection inverter system characterized by comprising: 三相交流に基づく３つの信号の位相を調整する位相調整方法であって、
前記３つの信号を第１の信号および第２の信号に変換する第１の工程と、
前記第１の信号に含まれる、基本波の周波数の成分の信号である第１の正相分信号と、前記第１の信号に含まれる、前記基本波の周波数の負の成分の信号である第１の逆相分信号と、前記第２の信号に含まれる、前記基本波の周波数の成分の信号である第２の正相分信号と、前記第２の信号に含まれる、前記基本波の周波数の負の成分の信号である第２の逆相分信号とを、複素係数フィルタを用いて、それぞれ抽出する第２の工程と、
前記第２の工程によって抽出された前記第１の正相分信号および前記第２の正相分信号の位相を調整する第３の工程と、
前記第２の工程によって抽出された前記第１の逆相分信号および前記第２の逆相分信号の位相を調整する第４の工程と、
位相調整後の第１の正相分信号と位相調整後の第１の逆相分信号とを加算した第１の調整後信号と、位相調整後の第２の正相分信号と位相調整後の第２の逆相分信号とを加算した第２の調整後信号とを、それぞれ生成する第５の工程と、
前記第１の調整後信号および前記第２の調整後信号を３つの調整後信号に変換する第６の工程と、
を備えている、
ことを特徴とする位相調整方法。 A phase adjustment method for adjusting the phases of three signals based on three-phase alternating current,
A first step of converting the three signals into a first signal and a second signal;
A first positive phase signal that is a fundamental frequency component signal included in the first signal, and a negative component signal of the fundamental frequency contained in the first signal. a first reversed phase signal, the included in the second signal, the second positive phase signal which is a signal component of the frequency of the fundamental wave are included in the second signal, the fundamental wave A second step of extracting a second antiphase component signal, which is a signal having a negative component of the frequency of , using a complex coefficient filter ,
A third step of adjusting phases of the first positive phase signal and the second positive phase signal extracted in the second step;
A fourth step of adjusting the phases of the first negative phase signal and the second negative phase signal extracted in the second step;
The first adjusted signal obtained by adding the first positive phase signal after phase adjustment and the first negative phase signal after phase adjustment, and the second positive phase signal after phase adjustment and the phase adjusted A second step of generating a second adjusted signal obtained by adding the second antiphase signal of
A sixth step of converting the first adjusted signal and the second adjusted signal into three adjusted signals;
Has a,
A phase adjustment method characterized by that.
JP2011222458A 2011-10-07 2011-10-07 Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method Active JP5836045B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011222458A JP5836045B2 (en) 2011-10-07 2011-10-07 Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011222458A JP5836045B2 (en) 2011-10-07 2011-10-07 Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method

Publications (2)

Publication Number Publication Date
JP2013085338A JP2013085338A (en) 2013-05-09
JP5836045B2 true JP5836045B2 (en) 2015-12-24

Family

ID=48529988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011222458A Active JP5836045B2 (en) 2011-10-07 2011-10-07 Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method

Country Status (1)

Country Link
JP (1) JP5836045B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078416B2 (en) * 2013-05-20 2017-02-08 田淵電機株式会社 Inverter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0471106A1 (en) * 1990-08-16 1992-02-19 Siemens Aktiengesellschaft Method and device for maintaining three-phase symmetry
JPH07298500A (en) * 1994-04-22 1995-11-10 Meidensha Corp 3-phase balancing apparatus
JP3237406B2 (en) * 1994-07-22 2001-12-10 株式会社明電舎 Three-phase balancer
JPH09233701A (en) * 1996-02-29 1997-09-05 Hitachi Ltd Controller of active filter
JP3372177B2 (en) * 1996-12-04 2003-01-27 株式会社荏原製作所 Filter circuit for orthogonal 2-axis signal
JPH1141812A (en) * 1997-07-23 1999-02-12 Hitachi Ltd Controller of power system self-excited converter

Also Published As

Publication number Publication date
JP2013085338A (en) 2013-05-09

Similar Documents

Publication Publication Date Title
EP3487057B1 (en) Resonance suppression device
Busada et al. Current controller based on reduced order generalized integrators for distributed generation systems
CN106849135B (en) The power/current quality Synergistic method of microgrid inverter and active filter
JP6043543B2 (en) Control circuit for controlling inverter circuit and inverter device provided with the control circuit
US20110128054A1 (en) Phase lock loop with tracking filter for synchronizing an electric grid
CN112671009B (en) Double-fed fan subsynchronous oscillation suppression method with additional damping controller
CN102916596A (en) Input and output power resonance control method of PWM (pulse width modulation) rectifier under voltage unsymmetrical fault
Kim et al. Improvement of grid-connected inverter systems with PR controllers under the unbalanced and distorted grid voltage
Lee et al. Performance improvement of grid-connected inverter systems under unbalanced and distorted grid voltage by using a PR controller
JP5864999B2 (en) Power measurement device, inverter control circuit, grid-connected inverter system, and power measurement method
JP5944670B2 (en) Control circuit for power conversion circuit, grid-connected inverter system using this control circuit, and single-phase PWM converter system
JP5793393B2 (en) Isolated operation detection device, grid-connected inverter system, and isolated operation detection method
JP5938190B2 (en) Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method
JP5836045B2 (en) Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method
JP2013078180A (en) Signal processor and signal processing method
Nguyen et al. Control strategy for three-phase grid-connected converters under unbalanced and distorted grid voltages using composite observers
Wang et al. Grid Impedance Detection Based On Complex Coefficient Filter and Full-order Capacitor Current Observer for Three-phase Grid-connected Inverters
Jeong et al. High-performance control of three-phase four-wire DVR systems using feedback linearization
JP5770610B2 (en) Isolated operation detection device, grid-connected inverter system, and isolated operation detection method
Adžić et al. Improved pll for power generation systems operating under real grid conditions
Filipović et al. Benchmarking of phase lock loop based synchronization algorithms for grid-tied inverter
CN110034580B (en) Proportional reduced-order resonance control strategy method of inverter under unbalanced grid voltage
JP6204113B2 (en) Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method
Kim et al. A novel islanding detection method using goertzel algorithm in grid-connected system
CN105071418A (en) Chain-type STATCOM control method under load unbalance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R150 Certificate of patent or registration of utility model

Ref document number: 5836045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250