JP6204113B2 - Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method - Google Patents
Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method Download PDFInfo
- Publication number
- JP6204113B2 JP6204113B2 JP2013167636A JP2013167636A JP6204113B2 JP 6204113 B2 JP6204113 B2 JP 6204113B2 JP 2013167636 A JP2013167636 A JP 2013167636A JP 2013167636 A JP2013167636 A JP 2013167636A JP 6204113 B2 JP6204113 B2 JP 6204113B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier phase
- inverter
- inverter device
- carrier
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Inverter Devices (AREA)
Description
本発明は、インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法に関する。 The present invention relates to a control circuit that controls an inverter circuit, an inverter device that includes the control circuit, a power system that includes the inverter device, and a control method.
従来、太陽電池などによって生成される直流電力を交流電力に変換して、電力系統に供給するインバータ装置が開発されている。また、メガソーラなどの太陽光発電所では、多数のインバータ装置を並列接続することで、大電力を電力系統に供給している。 2. Description of the Related Art Conventionally, an inverter device has been developed that converts DC power generated by a solar cell or the like into AC power and supplies it to an electric power system. In addition, in a photovoltaic power plant such as a mega solar power generator, a large amount of power is supplied to the power system by connecting a large number of inverter devices in parallel.
図７は、従来の一般的なインバータ装置が複数並列接続された太陽光発電所を示す図である。 FIG. 7 is a diagram showing a photovoltaic power plant in which a plurality of conventional general inverter devices are connected in parallel.
各インバータ装置Ａ１００は、太陽電池を備える直流電源１が生成した直流電力を交流電力に変換して出力する。多数のインバータ装置Ａ１００が並列接続されており、各インバータ装置Ａ１００が出力する電力が合わせられて、電力系統Ｂに供給される。各インバータ装置Ａ１００は、インバータ回路２および制御回路３００を備えている。インバータ回路２は、制御回路３００から入力されるＰＷＭ信号に基づいてスイッチング素子（図示しない）のスイッチングを行うことで、直流電源１から入力される直流電圧を交流電圧に変換する。制御回路３００は、インバータ回路２を制御するためのＰＷＭ信号を生成して出力する。制御回路３００は、制御部３１、キャリア信号生成部３２、および、ＰＷＭ信号生成部３３を備えている。制御部３１は、インバータ装置Ａ１００に設けられた各センサが検出した信号に基づいて指令信号を生成して、ＰＷＭ信号生成部３３に出力する。キャリア信号生成部３２はキャリア信号を生成してＰＷＭ信号生成部３３に出力する。ＰＷＭ信号生成部３３は、制御部３１から入力される指令信号と、キャリア信号生成部３２から入力されるキャリア信号とに基づいてＰＷＭ信号を生成して、インバータ回路２に出力する（例えば、特許文献１参照）。 Each inverter device A100 converts the DC power generated by the DC power source 1 including a solar cell into AC power and outputs the AC power. A large number of inverter devices A100 are connected in parallel, and the power output from each inverter device A100 is combined and supplied to the power system B. Each inverter device A100 includes an inverter circuit 2 and a control circuit 300. The inverter circuit 2 converts a DC voltage input from the DC power supply 1 into an AC voltage by switching a switching element (not shown) based on the PWM signal input from the control circuit 300. The control circuit 300 generates and outputs a PWM signal for controlling the inverter circuit 2. The control circuit 300 includes a control unit 31, a carrier signal generation unit 32, and a PWM signal generation unit 33. The control unit 31 generates a command signal based on signals detected by the sensors provided in the inverter device A100 and outputs the command signal to the PWM signal generation unit 33. The carrier signal generation unit 32 generates a carrier signal and outputs it to the PWM signal generation unit 33. The PWM signal generation unit 33 generates a PWM signal based on the command signal input from the control unit 31 and the carrier signal input from the carrier signal generation unit 32, and outputs the PWM signal to the inverter circuit 2 (for example, a patent). Reference 1).
インバータ回路２が変換した交流電力には、スイッチング素子のスイッチングによる高周波ノイズが含まれる。高周波ノイズをそのまま電力系統に放出しないようにするために、インバータ回路２の出力側には高周波ノイズを除去するためのノイズフィルタ４などのノイズ対策部品が設けられている。 The AC power converted by the inverter circuit 2 includes high-frequency noise due to switching of the switching element. In order not to release the high frequency noise as it is to the power system, noise countermeasure components such as a noise filter 4 for removing the high frequency noise are provided on the output side of the inverter circuit 2.
本発明は上述した事情のもとで考え出されたものであって、ノイズ対策部品を設ける以外の方法で、高周波ノイズを低減することができるインバータ装置を提供することをその目的としている。 The present invention has been conceived under the circumstances described above, and an object of the present invention is to provide an inverter device that can reduce high-frequency noise by a method other than providing a noise countermeasure component.
上記課題を解決するため、本発明では、次の技術的手段を講じている。 In order to solve the above problems, the present invention takes the following technical means.
本発明の第１の側面によって提供される制御回路は、インバータ装置が出力側で複数並列接続されている電力システムにおいて、前記各インバータ装置が有するインバータ回路を制御する制御回路であって、他のインバータ装置と同期させたキャリア位相を生成するキャリア位相生成手段と、前記キャリア位相を、前記他のインバータ装置のいずれかとは異なる所定値だけ遅らせる位相遅延手段と、前記位相遅延手段によって遅延されたキャリア位相に応じたキャリア信号を生成するキャリア信号生成手段と、前記キャリア信号に基づいてＰＷＭ信号を生成するＰＷＭ信号生成手段とを備えていることを特徴とする。なお、「電力システム」とは、例えば、多数のインバータ装置が並列接続されて太陽光発電を行う発電所（例えば、メガソーラ）などを意味し、インバータ装置が複数並列接続された配電系統なども含まれる。 The control circuit provided by the first aspect of the present invention is a control circuit that controls an inverter circuit included in each inverter device in a power system in which a plurality of inverter devices are connected in parallel on the output side . Carrier phase generation means for generating a carrier phase synchronized with the inverter device, phase delay means for delaying the carrier phase by a predetermined value different from any of the other inverter devices, and carrier delayed by the phase delay means Carrier signal generating means for generating a carrier signal corresponding to the phase and PWM signal generating means for generating a PWM signal based on the carrier signal are provided. The “power system” means, for example, a power plant (for example, a mega solar) where a large number of inverter devices are connected in parallel to perform photovoltaic power generation, and includes a power distribution system in which a plurality of inverter devices are connected in parallel. It is.
本発明の好ましい実施の形態においては、前記制御回路は、少なくとも１つの他のインバータ装置と通信を行う通信手段をさらに備え、前記通信手段は、前記キャリア位相生成手段が生成したキャリア位相を、前記他のインバータ装置の少なくとも１つに送信し、前記キャリア位相生成手段は、前記生成したキャリア位相と、前記通信手段が前記他のインバータ装置の少なくとも１つより受信したキャリア位相とに基づく演算結果を用いて、キャリア位相を生成する。 In a preferred embodiment of the present invention, the control circuit further includes a communication unit that communicates with at least one other inverter device, and the communication unit generates the carrier phase generated by the carrier phase generation unit, The carrier phase generation means transmits a calculation result based on the generated carrier phase and the carrier phase received by the communication means from at least one of the other inverter devices. To generate a carrier phase.
本発明の好ましい実施の形態においては、前記キャリア位相生成手段は、前記生成したキャリア位相と、前記受信したキャリア位相とに基づく演算を行う演算手段と、前記演算手段が出力する演算結果を所定の角周波数に加算して、修正角周波数として出力する加算手段と、前記修正角周波数を積分して、キャリア位相を算出する積分手段とを備えている。 In a preferred embodiment of the present invention, the carrier phase generation means includes a calculation means for performing a calculation based on the generated carrier phase and the received carrier phase, and a calculation result output from the calculation means. Adding means for adding to the angular frequency and outputting as a corrected angular frequency, and integrating means for calculating the carrier phase by integrating the corrected angular frequency.
本発明の好ましい実施の形態においては、前記演算手段は、前記受信したキャリア位相から前記生成したキャリア位相をそれぞれ減算し、減算結果をすべて加算することで、演算結果を演算する。 In a preferred embodiment of the present invention, the calculation means calculates the calculation result by subtracting the generated carrier phase from the received carrier phase and adding all the subtraction results.
本発明の好ましい実施の形態においては、前記演算手段は、前記受信したキャリア位相から前記生成したキャリア位相をそれぞれ減算し、減算結果をすべて加算して、前記通信手段が通信を行っている他のインバータ装置の数で除算することで、演算結果を演算する。 In a preferred embodiment of the present invention, the calculation means subtracts the generated carrier phase from the received carrier phase, adds all the subtraction results, and the communication means performs communication. The operation result is calculated by dividing by the number of inverter devices.
本発明の好ましい実施の形態においては、前記演算手段は、前記受信したキャリア位相から前記生成したキャリア位相をそれぞれ減算し、減算結果をすべて加算して、前記生成したキャリア位相を乗算することで、演算結果を演算する。 In a preferred embodiment of the present invention, the computing means subtracts the generated carrier phase from the received carrier phase, adds all the subtraction results, and multiplies the generated carrier phase, Calculate the calculation result.
本発明の好ましい実施の形態においては、前記演算手段は、前記受信したキャリア位相を前記生成したキャリア位相からそれぞれ減算し、減算結果をすべて加算して、前記生成したキャリア位相の２乗を乗算することで、演算結果を演算する。 In a preferred embodiment of the present invention, the arithmetic means subtracts the received carrier phase from the generated carrier phase, adds all the subtraction results, and multiplies the square of the generated carrier phase. Thus, the calculation result is calculated.
本発明の第２の側面によって提供されるインバータ装置は、本発明の第１の側面によって提供される制御回路と、インバータ回路とを備えていることを特徴とする。 The inverter device provided by the second aspect of the present invention includes the control circuit provided by the first aspect of the present invention and an inverter circuit.
本発明の好ましい実施の形態においては、前記電力変換回路はインバータ回路である。 In a preferred embodiment of the present invention, the power conversion circuit is an inverter circuit.
本発明の第３の側面によって提供される電力システムは、本発明の第２の側面によって提供されるインバータ装置が、複数並列接続されていることを特徴とする。 The power system provided by the third aspect of the present invention is characterized in that a plurality of inverter devices provided by the second aspect of the present invention are connected in parallel.
本発明の第４の側面によって提供される方法は、インバータ装置が出力側で複数並列接続されている電力システムにおいて、前記各インバータ装置が有するインバータ回路を制御する方法であって、他のインバータ装置と同期させたキャリア位相を生成する第１の工程と、前記キャリア位相を、前記他のインバータ装置のいずれかとは異なる所定値だけ遅らせる第２の工程と、前記第２の工程で遅延されたキャリア位相に応じたキャリア信号を生成するする第３の工程と、前記キャリア信号に基づいてＰＷＭ信号を生成する第３の工程とを備えていることを特徴とする。 A method provided by a fourth aspect of the present invention is a method for controlling an inverter circuit included in each inverter device in a power system in which a plurality of inverter devices are connected in parallel on the output side, and the other inverter device A first step of generating a carrier phase synchronized with the second phase, a second step of delaying the carrier phase by a predetermined value different from any of the other inverter devices, and a carrier delayed in the second step The method includes a third step of generating a carrier signal corresponding to the phase and a third step of generating a PWM signal based on the carrier signal.
本発明によると、他のインバータ装置と同期させたキャリア位相を所定値だけ遅延させ、遅延後のキャリア位相に応じたキャリア信号に基づいてＰＷＭ信号を生成する。インバータ回路はＰＷＭ信号に基づいてスイッチングを行うので、インバータ回路の出力に含まれる高周波ノイズの位相はキャリア位相に一致する。キャリア位相は同期されてから遅延されているので、高周波ノイズの位相は、他のインバータ回路の出力に含まれる高周波ノイズの位相からずれた位相になる。したがって、高周波ノイズ同士の相殺により、高周波ノイズが低減される。 According to the present invention, the carrier phase synchronized with another inverter device is delayed by a predetermined value, and the PWM signal is generated based on the carrier signal corresponding to the delayed carrier phase. Since the inverter circuit performs switching based on the PWM signal, the phase of the high frequency noise included in the output of the inverter circuit matches the carrier phase. Since the carrier phase is delayed after being synchronized, the phase of the high-frequency noise is shifted from the phase of the high-frequency noise included in the output of the other inverter circuit. Therefore, high frequency noise is reduced by canceling high frequency noise.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の実施の形態を、本発明に係る制御回路を太陽光発電所のインバータ装置に用いた場合を例として、図面を参照して具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings, taking as an example a case where a control circuit according to the present invention is used in an inverter device of a solar power plant.
図１は、第１実施形態に係るインバータ装置を説明するための図である。図２は、第１実施形態に係るインバータ装置が複数並列接続された太陽光発電所を示す図である。 FIG. 1 is a diagram for explaining the inverter device according to the first embodiment. FIG. 2 is a diagram illustrating a photovoltaic power plant in which a plurality of inverter devices according to the first embodiment are connected in parallel.
インバータ装置Ａは、いわゆるパワーコンディショナと呼ばれるものであり、図１に示すように、インバータ回路２および制御回路３を備えている。インバータ装置Ａは、直流電源１が出力する直流電力をインバータ回路２によって交流電力に変換して出力する。なお、図示しないが、インバータ回路２の出力側には、交流電圧を昇圧（または降圧）するための変圧器が設けられている。 The inverter device A is a so-called power conditioner and includes an inverter circuit 2 and a control circuit 3 as shown in FIG. The inverter device A converts the DC power output from the DC power source 1 into AC power by the inverter circuit 2 and outputs the AC power. Although not shown, a transformer for boosting (or stepping down) the AC voltage is provided on the output side of the inverter circuit 2.
直流電源１は、直流電力を出力するものであり、太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源１は、生成された直流電力を、インバータ回路２に出力する。なお、直流電源１は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源１は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよいし、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。 The DC power supply 1 outputs DC power and includes a solar battery. A solar cell generates direct-current power by converting solar energy into electrical energy. The DC power source 1 outputs the generated DC power to the inverter circuit 2. Note that the DC power source 1 is not limited to one that generates DC power from a solar cell. For example, the DC power source 1 may be a fuel cell, a storage battery, an electric double layer capacitor, a lithium ion battery, or AC power generated by a diesel engine generator, a micro gas turbine generator, a wind turbine generator, or the like. It may be a device that converts to DC power and outputs it.
インバータ回路２は、直流電源１から入力される直流電力を交流電力に変換して出力するものである。インバータ回路２は、図示しないＰＷＭ制御インバータとフィルタとを備えている。ＰＷＭ制御インバータは、図示しない３組６個のスイッチング素子を備えた三相インバータであり、制御回路３から入力されるＰＷＭ信号に基づいて各スイッチング素子のオンとオフとを切り替えることで直流電力を交流電力に変換する。フィルタは、スイッチングによる高周波成分を除去する。なお、インバータ回路２は、これに限られない。例えば、ＰＷＭ制御インバータは、単相インバータであってもよいし、マルチレベルインバータであってもよい。 The inverter circuit 2 converts DC power input from the DC power source 1 into AC power and outputs the AC power. The inverter circuit 2 includes a PWM control inverter and a filter (not shown). The PWM control inverter is a three-phase inverter provided with three sets of six switching elements (not shown). Based on the PWM signal input from the control circuit 3, each switching element is switched on and off to generate DC power. Convert to AC power. The filter removes high frequency components due to switching. The inverter circuit 2 is not limited to this. For example, the PWM control inverter may be a single-phase inverter or a multi-level inverter.
制御回路３は、インバータ回路２を制御するものであり、例えばマイクロコンピュータなどによって実現されている。制御回路３は、インバータ装置Ａに設けられた各センサが検出したインバータ回路２の入力電圧、出力電圧、出力電流などに基づいてＰＷＭ信号を生成して、インバータ回路２に出力する。制御回路３は、制御部３１、キャリア信号生成部３２、ＰＷＭ信号生成部３３、キャリア位相生成部３４、通信部３５、および、遅延部３６を備えている。 The control circuit 3 controls the inverter circuit 2 and is realized by, for example, a microcomputer. The control circuit 3 generates a PWM signal based on the input voltage, output voltage, output current, and the like of the inverter circuit 2 detected by each sensor provided in the inverter device A, and outputs the PWM signal to the inverter circuit 2. The control circuit 3 includes a control unit 31, a carrier signal generation unit 32, a PWM signal generation unit 33, a carrier phase generation unit 34, a communication unit 35, and a delay unit 36.
制御部３１は、出力電流制御を行うためのものである。制御部３１は、センサによって検出されたインバータ回路２の出力電流が目標値になるような補償値を生成し、生成した補償値に基づいて指令信号を生成して、ＰＷＭ信号生成部３３に出力する。なお、制御部３１は、インバータ回路２の入力電圧や出力無効電力の制御を行う場合もあるが、これらの説明は省略する。 The control unit 31 is for performing output current control. The control unit 31 generates a compensation value such that the output current of the inverter circuit 2 detected by the sensor becomes a target value, generates a command signal based on the generated compensation value, and outputs the command signal to the PWM signal generation unit 33 To do. In addition, although the control part 31 may control the input voltage and output reactive power of the inverter circuit 2, these description is abbreviate | omitted.
キャリア信号生成部３２は、キャリア信号を生成するものである。本実施形態においては、キャリア信号として、所定の周波数の三角波信号を用いている。キャリア信号生成部３２は、遅延部３６より入力されるキャリア位相θi’に応じて、キャリア信号を生成する。なお、キャリア信号は三角波信号に限定されず、例えばのこぎり波信号などであってもよい。 The carrier signal generation unit 32 generates a carrier signal. In the present embodiment, a triangular wave signal having a predetermined frequency is used as the carrier signal. The carrier signal generation unit 32 generates a carrier signal according to the carrier phase θ i ′ input from the delay unit 36. The carrier signal is not limited to a triangular wave signal, and may be a sawtooth wave signal, for example.
ＰＷＭ信号生成部３３は、ＰＷＭ信号を生成するものである。ＰＷＭ信号生成部３３は、制御部３１より入力される指令信号とキャリア信号生成部３２より入力されるキャリア信号とに基づいて、三角波比較法によりＰＷＭ信号を生成する。例えば、指令信号がキャリア信号より大きい場合にハイレベルとなり、指令信号がキャリア信号以下の場合にローレベルとなるパルス信号が、ＰＷＭ信号として生成される。生成されたＰＷＭ信号は、インバータ回路２に出力される。 The PWM signal generation unit 33 generates a PWM signal. The PWM signal generation unit 33 generates a PWM signal by a triangular wave comparison method based on the command signal input from the control unit 31 and the carrier signal input from the carrier signal generation unit 32. For example, a pulse signal that is high when the command signal is larger than the carrier signal and low when the command signal is equal to or less than the carrier signal is generated as a PWM signal. The generated PWM signal is output to the inverter circuit 2.
図３は、指令信号とキャリア信号とからＰＷＭ信号を生成する方法を説明するための図である。同図においては、指令値信号を波形Ｘ、キャリア信号を波形Ｃ、ＰＷＭ信号を波形Ｐで示している。同図において、波形Ｘが波形Ｃ以上となる期間に波形Ｐがハイレベルとなっており、波形Ｘが波形Ｃより小さい期間に波形Ｐがローレベルとなっている。 FIG. 3 is a diagram for explaining a method of generating a PWM signal from a command signal and a carrier signal. In the figure, the command value signal is indicated by waveform X, the carrier signal is indicated by waveform C, and the PWM signal is indicated by waveform P. In the figure, the waveform P is at a high level during a period when the waveform X is equal to or higher than the waveform C, and the waveform P is at a low level during a period when the waveform X is smaller than the waveform C.
キャリア位相生成部３４は、キャリア信号生成部３２が生成するキャリア信号の位相であるキャリア位相θiを生成するものである。キャリア位相生成部３４は、生成したキャリア位相θiを通信部３５および遅延部３６に出力する。キャリア位相生成部３４の詳細については、後述する。 The carrier phase generation unit 34 generates a carrier phase θ i that is the phase of the carrier signal generated by the carrier signal generation unit 32. The carrier phase generation unit 34 outputs the generated carrier phase θ i to the communication unit 35 and the delay unit 36. Details of the carrier phase generator 34 will be described later.
通信部３５は、他のインバータ装置Ａの制御回路３との間で通信を行うものである。通信部３５は、キャリア位相生成部３４が生成したキャリア位相θiを入力され、他のインバータ装置Ａの通信部３５に送信する。また、通信部３５は、他のインバータ装置Ａの通信部３５から受信したキャリア位相θjを、キャリア位相生成部３４に出力する。なお、通信方法は限定されず、有線通信であってもよいし、無線通信であってもよい。 The communication unit 35 communicates with the control circuit 3 of the other inverter device A. The communication unit 35 receives the carrier phase θ i generated by the carrier phase generation unit 34 and transmits it to the communication unit 35 of another inverter device A. In addition, the communication unit 35 outputs the carrier phase θ j received from the communication unit 35 of the other inverter device A to the carrier phase generation unit 34. Note that the communication method is not limited, and may be wired communication or wireless communication.
図２に示すように、インバータ装置Ａは電力システムにおいて、他のインバータ装置Ａと並列接続されている。図２においては、５台のインバータ装置Ａ（Ａ１〜Ａ５）が接続されている状態を示している。なお、実際の電力システムにおいては、より多くのインバータ装置Ａが接続されているが、説明の簡略化のために極端に少ないケースを示している。 As shown in FIG. 2, the inverter device A is connected in parallel with other inverter devices A in the power system. FIG. 2 shows a state where five inverter devices A (A1 to A5) are connected. In the actual power system, more inverter devices A are connected, but for the sake of simplicity of explanation, extremely few cases are shown.
図２に示す矢印は、通信を行っていることを示している。インバータ装置Ａ１はインバータ装置Ａ２とのみ通信を行っており、インバータ装置Ａ２はインバータ装置Ａ１およびインバータ装置Ａ３とのみ通信を行っている。また、インバータ装置Ａ３はインバータ装置Ａ２およびインバータ装置Ａ４とのみ通信を行っており、インバータ装置Ａ４はインバータ装置Ａ３およびインバータ装置Ａ５とのみ通信を行っており、インバータ装置Ａ５はインバータ装置Ａ４とのみ通信を行っている。このように、インバータ装置Ａの通信部３５は、電力システムに接続しているインバータ装置Ａのうち、少なくとも１つのインバータ装置Ａの通信部３５と通信を行っており、電力システムに接続している任意の２つのインバータ装置Ａに対して通信経路が存在している状態（以下ではこの状態を「連結状態」と言う。）であればよく、電力システムに接続しているすべてのインバータ装置Ａの通信部３５と通信を行う必要はない。 The arrows shown in FIG. 2 indicate that communication is being performed. The inverter device A1 communicates only with the inverter device A2, and the inverter device A2 communicates only with the inverter device A1 and the inverter device A3. The inverter device A3 communicates only with the inverter device A2 and the inverter device A4. The inverter device A4 communicates only with the inverter device A3 and the inverter device A5. The inverter device A5 communicates only with the inverter device A4. It is carried out. Thus, the communication unit 35 of the inverter device A communicates with the communication unit 35 of at least one inverter device A among the inverter devices A connected to the power system, and is connected to the power system. It is sufficient that a communication path exists for any two inverter devices A (hereinafter, this state is referred to as a “connected state”), and all of the inverter devices A connected to the power system are connected. There is no need to communicate with the communication unit 35.
例えば、インバータ装置Ａがインバータ装置Ａ２の場合、通信部３５は、キャリア位相生成部３４が生成したキャリア位相θ2をインバータ装置Ａ１およびＡ３の通信部３５に送信し、インバータ装置Ａ１の通信部３５からキャリア位相θ1を受信し、インバータ装置Ａ３の通信部３５からキャリア位相θ3を受信する。 For example, when the inverter device A is the inverter device A2, the communication unit 35 transmits the carrier phase θ 2 generated by the carrier phase generation unit 34 to the communication unit 35 of the inverter devices A1 and A3, and the communication unit 35 of the inverter device A1. Receives the carrier phase θ 1 and receives the carrier phase θ 3 from the communication unit 35 of the inverter A 3 .
遅延部３６は、キャリア位相生成部３４より入力されるキャリア位相θiを所定値だけ遅延させて、キャリア位相θi’としてキャリア信号生成部３２に出力する。本実施形態では、キャリア位相が他のインバータ装置Ａと重ならないようにするために、他のインバータ装置Ａと同期させたキャリア位相θiを、インバータ装置Ａごとに少しずつずらして用いる。後述するように、キャリア位相生成部３４が生成するキャリア位相θiは、他のインバータ装置Ａのキャリア位相θjと同期して、同じ位相に収束する。キャリア信号生成部３２は、遅延部３６がキャリア位相θiを遅延させたキャリア位相θi’を用いる。位相を遅延させる量は、インバータ装置Ａごとに異ならせて、あらかじめ設定されている。例えば、図２に示すように、５台のインバータ装置Ａが並列接続されている場合、各位相を均等に分散させるために、位相を（２/５）πずつずらすように遅延させる。例えば、キャリア位相θiの角周波数が２０００π［ｒａｄ／ｓ］（周波数が１［ｋＨｚ］、周期が１［ｍｓ］）で、インバータ装置Ａ１のキャリア位相θ1を基準とする場合、インバータ装置Ａ１のキャリア位相θ1については遅延させず、インバータ装置Ａ２のキャリア位相θ2においては０．２［ｍｓ］遅延させ、インバータ装置Ａ３のキャリア位相θ3においては０．４［ｍｓ］遅延させ、インバータ装置Ａ４のキャリア位相θ4においては０．６［ｍｓ］遅延させ、インバータ装置Ａ５のキャリア位相θ5においては０．８［ｍｓ］遅延させる。なお、位相を遅延させる量は、すべてのインバータ装置Ａで異なるようにする必要はない。例えば、１００台のインバータ装置Ａが並列接続されている場合、１〜１０番目のインバータ装置Ａのキャリア位相については遅延させず、１１〜２０番目のインバータ装置Ａのキャリア位相については（１/５）π遅延させ、２１〜３０番目のインバータ装置Ａのキャリア位相については（２/５）π遅延させるように、複数のインバータ装置Ａごとに遅延させる量を変化させるようにしてもよい。 The delay unit 36 delays the carrier phase θ i input from the carrier phase generation unit 34 by a predetermined value, and outputs the delayed carrier phase θ i ′ to the carrier signal generation unit 32. In the present embodiment, the carrier phase θ i synchronized with the other inverter device A is used by being shifted little by little for each inverter device A so that the carrier phase does not overlap with the other inverter device A. As will be described later, the carrier phase θ i generated by the carrier phase generator 34 converges to the same phase in synchronization with the carrier phase θ j of the other inverter device A. The carrier signal generation unit 32 uses the carrier phase θ i ′ obtained by delaying the carrier phase θ i by the delay unit 36. The amount by which the phase is delayed is set differently for each inverter device A. For example, as shown in FIG. 2, when five inverter devices A are connected in parallel, the phases are delayed so as to be shifted by (2/5) π in order to evenly distribute the phases. For example, when the angular frequency of the carrier phase θ i is 2000π [rad / s] (frequency is 1 [kHz], cycle is 1 [ms]) and the carrier phase θ 1 of the inverter device A1 is used as a reference, the inverter device A1 of not delaying for carrier phase theta 1, was 0.2 [ms] delay in carrier phase theta 2 of the inverter device A2, in the carrier phase theta 3 of the inverter device A3 was 0.4 [ms] delay, inverter The carrier phase θ 4 of the device A4 is delayed by 0.6 [ms], and the carrier phase θ 5 of the inverter device A5 is delayed by 0.8 [ms]. Note that the amount of phase delay need not be different for all inverter devices A. For example, when 100 inverter devices A are connected in parallel, the carrier phase of the 1st to 10th inverter devices A is not delayed, and the carrier phase of the 11th to 20th inverter devices A is (1/5). The carrier phase of the 21st to 30th inverter devices A may be changed for each of the plurality of inverter devices A so as to be delayed by (2/5) π.
次に、キャリア位相生成部３４の詳細について説明する。 Next, details of the carrier phase generation unit 34 will be described.
キャリア位相生成部３４は、生成したキャリア位相θiと、通信部３５より入力される、他のインバータ装置Ａのキャリア位相θjとを用いて、キャリア位相θiを生成する。キャリア位相θiとキャリア位相θjとが異なっていても、キャリア位相生成部３４での演算処理が繰り返されることで、キャリア位相θiとキャリア位相θjとが共通のキャリア位相に収束する。図１に示すように、キャリア位相生成部３４は、演算部３４１、乗算器３４２、加算器３４３および積分器３４４を備えている。 Carrier phase generating unit 34, a carrier phase theta i which generated, is input from the communication unit 35, by using the carrier phase theta j of another inverter device A, to generate a carrier phase theta i. Even if the carrier phase θ i and the carrier phase θ j are different, the carrier phase θ i and the carrier phase θ j converge to a common carrier phase by repeating the arithmetic processing in the carrier phase generation unit 34. As shown in FIG. 1, the carrier phase generation unit 34 includes a calculation unit 341, a multiplier 342, an adder 343, and an integrator 344.
演算部３４１は、下記（１）式に基づく演算を行う。すなわち、演算部３４１は、通信部３５から入力される各キャリア位相θjから、キャリア位相生成部３４が生成したキャリア位相θiをそれぞれ減算し、減算結果をすべて加算した演算結果ｕiを乗算器３４２に出力する。
例えば、インバータ装置Ａがインバータ装置Ａ２の場合（図２参照）、演算部３４１は、下記（２）式の演算を行い、演算結果ｕ2を出力する。
乗算器３４２は、演算部３４１から入力される演算結果ｕiに所定の係数εを乗算して加算器３４３に出力する。係数εは、０＜ε＜１／ｄmaxを満たす値であり、あらかじめ設定されている。ｄmaxは、通信部３５が通信を行う他のインバータ装置Ａの数であるｄiのうち、電力システムに接続しているすべてのインバータ装置Ａの中で最大のものである。つまり、電力システムに接続しているインバータ装置Ａのなかで、一番多くの他のインバータ装置Ａと通信を行っているものの通信部３５に入力されるキャリア位相θjの数である。なお、係数εは、修正角周波数ωiが大きく（小さく）なりすぎて、キャリア位相θiの変動が大きくなりすぎることを抑制するために、演算結果ｕiに乗算されるものである。したがって、キャリア位相生成部３４での処理が連続時間処理の場合は、乗算器３４２を設ける必要はない。 The multiplier 342 multiplies the calculation result u i input from the calculation unit 341 by a predetermined coefficient ε and outputs the result to the adder 343. The coefficient ε is a value that satisfies 0 <ε <1 / d max and is set in advance. d max is the maximum of all the inverter devices A connected to the power system among d i , which is the number of other inverter devices A with which the communication unit 35 communicates. That is, among the inverter devices A connected to the power system, the number of carrier phases θ j input to the communication unit 35 of those communicating with the largest number of other inverter devices A. Note that the coefficient ε is multiplied by the calculation result u i in order to prevent the correction angular frequency ω i from becoming too large (small) and the carrier phase θ i from changing too much. Therefore, when the processing in the carrier phase generation unit 34 is continuous time processing, it is not necessary to provide the multiplier 342.
加算器３４３は、乗算器３４２からの入力を所定の角周波数ω0に加算して、修正角周波数ωiとして積分器３４４に出力する。角周波数ω0は、キャリア信号の周波数に対応するものである。積分器３４４は、加算器３４３から入力される修正角周波数ωiを積分することでキャリア位相θiを生成して出力する。積分器３４４は、前回生成したキャリア位相θiに修正角周波数ωiを加算することでキャリア位相θiを生成する。また、積分器３４４は、キャリア位相θiを（−π＜θi≦π）の範囲の値として出力する。なお、キャリア位相θiの範囲の設定の仕方はこれに限定されず、例えば、（０≦θi＜２π）としてもよい。キャリア位相θiは、遅延部３６、通信部３５および演算部３４１に出力される。 The adder 343 adds the input from the multiplier 342 to a predetermined angular frequency ω 0 and outputs the result to the integrator 344 as a corrected angular frequency ω i . The angular frequency ω 0 corresponds to the frequency of the carrier signal. The integrator 344 generates and outputs the carrier phase θ i by integrating the corrected angular frequency ω i input from the adder 343. The integrator 344 generates a carrier phase theta i by adding the corrected angular frequency omega i in the carrier phase theta i previously generated. The integrator 344 outputs the carrier phase θ i as a value in the range of (−π <θ i ≦ π). The method of setting the range of the carrier phase θ i is not limited to this, and may be (0 ≦ θ i <2π), for example. The carrier phase θ i is output to the delay unit 36, the communication unit 35, and the calculation unit 341.
本実施形態では、制御回路３をディジタル回路として実現した場合について説明したが、アナログ回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータを制御回路３として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。 In the present embodiment, the case where the control circuit 3 is realized as a digital circuit has been described, but it may be realized as an analog circuit. Further, the processing performed by each unit may be designed by a program, and the computer may function as the control circuit 3 by executing the program. The program may be recorded on a recording medium and read by a computer.
本実施形態において、キャリア位相生成部３４は、生成したキャリア位相θiと、通信部３５より入力される、他のインバータ装置Ａのキャリア位相θjとを用いて、キャリア位相θiを生成する。キャリア位相θiが各キャリア位相θjの相加平均値より大きい場合、演算部３４１が出力する演算結果ｕiは負の値になる。そうすると、修正角周波数ωiは所定の角周波数ω0より小さくなり、キャリア位相θiの変化量は小さくなる。一方、キャリア位相θiが各キャリア位相θjの相加平均値より小さい場合、演算部３４１が出力する演算結果ｕiは正の値になる。そうすると、修正角周波数ωiは所定の角周波数ω0より大きくなり、キャリア位相θiの変化量は大きくなる。つまり、キャリア位相θiは各キャリア位相θjの相加平均値に近づいていく。この処理が各インバータ装置Ａそれぞれで行われることにより、各インバータ装置Ａのキャリア位相θiは同じ値に収束する。キャリア位相θiは時間とともに変化するものであり、角周波数ω0に応じて変化する成分と、初期位相のずれを補償するように変化する成分とを合成したものと考えることができる。後者が同じ値θαに収束することで、各インバータ装置Ａのキャリア位相θiも同じ値に収束する。後者が同じ値に収束することは、数学的にも証明されている（非特許文献１，２参照）。また、収束値θαが、下記（３）式に示すように、各インバータ装置Ａのキャリア位相θiの初期値の相加平均値になることも証明されている。ｎは電力システムに接続されているインバータ装置Ａの数であり、下記（３）式は、インバータ装置Ａ１〜Ａｎのキャリア位相θ1〜θnの初期値をすべて加算してｎで除算した相加平均値を算出することを示している。
以下に、図２に示す電力システムにおいて、キャリア位相θiが収束することを確認したシミュレーションについて説明する。 Hereinafter, a simulation for confirming that the carrier phase θ i converges in the power system shown in FIG. 2 will be described.
インバータ装置Ａ１〜Ａ５のキャリア位相θ1〜θ5の初期値を、それぞれ、θ1＝π/２，θ2＝０，θ3＝π，θ4＝３π/２，θ5＝−π/４としてシミュレーションを行った。図４は、当該シミュレーションの結果を示すものであり、それぞれインバータ装置Ａ１〜Ａ５のキャリア位相θ1〜θ5のうちの角周波数ω0に応じて変化する成分を除いたものの時間応答を示している。同図（ａ）は、キャリア位相θiの同期を行わなかった場合（すなわち、図１に示す演算部３４１および通信部３５がない構成の場合）のものであり、同図（ｂ）は、キャリア位相θiの同期を行った場合（すなわち、図１に示す構成の場合）のものである。同図（ａ）においては、初期値から変化していない。一方、同図（ｂ）においては、初期値の相加平均値である「１１π/２０」に収束している。 The initial values of the carrier phases θ 1 to θ 5 of the inverter devices A 1 to A 5 are respectively set to θ 1 = π / 2, θ 2 = 0, θ 3 = π, θ 4 = 3π / 2, θ 5 = −π / The simulation was performed as 4. FIG. 4 shows the result of the simulation, and shows the time response of the inverter devices A1 to A5 excluding the components that change in accordance with the angular frequency ω 0 of the carrier phases θ 1 to θ 5. Yes. FIG. 11A shows the case where the carrier phase θ i is not synchronized (that is, the configuration without the calculation unit 341 and the communication unit 35 shown in FIG. 1), and FIG. This is when the carrier phase θ i is synchronized (that is, in the case of the configuration shown in FIG. 1). In FIG. 5A, there is no change from the initial value. On the other hand, in FIG. 5B, the value converges to “11π / 20” which is the arithmetic average value of the initial value.
本実施形態によると、キャリア位相生成部３４が生成するキャリア位相θiが他のインバータ装置Ａのキャリア位相θjと同期され、遅延部３６がキャリア位相θiを所定値だけ遅延させたキャリア位相θi’を出力する。キャリア信号生成部３２は、キャリア位相θi’に応じて、キャリア信号を生成する。ＰＷＭ信号生成部３３は、キャリア信号生成部３２が生成したキャリア信号に基づいてＰＷＭ信号を生成する。インバータ回路２はＰＷＭ信号に基づいてスイッチングを行うので、インバータ回路２の出力に含まれる高周波ノイズの位相はキャリア位相に一致する。キャリア信号はキャリア位相θi’に基づくので、高周波ノイズの位相は、他のインバータ回路２の出力に含まれる高周波ノイズの位相からずれた位相になる。したがって、高周波ノイズ同士の相殺により、高周波ノイズが低減される。また、並列接続されている各インバータ装置Ａは、キャリア位相θiの遅延量を少しずつ異ならせているので、各インバータ回路２の出力に含まれる高周波ノイズの位相は少しずつ異なって、均等に分散されている。これにより、高周波ノイズ同士が相殺し合って、高周波ノイズが低減される。 According to the present embodiment, the carrier phase θ i generated by the carrier phase generation unit 34 is synchronized with the carrier phase θ j of the other inverter device A, and the delay unit 36 delays the carrier phase θ i by a predetermined value. Output θ i '. The carrier signal generation unit 32 generates a carrier signal according to the carrier phase θ i ′. The PWM signal generation unit 33 generates a PWM signal based on the carrier signal generated by the carrier signal generation unit 32. Since the inverter circuit 2 performs switching based on the PWM signal, the phase of the high frequency noise included in the output of the inverter circuit 2 matches the carrier phase. Since the carrier signal is based on the carrier phase θ i ′, the phase of the high frequency noise is shifted from the phase of the high frequency noise included in the output of the other inverter circuit 2. Therefore, high frequency noise is reduced by canceling high frequency noise. In addition, since each inverter device A connected in parallel has a slightly different delay amount of the carrier phase θ i , the phase of the high-frequency noise included in the output of each inverter circuit 2 is slightly different and evenly distributed. Is distributed. Thereby, the high frequency noises cancel each other and the high frequency noise is reduced.
また、本実施形態によると、並列接続されている各インバータ装置Ａがそれぞれ少なくとも１つのインバータ装置Ａ（例えば、近隣に位置するもの）と相互通信を行っており、電力システムが連結状態であることで、すべてのインバータ装置Ａのキャリア位相θiが同じ値に収束する。したがって、１つのインバータ装置Ａや監視装置が他の全てのインバータ装置Ａと通信を行う構成とする必要がなく、システムが大がかりにならない。また、あるインバータ装置Ａが故障した場合や、あるインバータ装置Ａを削減した場合でも、他の全てのインバータ装置Ａがいずれかのインバータ装置Ａと通信可能であり、電力システムが連結状態であれば、キャリア位相θiを同期させることができる。また、インバータ装置Ａを増加する場合は、そのインバータ装置Ａが少なくとも１つのインバータ装置Ａと通信を行うようにすればよいだけである。したがって、インバータ装置Ａの増減に柔軟に対応できる。 Moreover, according to this embodiment, each inverter apparatus A connected in parallel is mutually communicating with at least one inverter apparatus A (for example, one located in the vicinity), and the power system is in a connected state. Thus, the carrier phases θ i of all the inverter devices A converge to the same value. Therefore, it is not necessary that one inverter device A or the monitoring device communicate with all the other inverter devices A, and the system does not become large. Moreover, even when a certain inverter device A fails or when a certain inverter device A is reduced, all the other inverter devices A can communicate with any one of the inverter devices A, and the power system is in a connected state. The carrier phase θ i can be synchronized. Further, when the number of inverter devices A is increased, it is only necessary that the inverter device A communicates with at least one inverter device A. Therefore, the increase / decrease in the inverter device A can be flexibly dealt with.
なお、本実施形態においては、インバータ装置Ａのキャリア位相θiの初期位相のずれを補償するように変化する成分を、各インバータ装置Ａのキャリア位相θiの初期値の相加平均値に収束させる場合について説明したが、これに限られない。演算部３４１に設定する演算式によって、収束値θαは変わってくる。 In the present embodiment, the convergence of the varying component to compensate for the deviation of the initial phase of the carrier phase theta i of the inverter device A, the arithmetic mean value of the initial value of the carrier phase theta i of each inverter device A However, the present invention is not limited to this. The convergence value θα varies depending on the arithmetic expression set in the arithmetic unit 341.
例えば、演算部３４１に設定する演算式を下記（４）式とした場合、収束値θαは下記（５）式に示すような値になる。ｄiは、通信部３５が通信を行う他のインバータ装置Ａの数、すなわち、通信部３５に入力されるキャリア位相θjの数である。つまり、収束値θαは、通信相手の数による重み付けを行った、各インバータ装置Ａのキャリア位相θiの初期値の加重平均値である。
また、演算部３４１に設定する演算式を下記（６）式とした場合、収束値θαは下記（７）式に示すように、各インバータ装置Ａのキャリア位相θiの初期値の相乗平均値（幾何平均値）になる。
また、演算部３４１に設定する演算式を下記（８）式とした場合、収束値θαは下記（９）式に示すように、各インバータ装置Ａのキャリア位相θiの初期値の調和平均値になる。
また、演算部３４１に設定する演算式を下記（１０）式とした場合、収束値θαは下記（１１）式に示すように、各インバータ装置Ａのキャリア位相θiの初期値のＰ次平均値になる。
なお、上記第１実施形態においては、各インバータ装置Ａが相互通信を行う場合について説明したが、これに限られず、片側通信を行うようにしてもよい。例えば、図５に示すように、インバータ装置Ａ１がインバータ装置Ａ２に送信のみを行い、インバータ装置Ａ２がインバータ装置Ａ１から受信のみを行って、インバータ装置Ａ３に送信のみを行い、インバータ装置Ａ３がインバータ装置Ａ２から受信のみを行って、インバータ装置Ａ４に送信のみを行い、インバータ装置Ａ４がインバータ装置Ａ３から受信のみを行って、インバータ装置Ａ５に送信のみを行い、インバータ装置Ａ５がインバータ装置Ａ４から受信のみを行う場合でも、キャリア位相θiの同期を行うことができる。より一般的に言うと、電力システムに接続されたあるインバータ装置Ａから送信先をたどっていくと、電力システムに接続された任意のインバータ装置Ａに到達することができる状態（グラフ理論における「全域木を含む」状態）であることが、キャリア位相θiの同期を行うことができる条件である。 In addition, although the case where each inverter apparatus A performed mutual communication was demonstrated in the said 1st Embodiment, it is not restricted to this, You may make it perform one-side communication. For example, as shown in FIG. 5, the inverter device A1 only transmits to the inverter device A2, the inverter device A2 only receives from the inverter device A1, only transmits to the inverter device A3, and the inverter device A3 Only receiving from the device A2, only transmitting to the inverter device A4, the inverter device A4 only receiving from the inverter device A3, only transmitting to the inverter device A5, and the inverter device A5 receiving from the inverter device A4 Even in the case of performing only this, the carrier phase θ i can be synchronized. More generally speaking, when a transmission destination is traced from a certain inverter device A connected to the power system, it is possible to reach an arbitrary inverter device A connected to the power system (“all areas in graph theory” It is a condition that the carrier phase θ i can be synchronized.
上記第１実施形態では、インバータ装置Ａが近隣の他のインバータ装置Ａとだけ通信することでキャリア位相θiを同期させる場合について説明したが、キャリア位相θiを同期させる方法はこれに限られず、他の方法でキャリア位相θiを同期させるようにしてもよい。各インバータ装置を集中監視するための監視装置がキャリア位相θiを同期させる機能を有する場合を第２実施形態として、以下に説明する。 In the first embodiment, the case where the inverter device A synchronizes the carrier phase θ i by communicating only with other neighboring inverter devices A has been described, but the method of synchronizing the carrier phase θ i is not limited to this. The carrier phase θ i may be synchronized by other methods. A case where the monitoring device for centrally monitoring each inverter device has a function of synchronizing the carrier phase θ i will be described below as a second embodiment.
図６は、第２実施形態に係るインバータ装置を説明するための図である。同図において、第１実施形態に係るインバータ装置Ａ（図１参照）と同一または類似の要素には、同一の符号を付している。 FIG. 6 is a diagram for explaining the inverter device according to the second embodiment. In the same figure, the same code | symbol is attached | subjected to the same or similar element as the inverter apparatus A (refer FIG. 1) which concerns on 1st Embodiment.
図６に示すインバータ装置Ａ’は、監視装置Ｃがキャリア位相θiの同期を行う点で、第１実施形態に係るインバータ装置Ａと異なる。 The inverter device A ′ shown in FIG. 6 is different from the inverter device A according to the first embodiment in that the monitoring device C synchronizes the carrier phase θ i .
通信部３５’は、キャリア位相生成部３４’が生成したキャリア位相θiを、監視装置Ｃに送信する。監視装置Ｃは、受信した各インバータ装置Ａ’のキャリア位相θiの例えば相加平均値（算術平均値）を算出して、目標キャリア位相θ*として各インバータ装置Ａ’に送信する。通信部３５’は、監視装置Ｃから受信した目標キャリア位相θ*をキャリア位相生成部３４’に出力する。キャリア位相生成部３４’は、キャリア位相θiが目標キャリア位相θ*になるように制御する。 The communication unit 35 ′ transmits the carrier phase θ i generated by the carrier phase generation unit 34 ′ to the monitoring device C. The monitoring device C calculates, for example, an arithmetic average value (arithmetic average value) of the received carrier phase θ i of each inverter device A ′, and transmits it as a target carrier phase θ * to each inverter device A ′. The communication unit 35 ′ outputs the target carrier phase θ * received from the monitoring device C to the carrier phase generation unit 34 ′. The carrier phase generation unit 34 ′ performs control so that the carrier phase θ i becomes the target carrier phase θ * .
なお、１つのインバータ装置Ａ’（マスタ）が監視装置Ｃの代わりとなり、他のインバータ装置Ａ’（スレイブ）に目標キャリア位相θ*を出力するようにしてもよい。 Note that one inverter device A ′ (master) may replace the monitoring device C and output the target carrier phase θ * to the other inverter device A ′ (slave).
第２実施形態においても、キャリア位相θiを同期することができる。したがって、第２実施形態においても、第１実施形態と同様に、高周波ノイズ同士が相殺し合って、高周波ノイズが低減されるという効果を奏することができる。 Also in the second embodiment, the carrier phase θ i can be synchronized. Therefore, also in the second embodiment, as in the first embodiment, it is possible to achieve an effect that the high frequency noises cancel each other and the high frequency noise is reduced.
上記第１および第２実施形態においては、本発明を、太陽光発電所において並列接続されているインバータ装置Ａ（Ａ’）に適用した場合について説明したが、これに限られない。例えば、電力系統Ｂに連系しているインバータ装置Ａ（Ａ’）についても、本発明を適用することができる。 In the said 1st and 2nd embodiment, although the case where this invention was applied to the inverter apparatus A (A ') connected in parallel in a solar power plant was demonstrated, it is not restricted to this. For example, the present invention can also be applied to the inverter device A (A ′) linked to the power system B.
本発明に係る制御回路、インバータ装置、電力システム、および、制御方法は、上述した実施形態に限定されるものではない。本発明に係る制御回路、インバータ装置、電力システム、および、制御方法の各部の具体的な構成は、種々に設計変更自在である。 The control circuit, inverter device, power system, and control method according to the present invention are not limited to the above-described embodiments. The specific configuration of each part of the control circuit, the inverter device, the power system, and the control method according to the present invention can be varied in design in various ways.
Ａ，Ａ１〜Ａ５，Ａ’ インバータ装置
１ 直流電源
２ インバータ回路
３，３’ 制御回路
３１ 制御部
３２ キャリア信号生成部
３３ ＰＷＭ信号生成部
３４，３４’ キャリア位相生成部
３４１ 演算部
３４２ 乗算器
３４３ 加算器
３４４ 積分器
３５，３５’ 通信部
３６ 遅延部
Ｂ 電力系統
Ｃ 監視装置
A, A1 to A5, A ′ Inverter device 1 DC power source 2 Inverter circuit 3, 3 ′ control circuit 31 control unit 32 carrier signal generation unit 33 PWM signal generation unit 34, 34 ′ carrier phase generation unit 341 calculation unit 342 multiplier 343 Adder 344 Integrator 35, 35 'Communication unit 36 Delay unit B Power system C Monitoring device
Claims (10)
他のインバータ装置と同期させたキャリア位相を生成するキャリア位相生成手段と、
前記キャリア位相を、前記他のインバータ装置のいずれかとは異なる所定値だけ遅らせる位相遅延手段と、
前記位相遅延手段によって遅延されたキャリア位相に応じたキャリア信号を生成するキャリア信号生成手段と、
前記キャリア信号に基づいてＰＷＭ信号を生成するＰＷＭ信号生成手段と、
を備えていることを特徴とする制御回路。 In a power system in which a plurality of inverter devices are connected in parallel on the output side, a control circuit that controls an inverter circuit included in each inverter device,
Carrier phase generation means for generating a carrier phase synchronized with another inverter device;
Phase delay means for delaying the carrier phase by a predetermined value different from any of the other inverter devices ;
Carrier signal generation means for generating a carrier signal corresponding to the carrier phase delayed by the phase delay means;
PWM signal generating means for generating a PWM signal based on the carrier signal;
A control circuit comprising:
前記通信手段は、前記キャリア位相生成手段が生成したキャリア位相を、前記他のインバータ装置の少なくとも１つに送信し、
前記キャリア位相生成手段は、前記生成したキャリア位相と、前記通信手段が前記他のインバータ装置の少なくとも１つより受信したキャリア位相とに基づく演算結果を用いて、キャリア位相を生成する、
請求項１に記載の制御回路。 A communication means for communicating with at least one other inverter device;
The communication means transmits the carrier phase generated by the carrier phase generation means to at least one of the other inverter devices,
The carrier phase generation means generates a carrier phase using a calculation result based on the generated carrier phase and a carrier phase received by the communication means from at least one of the other inverter devices.
The control circuit according to claim 1.
前記生成したキャリア位相と、前記受信したキャリア位相とに基づく演算を行う演算手段と、
前記演算手段が出力する演算結果を所定の角周波数に加算して、修正角周波数として出力する加算手段と、
前記修正角周波数を積分して、キャリア位相を算出する積分手段と、
を備えている、請求項２に記載の制御回路。 The carrier phase generation means includes
Arithmetic means for performing calculations based on the generated carrier phase and the received carrier phase;
An addition means for adding a calculation result output by the calculation means to a predetermined angular frequency and outputting the result as a corrected angular frequency;
Integrating means for calculating the carrier phase by integrating the corrected angular frequency;
The control circuit according to claim 2, comprising:
請求項３に記載の制御回路。 The calculation means calculates the calculation result by subtracting the generated carrier phase from the received carrier phase and adding all the subtraction results,
The control circuit according to claim 3.
請求項３に記載の制御回路。 The arithmetic means subtracts the generated carrier phase from the received carrier phase, adds all the subtraction results, and divides by the number of other inverter devices with which the communication means is communicating, Calculate the calculation result,
The control circuit according to claim 3.
請求項３に記載の制御回路。 The calculation means subtracts the generated carrier phase from the received carrier phase, adds all the subtraction results, and multiplies the generated carrier phase to calculate the calculation result.
The control circuit according to claim 3.
請求項３に記載の制御回路。 The arithmetic means subtracts the received carrier phase from the generated carrier phase, adds all the subtraction results, and multiplies the square of the generated carrier phase to calculate the arithmetic result.
The control circuit according to claim 3.
他のインバータ装置と同期させたキャリア位相を生成する第１の工程と、
前記キャリア位相を、前記他のインバータ装置のいずれかとは異なる所定値だけ遅らせる第２の工程と、
前記第２の工程で遅延されたキャリア位相に応じたキャリア信号を生成するする第３の工程と、
前記キャリア信号に基づいてＰＷＭ信号を生成する第３の工程と、
を備えていることを特徴とする方法。 In a power system in which a plurality of inverter devices are connected in parallel on the output side, a method of controlling an inverter circuit included in each inverter device,
A first step of generating a carrier phase synchronized with another inverter device;
A second step of delaying the carrier phase by a predetermined value different from any of the other inverter devices ;
A third step of generating a carrier signal corresponding to the carrier phase delayed in the second step;
A third step of generating a PWM signal based on the carrier signal;
A method characterized by comprising:
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013167636A JP6204113B2 (en) | 2013-08-12 | 2013-08-12 | Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method |
| US14/338,952 US10247764B2 (en) | 2013-07-25 | 2014-07-23 | Method for controlling devices provided with communication function, and device used in implementing the method |
| DE201410110472 DE102014110472A1 (en) | 2013-07-25 | 2014-07-24 | A method of controlling devices provided with a communication function and apparatus used in the execution of the method |
| US16/285,501 US11029345B2 (en) | 2013-07-25 | 2019-02-26 | Method for controlling devices provided with communication function, and device used in implementing the method |
| US17/320,895 US11624760B2 (en) | 2013-07-25 | 2021-05-14 | Method for controlling devices provided with communication function, and device used in implementing the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013167636A JP6204113B2 (en) | 2013-08-12 | 2013-08-12 | Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015037349A JP2015037349A (en) | 2015-02-23 |
| JP6204113B2 true JP6204113B2 (en) | 2017-09-27 |
Family
ID=52687618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013167636A Active JP6204113B2 (en) | 2013-07-25 | 2013-08-12 | Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6204113B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6474701B2 (en) * | 2015-08-26 | 2019-02-27 | 株式会社日立製作所 | Generator controller, wind farm controller, and wind farm control method |
| JP2017189072A (en) * | 2016-04-08 | 2017-10-12 | 東芝三菱電機産業システム株式会社 | Manufacturing method for electric power conversion system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH099510A (en) * | 1995-06-20 | 1997-01-10 | Fuji Electric Co Ltd | Detecting method of single operation of inverter for system interconnection |
| JP4585774B2 (en) * | 2003-03-07 | 2010-11-24 | キヤノン株式会社 | Power conversion device and power supply device |
| JP4306298B2 (en) * | 2003-03-28 | 2009-07-29 | 日産自動車株式会社 | Motor control device |
-
2013
- 2013-08-12 JP JP2013167636A patent/JP6204113B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015037349A (en) | 2015-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5267589B2 (en) | Power converter | |
| JP6559494B2 (en) | System impedance estimation device, inverter device, and system impedance estimation method | |
| JP5280107B2 (en) | Single-phase voltage type AC / DC converter and control method for single-phase voltage type AC / DC converter circuit | |
| Youssef et al. | Sensors fault diagnosis and fault tolerant control for grid connected PV system | |
| CN107005049B (en) | Power controller and power control method | |
| JP2015070654A (en) | Control circuit for controlling inverter circuit, inverter device comprising the control circuit, power system comprising the inverter device, and control method | |
| JP6431585B2 (en) | Phase synchronization method of phase synchronization circuit used in grid connection system | |
| JP6204113B2 (en) | Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method | |
| JP5631712B2 (en) | Control system, control circuit constituting the control system, distributed power source provided with the control circuit, and server constituting the control system | |
| JP5944670B2 (en) | Control circuit for power conversion circuit, grid-connected inverter system using this control circuit, and single-phase PWM converter system | |
| JP6522883B2 (en) | Device with communication function, inverter device, and method of starting communication with other devices | |
| JP6145358B2 (en) | Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method | |
| JP6189188B2 (en) | Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method | |
| JP6591904B2 (en) | Device having communication function and inverter device | |
| JP6204112B2 (en) | Stop circuit for stopping the inverter circuit, inverter device provided with the stop circuit, power system provided with the inverter device, and stop method | |
| JP6161985B2 (en) | Isolated operation detection circuit, isolated operation detection method, inverter device provided with the isolated operation detection circuit, and power system | |
| JP6709269B2 (en) | Control circuit for controlling inverter circuit, inverter device including the control circuit, power system including the inverter device, and control method | |
| JP6592232B2 (en) | Control circuit for controlling power conversion circuit, power conversion apparatus including the control circuit, and method | |
| JP6204109B2 (en) | Control circuit for controlling power conversion circuit, power conversion device including the control circuit, power system including the power conversion device, and control method | |
| JP5637310B2 (en) | Inverter device | |
| JP6691730B2 (en) | Control circuit for controlling inverter circuit, inverter device including the control circuit, power system including the inverter device, and control method | |
| JP6196525B2 (en) | Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method | |
| JP5836045B2 (en) | Phase adjusting device, system counter component generating device, system interconnection inverter system, and phase adjusting method | |
| JP5616412B2 (en) | Single-phase voltage type AC / DC converter | |
| Mohebbi et al. | Sensorless control of an H‐bridge inverter with output inductor‐capacitor filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6204113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |