JP5826969B2 - 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法 - Google Patents

Description

本発明は、撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法に関する。

従来、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）撮像素子を有する撮像装置において、一般的に各単位画素は、少なくとも１つの光電変換素子（フォトダイオード）と、電荷変換部と、転送トランジスタと、電荷変換部リセットトランジスタと、画素ソースフォロアトランジスタ及び画素出力スイッチトランジスタと、を備える。

光電変換素子に蓄積された電荷は、転送トランジスタにより読み出され、電荷変換部で電圧変換され、画素ソースフォロアトランジスタ及び画素出力スイッチトランジスタを介して垂直転送線へ出力される。このような撮像装置では、画素出力スイッチトランジスタの駆動を制御することにより画素選択を行っている。

近年、撮像素子の小型化を図るために様々な工夫が施されている。そのうちの一つとして、各単位画素を構成する画素出力スイッチトランジスタを省略して、画素構成の簡素化を図ることが提案されている（例えば、特許文献１参照）。

特開２００４−１７２９５０号公報

従来、画素出力スイッチトランジスタを省略した撮像素子において、外部からの同期信号を受けて画素の選択動作を行う場合、当該外部からの同期信号を受けると画素の選択動作を行い、当該選択された画素の読み出しが終わってから、当該選択された画素の非選択動作を行っていた。そのため、同期信号が本来入力されるべきタイミング以外のタイミングで同期信号が入力されると、読み出し中の画素の非選択動作が正常に行われずに、当該同期信号の入力時に選択されていた画素が選択されたままの状態となり、当該同期信号を受けて新たに選択された画素と重複して選択される虞がある。これにより、少なくとも１フレーム分の撮像信号が重複したものとなり、複数のフレームにわたってフレーム落ちが発生する虞がある。

このような撮像素子を内視鏡システムにおいて用いる場合、その際にフレーム落ちが起きることは被写体の観察に支障をきたす虞がある。

また、内視鏡システムにおいては、電気メス等のノイズを発生する機器と併用することが多々あり、電気メス等が発生するノイズは撮像素子によって、外部からの同期信号と誤認識されることがある。例えば、撮像素子が内視鏡の挿入部の先端に設けられ、挿入部を介して同期信号が撮像素子に伝送される場合、長尺の挿入部により電気メス等が発生するノイズの影響を受け易く、この外乱による同期信号の誤認識によっても上記のようなフレーム落ちが発生する虞がある。

本発明は、上記に鑑みてなされたものであって、同期信号が本来入力されるべきタイミング以外で入力される同期信号によるフレーム落ちを防ぐことができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明による撮像素子は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、前記画素に接続され、前記撮像信号を転送する第１の転送線と、前記撮像信号を前記第１の転送線に読み出すために前記複数の画素から選択対象画素を選択する選択動作と、前記選択された画素の選択を解除する非選択動作とを行う画素選択手段と、外部からの同期信号に基づいて前記非選択動作を行ってから、新たな選択対象画素の選択動作を行うように、前記画素選択手段を制御する制御手段と、を備えることを特徴とする。

本発明に係る撮像素子は、上記発明において、第１の電圧と、前記第１の電圧よりも低い第２の電圧とを生成する基準電圧生成部をさらに備え、前記画素は、受光量に応じて光電変換を行い、電荷を蓄積する光電変換素子と、前記蓄積される電荷を転送する第１の転送部と、前記転送される電荷を撮像信号へ変換する電荷変換部と、前記基準電圧生成部及び前記電荷変換部に接続され、前記基準電圧生成部が生成する前記第１の電圧を供給することにより前記電荷変換部を前記第１の電圧にリセットする画素リセット部と、前記電荷変換部に接続されるゲートを有し、前記基準電圧生成部と前記第１の転送線に接続され、前記ゲートに前記第１の電圧が印加されるとオン状態となり、前記ゲートに前記第２の電圧が印加されるとオフ状態となる画素増幅トランジスタと、を備え、前記画素選択手段は、前記選択対象画素の前記画素増幅トランジスタをオン状態とすることにより前記選択動作を行い、前記選択された画素の前記画素増幅トランジスタをオフ状態とすることにより前記選択された画素の選択を解除する非選択動作を行うことを特徴とする。

本発明に係る撮像装置は、上記発明の撮像素子を備えることを特徴とする。

本発明に係る内視鏡は、上記発明の撮像装置を、挿入部の先端側に備えることを特徴とする。

本発明に係る内視鏡システムは、上記発明の内視鏡と、前記撮像信号を画像信号に変換する処理手段と、を備えることを特徴とする。

本発明にかかる撮像素子の駆動方法は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、前記画素に接続され、前記撮像信号を転送する第１の転送線と、を備えた撮像素子の駆動方法であって、外部からの同期信号に基づいて前記撮像信号を前記第１の転送線に読み出すために選択されている画素の選択を解除する非選択動作を行う非選択ステップと、前記非選択ステップの後に前記撮像信号を前記第１の転送線に読み出すために前記複数の画素から選択対象画素を選択する選択動作を行う選択ステップと、前記選択された画素から前記撮像信号を前記第１の転送線に読み出す読み出しステップと、を備えることを特徴とする。

本発明によれば、同期信号が本来入力されるべきタイミング以外で入力される同期信号によるフレーム落ちを防ぐことができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することができる。

図１は、本発明の実施の形態による内視鏡システムの全体構成を模式的に示す図である。 図２は、本発明の実施の形態による内視鏡システムの要部の機能を表すブロック図である。 図３は、図２に示す第１チップの詳細を示すブロック図である。 図４は、実施の形態による内視鏡システムの第１チップの構成を示す回路図である。 図５は、実施の形態による内視鏡システムの基準電圧生成部の構成を示す回路図である。 図６は、実施の形態によるタイミング生成部における水平同期信号検出時の動作を表すタイミングチャートである。 図７は、実施の形態によるタイミング生成部における垂直同期信号検出時の動作を表すタイミングチャートである。 図８は、比較例による撮像装置の正常時の駆動タイミングを表すタイミングチャートである。 図９は、比較例による撮像装置に通常以外のタイミングで水平同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。 図１０は、比較例による撮像装置に通常以外のタイミングで垂直同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。 図１１は、本発明の実施の形態による撮像装置の正常時の駆動タイミングを表すタイミングチャートである。 図１２は、本発明の実施の形態による撮像装置に通常以外のタイミングで水平同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。 図１３は、本発明の実施の形態による撮像装置に通常以外のタイミングで垂直同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。 図１４は、本発明の実施の形態によるノイズ除去部の他の例を示す回路図である。

以下の説明では、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、この発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

（実施の形態）
図１は、本発明の実施の形態による内視鏡システムの全体構成を模式的に示す図である。同図に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ（制御装置）６と、表示装置７と、光源装置８と、を備える。内視鏡２は、伝送ケーブル３の一部である挿入部を被検体の体腔内に挿入することによって被検体の体内画像を撮像して撮像信号を出力する。伝送ケーブル３は、内視鏡２とコネクタ部５を接続する。コネクタ部５は、内視鏡２、プロセッサ６及び光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（Ａ／Ｄ変換）して画像信号として出力する。プロセッサ６は、コネクタ部５から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム１全体を制御する。表示装置７は、プロセッサ６が処理を施した画像信号を表示する。光源装置８は、例えば、白色ＬＥＤを用いて構成される。光源装置８が点灯するパルス状の白色光は、コネクタ部５、伝送ケーブル３を経由して内視鏡２の挿入部の先端側から被写体へ向けて照射する照明光となる。

内視鏡２は、伝送ケーブルの一端側であり、被検体の体腔内に挿入される挿入部の先端側に、体内画像の撮像を行う撮像部(撮像装置)２０が設けられ、挿入部の基端側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。操作部４には、被検体の体腔内に生体鉗子、電気メスおよび検査プローブ等の処置具を挿入する処置具挿入部４ａが設けられる。撮像部２０は、伝送ケーブル３により、操作部４を介して、コネクタ部５に接続される。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。

図２は、本発明の実施の形態による内視鏡システムの要部の機能を表すブロック図である。図２を参照して、内視鏡システム１の各構成の詳細及び内視鏡システム１内の電気信号の経路を説明する。

撮像部２０は、受光部２３を有する第１チップ２１と、バッファ２７を有する第２チップ２２とを含む。第１チップ２１と第２チップ２２は相対して貼り合わされ、チップ間は、チップの周縁部に配置されるパッド、またはチップ間を貫通するビア等により接続される。なお、第１チップ２１と第２チップ２２は、双方の主面が平行になるように配置するものに限らず、周囲の構造により、横に並べて配置したり、一方の主面に対して他方の主面が垂直になるように配置したりしてもよい。

撮像部２０の第１チップ２１は、複数の単位画素が行列方向に二次元マトリクス状に配置される受光部２３と、受光部２３で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から送出される基準クロック信号及び同期信号に基づきタイミング信号を生成して読み出し部２４に供給するタイミング生成部２５と、を含む。なお、第１チップ２１のより詳細な構成については、図３を参照して後に詳述する。

撮像部２０の第２チップ２２は、伝送ケーブル３及びコネクタ部５を介して、第１チップ２１から出力される撮像信号の交流成分のみをプロセッサ６へ送信する送信部として機能するバッファ２７を含む。なお、第１チップ２１と第２チップ２２に搭載される回路の組み合わせは設計の都合に合わせて適宜変更可能である。

また、撮像部２０は、伝送ケーブル３を介して、プロセッサ６内の電源部６１で生成された電源電圧（ＶＤＤ）をグラウンド（ＧＮＤ）とともに受け取る。撮像部２０に供給された電源電圧（ＶＤＤ）とグラウンド（ＧＮＤ）の間には、電源安定用のコンデンサＣ１が設けられる。

コネクタ部５は、アナログ・フロント・エンド（ＡＦＥ）部５１と、撮像信号処理部５２と、駆動信号生成部５３と、を含む。コネクタ部５は、内視鏡２（撮像部２０）とプロセッサ６とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部５と撮像部２０とは伝送ケーブル３で接続され、コネクタ部５とプロセッサ６とは、例えば、コイルケーブルにより接続される。また、コネクタ部５は、光源装置８にも接続されている。

ＡＦＥ部５１は、撮像部２０から伝送される撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分を取り出し、分圧抵抗で動作点を決定する。その後、ＡＦＥ部５１は、アナログ撮像信号を、アナログデジタル（Ａ／Ｄ）変換して、デジタル撮像信号として、撮像信号処理部５２に送出する。

撮像信号処理部５２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）により構成され、ＡＦＥ部５１から入力されるデジタル撮像信号に対してノイズ除去等の所定の信号処理を行う。

駆動信号生成部５３は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック）に基づき、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して、言い換えれば伝送ケーブル３の一部である挿入部を介して、撮像部２０のタイミング生成部２５に出力する。ここで生成される同期信号は、水平同期信号と垂直同期信号を含んでコード化されている。なお、撮像部２０内のタイミング生成部２５が同期信号のデコード機能を持たない場合は、水平同期信号と垂直同期信号との二つをそのまま出力する。同期信号をコード化して出力することにより、水平同期信号と垂直同期信号を同一の信号線で伝送可能となり、伝送ケーブル３内の信号線の数を減らすことができる。

プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、を含んで構成され、内視鏡システム１の全体を制御する制御装置である。電源部６１は、電源電圧（ＶＤＤ）を生成し、この生成した電源電圧をグラウンド（ＧＮＤ）とともに、コネクタ部５及び伝送ケーブル３を介して、撮像部２０に供給する。画像信号処理部６２は、撮像信号処理部５２でノイズ除去等の信号処理が施されたデジタル撮像信号に対して、所定の画像処理を行い、画像信号に変換し、表示装置７に出力する。クロック生成部６３は、駆動信号生成部５３に基準クロック信号を出力する。

表示装置７は画像信号に基づき、撮像部２０が撮像した画像を表示する。画像信号処理部６２における画像処理は、例えば、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等である。

図３は、図２に示す第１チップの詳細な構成を示すブロック図である。図４は、実施の形態による内視鏡システムの第１チップの構成を示す回路図である。第１チップ２１には、例えば、受光部２３と、読み出し部（駆動部）２４と、タイミング生成部２５と、同期信号検出部２８とが搭載される。

同期信号検出部２８は、コネクタ部５から基準クロック信号及びコード化された同期信号を受け取り、コード化された同期信号をデコードして、水平同期信号及び垂直同期信号としてタイミング生成部２５に出力する。

タイミング生成部２５は、カウンタ制御部３０と、列カウンタ３２と、行カウンタ３３と、制御信号生成部３４と、を含む。タイミング生成部２５は、コネクタ部５からの基準クロック信号と、同期信号検出部２８からの水平同期信号及び垂直同期信号とに基づき、各種駆動信号（φＴ、φＲ、φＶＣＬ、φＨＣＬＲ、φＨＣＬＫ、φＶＲＳＥＬ等）を生成し、垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５及び基準電圧生成部２４６に供給する。

カウンタ制御部３０は、基準クロック信号及び水平同期信号に基づき、列カウンタ３２にリセット信号を出力する。また、カウンタ制御部３０は、基準クロック信号及び垂直同期信号に基づき、行カウンタ３３にリセット信号を出力する。さらに、カウンタ制御部３０は、列カウンタ３２の列カウンタ値を監視し、所定カウンタ値に到達したら、行カウンタ３３にカウントアップ信号を出力する。

列カウンタ３２は、基準クロック信号に基づき、所定周期ごとに列カウンタ値をカウントアップする。列カウンタ値は、制御信号生成部３４に出力される。また、列カウンタ３２は、カウンタ制御部３０からリセット信号が入力されると、列カウンタ値をリセットする。

行カウンタ３３は、基準クロック信号及びカウンタ制御部３０から入力されるカウントアップ信号に基づき、行カウンタ値をカウントアップする。行カウンタ値は、制御信号生成部３４に出力される。また、行カウンタ３３は、カウンタ制御部３０からリセット信号が入力されると、行カウンタ値をリセットする。

制御信号生成部３４は、基準クロック信号及び列カウンタ値に基づき駆動信号（例えば、φＨＣＬＫ）を生成し、列シフトパルスを付与して水平走査部２４５に出力する。また、制御信号生成部３４は、基準クロック信号及び行カウンタ値に基づき駆動信号（例えば、φＴ、φＲ）を生成し、行シフトパルスを付与して垂直走査部２４１に出力する。さらに、基準クロック信号、水平同期信号及び垂直同期信号に基づき、駆動信号（φＶＣＬ、φＨＣＬＲ、φＶＲＳＥＬ等）を生成し、それぞれノイズ除去部２４３、水平リセットトランジスタ２５６、基準電圧生成部２４６に出力する。

読み出し部２４は、垂直走査部（行選択部）２４１と、電流源２４２と、ノイズ除去部２４３と、水平走査部（列選択部）２４５と、基準電圧生成部２４６と、を含む。

垂直走査部２４１は、タイミング生成部２５から供給される駆動信号（φＴ、φＲ）に基づき、受光部２３の選択された行＜Ｍ＞（Ｍ＝０，１，２，…，ｍ−１，ｍ）に行選択パルスφＴ＜Ｍ＞及びφＲ＜Ｍ＞を印加して、受光部２３の各単位画素２３０を電流源２４２で駆動し、撮像信号及び画素リセット時のノイズ信号を垂直転送線（第１の転送線）２３９に転送し、ノイズ除去部２４３に出力する。

ノイズ除去部２４３は、各単位画素２３０ごとの出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素２３０で光電変換された撮像信号を出力する。なお、ノイズ除去部２４３の詳細は後述する。

水平走査部２４５は、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の選択された列＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に列選択パルスφＨＣＬＫ＜Ｎ＞を印加し、各単位画素２３０で光電変換された撮像信号をノイズ除去部２４３を介して、水平転送線（第２の転送線）２５８に転送し、出力部３１に出力する。

第１チップ２１の受光部２３には、多数の単位画素２３０が二次元マトリクス状に配列される。各単位画素２３０は、光電変換素子（フォトダイオード）２３１と、電荷変換部２３３と、転送トランジスタ（第１の転送部）２３４と、画素リセット部（トランジスタ）２３６と、画素ソースフォロアトランジスタ２３７と、を含む。なお、本明細書では、１又は複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１又は複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０には、１つの単位セルが含まれる。

なお、本実施の形態では、画素共有を行わずに、１つの光電変換素子で単位セルを構成しているが、複数の光電変換素子を一組として単位セルを構成するようにしてもよい。この場合、例えば、列方向に隣り合う２つの光電変換素子を一組として単位セルを構成したり、行方向に隣り合う２つの光電変換素子を一組として単位セルを構成したり、行方向及び列方向に隣り合う４つの光電変換素子を一組として単位セルを構成したりしてもよい。

光電変換素子２３１は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１のカソード側は、転送トランジスタ２３４の一端側に接続され、アノード側はグラウンドＧＮＤに接続される。電荷変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１で蓄積された電荷を電圧に変換する。

転送トランジスタ２３４は、光電変換素子２３１から電荷変換部２３３に電荷を転送する。転送トランジスタ２３４のゲートには、駆動パルス（行選択パルス）φＴが供給される信号線が接続され、他端側は電荷変換部２３３に接続される。垂直走査部２４１から信号線を介して駆動信号φＴが供給されると、転送トランジスタ２３４がオン状態となり、光電変換素子２３１から電荷変換部２３３に信号電荷が転送される。

画素リセット部（トランジスタ）２３６は、電荷変換部２３３を所定電位にリセットする。画素リセット部２３６は、一端側が可変電圧ＶＲに接続され、他端側が電荷変換部２３３に接続され、ゲートには駆動信号φＲが供給される信号線が接続される。垂直走査部２４１から信号線を介して駆動信号φＲが供給されると、画素リセット部２３６がオン状態となり、電荷変換部２３３に蓄積された信号電荷が放出されて、電荷変換部２３３が所定電位にリセットされる。

画素ソースフォロアトランジスタ（画素増幅部）２３７は、一端側が可変電圧ＶＲに接続され、他端側が垂直転送線２３９に接続される。ゲートには電荷変換部２３３で電圧変換された信号（撮像信号又はリセット時の信号）が入力される。後述する選択動作の後に、転送トランジスタ２３４のゲートに駆動信号φＴが供給されると、光電変換素子２３１から電荷が読み出され、電荷変換部２３３にて電圧変換された後に、画素ソースフォロアトランジスタ２３７を介して、垂直転送線２３９に転送される。

本実施の形態では、可変電圧ＶＲが電源電圧ＶＤＤレベル（例えば、３．３Ｖ）の時に画素リセット部２３６のゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７がオン状態となり、当該画素リセット部２３６を含む単位画素が選択される（選択動作）。また、可変電圧ＶＲが非選択用電圧Ｖｆｄ＿Ｌレベル（例えば、１Ｖ）の時に画素リセット部２３６のゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７がオフ状態となり、当該画素リセット部２３６を含む単位画素の選択が解除される（非選択動作）。

電流源２４２は、一端側が垂直転送線２３９に接続され、他端側がグラウンドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。単位画素２３０を電流源２４２で駆動し、単位画素２３０の出力を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された信号は、ノイズ除去部２４３に入力される。

ノイズ除去部２４３は、一端側が垂直転送線２３９に接続されたＡＣ結合コンデンサ（転送容量）２５２と、転送容量２５２の他端側とグラウンドとの間に接続された電荷蓄積用コンデンサ（サンプル容量）２５１と、転送容量２５２とサンプル容量２５１との接続ノードに接続される電位クランプ用トランジスタ（クランプスイッチ）２５３と、を備える。なお、接続ノードは、列選択スイッチ２５４の一端側に接続される。

可変電圧ＶＲが電源電圧ＶＤＤレベルの時に画素リセット部２３６のゲートに駆動信号φＲが供給されると、垂直転送線２３９にノイズ信号が読み出され、転送容量２５２により伝達される。その後、タイミング生成部２５から駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３を介して（クランプスイッチ２５３をオン状態からオフ状態にすることで）、サンプル容量２５１にノイズ信号レベルがサンプルされる。その後、撮像信号読み出し時に、再度、ノイズ信号を含む撮像信号（光ノイズ和信号）を転送容量２５２により伝達する。画素リセット後における撮像信号の電圧変化分が伝達されるので、結果として、光ノイズ和信号からノイズ信号を差し引いた撮像信号を取り出すことができる。

水平リセットトランジスタ２５６の一端側は水平リセット電圧Ｖｃｌｒに接続され、他端側は水平転送線２５８に接続される。水平リセットトランジスタ２５６のゲートには、タイミング生成部２５から駆動信号φＨＣＬＲが入力される。タイミング生成部２５から駆動信号φＨＣＬＲが水平リセットトランジスタ２５６のゲートに入力されると、水平リセットトランジスタ２５６がオン状態となり、水平転送線２５８がリセットされる。

列選択スイッチ２５４の一端側は、転送容量２５２とサンプル容量２５１との接続ノードを介して転送容量２５２の他端側に接続され、他端側は水平転送線（第２の転送線）２５８に接続される。列選択スイッチ２５４のゲートには、水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞を供給するための信号線が接続される。列＜Ｎ＞の列選択スイッチ２５４のゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞が供給されると、列選択スイッチ２５４がオン状態となり、列＜Ｎ＞の垂直転送線２３９の信号（ノイズ除去部２４３でノイズ除去された撮像信号）が水平転送線２５８に転送される。

水平転送線２５８へ読み出された信号は、出力部３１に入力される。出力部３１は、ノイズ除去された撮像信号を必要に応じて信号増幅して、第２チップ２２に出力する。

第２チップ２２では、ノイズ除去された撮像信号を、伝送ケーブル３を介して、コネクタ部５に伝送する。

図５は、実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。基準電圧生成部（定電圧信号生成部）２４６は、２つの抵抗２９１及び２９２からなる抵抗分圧回路と、駆動信号φＶＲＳＥＬで駆動されるマルチプレクサ２９３と、を含む。

マルチプレクサ２９３は、タイミング生成部２５から入力される駆動信号φＶＲＳＥＬに従い、電源電圧ＶＤＤと抵抗分圧回路で生成された非選択用電圧Ｖｆｄ＿Ｌとを交互に切り替えて可変電圧ＶＲとして全画素に印加する。

図６は、実施の形態によるタイミング生成部２５における水平同期信号検出時の動作を表すタイミングチャートである。

図中、最上段から順に、基準クロック信号、コード化された同期信号（水平同期コード）、デコードされた水平同期信号、デコードされた垂直同期信号（フレームシンク信号）、列カウンタリセット信号、列カウンタ値、行カウントアップ信号、行カウンタリセット信号、行カウンタ値を示す。

タイミング生成部２５に、外部から基準クロック信号及びコード化された同期信号（水平同期コード）が入力されると、同期信号検出部２８が同期信号をデコードし、水平同期信号を検出する。同期信号検出部２８は、検出した水平同期信号をカウンタ制御部３０に出力する。カウンタ制御部３０は、水平同期信号を受けて列カウンタリセット信号を列カウンタ３２に出力する。列カウンタ３２では、列カウンタリセット信号を受けて、当該列カウンタリセット信号の立下りで列カウンタ値をリセットする。また、カウンタ制御部３０は、列カウンタ値を監視し、列カウンタ値が所定値（図では「Ｘ」）に達したら、行カウントアップ信号を行カウンタ３３に出力する。行カウンタ３３は、行カウントアップ信号を受けて、当該行カウントアップ信号の立ち上がりで行カウント値をカウントアップする。

図７は、実施の形態によるタイミング生成部２５における垂直同期信号検出時の動作を表すタイミングチャートである。

図中、最上段から順に、基準クロック信号、コード化された同期信号（垂直同期コード）、デコードされた水平同期信号、デコードされた垂直同期信号（フレームシンク信号）、列カウンタリセット信号、列カウンタ値、行カウントアップ信号、行カウンタリセット信号、行カウンタ値を示す。

タイミング生成部２５に、外部から基準クロック信号及びコード化された同期信号（垂直同期コード）が入力されると、同期信号検出部２８が同期信号をデコードし、垂直同期信号を検出する。同期信号検出部２８は、検出した垂直同期信号をカウンタ制御部３０に出力する。カウンタ制御部３０は、垂直同期信号を受けて列カウンタリセット信号を列カウンタ３２に出力する。列カウンタ３２では、列カウンタリセット信号を受けて、当該列カウンタリセット信号の立下りで列カウンタ値をリセットする。また、カウンタ制御部３０は、列カウンタ値を監視し、列カウンタ値が所定値（図では「Ｘ」）に達したら、行カウンタリセット信号を行カウンタ３３に出力する。行カウンタ３３は、行カウンタリセット信号を受けて、当該行カウンタリセット信号の立下りで、行カウント値をリセットする。このように、垂直同期信号を検出した場合にも、まず列カウンタ値をリセットして、所定サイクル後に行カウンタ値をリセットする。

図８は、比較例による撮像装置の正常時の駆動タイミングを表すタイミングチャートである。この比較例では、実施の形態の撮像装置に従来の駆動方法を適用している。図中、最上段から順に、外部から入力される同期信号、検出された水平同期信号、検出された垂直同期信号、行カウンタ値、可変電圧ＶＲ、駆動信号φＲ＜Ｍ＞、駆動信号φＴ＜Ｍ＞、駆動信号φＨＣＬＫを示す。

まず、同期信号が入力されて、水平同期信号が検出されると、当該水平同期信号の立下りで行カウンタ値が「Ｍ−１」から「Ｍ」にカウントアップされる。同時に、可変電圧ＶＲがＶＤＤレベル（例えば、３．３Ｖ）にされる。

次に、可変電圧ＶＲをＶＤＤレベルにしたままの状態で、駆動信号φＲ＜Ｍ＞が画素行＜Ｍ＞の画素リセット部２３６のゲートにパルス状に印加される。これにより画素行＜Ｍ＞の画素ソースフォロアトランジスタ２３７のゲートに電源電圧ＶＤＤが印加され、当該画素ソースフォロアトランジスタ２３７がオン状態となる。このようにして、画素行＜Ｍ＞に含まれる単位画素２３０が選択される（選択動作）。

同時に、読み出し対象の単位画素２３０特有のばらつきと、画素リセット時のノイズなどを含むノイズ信号が、単位画素２３０から垂直転送線２３９に出力される。このとき、クランプスイッチ２５３をオン（φＶＣＬがＨｉｇｈ）からオフ（φＶＣＬがＬｏｗ）状態にすることにより、サンプル容量２５１にノイズ信号レベルがサンプルされる。

その後、可変電圧ＶＲをＶＤＤレベルにしたままの状態で、駆動信号φＴ＜Ｍ＞が画素行＜Ｍ＞の転送トランジスタ２３４のゲートパルス状に印加される。これにより、光電変換素子２３１で光電変換された電荷は、電荷変換部２３３で電圧変換され、該電圧変換された信号は垂直転送線２３９に読み出される。画素出力スイッチが省略されているため、電荷変換部２３３によって電圧変換された撮像信号（光ノイズ和信号）は画素ソースフォロアトランジスタ２３７を介して、垂直転送線２３９に転送され、ノイズ除去部２４３に入力される。ノイズ除去部２４３は、撮像信号（光ノイズ和信号）からサンプル容量２５１にサンプルしたノイズ信号を差し引いて、撮像信号（光信号）として出力する。

その後、水平走査部２４５が、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の選択された列＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に列選択パルスφＨＣＬＫ＜Ｎ＞を順次印加し、各単位画素２３０で光電変換された撮像信号をノイズ除去部２４３を介して、水平転送線２５８に転送し、出力部３１に出力する。

撮像信号の水平転送線２５８への転送が終了すると、すなわち列カウンタ値（図６）が最大値（ｎ）までカウントアップされると、可変電圧ＶＲがＶｆｄ＿Ｌレベル（例えば、１Ｖ）にされる。

その後、可変電圧ＶＲをＶｆｄ＿Ｌレベルにしたままの状態で、駆動信号φＲ＜Ｍ＞が画素行＜Ｍ＞の画素リセット部２３６のゲートにパルス状に印加される。これにより画素行＜Ｍ＞の画素ソースフォロアトランジスタ２３７のゲートに非選択用電圧Ｖｆｄ＿Ｌが印加され、当該画素ソースフォロアトランジスタ２３７がオフ状態となる。このようにして、画素行＜Ｍ＞に含まれる単位画素２３０の選択が解除される（非選択動作）。

さらにその後、次の同期信号が入力されると、上記の処理を繰り返す。すなわち、比較例における通常動作時は、同期信号の入力後、行カウンタ値のカウントアップ、画素行の選択動作、被選択画素行からの撮像信号読み出し動作、被選択画素行の非選択動作を連続して順次行う。

図９は、比較例による撮像装置に通常以外のタイミングで水平同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。図８と同様に図中、最上段から順に、外部から入力される同期信号、検出された水平同期信号、検出された垂直同期信号、行カウンタ値、可変電圧ＶＲ、駆動信号φＲ＜Ｍ＞、駆動信号φＴ＜Ｍ＞、駆動信号φＨＣＬＫを示す。

同期信号は通常動作時には所定周期で入力されるが、電気メス等による外乱により、所定周期ではない意図しないタイミングで同期信号が誤入力される場合がある。図９では、そのように意図しないタイミングでの、同期信号の入力があった場合の動作を表している。

例えば、画素行＜Ｍ＞の単位画素２３０が選択されて読み出し動作が行われている最中に（タイミングｔ１）、外乱による水平同期信号の誤認識が発生した場合、列カウンタ値（図６）が最大値（ｎ）までカウントアップされていないため、画素行＜Ｍ＞の単位画素２３０に対する非選択動作が行われないまま、行カウンタ値のカウントアップ及び画素行＜Ｍ＋１＞の選択動作が行われ、画素行＜Ｍ＋１＞の単位画素２３０からの撮像信号読み出し動作が開始される。画素行＜Ｍ＞の単位画素２３０に対する非選択動作（破線で示すＶＲがＶｆｄ＿Ｌレベルにされた状態での駆動信号φＲ＜Ｍ＞の印加）が行われていないので、この時読み出される撮像信号は、画素行＜Ｍ＞と画素行＜Ｍ＋１＞の単位画素２３０による撮像信号が重複したものとなる。

さらに、正常な同期信号は所定周期で入力されるため、外乱による同期信号の誤認識が発生したとしても、前回の同期信号の入力から所定時間後（タイミングｔ２）に、正常な同期信号が入力される。タイミングｔ２における正常な同期信号の入力は、外乱による同期信号の誤認識により始められた画素行＜Ｍ＋１＞の読み出し動作の完了前となるため、上記の外乱による同期信号の誤認識により選択された画素行＜Ｍ＋１＞の単位画素２３０に対する非選択動作が行われないまま、行カウンタ値のカウントアップ及び画素行＜Ｍ＋２＞の選択動作が行われ、画素行＜Ｍ＋２＞の単位画素２３０からの撮像信号読み出し動作が開始される。画素行＜Ｍ＞及び画素行＜Ｍ＋１＞の単位画素２３０に対する非選択動作が行われていないので、この時読み出される撮像信号は、画素行＜Ｍ＞、画素行＜Ｍ＋１＞及び画素行＜Ｍ＋２＞の単位画素２３０による撮像信号が重複したものとなる。

画素行＜Ｍ＋２＞の単位画素２３０の読み出しは、正規のタイミングによる同期信号により始められたものであるので、新たに同期信号が入力されるまでに、画素行＜Ｍ＋２＞の単位画素２３０に対する非選択動作は行われる。しかし、行カウンタ値が「Ｍ＋２」となっているため、このフレームの読み出し中は画素行＜Ｍ＞及び画素行＜Ｍ＋１＞に含まれる画素リセット部２３６には駆動信号φＲが印加されないため、この２行の撮像信号は、当該フレームの読み出し中、他の画素行の撮像信号に重複することとなる。さらには、次のフレームにおいても、画素行＜Ｍ＞及び画素行＜Ｍ＋１＞が選択されて、それぞれの読み出しが終了して非選択動作が行われるまでは、これらの撮像信号が重複することとなる。

したがって、比較例では、通常以外のタイミングで水平同期信号が入力されると、少なくとも読み出し中のフレームと、その次のフレームとにおいて撮像信号の重複が起こり、いわゆるフレーム落ちが複数フレームにまたがって発生してしまう。

図１０は、比較例による撮像装置に通常以外のタイミングで垂直同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。図８と同様に図中、最上段から順に、外部から入力される同期信号、検出された水平同期信号、検出された垂直同期信号、行カウンタ値、可変電圧ＶＲ、駆動信号φＲ＜Ｍ＞、駆動信号φＴ＜Ｍ＞、駆動信号φＨＣＬＫを示す。図１０では、図９と同様に意図しないタイミングｔ３での、同期信号の入力があった場合の動作を表している。

例えば、画素行＜Ｍ＞の単位画素２３０が選択されて読み出し動作が行われている最中に（タイミングｔ３）、外乱による垂直同期信号の誤認識が発生した場合、列カウンタ値（図示せず）が最大値（ｎ）までカウントアップされていないため、画素行＜Ｍ＞の単位画素２３０に対する非選択動作が行われないまま、行カウンタ値のリセット及び画素行＜０＞の選択動作が行われ、画素行＜０＞の単位画素２３０からの撮像信号読み出し動作が開始される。画素行＜Ｍ＞の単位画素２３０に対する非選択動作が行われていないので、この時読み出される撮像信号は、画素行＜Ｍ＞と画素行＜０＞の単位画素２３０による撮像信号が重複したものとなる。

さらに、正常な同期信号は所定周期で入力されるため、外乱による同期信号の誤認識が発生したとしても、前回の同期信号の入力から所定時間後（タイミングｔ４）に、正常な同期信号（この例では水平同期信号）が入力される。正常な同期信号の入力は、外乱による同期信号の誤認識により始められた画素行＜０＞の読み出し動作の完了前となるため、上記の外乱時に選択されていた画素行＜Ｍ＞と正常な同期信号が新たに入力されたときに選択されていた画素行＜Ｍ＞の単位画素２３０に対する非選択動作（タイミングｔ４直前の破線で示すＶＲがＶｆｄ＿Ｌレベルにされた状態での駆動信号φＲ＜Ｍ＞の印加）が行われないまま、行カウンタ値のカウントアップ及び画素行＜１＞の選択動作が行われる。

画素行＜Ｍ＞と正常な同期信号が新たに入力された時に選択されていた画素行＜０＞に対する非選択動作が行われていないので、その後の撮像信号は、非選択動作が行われなかった画素行の撮像信号が（少なくとも、当該非選択動作が行われなかった画素行が再度選択されて読み出しが正常に終了して非選択動作が行われるまで）重複したものとなってしまう。

したがって、比較例では、通常以外のタイミングで垂直同期信号が入力されると、少なくとも読み出し中であったフレームと、その次に外乱により読み出しが開始されたフレーム、さらにはその次に正常な周期で入力される同期信号により読み出しが開始されるフレームにおいて撮像信号の重複が起こり、いわゆるフレーム落ちが複数フレームにまたがって発生してしまう。

図１１は、本発明の実施の形態による撮像装置の正常時の駆動タイミングを表すタイミングチャートである。図中、最上段から順に、外部から入力される同期信号、検出された水平同期信号、検出された垂直同期信号、行カウンタ値、可変電圧ＶＲ、駆動信号φＲ＜Ｍ＞、駆動信号φＴ＜Ｍ＞、駆動信号φＨＣＬＫを示す。

まず、同期信号が入力されて、水平同期信号が検出されると、当該水平同期信号の立下りのタイミングで可変電圧ＶＲがＶｆｄ＿Ｌレベル（例えば、１Ｖ）にされる。

次に、可変電圧ＶＲをＶｆｄ＿Ｌレベルにしたままの状態で、駆動信号φＲ＜Ｍ＞が同期信号入力時に選択されていた画素行＜Ｍ−１＞の画素リセット部２３６のゲートにパルス状に印加される。これにより画素行＜Ｍ−１＞の画素ソースフォロアトランジスタ２３７のゲートに非選択用電圧Ｖｆｄ＿Ｌが印加され、当該画素ソースフォロアトランジスタ２３７がオフ状態となる。このようにして、画素行＜Ｍ−１＞に含まれる単位画素２３０の選択が解除される（非選択動作）。

次に、可変電圧ＶＲがＶＤＤレベル（例えば、３．３Ｖ）にされる。また、可変電圧ＶＲの立ち上がりのタイミングで、行カウンタ値が「Ｍ−１」から「Ｍ」にカウントアップされる。

次に、可変電圧ＶＲをＶＤＤレベルにしたままの状態で、駆動信号φＲ＜Ｍ＞が画素行＜Ｍ＞の画素リセット部２３６のゲートにパルス状に印加される。これにより画素行＜Ｍ＞の画素ソースフォロアトランジスタ２３７のゲートに電源電圧ＶＤＤが印加され、当該画素ソースフォロアトランジスタ２３７がオン状態となる。このようにして、画素行＜Ｍ＞に含まれる単位画素２３０が選択される（選択動作）。

同時に、読み出し対象の単位画素２３０特有のばらつきと、画素リセット時のノイズなどを含むノイズ信号が、単位画素２３０から垂直転送線２３９に出力される。このとき、クランプスイッチ２５３をオン（φＶＣＬがＨｉｇｈ）からオフ（φＶＣＬがＬｏｗ）状態にすることにより、サンプル容量２５１にノイズ信号レベルがサンプルされる。

その後、可変電圧ＶＲをＶＤＤレベルにしたままの状態で、駆動信号φＴ＜Ｍ＞が画素行＜Ｍ＞の転送トランジスタ２３４のゲートパルス状に印加される。これにより、光電変換素子２３１で光電変換された電荷は、電荷変換部２３３で電圧変換され、該電圧変換された信号は垂直転送線２３９に読み出される。画素出力スイッチが省略されているため、電荷変換部２３３によって電圧変換された撮像信号（光ノイズ和信号）は画素ソースフォロアトランジスタ２３７を介して、垂直転送線２３９に転送され、ノイズ除去部２４３に入力される。ノイズ除去部２４３は、撮像信号（光ノイズ和信号）からサンプル容量２５１にサンプルしたノイズ信号を差し引いて、撮像信号（光信号）として出力する。

その後、水平走査部２４５が、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の選択された列＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に列選択パルスφＨＣＬＫ＜Ｎ＞を順次印加し、画素行＜Ｍ＞に含まれる各単位画素２３０で光電変換された撮像信号をノイズ除去部２４３を介して、水平転送線２５８に転送し、出力部３１に出力する。

さらにその後、次の同期信号が入力されると、上記の処理を繰り返す。すなわち、本実施の形態における通常動作時は、同期信号の入力後、入力時に選択されていた画素行の非選択動作、行カウンタ値のカウントアップ、画素行の選択動作、被選択画素行からの撮像信号読み出し動作を連続して順次行う。

なお、垂直同期信号が入力された場合は、上記の水平同期信号が入力されたときの動作を１〜数サイクル実行した後に、行カウンタ値のカウントアップに代えて、行カウンタ値をリセットする。

以上のように、本発明の実施の形態による撮像装置では、外部から水平または垂直同期信号が入力された時、すなわち列カウンタ値がリセットされる際に、当該水平または垂直同期信号に基づいて、選択されている画素行に対して非選択動作を行い、その後、行カウンタ値をカウントアップ（インクリメント）またはリセットして、次の画素行の選択動作を行う。

図１２は、本発明の実施の形態による撮像装置に通常以外のタイミングで水平同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。図１１と同様に図中、最上段から順に、外部から入力される同期信号、検出された水平同期信号、検出された垂直同期信号、行カウンタ値、可変電圧ＶＲ、駆動信号φＲ＜Ｍ＞、駆動信号φＴ＜Ｍ＞、駆動信号φＨＣＬＫを示す。

同期信号は通常動作時には所定周期で入力されるが、電気メス等による外乱により、所定周期ではない意図しないタイミングで同期信号が誤入力される場合がある。図１２では、そのように意図しないタイミングでの、同期信号の入力があった場合の動作を表している。

例えば、画素行＜Ｍ＞の単位画素２３０が選択されて読み出し動作が行われている最中に（タイミングｔ５）、外乱による水平同期信号の誤認識が発生した場合、本実施の形態では、まず選択されている画素行＜Ｍ＞の非選択動作を行う。その後、列カウンタ値のカウントアップ及び画素行＜Ｍ＋１＞の選択動作が行われ、画素行＜Ｍ＋１＞の単位画素２３０からの撮像信号読み出し動作が開始される。画素行＜Ｍ＞の単位画素２３０に対する非選択動作が行われているので、この時読み出される撮像信号には、画素行＜Ｍ＋１＞の単位画素２３０による撮像信号のみが含まれる。

さらに、正常な同期信号は所定周期で入力されるため、外乱による同期信号の誤認識が発生したとしても、前回の同期信号の入力から所定時間後（タイミングｔ６）に、正常な同期信号が入力される。正常な同期信号の入力は、外乱による同期信号の誤認識により始められた画素行＜Ｍ＋１＞の単位画素２３０に対する読み出し動作の完了前となる。本実施の形態では、上述したように同期信号の入力があると、まず選択されている画素行＜Ｍ＋１＞の非選択動作を行い、その後に行カウンタ値のカウントアップ及び画素行＜Ｍ＋２＞の選択動作、被選択画素行＜Ｍ＋２＞からの読み出し動作を行う。よって、撮像信号の読み出し中に同期信号が入力されても、読み出し中の画素行に対する非選択動作が行われるため、次の画素行への撮像信号の重複が起こらない。

以上のように、本実施の形態によれば、外部から水平同期信号の入力があると、当該水平同期信号に基づいて、まず選択されている画素行の非選択動作を行い、その後に行カウンタ値のカウントアップ及び画素行の選択動作、被選択画素行からの読み出し動作を行う。よって、通常以外のタイミングで水平同期信号が入力された場合でも、画素行の非選択動作が正常に行われるため、撮像信号の重複が起こらない。そのため、読み出し中であった画素行の撮像信号以外には影響がなく、フレーム落ちなどの欠陥が発生することを防止できる。

図１３は、本発明の実施の形態による撮像装置に通常以外のタイミングで垂直同期信号が入力された場合の駆動タイミングを表すタイミングチャートである。図１１及び図１２と同様に図中、最上段から順に、外部から入力される同期信号、検出された水平同期信号、検出された垂直同期信号、行カウンタ値、可変電圧ＶＲ、駆動信号φＲ＜Ｍ＞、駆動信号φＴ＜Ｍ＞、駆動信号φＨＣＬＫを示す。図１３では、図１１と同様に意図しないタイミングでの、同期信号の入力があった場合の動作を表している。

例えば、画素行＜Ｍ＞の単位画素２３０が選択されて読み出し動作が行われている最中に（タイミングｔ７）、外乱による垂直同期信号の誤認識が発生した場合、本実施の形態では、まず選択されている画素行＜Ｍ＞の非選択動作を行う。その後、行カウンタ値のリセット及び画素行＜０＞の選択動作が行われ、画素行＜０＞の単位画素２３０からの撮像信号読み出し動作が開始される。画素行＜Ｍ＞の単位画素２３０に対する非選択動作が行われているので、この時読み出される撮像信号には、画素行＜０＞の単位画素２３０による撮像信号のみが含まれる。

さらに、正常な同期信号は所定周期で入力されるため、外乱による同期信号の誤認識が発生したとしても、前回の同期信号の入力から所定時間後（タイミングｔ８）に、正常な同期信号（この例では水平同期信号）が入力される。正常な同期信号の入力は、外乱による同期信号の誤認識により始められた画素行＜０＞の読み出し動作の完了前となる。本実施の形態では、上述したように同期信号の入力があると、まず選択されている画素行＜０＞の非選択動作を行い、その後に行カウンタ値のカウントアップ及び画素行＜１＞の選択動作、被選択画素行＜１＞からの読み出し動作を行う。よって、被選択画素行からの読み出し動作中に、正常な同期信号が入力され、再度行カウンタ値のカウントアップ及び画素行＜１＞の選択動作が行われても、読み出し中の画素行に対する非選択動作が行われるため、次のフレームへの撮像信号の重複が起こらない。

以上のように、本実施の形態によれば、外部から垂直同期信号の入力があると、当該垂直同期信号に基づいて、まず選択されている画素行の非選択動作を行い、その後に行カウンタ値のリセット及び画素行＜０＞の選択動作、被選択画素行からの読み出し動作を行う。よって、通常以外のタイミングで垂直同期信号が入力された場合でも、画素行の非選択動作が正常に行われるため、撮像信号の重複が起こらない。そのため、読み出し中であった画素行の撮像信号以外には影響がなく、フレーム落ちなどの欠陥が発生することを防止できる。

以上、本発明の実施の形態によれば、外部から入力される同期信号に基づいて、常に、選択されている画素行の非選択動作を行ってから、行カウンタ値の更新（カウントアップまたはリセット）を行うため、同期信号が通常の周期以外で入力されたり、外乱により同期信号の誤認識があったりした場合でも、撮像信号の重複を避けることができるので、影響を当該同期信号の入力（外乱による誤認識を含む）があった画素行のみで抑えることが可能となる。よって、フレーム落ちなどの欠陥を防止することが可能となる。

また、本発明の実施の形態によれば、同期信号が通常の周期以外で入力された場合でも、撮像信号の重複を避けることができるので、任意のタイミングでカウンタをリセットするための同期信号を入力することが可能となる。よって、撮像装置の設計の自由度を増やすことができる。

なお、上述の実施の形態では、ノイズ除去部２４３をサンプル容量２５１と転送容量２５２との二つの容量を用いて構成したが、図１４に示すように、ノイズ除去部２４３ａを転送容量２５２のみを用いて構成するようにしてもよい。この場合、ノイズ除去部２４３ａは、転送容量（ＡＣ結合コンデンサ）２５２と、クランプスイッチ（トランジスタ）２５３と、を含む。また、ノイズ除去部２４３ａと列選択スイッチ（第２の転送部）２５４の間には、水平転送線２５８に接続された電流源（不図示）により駆動される列ソースフォロアトランジスタ２４４が設けられる。

転送容量２５２は、一端側が垂直転送線２３９に接続され、他端側が列ソースフォロアトランジスタ２４４に接続される。クランプスイッチ２５３は、一端側がクランプ電圧Ｖｃｌｐが供給される信号線に接続される。クランプスイッチ２５３の他端側は、転送容量２５２と列ソースフォロアトランジスタ２４４間に接続され、ゲートには、タイミング生成部２５から駆動信号φＶＣＬが入力される。ノイズ除去部２４３ａに入力される撮像信号はノイズ成分を含んだ光ノイズ和信号である。

タイミング生成部２５から、駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３がオン状態となり、転送容量２５２は、クランプ電圧Ｖｃｌｐによりリセットされる。Ｖｃｌｐ電圧を基準にノイズ除去部２４３ａでノイズ除去された撮像信号は、列ソースフォロアトランジスタ２４４のゲートに入力される。

列ソースフォロアトランジスタ２４４の一端側は、電源電圧ＶＤＤに接続され、他端側は列選択スイッチ２５４の一端側に接続され、ゲートにはノイズ除去部２４３ａでノイズ除去された撮像信号が入力される。

図１４に示すノイズ除去部２４３ａは、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量２５２の容量は、列ソースフォロアトランジスタ２４４の入力容量に対する十分な容量であればよい。加えて、ノイズ除去部２４３ａは、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。

１ 内視鏡システム
２ 内視鏡
３ 伝送ケーブル
４ 操作部
４ａ 処置具挿入部
５ コネクタ部
６ プロセッサ
７ 表示装置
２０ 撮像部
２１ 第１チップ
２２ 第２チップ
２３ 受光部
２４ 読み出し部
２５ タイミング生成部
２７ バッファ
２８ 同期信号検出部
３０ カウンタ制御部
３１ 出力部
３２ 列カウンタ
３３ 行カウンタ
３４ 制御信号生成部
５１ ＡＦＥ部
５２ 撮像信号処理部
５３ 駆動信号生成部
６１ 電源部
６２ 画像信号処理部
２３０ 単位画素
２３１ 光電変換素子
２３３ 電荷変換部
２３４ 転送トランジスタ（第１の転送部）
２３６ 画素リセット部
２３７ 画素ソースフォロアトランジスタ（画素増幅トランジスタ）
２３９ 垂直転送線（第１の転送線）
２４１ 垂直走査部（行選択部）
２４２ 電流源
２４３ ノイズ除去部
２４４ 列ソースフォロアトランジスタ
２４５ 水平走査部（列選択部）
２４６ 基準電圧生成部
２５１ サンプル容量
２５２ 転送容量
２５３ クランプスイッチ
２５４ 列選択スイッチ（第２の転送部）
２５６ 水平リセットトランジスタ
２５８ 水平転送線（第２の転送線）
２９１，２９２ 抵抗
２９３ マルチプレクサ

Claims (5)

1. 二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、
   前記画素に接続され、前記撮像信号を転送する第１の転送線と、
   前記撮像信号を前記第１の転送線に読み出すために前記複数の画素から選択対象画素を選択する選択動作と、前記選択された画素の選択を解除する非選択動作とを行う画素選択手段と、
   外部からの同期信号に基づいて前記非選択動作を行ってから、新たな選択対象画素の選択動作を行うように、前記画素選択手段を制御する制御手段と、
   第１の電圧と、前記第１の電圧よりも低い第２の電圧とを生成する基準電圧生成部と、
   画素行を示すカウンタ値を、前記同期信号に基づき更新するカウンタ部と、
   を備え、
   前記画素は、
   受光量に応じて光電変換を行い、電荷を蓄積する光電変換素子と、
   前記蓄積される電荷を転送する第１の転送部と、
   前記転送される電荷を撮像信号へ変換する電荷変換部と、
   前記基準電圧生成部及び前記電荷変換部に接続され、前記基準電圧生成部が生成する前記第１の電圧を供給することにより前記電荷変換部を前記第１の電圧にリセットする画素リセット部と、
   前記電荷変換部に接続されるゲートを有し、前記基準電圧生成部と前記第１の転送線に接続され、前記ゲートに前記第１の電圧が印加されるとオン状態となり、前記ゲートに前記第２の電圧が印加されるとオフ状態となる画素増幅トランジスタと、を備え、
   前記画素選択手段は、前記選択対象画素の前記画素増幅トランジスタをオン状態とすることにより前記選択動作を行い、前記選択された画素の前記画素増幅トランジスタをオフ状態とすることにより前記選択された画素の選択を解除する非選択動作を行い、
   前記制御手段は、前記同期信号が入力されるたびに、更新前の前記カウンタ値が示す画素行の前記非選択動作を行ってから、更新後の前記カウンタ値が示す画素行の前記選択動作を行うように前記画素選択手段を制御することを特徴とする撮像素子。
2. 請求項１に記載の撮像素子を備えることを特徴とする撮像装置。
3. 請求項２に記載の撮像装置を、挿入部の先端側に備えることを特徴とする内視鏡。
4. 請求項３に記載の内視鏡と、前記撮像信号を画像信号に変換する処理手段と、を備えることを特徴とする内視鏡システム。
5. 二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素であって、それぞれが受光量に応じて光電変換を行い、電荷を蓄積する光電変換素子と、前記蓄積される電荷を転送する第１の転送部と、前記転送される電荷を撮像信号へ変換する電荷変換部と、前記電荷変換部をリセットする画素リセット部と、前記電荷変換部に接続されるゲートを有する画素増幅トランジスタと、を含む複数の画素と、前記画素に接続され、前記撮像信号を転送する第１の転送線と、を備えた撮像素子の駆動方法であって、
   第１の電圧と、前記第１の電圧よりも低い第２の電圧とを生成する基準電圧生成ステップと、
   前記電荷変換部に前記第１の電圧を供給することにより前記電荷変換部を前記第１の電圧にリセットする画素リセットステップと、
   外部からの同期信号に基づいて、前記画素増幅トランジスタのゲートに前記第２の電圧を印加して前記画素増幅トランジスタをオフ状態とすることにより、カウンタ値が示す画素行において前記撮像信号を前記第１の転送線に読み出すために選択されている画素の選択を解除する非選択動作を行う非選択ステップと、
   前記同期信号に基づいて、前記画素行を示すカウンタ値を更新するカウントステップと、
   前記非選択ステップの後に、前記画素増幅トランジスタのゲートに前記第１の電圧を印加して前記画素増幅トランジスタをオン状態とすることにより、前記撮像信号を前記第１の転送線に読み出すために、前記カウントステップで更新された前記カウンタ値が示す画素行において前記複数の画素から選択対象画素を選択する選択動作を行う選択ステップと、
   前記選択された画素から前記撮像信号を前記第１の転送線に読み出す読み出しステップと、
   を備えることを特徴とする撮像素子の駆動方法。
   

Images