JP5861012B1 - 撮像素子、撮像装置、内視鏡、内視鏡システム - Google Patents

Abstract

ＯＢ領域の読み出し時間の短縮化を行うことができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供する。所定電圧に応じた基準信号を生成して出力する基準信号生成部２４８と、撮像部２０は、撮像信号を生成して出力する複数の単位画素２３０と、基準信号および撮像信号をそれぞれ異なる期間に転送する垂直走査部２４１および水平走査部２４５と、基準信号および撮像信号を個別に保持し、順次切り替えて出力するバッファ２６と、を備える。

Description

本発明は、被写体を撮像して該被写体の画像データを生成する撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法に関する。

従来、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の撮像素子を有する撮像装置において、黒基準レベルを得るために、ＯＢ（Optical Black）画素と呼ばれる遮光された複数の画素を設けることが知られている（例えば、特許文献１参照）。この技術では、ＯＢ画素を複数行複数列にわたって設け、遮光されていない有効領域の撮像信号からＯＢ領域における黒レベルを決定する黒基準信号を差し引くことによって、有効領域の撮像信号に含まれるノイズ成分を除去する。

特開２０１２−２３５１９３号公報

ところで、近年、撮像素子の多画素化が進むとともに、各画素から信号を読み出す読み出し速度の高速化が求められている。しかしながら、従来の有効領域の撮像信号からＯＢ領域の黒基準信号を差し引く方法では、撮像素子の多画素化にともなって、ＯＢ画素も増加するため、ＯＢ領域の黒基準信号の出力に時間を要するという問題点があった。

本発明は、上記に鑑みてなされたものであって、ＯＢ領域の読み出し時間を短縮することができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る撮像素子は、所定電圧に応じた基準信号を生成して出力する基準信号生成部と、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、前記基準信号生成部から出力される前記基準信号および前記複数の画素の各々から出力される前記撮像信号をそれぞれ異なる期間に転送する転送部と、前記転送部から転送された前記基準信号および前記撮像信号を個別に保持し、順次切り替えて出力する出力部と、を備えたことを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記出力部は、前記基準信号を保持する第１保持部と、前記撮像信号を保持する第２保持部と、前記第１保持部および前記第２保持部にそれぞれ接続され、前記第１保持部および前記第２保持部に保持された信号を順次切り替えて出力する切替部と、を有することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第２保持部と前記切替部との間に設けられ、前記切替部が前記第１保持部によって保持された前記基準信号を出力した後に、前記第１保持部をリセットするリセット部をさらに備えたことを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第１保持部の容量は、前記第２保持部の容量より大きいことを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記基準信号は、前記撮像信号の黒レベルを決定する黒基準信号であることを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記基準信号生成部は、１ラインごとに前記基準信号を生成し、前記切替部は、１画素ごとに前記基準信号と前記撮像信号を切り替えて出力することを特徴とする。

また、本発明に係る撮像装置は、上記の撮像素子を備えたことを特徴とする。

また、本発明に係る内視鏡は、上記の撮像装置を、挿入部の先端側に備えることを特徴とする。

また、本発明に係る内視鏡システムは、上記の内視鏡と、撮像信号を画像信号に変換する処理手段と、を備えたことを特徴とする。

また、本発明に係る撮像素子の駆動方法は、受光量に応じた撮像信号を生成して出力する撮像素子の駆動方法であって、所定電圧に応じた基準信号および前記撮像信号を生成して個別に保持し、順次切り替えて出力することを特徴とする。

本発明によれば、ＯＢ領域の読み出し時間を短縮することができるという効果を奏する。

図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。 図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。 図３は、図２に示す第１チップの詳細な構成を示すブロック図である。 図４は、図２に示す第１チップの構成を示す回路図である。 図５Ａは、本発明の実施の形態１による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。 図５Ｂは、本発明の実施の形態１による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。 図６は、本発明の実施の形態１に係る撮像部の駆動タイミングを表すタイミングチャートである。 図７は、図６の領域を拡大したタイミングチャートである。 図８は、本発明の実施の形態２に係る撮像部における第１チップの詳細な構成を示すブロック図である。 図９は、本発明の実施の形態２に係る撮像部における第１チップの構成を示す回路図である。 図１０は、本発明の実施の形態２に係る撮像部の駆動タイミングを表すタイミングチャートである。 図１１は、図１０の領域を拡大したタイミングチャートである。

以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

（実施の形態１）
〔内視鏡システムの構成〕
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。

内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内画像を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。

伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２と光源装置８とを接続する。

コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（Ａ／Ｄ変換）して画像信号としてプロセッサ６へ出力する。

プロセッサ６は、コネクタ部５から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム１全体を統括的に制御する。なお、本実施の形態１では、プロセッサ６が処理装置として機能する。

表示装置７は、プロセッサ６が画像処理を施した画像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。

光源装置８は、例えばハロゲンランプや白色ＬＥＤ（Light Emitting Diode）等を用いて構成され、コネクタ部５、伝送ケーブル３を経由して内視鏡２の挿入部の先端側から被写体へ向けて照明光を照射する。

内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像部２０（撮像装置）が設けられ、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像部２０は、伝送ケーブル３により、操作部４を介してコネクタ部５に接続される。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。

図２は、内視鏡システム１の要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部構成の詳細および内視鏡システム１内の電気信号の経路を説明する。

図２に示すように、撮像部２０は、受光部２３、読み出し部２４、タイミング生成部２５およびバッファ２６を有する第１チップ（撮像素子）２１と、バッファ２７を有する第２チップ２２と、を備える。

撮像部２０の第１チップ２１は、複数の単位画素が行列方向に２次元マトリクス状に配置される受光部２３と、受光部２３で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から入力された基準クロック信号および同期信号に基づきタイミング信号を生成して読み出し部２４に出力するタイミング生成部２５と、読み出し部２４が受光部２３から読み出した撮像信号および基準信号を一時的に保持するバッファ２６と、を有する。なお、第１チップ２１のより詳細な構成については、図３を参照して後述する。

撮像部２０の第２チップ２２は、伝送ケーブル３およびコネクタ部５を介して、第１チップ２１から出力される撮像信号の交流成分のみをプロセッサ６へ送信する送信部として機能するバッファ２７を有する。なお、第１チップ２１と第２チップ２２に搭載される回路の組み合わせは設定の都合に合わせて適宜変更可能である。

また、撮像部２０は、伝送ケーブル３を介してプロセッサ６内の電源部６１で生成された電源電圧（ＶＤＤ）をグランド（ＧＮＤ）とともに受け取る。撮像部２０に供給される電源電圧（ＶＤＤ）とグランド（ＧＮＤ）との間には、電源安定用のコンデンサＣ１００が設けられている。

コネクタ部５は、アナログ・フロント・エンド部５１（以下、「ＡＦＥ部５１」という）と、撮像信号処理部５２と、駆動信号生成部５３と、を有する。コネクタ部５は、内視鏡２（撮像部２０）とプロセッサ６とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部５と撮像部２０は、伝送ケーブル３で接続され、コネクタ部５とプロセッサ６とは、コイルケーブルにより接続される。また、コネクタ部５は、光源装置８にも接続されている。

ＡＦＥ部５１は、撮像部２０から伝送された撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分をとりだし、分圧抵抗で動作点を決定する。ＡＦＥ部５１は、撮像部２０から伝送されたアナログの撮像信号をＡ／Ｄ変換を行ってデジタルの撮像信号として撮像信号処理部５２へ出力する。

撮像信号処理部５２は、ＡＦＥ部５１から入力されるデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。撮像信号処理部５２は、例えばＦＰＧＡ（Field Programmable Gate Array）を用いて構成される。

駆動信号生成部５３は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して撮像部２０のタイミング生成部２５へ出力する。ここで、駆動信号生成部５３が生成する同期信号は、水平同期信号と垂直同期信号とを含む。

プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、を備える。

電源部６１は、電源電圧（ＶＤＤ）を生成し、この生成した電源電圧をグランド（ＧＮＤ）とともに、コネクタ部５および伝送ケーブル３を介して、撮像部２０に供給する。

画像信号処理部６２は、撮像信号処理部５２で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。

クロック生成部６３は、内視鏡システム１の各構成部の動作の基準となる基準クロックを生成し、この基準クロック信号を駆動信号生成部５３へ出力する。

表示装置７は、画像信号処理部６２から入力される画像信号に基づいて、撮像部２０が撮像した画像を表示する。表示装置７は、液晶や有機ＥＬ（Electro Luminescence）等の表示パネル等を用いて構成される。

〔第１チップの構成〕
次に、上述した第１チップ２１の詳細な構成について説明する。
図３は、図２に示す第１チップ２１の詳細な構成を示すブロック図である。図４は、第１チップ２１の構成を示す回路図である。

図３および図４に示すように、第１チップ２１は、受光部２３と、読み出し部２４（駆動部）と、タイミング生成部２５と、バッファ２６と、ヒステリシス部２８と、を有する。

ヒステリシス部２８は、伝送ケーブル３を介して入力された基準クロック信号および同期信号の波形整形を行い、この波形整形を行った基準クロック信号および同期信号をタイミング生成部２５に出力する。

タイミング生成部２５は、ヒステリシス部２８から入力された基準クロック信号および同期信号に基づいて、各種駆動信号を生成し、後述する読み出し部２４の垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５および基準電圧生成部２４６と、後述するバッファ２６の第１スイッチ２６１ａ、第２スイッチ２６１ｂおよびマルチプレクサ２６６へ出力する。

読み出し部２４は、後述する受光部２３の複数の画素の各々から出力される撮像信号および基準信号生成部から出力される基準信号をそれぞれ異なる期間に転送する。本実施の形態１では、読み出し部２４が転送部として機能する。

ここで、読み出し部２４の詳細な構成について説明する。読み出し部２４は、垂直走査部２４１（行選択回路）と、電流源２４２と、ノイズ除去部２４３と、列ソースフォロアバッファ２４４（トランジスタ）と、水平走査部２４５（列選択回路）と、基準電圧生成部２４６と、基準信号生成部２４８と、を含む。

垂直走査部２４１は、タイミング生成部２５から入力された駆動信号（φＴ，φＲ等）に基づいて、受光部２３の選択された行＜Ｍ＞（Ｍ＝０，１，２，…，ｍ−１，ｍ）に行選択パルスφＴ＜Ｍ＞およびφＲ＜Ｍ＞を印加して、受光部２３の各単位画素２３０を電流源２４２で駆動し、撮像信号および画素リセット時のノイズ信号を垂直転送線（第１の転送線）２３９に転送し、ノイズ除去部２４３に出力する。

ノイズ除去部２４３は、各単位画素２３０の出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素２３０で光電変換された撮像信号を出力する。なお、ノイズ除去部２４３の詳細は後述する。

水平走査部２４５は、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の選択された列＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に列選択パルスφＨＣＬＫ＜Ｎ＞を印加し、各単位画素２３０で光電変換された撮像信号をノイズ除去部２４３を介して、水平転送線（第２の転送線）２５８に転送し、出力部２６７に出力する。

第１チップ２１の受光部２３には、多数の単位画素２３０（光電変換部）が二次元マトリクス状に配列される。各単位画素２３０は、光電変換素子２３１（フォトダイオード）と、電荷変換部２３３と、転送トランジスタ２３４（第１の転送部）と、画素リセット部２３６（トランジスタ）と、画素ソースフォロアトランジスタ２３７と、基準信号生成部２４８と、を含む。なお、本明細書では、１または複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１または複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０には、１つの単位セルが含まれる。

光電変換素子２３１は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１のカソード側は、転送トランジスタ２３４の一端側に接続され、アノード側はグランドＧＮＤに接続される。

電荷変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１で蓄積された電荷を電圧に変換する。

転送トランジスタ２３４は、光電変換素子２３１から電荷変換部２３３に電荷を転送する。転送トランジスタ２３４のゲートには、駆動信号φＴが供給される信号線が接続され、他端側には、電荷変換部２３３に接続される。垂直走査部２４１から信号線を介して駆動信号φＴが供給されると、転送トランジスタ２３４がオン状態となり、光電変換素子２３１から電荷変換部２３３に信号電荷が転送される。

画素リセット部２３６（トランジスタ）は、電荷変換部２３３を所定電位にリセットする。画素リセット部２３６は、一端側が可変電圧ＶＲに接続され、他端側が電荷変換部２３３に接続され、ゲートには駆動信号φＲが供給される信号線が接続される。垂直走査部２４１から信号線を介して駆動信号φＲが供給されると、画素リセット部２３６がオン状態となり、電荷変換部２３３に蓄積された信号電荷が放出されて、電荷変換部２３３が所定電位にリセットされる。

画素ソースフォロアトランジスタ２３７（画素増幅部）は、一端側が可変電圧ＶＲに接続され、他端側が垂直転送線２３９に接続される。ゲートには電荷変換部２３３で電圧変換された信号（撮像信号またはリセット時の信号）が入力される。後述する選択動作の後に、転送トランジスタ２３４のゲートに駆動信号φＴが供給されると、光電変換素子２３１から電荷が読み出され、電荷変換部２３３にて電圧変換された後に、画素ソースフォロアトランジスタ２３７を介して、垂直転送線２３９に転送される。

本実施の形態１では、可変電圧ＶＲが電源電圧ＶＤＤのレベル（例えば、３．３Ｖ）にある時に画素リセット部２３６のゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７がオン状態となり、当該画素リセット部２３６を含む単位画素が選択される（選択動作）。また、可変電圧ＶＲが非選択用電圧Ｖｆｄ＿Ｌレベル（例えば、１Ｖ）の時に画素リセット部２３６のゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７がオフ状態となり、当該画素リセット部２３６を含む単位画素の選択が解除される（非選択動作）。

基準信号生成部２４８は、単位画素２３０の列とは別に、専用の垂直転送線２３９ｂに接続される。基準信号生成部２４８は、所定電圧に応じた基準信号を生成して出力する。

ここで、基準信号生成部２４８の詳細な構成について説明する。基準信号生成部２４８は、基準信号生成用リセット部２３６ｂ（トランジスタ）と、基準信号生成用ソースフォロアトランジスタ２３７ｂと、を含む。すなわち、単位画素２３０から光電変換素子２３１（フォトダイオード）と、電荷変換部２３３と、転送トランジスタ２３４（第１の転送部）と、を省略した構成である。

基準信号生成用リセット部２３６ｂは、基準信号生成用ソースフォロアトランジスタ２３７ｂのゲートを所定電位に固定する。基準信号生成用リセット部２３６ｂは、一端側が基準電圧生成部２４６から供給される基準信号用電圧Ｖｆｄ＿Ｈに接続され、他端側が基準信号生成用ソースフォロアトランジスタ２３７ｂのゲートに接続され、ゲートには電源電圧ＶＤＤが供給される信号線が接続される。基準信号生成用リセット部２３６ｂのゲートには、電源電圧ＶＤＤが供給される信号線が接続されているため、基準信号生成用リセット部２３６ｂは、常に基準信号生成用ソースフォロアトランジスタ２３７ｂのゲートを電圧Ｖｆｄ＿Ｈに固定している。

基準信号生成用ソースフォロアトランジスタ２３７ｂは、一端側が電源電圧ＶＤＤに接続され、他端側が垂直転送線２３９ｂに接続される。ゲートには、基準信号用電圧Ｖｆｄ＿Ｈが入力される。常時、基準信号用電圧Ｖｆｄ＿Ｈに応じた基準信号（黒基準信号）が、基準信号生成用ソースフォロアトランジスタ２３７ｂを介して、垂直転送線２３９ｂに転送される。

基準信号生成部２４８専用の垂直転送線２３９ｂは、複数行の単位画素２３０が接続される代わりに、基準信号生成部２４８が接続されていること以外は、通常の垂直転送線２３９と同様である。すなわち、垂直転送線２３９ｂで転送される黒基準信号は、垂直転送線２３９で転送される撮像信号と同様にノイズ除去部２４３に入力される。

電流源２４２は、一端側が垂直転送線２３９に接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。単位画素２３０および基準信号生成部２４８を電流源２４２で駆動し、単位画素２３０の出力（撮像信号）および基準信号生成部２４８の出力（黒基準信号）を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された信号（撮像信号および黒基準信号）は、ノイズ除去部２４３に入力される。

ノイズ除去部２４３は、転送容量２５２（ＡＣ結合コンデンサ）と、クランプスイッチ２５３（トランジスタ）と、を含む。転送容量２５２は、一端側が垂直転送線２３９に接続され、他端側が列ソースフォロアバッファ２４４に接続される。クランプスイッチ２５３は、一端側が基準電圧生成部２４６からクランプ電圧Ｖｃｌｐが供給される信号線に接続される。クランプスイッチ２５３の他端側は、転送容量２５２と列ソースフォロアバッファ２４４間に接続され、ゲートには、タイミング生成部２５から駆動信号φＶＣＬが入力される。ノイズ除去部２４３に入力される撮像信号はノイズ成分を含む。

タイミング生成部２５から、駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３がオン状態となり、転送容量２５２は、基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。黒基準信号およびノイズ除去部２４３でノイズ除去された撮像信号は、列ソースフォロアバッファ２４４のゲートに入力される。

ノイズ除去部２４３は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量２５２（ＡＣ結合コンデンサ）の容量は、列ソースフォロアバッファ２４４の入力容量に対する十分な容量であればよい。加えて、ノイズ除去部２４３は、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。

列ソースフォロアバッファ２４４の一端側は、電源電圧ＶＤＤに接続され、他端側は列選択スイッチ２５４（第２の転送部）の一端側に接続され、ゲートにはノイズ除去部２４３を介して撮像信号および黒基準信号が入力される。列選択スイッチ２５４の一端側は、列ソースフォロアバッファ２４４の他端側に接続され、他端側は水平転送線２５８（第２の転送線）に接続される。

水平リセットトランジスタ２５６の一端側は水平リセット電圧Ｖｃｌｒに接続され、他端側は水平転送線２５８に接続される。水平リセットトランジスタ２５６のゲートには、タイミング生成部２５から駆動信号φＨＣＬＲが入力される。タイミング生成部２５から駆動信号φＨＣＬＲが水平リセットトランジスタ２５６のゲートに入力されると、水平リセットトランジスタ２５６がオン状態となり、水平転送線２５８がリセットされる。

列選択スイッチ２５４の一端側は、列ソースフォロアバッファ２４４の他端側に接続され、他端側は水平転送線（第２の転送線）２５８に接続される。列選択スイッチ２５４のゲートには、水平走査部２４５から駆動信号（列選択パルス）φＨＣＬＫ＜Ｎ＞を供給するための信号線が接続される。列＜Ｎ＞の列選択スイッチ２５４のゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞が供給されると、列選択スイッチ２５４がオン状態となり、列＜Ｎ＞の垂直転送線２３９の信号（撮像信号および黒基準信号）が水平転送線２５８に転送される。

定電流源２５７は、一端側が水平転送線２５８に接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ２が印加される。定電流源２５７は、列ソースフォロアバッファ２４４を駆動し、撮像信号を垂直転送線２３９および黒基準信号を垂直転送線２３９ｂからそれぞれ水平転送線２５８へ読み出す。水平転送線２５８へ読み出された信号は、バッファ２６に入力され保持される。

基準電圧生成部２４６は、タイミング生成部２５から入力される信号に基づいて、電源電圧ＶＤＤから基準信号用電圧Ｖｆｄ＿Ｈと、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐとを生成する。なお、基準電圧生成部２４６の構成は、後述する図５Ａおよび図５Ｂで詳細に説明する。

バッファ２６は、水平転送線２５８から入力された撮像信号および基準信号（黒基準信号）を個別に保持し、タイミング生成部２５から入力される信号に基づいて、順次切り替えて撮像信号および基準信号（黒基準信号）を第２チップ２２へ出力する。なお、本実施の形態１では、バッファ２６が出力部として機能する。

ここで、バッファ２６の詳細な構成について説明する。バッファ２６は、第１スイッチ２６１ａと、第２スイッチ２６１ｂと、第１保持部２６２、第２保持部２６３と、第１オペアンプ２６４、第２オペアンプ２６５と、マルチプレクサ２６６と、出力部２６７と、を有する。

第１スイッチ２６１ａは、一端側が水平転送線２５８に接続され、他端側が第１オペアンプ２６４の入力に接続される。第１スイッチ２６１ａは、タイミング生成部２５から入力される駆動信号（φＳＨ１）に基づいて、第１保持部２６２と水平転送線２５８とを接続する。

第２スイッチ２６１ｂは、一端側が水平転送線２５８に接続され、他端側が第２オペアンプ２６５の入力に接続される。第２スイッチ２６１ｂは、タイミング生成部２５から入力される駆動信号（φＳＨ２）に基づいて、第２保持部２６３と水平転送線２５８とを接続する。

第１保持部２６２は、コンデンサを用いて構成され、一端側が第１スイッチ２６１ａの他端側と第１オペアンプ２６４の入力とに接続され、他端側がグランドに接続される。第１オペアンプ２６４の出力は、マルチプレクサ２６６の入力に接続される。第１保持部２６２は、水平転送線２５８を通じて入力される基準信号（黒基準信号）を保持し、第１スイッチ２６１ａがオフ状態になっている間は、保持した基準信号（黒基準信号）をマルチプレクサ２６６に出力する。ここで、基準信号（黒基準信号）の保持とは、基準信号の信号レベル（電圧）に対応した電荷量を保持することである。また、第１保持部２６２の容量Ｃ１は、第２保持部２６３の容量Ｃ２より大きければ（Ｃ１＞Ｃ２）、より好ましい。

第２保持部２６３は、コンデンサを用いて構成され、一端側が第２スイッチ２６１ｂの他端側と第２オペアンプ２６５の入力とに接続され、他端側がグランドに接続される。第２オペアンプ２６５の出力は、マルチプレクサ２６６入力に接続される。第２保持部２６３は、水平転送線２５８を通じて入力される撮像信号を保持し、第２スイッチ２６１ｂがオフ状態になっている間は、保持した撮像信号をマルチプレクサ２６６に出力する。ここで、撮像信号の保持とは、撮像信号に相当する電荷量を保持することである。

マルチプレクサ２６６は、タイミング生成部２５から供給される駆動信号（φＭＵＸＳＥＬ）により駆動され、第１保持部２６２から入力される基準信号（黒基準信号）と、第２保持部２６３から入力される撮像信号とを、出力部２６７（アンプ）を介して第２チップ２２に順次切り替えて出力する。この意味で、本実施の形態１では、マルチプレクサ２６６が切替部として機能する。マルチプレクサ２６６は、タイミング生成部２５からパルス状の駆動信号（φＭＵＸＳＥＬ：Ｈｉｇｈ）が出力された場合、第２保持部２６３から入力される撮像信号を第２チップ２２へ出力する。

出力部２６７は、ノイズ除去された撮像信号と基準電圧Ｖｒｅｆとを必要に応じて信号増幅して、交互に第２チップ２２に出力する。

第２チップ２２では、ノイズ除去された撮像信号と基準電圧Ｖｒｅｆとの交流成分のみを、伝送ケーブル３を介して、コネクタ部５に伝送する。

〔基準電圧生成部の構成〕
次に、基準電圧生成部２４６の構成について説明する。図５Ａおよび図５Ｂは、基準電圧生成部２４６の構成を示す回路図である。

図５Ａに示す基準電圧生成部２４６ａは、２つの抵抗２９１及び２９２からなる抵抗分圧回路と、駆動信号φＶＲＳＥＬで駆動されるマルチプレクサ２９３と、を含む。

マルチプレクサ２９３は、タイミング生成部２５から入力される駆動信号φＶＲＳＥＬに従い、電源電圧ＶＤＤと抵抗分圧回路で生成された非選択用電圧Ｖｆｄ＿Ｌとを交互に切り替えて可変電圧ＶＲとして全画素及び基準信号生成部２４８に印加する。

図５Ｂに示す基準電圧生成部２４６ｂは、２つの抵抗２９１及び２９２からなる抵抗分圧回路と、駆動信号φＶＳＨで駆動されるスイッチ２９４（トランジスタ）と、を含む。基準電圧生成部２４６ｂは、スイッチ２９４の駆動により駆動信号φＶＳＨが駆動するタイミングで、電源電圧ＶＤＤから基準信号用電圧Ｖｆｄ＿Ｈと、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐとを生成する。

〔撮像部２０の動作〕
次に、撮像部２０の駆動タイミングについて説明する。
図６は、撮像部２０の駆動タイミングを表すタイミングチャートである。図７は、図６の領域Ｆ１を拡大したタイミングチャートである。図６および図７において、最上段から順に、可変電圧ＶＲ、駆動信号φＶＳＨ、駆動信号φＲ、φＴ、φＶＣＬ、φＨｄｍｙ、φＨＣＬＫ、φＨＣＬＲ、φＳＨ１、φＳＨ２、φＭＵＸＳＥＬを示す。なお、図６および図７において、駆動信号φＲ，φＴについては行＜Ｍ＞が＜０＞および＜１＞の場合を例示し、駆動信号φＨＣＬＫについては列＜Ｎ＞が＜１＞および＜２＞の場合を例示している。

図６および図７に示すように、まず、可変電圧ＶＲがＶＤＤレベル（例えば、３．３Ｖ）にされる。次に、可変電圧ＶＲをＶＤＤレベルにしたままの状態で、駆動信号φＲ＜０＞が画素行＜０＞の画素リセット部２３６のゲートにパルス状に印加される。これにより、画素行＜０＞の画素ソースフォロアトランジスタ２３７のゲートに電源電圧ＶＤＤが印加され、当該画素ソースフォロアトランジスタ２３７がオン状態となる。このようにして、画素行＜０＞に含まれる単位画素２３０が選択される（選択動作）。

同時に、読み出し対象の単位画素２３０特有のばらつきと、画素リセット時のノイズ等を含むノイズ信号が単位画素２３０から垂直転送線２３９に出力される。このとき、クランプスイッチ２５３をオン状態（φＶＣＬ：Ｈｉｇｈ）からオフ状態（φＶＣＬ：Ｌｏｗ）に遷移させることにより、列ソースフォロアバッファ２４４のゲートの電圧をクランプ電圧Ｖｃｌｐとする。クランプ電圧Ｖｃｌｐは、φＶＳＨの立ち下がりのタイミングで決定される。

次に、転送トランジスタ２３４をパルス状にオン状態（φＴ＜０＞：Ｈｉｇｈ）とすることにより、光電変換素子２３１によって光電変換された電荷を電荷変換部２３３が変換した信号を垂直転送線２３９に読み出す。この動作により、転送容量２５２を介して、ノイズ信号が差し引かれた撮像信号（光信号）が列ソースフォロアバッファ２４４のゲートに出力される。ここで、列ソースフォロアバッファ２４４のゲートに出力される信号は、クランプ電圧Ｖｃｌｐを基準としてサンプリングされた信号である。

黒基準信号に対して、クランプ電圧Ｖｃｌｐを基準としてサンプリングした後、水平リセットトランジスタ２５６をオフ状態（φＨＣＬＲ：Ｌｏｗ）として水平転送線２５８のリセットを解除し、垂直転送線２３９ａの最下流側に設けられた列選択スイッチ２５４をオン状態（φＨｄｍｙ：Ｈｉｇｈ）とすることにより、黒基準信号を水平転送線２５８へ転送する。その後、第１スイッチ２６１ａをオン状態（φＳＨ１：Ｈｉｇｈ）とすることにより、基準信号（黒基準信号）が第１保持部２６２にサンプリングされて保持される。続いて、第１スイッチ２６１ａをオフ状態（φＳＨ１：Ｌｏｗ）とし、最下流側の列選択スイッチ２５４をオフ状態（φＨｄｍｙ：Ｌｏｗ）とする。第１スイッチ２６１ａがオン状態である期間（サンプリング期間）は、最下流側の列選択スイッチ２５４がオン状態である期間（転送期間）よりも短い。

この後、水平リセットトランジスタ２５６をパルス状にオン状態（φＨＣＬＲ：Ｈｉｇｈ）として水平転送線２５８を再度リセットする。この間、マルチプレクサ２６６には駆動信号が出力されない（φＭＵＸＳＥＬ：Ｌｏｗ）ため、マルチプレクサ２６６は、第１保持部２６２に保持された基準信号（黒基準信号）を出力部２６７に出力する。

本実施の形態１では、転送トランジスタ２３４をパルス状にオン状態（φＴ＜０＞：Ｈｉｇｈ）とした後に行う一連の動作、すなわち水平リセットトランジスタ２５６をオフ状態（φＨＣＬＲ：Ｌｏｗ）としてから基準信号（黒基準信号）を出力部２６７に出力するまでの一連の動作を所定回数（図６および図７では２回）繰り返す。本実施の形態１では、第１保持部２６２に基準信号（黒基準信号）をサンプリングして保持させるようにしたので、第１チップ２１における比較的小さな容量分だけ充電すればよい。したがって、上記一連の動作を繰り返す回数を２〜１０回程度と少なくすることができる。

次に、列＜１＞の列選択スイッチ２５４をオン状態（φＨＣＬＫ＜１＞：Ｈｉｇｈ）とすることにより、列＜１＞の撮像信号を水平転送線２５８に転送する。その後、第２スイッチ２６１ｂをオン状態（φＳＨ２：Ｈｉｇｈ）とすることにより、撮像信号が第２保持部２６３にサンプリングされて保持される。続いて、第２スイッチ２６１ｂをオフ状態（φＳＨ２：Ｌｏｗ）とし、この後で列＜１＞の列選択スイッチ２５４をオフ状態（φＨＣＬＫ＜１＞：Ｌｏｗ）とする。第２スイッチ２６１ｂがオン状態である期間（サンプリング期間）は、列＜１＞の列選択スイッチ２５４がオン状態である期間（転送期間）よりも短い。

その後、マルチプレクサ２６６がタイミング生成部２５から駆動信号（φＭＵＸＳＥＬ：Ｈｉｇｈ）の供給を受けると、マルチプレクサ２６６は、第２保持部２６３に保持された撮像信号を出力部２６７に出力する。

続いて、水平リセットトランジスタ２５６をパルス状にオン状態（φＨＣＬＲ：Ｈｉｇｈ）として水平転送線２５８を再度リセットする。水平リセットトランジスタ２５６がオン状態である間に、マルチプレクサ２６６への駆動信号の出力が終了（φＭＵＸＳＥＬ：Ｌｏｗ）する。その後、水平リセットトランジスタ２５６をオフ状態（φＨＣＬＲ：Ｌｏｗ）とする。

次に、列＜２＞の列選択スイッチ２５４をオン状態（φＨＣＬＫ＜２＞：Ｈｉｇｈ）とすることにより、列＜２＞の撮像信号を水平転送線２５８に転送する。その後、第２スイッチ２６１ｂをオン状態（φＳＨ２：Ｈｉｇｈ）とすることにより、撮像信号が第２保持部２６３にサンプリングされて保持される。続いて、第２スイッチ２６１ｂをオフ状態（φＳＨ２：Ｌｏｗ）とし、この後で列＜２＞の列選択スイッチ２５４をオフ状態（φＨＣＬＫ＜２＞：Ｌｏｗ）とする。その後、マルチプレクサ２６６が第２保持部２６３に保持された撮像信号を出力部２６７に出力する動作は、列＜１＞で説明した撮像信号の出力動作と同様である。

撮像部２０は、このような列ごとの動作を、受光部２３の列数分（または読み出しが必要な列数分）繰り返すことにより、１ライン分の撮像信号を出力する。

１ライン分の撮像信号が出力されたら、可変電圧ＶＲがＶｆｄ＿Ｌレベル（例えば、１Ｖ）にされる。次に、可変電圧ＶＲをＶｆｄ＿Ｌレベルにしたままの状態で、駆動信号φＲ＜０＞が選択されていた画素行＜０＞の画素リセット部２３６のゲートにパルス状に印加される。これにより画素行＜０＞の画素ソースフォロアトランジスタ２３７のゲートに非選択用電圧Ｖｆｄ＿Ｌが印加され、当該画素ソースフォロアトランジスタ２３７がオフ状態となる。このようにして、画素行＜０＞に含まれる単位画素２３０の選択が解除される（非選択動作）。

以上の１ライン分の読み出し動作を単位画素行数分（または読み出しが必要な行数分）繰り返すことにより、１フレーム分の撮像信号が出力される。以上のような動作により、各行の信号出力の先頭に黒基準信号が位置することとなる。複数列分に相当する黒基準信号は、撮像信号処理部５２において、一時的に記憶され、平均化された後に、ノイズ成分が抽出されて、当該抽出されたノイズ成分は撮像信号に含まれるノイズ成分の除去に用いられる。

以上説明した本実施の形態１によれば、バッファ２６が基準信号および撮像信号を個別に保持し、順次切り替えて出力するので、ＯＢ領域の読み出し時間を短縮することができる。この結果、撮像信号のフレームレートを向上させることができる。

また、本実施の形態１によれば、ＯＢ領域の読み出し時間を短縮することができる。このため、撮像素子（第１チップ２１）がＣＭＯＳを用いて構成される場合、ローリングシャッタによる像のひずみを軽減することができる。

また、本実施の形態１によれば、読み出し部２４が基準信号生成部２４８によって生成された基準信号および単位画素２３０によって生成された撮像信号をそれぞれ読み出すことによって、製造時にばらつきがあったとしても、基準信号および撮像信号それぞれが同様に変化するので、基準信号に基づいて撮像信号を精度よく補正することができる。この結果、画像の高画質化を実現することができる。

また、本実施の形態１によれば、光電変換素子２３１（フォトダイオード）を持たない基準信号生成部２４８を単位画素２３０の列とは別に設けるようにして、単位画素２３０の各行の信号を読み出す前に、基準信号生成部２４８から所定回数のみ（２回以上）黒基準信号を読み出すようにしたので、各行の信号の先頭に複数列分に相当する黒基準信号が位置するようになる。撮像信号処理部５２側でこの黒基準信号を用いることにより横ラインの低減等を行なうことができる。よって、画像の高画質化を実現することができる。

また、本実施の形態１によれば、基準信号生成部２４８には、光電変換素子２３１が備えられていないので、黒基準信号を出力するために遮光幕等を設ける必要が無い。また、基準信号生成部２４８は、そもそも光に反応する構成を有していないため、光漏れの影響を排除するために、複数列にわたって設ける必要が無い。よって、画像の高画質化とともに、撮像部２０の小型化を実現することができる。

また、本実施の形態１によれば、撮像部２０が基準信号生成部２４８によって生成された黒基準信号を、水平ブランキング期間から撮像信号期間に移行するときにコネクタ部５に伝送するため、消費電力の変動による電源電圧変動の発生を抑制することができる。よって、電源変動による画質劣化を抑えることが可能となる。

なお、本実施の形態１では、基準信号生成部２４８が受光部２３における最初の垂直ラインに設けられていたが、例えば受光部２３における最終の垂直ラインに設けてもよい。

（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態２に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１と同様の構成を有し、撮像部（撮像装置）の第１チップの構成および撮像部の動作が異なる。このため、以下においては、本実施の形態２に係る撮像部における第１チップの構成を説明後、撮像部の動作について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

〔第１チップの構成〕
図８は、本実施の形態２に係る撮像部２０ａにおける第１チップ２１ａの詳細な構成を示すブロック図である。図９は、第１チップ２１ａの構成を示す回路図である。

図８および図９に示すように、第１チップ２１ａは、受光部２３と、読み出し部２４（駆動部）と、タイミング生成部２５と、バッファ２６ａと、ヒステリシス部２８と、を有する。

バッファ２６ａは、サンプルホールドスイッチ２６１と、第１保持部２６２、第２保持部２６３と、第１オペアンプ２６４、第２オペアンプ２６５と、マルチプレクサ２６６と、出力部２６７と、リセット部２６８と、を有する。

リセット部２６８は、第２保持部２６３とマルチプレクサ２６６との間に設けられ、マルチプレクサ２６６が第１保持部２６２によって保持された基準信号を出力した後に、第２保持部２６３をリセットする。ここで、第２保持部２６３のリセットとは、第２保持部２６３が蓄える電荷量を基準電圧Ｖｒｅｆに対応する電荷量にリセットすることである（Ｑ＝Ｃ２・Ｖｒｅｆ）。以下、このリセット動作を、「第２保持部２６３の電圧を基準電圧Ｖｒｅｆにリセットする」ともいう。

〔撮像部２０ａの動作〕
次に、撮像部２０ａの駆動タイミングについて説明する。
図１０は、撮像部２０ａの駆動タイミングを表すタイミングチャートである。図１１は、図１０の領域Ｆ２を拡大したタイミングチャートである。図１０および図１１において、最上段から順に、可変電圧ＶＲ、駆動信号φＶＳＨ、駆動信号φＲ、φＴ、φＶＣＬ、φＨｄｍｙ、φＨＣＬＫ、φＨＣＬＲ、φＳＨ１、φＳＨ２、φＭＵＸＳＥＬ、φＲＥＦを示す。なお、図１０および図１１において、駆動信号φＲ、φＴについては行＜Ｍ＞が＜０＞および＜１＞の場合を例示し、駆動信号φＨＣＬＫについては列＜Ｎ＞が＜１＞および＜２＞の場合を例示している。

本実施の形態２において、撮像部２０ａが、可変電圧ＶＲを設定してから、基準信号（黒基準信号）を所定回数（図１０および図１１では２回）読み出して出力するまでの動作は、実施の形態１で説明した動作と同様である（図６を参照）。

この後、撮像部２０ａは、基準信号（黒基準信号）を所定回数読み出して出力した後、リセット部２６８をオン状態（φＲＥＦ：Ｈｉｇｈ）とし、第２保持部２６３の電圧を基準電圧Ｖｒｅｆにリセットする。その後、撮像部２０ａは、実施の形態１と同様に、列＜１＞の撮像信号を読み出して出力する動作を行う。

撮像部２０ａは、上述した列＜１＞に対する動作を、読み出しが必要な全ての列に対して順次行うことにより、１ライン分の撮像信号を出力する。その後、撮像部２０ａは、画素行＜０＞に含まれる単位画素２３０の非選択動作を行う。

以上の１ライン分の読み出し動作を単位画素行数分（または読み出しが必要な行数分）繰り返すことにより、１フレーム分の撮像信号が出力される。以上のような動作により、各行の信号出力の先頭に黒基準信号が位置することとなる。この黒基準信号が、撮像信号に含まれるノイズ成分の除去に用いられる点は、実施の形態１と同様である。

以上説明した本実施の形態２によれば、バッファ２６ａが基準信号および撮像信号を個別に保持し、順次切り替えて出力するので、ＯＢ領域の読み出し時間を短縮することができる。この結果、フレームレートの向上を行うことができる。

また、本実施の形態２によれば、第１保持部２６２によって保持された基準信号が出力された後に、リセット部２９が第２保持部２６３によって保持された電圧を基準電圧にリセットするので、ノイズがない撮像信号を順次出力することができる。

このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、特許請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。

１ 内視鏡システム
２ 内視鏡
３ 伝送ケーブル
４ 操作部
５ コネクタ部
６ プロセッサ
７ 表示装置
２０ 撮像部
２１，２１ａ 第１チップ
２２ 第２チップ
２３ 受光部
２４ 読み出し部
２５ タイミング生成部
２６，２６ａ，２７ バッファ
２８ ヒステリシス部
５１ ＡＦＥ部
５２ 撮像信号処理部
５３ 駆動信号生成部
６１ 電源部
６２ 画像信号処理部
２３０ 単位画素
２３１ 光電変換素子
２３３ 電荷変換部
２３４ 転送トランジスタ
２３６ 画素リセット部
２３６ｂ 基準信号生成用リセット部
２３７ 画素ソースフォロアトランジスタ
２３７ｂ 基準信号生成用ソースフォロアトランジスタ
２３９，２３９ｂ 垂直転送線
２４１ 垂直走査部
２４２ 電流源
２４３ ノイズ除去部
２４４ 列ソースフォロアバッファ
２４５ 水平走査部
２４６ 基準電圧生成部
２４８ 基準信号生成部
２５２ 転送容量
２５３ クランプスイッチ
２５４ 列選択スイッチ
２５６ 水平リセットトランジスタ
２５８ 水平転送線
２６１ａ 第１スイッチ
２６１ｂ 第２スイッチ
２６２ 第１保持部
２６３ 第２保持部
２６４ 第１オペアンプ
２６５ 第２オペアンプ
２６６，２９３ マルチプレクサ
２６７ 出力部
２６８ リセット部
２９１，２９２ 抵抗
２９４ スイッチ

Claims (9)

1. 所定電圧に応じた基準信号を生成して出力する基準信号生成部と、
   二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、
   前記基準信号生成部から出力される前記基準信号および前記複数の画素の各々から出力される前記撮像信号をそれぞれ異なる期間に転送する転送部と、
   前記転送部から転送された前記基準信号および前記撮像信号を個別に保持し、順次切り替えて出力する出力部と、
   を備えたことを特徴とする撮像素子。
2. 前記出力部は、
   前記基準信号を保持する第１保持部と、
   前記撮像信号を保持する第２保持部と、
   前記第１保持部および前記第２保持部にそれぞれ接続され、前記第１保持部および前記第２保持部に保持された信号を順次切り替えて出力する切替部と、
   を有することを特徴とする請求項１に記載の撮像素子。
3. 前記第２保持部と前記切替部との間に設けられ、前記切替部が前記第１保持部によって保持された前記基準信号を出力した後に、前記第１保持部をリセットするリセット部をさらに備えたことを特徴とする請求項２に記載の撮像素子。
4. 前記第１保持部の容量は、前記第２保持部の容量より大きいことを特徴とする請求項２に記載の撮像素子。
5. 前記基準信号は、前記撮像信号の黒レベルを決定する黒基準信号であることを特徴とする請求項１に記載の撮像素子。
6. 前記基準信号生成部は、
   １ラインごとに前記基準信号を生成し、
   前記切替部は、
   １画素ごとに前記基準信号と前記撮像信号を切り替えて出力することを特徴とする請求項２に記載の撮像素子。
7. 請求項１に記載の撮像素子を備えたことを特徴とする撮像装置。
8. 請求項７に記載の撮像装置を、挿入部の先端側に備えることを特徴とする内視鏡。
9. 請求項８に記載の内視鏡と、
   撮像信号を画像信号に変換する処理装置と、
   を備えたことを特徴とする内視鏡システム。

Images