JP5819978B2 - 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 - Google Patents

成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 Download PDF

Info

Publication number
JP5819978B2
JP5819978B2 JP2013540651A JP2013540651A JP5819978B2 JP 5819978 B2 JP5819978 B2 JP 5819978B2 JP 2013540651 A JP2013540651 A JP 2013540651A JP 2013540651 A JP2013540651 A JP 2013540651A JP 5819978 B2 JP5819978 B2 JP 5819978B2
Authority
JP
Japan
Prior art keywords
substrate
film
heater
group iii
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013540651A
Other languages
English (en)
Other versions
JPWO2013061572A1 (ja
Inventor
佳明 醍醐
佳明 醍醐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2013540651A priority Critical patent/JP5819978B2/ja
Publication of JPWO2013061572A1 publication Critical patent/JPWO2013061572A1/ja
Application granted granted Critical
Publication of JP5819978B2 publication Critical patent/JP5819978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Led Devices (AREA)

Description

本発明は、成膜方法，真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置に係り、特に、高品質なエピタキシャル膜を形成可能な成膜方法、および真空処理装置、ならびにこのようなエピタキシャル膜を用いた、半導体発光素子の製造方法、半導体発光素子、および照明装置に関する。
ＩＩＩ族窒化物半導体は、ＩＩＩＢ族元素（以下、単にＩＩＩ元素）であるアルミニウム（Ａｌ）原子、ガリウム（Ｇａ）原子、インジウム（Ｉｎ）原子と、ＶＢ族元素（以下、単にＶ族元素）である窒素（Ｎ）原子との化合物、すなわち、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、およびそれらの混晶（ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡｌＮ）として得られる化合物半導体材料である。このようなＩＩＩ族窒化物半導体は、遠紫外・可視・近赤外域にかけての幅広い波長領域をカバーする発光ダイオード（ＬＥＤ： Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、レーザダイオード（ＬＤ： Ｌａｓｅｒ Ｄｉｏｄｅ）、太陽電池（ＰＶＳＣ： ＰｈｏｔｏＶｏｌｔａｉｃ Ｓｏｌａｒ Ｃｅｌｌ）、フォトダイオード（ＰＤ： Ｐｈｏｔｏ Ｄｉｏｄｅ）等の光素子や、高周波・高出力用途の高電子移動度トランジスタ（ＨＥＭＴ： Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）、金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ： Ｍｅｔａｌ‐Ｏｘｉｄｅ‐Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の電子素子への応用が期待されている材料である。
通常、上記の様な応用を実現するためには、ＩＩＩ族窒化物半導体薄膜を単結晶基板上にエピタキシャル成長させ、結晶欠陥の少ない高品質な単結晶膜（エピタキシャル膜）を得ることが必要である。このようなエピタキシャル膜を得るうえでは、エピタキシャル膜と同一の材料からなる基板を用いてホモエピタキシャル成長を行うことが最も望ましい。
しかしながら、ＩＩＩ族窒化物半導体からなる単結晶基板は極めて高価であるため、一部の応用を除いて利用されておらず、主にサファイア（α‐Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）などの異種基板上へのヘテロエピタキシャル成長により単結晶膜が得られている。特に、α‐Ａｌ２Ｏ３基板は安価であり、且つ、大面積で高品質のものが得られるようになっていることから、市場に出回っているＩＩＩ族窒化物半導体薄膜を用いたＬＥＤでは、ほぼ全てがα‐Ａｌ２Ｏ３基板を利用している。
ところで、このようなＩＩＩ族窒化物半導体薄膜のエピタキシャル成長には、高い生産性と高品質なエピタキシャル膜が得られる有機金属化合物化学気相成長（ＭＯＣＶＤ）法が用いられている。しかしＭＯＣＶＤ法は、生産コストが高いことやパーティクルを発生しやすく高い歩留まりを得ることが難しいことなどの問題がある。
一方、スパッタリング法は、生産コストを低く抑えることが可能で、パーティクルの発生確率も低いという特徴がある。従って、ＩＩＩ族窒化物半導体薄膜の成膜プロセスの少なくとも一部をスパッタリング法に置き換えることができれば、上記の問題の少なくとも一部を解決できる可能性がある。
しかしながら、スパッタリング法により作製したＩＩＩ族窒化物半導体薄膜は、ＭＯＣＶＤ法で作製したものに比べて結晶品質が悪くなりやすいという問題がある。例えば、スパッタリング法を用いて作製したＩＩＩ族窒化物半導体薄膜の結晶性については非特許文献１に開示されている。非特許文献１では、α‐Ａｌ２Ｏ３（０００１）基板上に高周波マグネトロンスパッタリング法を用いてｃ軸配向のＧａＮ膜をエピタキシャル成長させており、ＧａＮ（０００２）面のＸ線ロッキングカーブ（ＸＲＣ）測定において、その半値全幅（ＦＷＨＭ）が３５．１ａｒｃｍｉｎ（２１０６ａｒｃｓｅｃ）であることが記載されている。この値は、現在、市場に出回っているα‐Ａｌ２Ｏ３基板上のＧａＮ膜に比べて極めて大きな値であり、後述するチルトのモザイク広がりが大きく、結晶品質が劣っていることを示している。
すなわち、スパッタリング法をＩＩＩ族窒化物半導体薄膜の成膜プロセスとして採用するためには、ＩＩＩ族窒化物半導体からなるエピタキシャル膜のモザイク広がりを小さくし、高い結晶品質を得ることが必要である。
なお、ＩＩＩ族窒化物半導体からなるエピタキシャル膜の結晶品質を表す指標として、チルトのモザイク広がり（基板垂直方向の結晶方位のバラつき）と、ツイストのモザイク広がり（面内方向の結晶方位のバラつき）とがある。図１０Ａ〜図１０Ｄは、α−Ａｌ２Ｏ３（０００１）基板上にｃ軸配向でエピタキシャル成長したＩＩＩ族窒化物半導体からなる結晶の模式図である。図１０Ａ〜図１０Ｄにおいて、符号９０１はα−Ａｌ２Ｏ３（０００１）基板、符号９０２〜９１１はＩＩＩ族窒化物半導体からなる結晶、符号ｃｆはＩＩＩ族窒化物半導体からなる結晶のｃ軸の向き、ｃｓはα−Ａｌ２Ｏ３（０００１）基板のｃ軸の向き、ａｆはＩＩＩ族窒化物半導体からなる結晶のａ軸の向き、ａｓはα−Ａｌ２Ｏ３（０００１）基板のａ軸の向き、である。
ここで図１０Ａは、ＩＩＩ族窒化物半導体からなる結晶が、チルトのモザイク広がりを有して形成されている様子を鳥瞰図により現したものであり、図１０Ｂは、その一部の断面構造を示している。これら図から分かるように、ＩＩＩ族窒化物半導体からなる結晶９０２、９０３、９０４のｃ軸の向きｃｆは、基板のｃ軸の向きｃｓと概ね平行で、全体に対して支配的な基板垂直方向の結晶方位となっているのに対し、ＩＩＩ族窒化物半導体からなる結晶９０５、９０６のｃ軸の向きｃｆは、上記の支配的な基板垂直方向の結晶方位から僅かにずれて形成されている。また図１０Ｃは、ＩＩＩ族窒化物半導体からなる結晶が、ツイストのモザイク広がりを有して形成されている様子を鳥瞰図により現したものであり、図１０Ｄはその上面図を示している。これら図から分かるように、ＩＩＩ族窒化物半導体からなる結晶９０７、９０８、９０９のａ軸の向きａｆは、α−Ａｌ２Ｏ３（０００１）基板のａ軸の向きａｓとの成す角が概ね３０°で、全体に対して支配的な面内方向の結晶方位となっているのに対し、ＩＩＩ族窒化物半導体からなる結晶９１０、９１１のａ軸の向きａｆは、上記の支配的な面内方向の結晶方位から僅かにずれて形成されている。
このような、全体に対して支配的な結晶方位からのバラつきをモザイク広がりと呼び、特に、基板垂直方向の結晶方位のバラつきをチルトのモザイク広がり、面内方向の結晶方位のバラつきをツイストのモザイク広がりと言う。チルトやツイストのモザイク広がりは、ＩＩＩ族窒化物半導体薄膜の内部に形成された螺旋転位や刃状転位などの欠陥の密度との間に相関があることが知られている。チルトやツイストのモザイク広がりを小さくすることで、上記の欠陥の密度が低減され、高品質なＩＩＩ族窒化物半導体薄膜が得られやすい。
なお、チルトやツイストのモザイク広がりの大きさは、基板表面に平行に形成された特定の格子面（対称面）や、基板表面に垂直に形成された特定の格子面に対してＸＲＣ測定を行い、得られた回折ピークのＦＷＨＭを調べることで評価することができる。
なお、図１０Ａ〜図１０Ｄや上記の説明は、チルトやツイストのモザイク広がりを、概念的にわかりやすく説明するもので、何ら厳密性を保証するものではない。例えば、上記の全体に対して支配的な基板垂直方向の結晶方位や、全体に対して支配的な面内方向の結晶方位は、必ずしもα−Ａｌ２Ｏ３（０００１）基板のｃ軸やａ軸の向きと完全に一致しない場合がある。更に、図１０Ｄに示すような結晶と結晶の間の隙間は、必ずしも形成されない場合がある。重要なことは、モザイク広がりとは、支配的な結晶方位からのバラつきの度合いを示しているということである。
また一般に、ＩＩＩ族窒化物半導体薄膜には、図１１に示すような＋ｃ極性と−ｃ極性の成長様式があり、−ｃ極性の成長に比べて＋ｃ極性の成長の方が良質なエピタキシャル膜が得られやすいことが知られている。従って、スパッタリング法をＩＩＩ族窒化物半導体薄膜の成膜プロセスとして採用するうえで、＋ｃ極性のエピタキシャル膜が得られることが望ましい。
なお、本明細書中では、「＋ｃ極性」とはＡｌＮ、ＧａＮ、ＩｎＮに関し、それぞれＡｌ極性、Ｇａ極性、Ｉｎ極性を意味する用語とする。また、「−ｃ極性」とはＮ極性を意味する用語とする。
一方、従来より、良質なＩＩＩ族窒化物半導体薄膜を得るための数多くの試みがなされている（特許文献１，２参照）。
特許文献１には、スパッタリング法を用いてＩＩＩ族窒化物半導体薄膜（特許文献１では、ＡｌＮ）をα‐Ａｌ２Ｏ３基板上に成膜する前に、基板に対するプラズマ処理を行うことで、ＩＩＩ族窒化物半導体薄膜の高品質化を実現する方法、とりわけ、チルトのモザイク広がりが極めて小さなＩＩＩ族窒化物半導体薄膜を得る方法が開示されている。
また、特許文献２には、基板上にＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物）からなる緩衝層（特許文献２においては中間層）をスパッタリング法により形成し、このＩＩＩ族窒化物半導体からなる緩衝層上に下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層を順次積層するＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物半導体）発光素子の製造方法が開示されている。
特許文献２において、ＩＩＩ族窒化物半導体からなる緩衝層を形成する手順としては、基板に対してプラズマ処理を施す前処理工程と、前処理工程に次いでスパッタリング法によりＩＩＩ族窒化物半導体からなる緩衝層を成膜する工程とを備えていることが記載されている。また、特許文献２において、基板およびＩＩＩ族窒化物半導体からなる緩衝層の好ましい形態として、α‐Ａｌ２Ｏ３基板およびＡｌＮが用いられており、下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層の成膜方法としては、ＭＯＣＶＤ法が好ましく用いられている。
国際公開第ＷＯ２００９／０９６２７０号 特開２００８−１０９０８４号公報
Ｙ． Ｄａｉｇｏ， Ｎ． Ｍｕｔｓｕｋｕｒａ，「Ｓｙｎｔｈｅｓｉｓ ｏｆ ｅｐｉｔａｘｉａｌ ＧａＮ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｆｉｌｍ ｂｙ ｕｌｔｒａ ｈｉｇｈ ｖａｃｕｕｍ ｒ．ｆ． ｍａｇｎｅｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ」、Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ４８３ （２００５） ｐ３８−４３．
以上から明らかなように、特許文献１に記載された技術は、チルトのモザイク広がりを低減することができ、有力な技術であるが、スパッタリング法を用いてさらに高品質なエピタキシャル膜を形成するためにはまだ改善すべき課題が残されている。特に、前述のように＋ｃ極性の成長ができれば良質のエピタキシャル膜を形成することができるので、基板全面において、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を形成することが望まれるが、特許文献１には、所望の極性を得るための具体的手段は述べられていない。本発明者らが特許文献１に開示された技術の確認実験を行なった結果、得られたＩＩＩ族窒化物半導体薄膜は、モザイク広がりの少ないエピタキシャル膜として得られているものの、＋ｃ極性と−ｃ極性が混在していた。従って、特許文献１に開示された技術だけでは＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られないことは明らかである。
また、特許文献２に記載された技術は、以下の観点で必ずしも十分なものではないと言わざるを得ない。
すなわち、特許文献２には、スパッタリング法を用いて成膜したＩＩＩ族窒化物半導体からなる緩衝層について、極性の制御方法が記載されていない。本発明者らが、特許文献２に開示された技術の確認実験を行なった結果においても、得られた発光素子では良好な発光特性を得ることができなかった。
本発明者らは、上記特許文献２における確認実験で得られた発光素子について更に調査したところ、スパッタリング法を用いて成膜したＩＩＩ族窒化物半導体からなる緩衝層が、＋ｃ極性と−ｃ極性とが混在したエピタキシャル膜となっていることがわかった。より詳しくは、下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層をＭＯＣＶＤ法により順次積層しても、ＩＩＩ族窒化物半導体からなる緩衝層における極性の混在に起因した反位境界などの欠陥が素子内部に多く形成され、発光特性を低下させていた。すなわち、特許文献２に開示された技術だけでは、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られず、良好な発光特性の発光素子を得られないことが明らかである。
このように、特許文献１、２に開示されている従来技術だけでは、ＩＩＩ族窒化物半導体薄膜の極性の制御、すなわち、＋ｃ極性のエピタキシャル膜を得ることが難しく、より良好な発光素子を得ることは困難であった。
さらに、本発明者らは、上記の特許文献１、２の確認実験の結果から、スパッタリング法を用いて作製したＩＩＩ族窒化物半導体薄膜が極性の混在したエピタキシャル膜であるときには、素子内部に形成された反位境界などの欠陥による素子特性の低下は避けられないとの結論を得た。
本発明の目的は、上記問題点に鑑み、＋ｃ極性のエピタキシャル膜をスパッタリング法により作製することが可能な成膜方法、及びこの成膜方法に適した真空処理装置を提供すること、さらに、このエピタキシャル膜を用いた半導体発光素子の製造方法、ならびにこの製造方法により製造した半導体発光素子および照明装置を提供することにある。
本発明者らは、鋭意研究の結果、後述するように、エピタキシャル膜の極性が基板ホルダーへの基板の載置方法に左右されるという新しい知見を得て、本発明を完成させた。
上記目的を達成するために、本発明の第１の態様は、ヒーターを用いて任意の温度に加熱されたエピタキシャル成長用基板に対して、スパッタリング法によってウルツ鉱構造の半導体薄膜を成長させる成膜方法であって、エピタキシャル成長用基板を、ヒーターの基板対向面と所定距離だけ離間して保持する工程と、エピタキシャル成長用基板が、フローティング状態、かつヒーターの基板対向面と所定距離だけ離間して保持された状態で、エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜の＋ｃ極性のエピタキシャル膜を形成する工程と、を有することを特徴とする。
また、本発明の第２の態様は、真空排気可能な真空容器と、エピタキシャル成長用基板を絶縁した状態で支持する基板保持手段と、基板保持手段に保持されたエピタキシャル成長用基板を任意の温度に加熱できるヒーターとを備えた真空処理装置を用いて、エピタキシャル成長用基板上にスパッタリング法によりウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成する成膜方法であって、基板保持手段に保持されたエピタキシャル成長用基板を、ヒーターの基板対向面と所定距離だけ離間して保持した状態で、エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜の＋ｃ極性のエピタキシャル膜を形成することを特徴とする。
さらに、本発明の第３の態様は、真空排気可能な真空容器と、エピタキシャル成長用基板を絶縁した状態で支持するための基板保持手段と、基板保持手段に保持されたエピタキシャル成長用基板を任意の温度に加熱できるヒーターと、真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極とを備え、基板保持手段は、真空容器内において、ターゲット電極の重力方向に設けられており、ヒーターを用いて任意の温度に加熱されたエピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜の＋ｃ極性のエピタキシャル膜をスパッタリング法によってエピタキシャル成長させる真空処理装置であって、前記エピタキシャル成長用基板を前記ヒーターの基板対向面と所定距離だけ離間して保持することを特徴とする。
本発明によれば、チルトやツイストのモザイク広がりが少なく、且つ、＋ｃ極性のＩＩＩ族窒化物半導体のエピタキシャル膜をα‐Ａｌ２Ｏ３基板上にスパッタリング法を用いて作製することが可能となる。また、このスパッタリング法により作製したＩＩＩ族窒化物半導体エピタキシャル膜を用いることにより、ＬＥＤ、ＬＤなどの発光素子の発光特性を向上させることができる。
本発明の一実施形態に係る高周波スパッタリング装置の断面概略図である。 本発明の一実施形態に係るヒーターの断面概略図である。 本発明の一実施形態に係るヒーターの他の断面概略図である。 本発明の一実施形態に係るヒーター電極の構成例を示す上面図である。 本発明の一実施形態に係るヒーター電極の構成例を示す上面図である。 本発明の一実施形態に係るヒーターと基板保持装置の断面図である。 本発明の一実施形態に係る基板保持装置の第二の構成例を示す断面図である。 本発明の一実施形態に係る基板保持装置の第三の構成例を示す断面図である。 本発明の一実施形態に係るホルダー支持部の構成例を示す図である。 本発明の一実施形態に係る成膜方法により形成されたエピタキシャル膜を用いて作製されるＬＥＤ構造の一例を示す断面図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体薄膜における＋ｃ極性と−ｃ極性を示す模式図である。 本発明の一実施形態に係る、ＩＩＩ族窒化物半導体薄膜の、ＣＡＩＣＩＳＳ測定による測定結果を示す図である。
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態）
本発明に関する主な特徴は、後述するエピタキシャル成長用基板（例えば、α−Ａｌ２Ｏ３基板、Ｓｉ基板、Ｇｅ基板といった非極性表面（後述）を有する基板、４Ｈ−ＳｉＣ基板といった有極性表面（後述）を有する基板など）上に、例えば高周波スパッタリング法といったスパッタリング法によりウルツ鉱構造を有する半導体薄膜（例えば、ウルツ鉱構造のＩＩＩ族窒化物半導体薄膜、ＺｎＯ系半導体薄膜など）をエピタキシャル成長させる際に、ヒーターにより加熱された基板をヒーターの基板対向面から所定距離だけ離間して保持しながら、上記ウルツ鉱構造を有する半導体薄膜の成膜を行うことにある。以下、図面を参照して本発明を説明する。なお、以下に説明する部材、配置等は発明を具体化した一例であって本発明を限定するものではなく、本発明の趣旨に沿って各種改変できることは勿論である。
図１乃至図９は本発明の一実施形態に係る真空処理装置（高周波スパッタリング装置）若しくは成膜されたエピタキシャル膜を用いて作製されるＬＥＤ構造についての図である。図１は高周波スパッタリング装置の断面概略図、図２はヒーターの断面概略図、図３は他のヒーターの例の断面概略図、図４Ａ、４Ｂはヒーター電極の上面図の構成例を示す図、図５はヒーターと基板保持装置の断面図、図６は基板保持装置の第二の構成例を示す図、図７は基板保持装置の第三の構成例を示す図、図８は基板保持装置の支持部の拡大図、図９は成膜されたエピタキシャル膜を用いて作製されるＬＥＤ構造の断面図の一例である。なお、図面の煩雑化を防ぐため一部を除いて省略している。
図１は、本発明に係るＩＩＩ族窒化物半導体薄膜の成膜に用いたスパッタリング装置の一例の概略構成図である。スパッタリング装置Ｓを示した図１において、符号１０１は真空容器、符号１０２はターゲット電極、符号９９は基板ホルダー、符号１０３はヒーター、符号５０３は基板保持装置、符号１０５はターゲットシールド、符号１０６は高周波電源、符号１０７は基板、符号１０８はターゲット、符号１０９はガス導入機構、符号１１０は排気機構、符号１１２はリフレクタ、符号１１３は絶縁材、符号１１４はチャンバーシールド、符号１１５は磁石ユニット、符号１１６はターゲットシールド保持機構、符号２０３はヒーター電極をそれぞれ示している。また、符号５５０は基板保持装置５０３を支持するホルダー支持部である。
真空容器１０１はステンレスやアルミニウム合金などの金属部材製であり、電気的に接地されている。また、真空容器１０１は不図示の冷却機構により壁面の温度上昇を防止ないしは低減している。さらに、真空容器１０１は、不図示のマスフローコントローラを介してガス導入機構１０９と接続され、不図示のバリアブルコンダクタンスバルブを介して排気機構１１０と接続されている。
ターゲットシールド１０５はターゲットシールド保持機構１１６を介して真空容器１０１に取り付けられている。ターゲットシールド保持機構１１６およびターゲットシールド１０５は、ステンレスやアルミニウム合金などの金属部材とすることができ、真空容器１０１と直流的に同電位になっている。
ターゲット電極１０２は、絶縁材１１３を介して真空容器１０１に取り付けられている。また、ターゲット１０８はターゲット電極１０２に取り付けられ、ターゲット電極１０２は不図示のマッチングボックスを介し高周波電源１０６に接続されている。ターゲット１０８は、ターゲット電極１０２に直接取り付けてもよく、また銅（Ｃｕ）などの金属部材からなる不図示のボンディングプレートを介してターゲット電極１０２に取り付けてもよい。
また、ターゲット１０８は、Ａｌ、Ｇａ、Ｉｎの少なくとも一つを含む金属ターゲット、若しくは、上記ＩＩＩ族元素の少なくとも一つを含む窒化物ターゲットであってもよい。ターゲット電極１０２には、ターゲット１０８の温度上昇を防止するための不図示の冷却機構が備えられている。また、ターゲット電極１０２には、磁石ユニット１１５が内蔵されている。高周波電源１０６としては１３．５６ＭＨｚのものが工業的に利用しやすいが、他の周波数を用いることや、高周波に直流を重畳すること、あるいはそれらをパルスで用いることも可能である。
チャンバーシールド１１４は、真空容器１０１に取り付けられ、成膜時の真空容器１０１への膜の付着を防止している。
基板ホルダー９９は、ヒーター１０３、基板保持装置５０３、リフレクタ１１２を主要な構成要素として有している。ヒーター１０３はヒーター電極２０３を内蔵している。基板保持装置５０３は、基板に接する部分が少なくとも絶縁部材であり、リフレクタ１１２若しくはシャフト（不図示）などによって固定されている。基板１０７を基板保持装置５０３に保持することで、該基板１０７をヒーター１０３の基板対向面Ｐから所定の隙間を有して配置することができる。なお、基板保持装置５０３の詳細な例については後述する。
本実施形態においては、図１に示すように、真空容器１０１内において、重力方向上側にターゲットを配置可能なターゲット電極１０２を配置し、該ターゲット電極１０２よりも重力方向下側に基板ホルダー９９を配置している。従って、重力を利用して基板１０７を基板保持装置５０３に保持させることができるので、基板保持装置５０３の基板支持部（後述する符号５０３ａなど）に基板１０７を載置するだけで、基板１０７の全面をターゲット１０８側に晒すことができ、基板１０７全面にエピタキシャル膜形成を行うことができる。
なお、本実施形態では、真空容器１０１の重力方向上側にターゲット電極１０２を配置し、該ターゲット電極１０２よりも重力方向下側に基板ホルダー９９を配置した例について示したが、真空容器１０１の重力方向上側に基板ホルダー９９を設置し、該基板ホルダー９９よりも重力方向下側にターゲット電極１０２を配置するようにしても良い。
図２または図３は、ヒーター１０３の構造例を示している。図２において、符号２０１はベース、符号２０２はベースコート、符号２０３はヒーター電極、符号２０４はバックサイドコート、符号２０５はオーバーコートである。なお、符号Ｐは後述する基板保持装置５０３に保持された状態の基板に対向するヒーター１０３の上面（基板対向面）である。
ベース２０１はグラファイトであり、ヒーター電極２０３、バックサイドコート２０４はパイロリティックグラファイト（ＰＧ： Ｐｙｒｏｌｙｔｉｃ Ｇｒａｈｉｔｅ）であり、ベースコート２０２、オーバーコート２０５はパイロリティックボロンナイトライド（ＰＢＮ： Ｐｙｒｏｌｙｔｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）である。なお、ＰＢＮからなるベースコート２０２とオーバーコート２０５は高抵抗材料である。
このような構成により、ヒーター１０３は所定の波長帯域の赤外線を放出することができ、基板を任意の温度に加熱することができる。
図３は、ヒーターの他の構成例であり、符号３０１はベース、符号３０２はヒーター電極、符号３０３はバックサイドコート、符号３０４はオーバーコートである。ベース３０１はボロンナイトライド（ＢＮ： Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）であり、ヒーター電極３０２、バックサイドコート３０３はＰＧであり、オーバーコート３０４はＰＢＮである。なお、ＢＮからなるベース３０１とＰＢＮからなるオーバーコート３０４は高抵抗材料である。
なお、上記のヒーターを構成する材料は、従来の赤外線ランプに比べてα‐Ａｌ２Ｏ３基板を加熱する効率が高いため好ましく用いられているが、α‐Ａｌ２Ｏ３基板を所定の温度に加熱することができれば、これに限定されるのもではない。
図４Ａ、４Ｂにヒーター電極２０３（または３０２）の構成例（上面図）を示す。
ヒーター１０３に内蔵されたヒーター電極２０３（または３０２）は図４Ａ、４Ｂのような電極パターンを有している。この電極パターンに電源（不図示）を接続し、直流または交流の電圧を印加することで、ヒーター電極２０３（または３０２）に電流が流れ、発生したジュール熱によりヒーター１０３が加熱される。基板はヒーター１０３から放射される赤外線により加熱される。
なお、電極パターンは、図４Ａ、４Ｂに限定されない。図４Ａ、４Ｂのような電極パターンを用いることにより、基板１０７の全面に均一に熱を付与することができるので、基板全面になるべく均一に熱が作用するような電極パターンを用いることは望ましい。しかしながら、本発明では、基板に対して均一に熱を作用させるような電極パターンを用いても、＋ｃ極性のエピタキシャル膜を成膜できることが重要であり、電極パターンそのものをどのような形状にするかは本質ではない。従って、本実施形態では、図４Ａ、４Ｂに示す電極パターンに限定されることなく、いずれの電極パターンも本実施形態に適用できることは言うまでも無い。
上記図２および図３に示したヒーター１０３の構造例において、図４Ａ、４Ｂに示すようなパターンのヒーター電極２０３または３０２を形成した側の面を、符号Ｐを付してヒーター１０３の基板対向面としたが、ヒーター１０３は、図２または図３に示したヒーター１０３を裏返しにした構造、すなわち図２および図３に符号Ｐで示した面と反対の面を基板対向面としてもよい。この場合、バックサイドコート２０４または３０３を介して基板を加熱することになるため、基板加熱の電力効率が低下するものの、バックサイドコート２０４または３０３が均熱の役割を果たし、基板に対して均一に熱を作用させる効果がある。
図５は、本発明の一実施形態に係る、ヒーターと基板保持装置（第一の構成例）の断面図である。図５において、符号１０３はヒーター、符号２０３はヒーター電極、符号５０３は基板保持装置、符号５０４は基板である（ホルダー支持部５５０は不図示）。基板保持装置５０３は同一断面を有する略リング状の部材であり、基板の外縁部分を下方（重力方向下側、すなわち、ヒーター１０３側）に当接して支持するための絶縁部材からなる基板支持部５０３ａを備えている。基板支持部５０３ａはヒーター１０３の基板対向面Ｐとの間にｄ１の隙間を空けて設置されている。また、基板５０４とヒーター１０３の基板対向面Ｐとの間にはｄ２の隙間が設けられている。このように、基板５０４が基板支持部５０３ａに支持された際に、基板５０４がヒーター１０３の基板対向面Ｐから所定の隙間（所定距離、例えばｄ２）を有して配置されるように、基板支持部５０３ａは設けられている。ｄ１の隙間（第２の所定距離）としては、０．４ｍｍ以上が望ましく、ｄ２の隙間としては、０．５ｍｍ以上が望ましく用いられる。
隙間ｄ１が０．４ｍｍ未満の場合は、外周部に極性の混在したＩＩＩ族窒化物半導体薄膜が形成されやすく、隙間ｄ２が０．５ｍｍ未満の場合は、基板全面に極性の混在したＩＩＩ族窒化物半導体薄膜が形成されやすくなるため好ましくない。
このように、基板保持装置５０３の下側面とヒーター１０３の基板対向面Ｐとの間には、０．４ｍｍ以上の隙間ｄ１が設けられている。同様に、基板５０４とヒーター１０３の基板対向面Ｐとの間には、０．５ｍｍ以上の隙間ｄ２が設けられている。
なお、上記ｄ１およびｄ２は、広くするとヒーター１０３による基板５０４の加熱効率が低下するため、広げすぎるのは好ましくない。また、隙間ｄ１およびｄ２、特にｄ２は、広げ過ぎるとヒーター１０３と基板５０４の間の空間にプラズマが発生してしまい、本発明の効果が失われてしまうことがあるため、５ｍｍ以下にすることが望ましく、より好ましくは２ｍｍ以下にすることが望ましい。
図６と図７に、基板保持装置の他の構成例について説明する。
図６は、基板保持装置の第二の構成例を示している。図６において、符号５０４は基板、符号６０３は基板保持装置である（ホルダー支持部５５０は不図示）。基板保持装置６０３は、同一断面を有する略リング状の部材であり、下方から基板５０４を保持するための絶縁部材からなる基板支持部６０３ａと、基板支持部６０３ａの外周に一体に構成された載置部６０３ｂとを備えている。載置部６０３ｂがヒーター１０３の基板対向面Ｐに配設された状態では、基板支持部６０３ａの裏側（ヒーター１０３と対向する側）とヒーター１０３の基板対向面Ｐとの間には隙間ｄ１が、基板５０４とヒーター１０３の基板対向面Ｐとの間には隙間ｄ２がそれぞれ設けられる。隙間ｄ１としては、０．４ｍｍ以上が望ましく、隙間ｄ２としては、０．５ｍｍ以上が望ましい。
図７は、基板保持装置の第三の構成例を示している。図７において、符号５０４は基板、符号７０３は基板保持装置である。基板保持装置７０３は、同一断面を有する略リング状の部材であり、第一の基板保持装置７０４及び第二の基板保持装置７０５を有している、第二の基板保持装置７０５は、第一の基板保持装置７０４の外周部分を支持する。第二の基板保持装置７０５は導電性のリングで構成され、不図示のマッチングボックスを介して不図示の高周波電源に接続されている。このため、Ｎ２や希ガスなどのガスを含有した雰囲気において、第二の基板保持装置７０５に高周波電力を供給することで、基板近傍にプラズマを発生させ、基板の表面処理を行うことが可能である。
また、第一の基板保持装置７０４は、下方から基板５０４を支持するための絶縁部材からなる基板支持部７０４ａを備えている。基板支持部７０４ａの裏側とヒーター１０３の基板対向面Ｐとの間には隙間ｄ１が、基板５０４とヒーター１０３の基板対向面Ｐとの間には隙間ｄ２がそれぞれ設けられている。ｄ１の隙間としては、０．４ｍｍ以上が望ましく、ｄ２の隙間としては、０．５ｍｍ以上が望ましく用いられる。
なお、図７中、ホルダー支持部７５０は不図示であるが、その拡大図を図８に図示する。図８は基板保持装置７０３の支持部（ホルダー支持部７５０）の拡大図である。ホルダー支持部７５０は、第二の基板保持装置７０５を支持する構造であり、導電材７５１、絶縁材７５３、およびステンレスパイプ７５５を主要な構成要素としている。導電材７５１は、真空容器１０１の外側に設けられた高周波電源７５７および第二の基板保持装置７０５に電気的に接続されている。よって、第二の基板保持装置７０５には導電材７５１を介して高周波電源７５７から高周波電力が供給される。導電材７５１は絶縁材７５３とステンレスパイプ７５５とで覆われている。また、導電材７５１と真空容器１０１との絶縁も絶縁材７５３によって確保している。このように、ホルダー支持部７５０は、第二の基板保持装置７０５を支持すると共に、該第二の基板保持装置７０５に電力を供給するように構成されている。
なお、図８に示したホルダー支持部７５０は、第二の基板保持装置７０５に高周波電力を供給するため導電材７５１を有する構造とされているが、基板保持装置５０３、６０３を支持するホルダー支持部５５０（図１参照）では導電材７５１は必要ない。
なお、基板保持装置の第一〜第三の構成例（図５〜図７）においては、基板支持部５０３ａ、６０３ａ、７０４ａをそれぞれ、リング状の絶縁部材を用いているが、リング状でなくても良い。例えば、基板支持部５０３ａ、６０３ａ、７０４ａを、開口部が形成されていない板状の絶縁部材としても良い。この場合は、基板支持部をヒーター１０３から所定の隙間（例えば、ｄ１）を有して配置することは言うまでもない。ただし、本実施形態のように、基板支持部をリング状にすることにより、基板１０７とヒーター１０３の基板対向面Ｐとを所定の隙間を有して配置しつつ、基板１０７をヒーター１０３に晒すことができる。従って、効率良く基板１０７を加熱できるので、基板支持部をリング状にすることは好ましい形態である。
また、基板支持部５０３ａ、６０３ａ、７０４ａに用いられる絶縁部材としては、例えば、石英、サファイア、アルミナ等を用いることができる。
ヒーター１０３の構造は、図２または図３に示すいずれの構造を用いてもよいし、これらが裏返しになった構造でもよく、本実施形態ではヒーターの構造が本質ではないので他の構造のヒーターを用いてもよい。もちろん、ヒーター電極がヒーターの基板対向面Ｐにむき出して配置されるヒーターの構造であってもよい。
基板保持装置５０３、６０３、７０３の構造は、図５、図６、図７に示すいずれの構造を用いてもよいし、他の構造の基板保持装置を用いてもよい。本実施形態で重要なことは、ＩＩＩ族窒化物半導体薄膜の成膜において、基板をヒーターの基板対向面Ｐから所定距離、離間して配置することである。本実施形態においては、ヒーターの基板対向面Ｐと基板との間の空間を隙間としているが、この隙間に絶縁部材を充填しても同様の効果が得られると考えられる。従って、基板をヒーターの基板対向面Ｐから所定距離、離間して配置できる構造であれば、図５〜図７に限らずいずれの構造の基板保持装置を用いても良いのである。例えば、リフトピンの昇降により基板受け渡しを行う機構を有する装置の場合、リフトピンを用いて基板をヒーター１０３の基板対向面Ｐから所定の隙間を有する位置に保持してもよい。ただしこの場合、基板の外周のヒーター１０３との隙間から膜が回り込み、ヒーター１０３の基板対向面Ｐに膜が付着して、ヒーター１０３からの輻射が経時的に変化してしまうので、本実施形態が望ましい形態である。
また、ＩＩＩ族窒化物半導体薄膜の成膜を行う前に、図７に示す第二の基板保持装置７０５（第三の構成例）に接続された高周波電源７５７を用いて基板近傍にプラズマを発生させ、基板表面に付着した水分や炭化水素などの成分を除去しても良い。さらに、ヒーター電極の構造は、図４Ａ、４Ｂに示すどちらのパターンを用いてもよいし、上述のように他の構造のパターンを用いても良い。
図６の構造は、図５の構造に比べて、ヒーター１０３の基板対向面Ｐとの隙間ｄ１やｄ２を正確に制御しやすいことから、好ましく用いられる。また、図７の構造を用いれば、基板表面に付着した水分や炭化水素などの成分を除去することが可能となり、ＩＩＩ族窒化物半導体薄膜の結晶性に関する再現性が向上するため、好ましく用いられる。
図９は、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の製造方法を用いて作製した半導体発光素子としての発光ダイオード（ＬＥＤ）の断面構造の一例である。図９において、符号８０１はα−Ａｌ２Ｏ３基板、符号８０２は緩衝層、符号８０３はＩＩＩ族窒化物半導体中間層、符号８０４はｎ型ＩＩＩ族窒化物半導体層、符号８０５はＩＩＩ族窒化物半導体活性層、符号８０６はｐ型ＩＩＩ族窒化物半導体層、符号８０７はｎ型電極、符号８０８はｐ型ボンディングパッド電極、符号８０９は保護膜、符号８１０は透光性電極である。
緩衝層８０２に含まれる材料としては、ウルツ鉱構造を有するＩＩＩ族窒化物半導体としての、ＡｌＮ、ＡｌＧａＮ、ＧａＮが好ましく用いられる。ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６に含まれる材料としては、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮが好ましく用いられる。ｎ型ＩＩＩ族窒化物半導体層８０４には上記材料中に珪素（Ｓｉ）またはゲルマニウム（Ｇｅ）を微量添加し、ｐ型ＩＩＩ族窒化物半導体層８０６には上記材料中にマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）を微量添加して、導電性の制御を行うことが好ましい。更に、ＩＩＩ族窒化物半導体活性層８０５は、上記材料の多重量子井戸（ＭＱＷ）構造を形成することが望ましい。また、上述した発光ダイオード（ＬＥＤ）を用い照明装置を構成することができる。
以下、図面を参考にしながら、本発明の一実施形態に係るスパッタリング装置を用いてウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法（エピタキシャル形成方法）を説明する。本実施形態においては、以下の第一から第四の工程を有する方法によってα−Ａｌ２Ｏ３基板上にエピタキシャル膜を形成する。なお、本実施形態では、ウルツ構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法について説明しているが、本実施形態に係る成膜方法を、α−Ａｌ２Ｏ３基板上にＺｎＯ系半導体薄膜を形成する際に適用しても良いことは言うまでもない。
まず、第一の工程（基板搬送工程）として、排気機構１１０により所定の圧力に保持された真空容器１０１に基板１０７を導入する。この際、基板（α−Ａｌ２Ｏ３基板）１０７は不図示の搬送ロボットにより、ヒーター１０３の上部まで搬送され、ヒーター１０３から突き出た不図示のリフトピンの上部に載置される（基板搬送）。その後、基板１０７を保持したリフトピンを降下させ、基板保持装置５０３に基板１０７を配置する。
次に、第二の工程（基板加熱工程）として、ヒーター１０３に内蔵されたヒーター電極２０３に印加する電圧を制御し、基板１０７を所定温度に保持する。この際、ヒーター１０３に内蔵された熱電対（不図示）を用いてヒーター１０３の温度をモニターするか、真空容器１０１に設置された不図示のパイロメータを用いてヒーター１０３の温度をモニターし、それらの温度が所定の温度となるように制御する。
次に、第三の工程として、ガス導入機構１０９よりＮ２ガス、希ガス、Ｎ２ガスと希ガスの混合ガスのいずれかを真空容器１０１へ導入し、マスフローコントローラ（不図示）およびバリアブルコンダクタンスバルブ（不図示）によって真空容器１０１の圧力が所定の圧力となるように設定する。
最後に、第四の工程（成膜工程）として、高周波電源１０６より高周波電力を印加し、ターゲット１０８前面に高周波プラズマを発生させ、プラズマ中のイオンがターゲット１０８を構成する元素をたたき出すことにより、ＩＩＩ族窒化物半導体薄膜を成膜する。なお、ターゲット１０８に金属ターゲットを用いた場合、プロセスガスとしてはＮ２ガスまたはＮ２ガスと希ガスの混合ガスが好ましく用いられる。この場合、ターゲット１０８の表面、基板１０７の表面、ターゲット１０８と基板１０７の間の空間のうち、少なくとも一つの領域で金属ターゲットを構成するＩＩＩ族元素が窒化し、基板上にＩＩＩ族窒化物半導体薄膜が形成される。
また、窒化物ターゲットを用いた場合には、Ｎ２ガス、希ガス、Ｎ２ガスと希ガスの混合ガスのいずれかが好ましく用いられ、ターゲット表面からは原子または窒化物分子の形態でスパッタ粒子が放出される。ターゲット表面から原子として放出されたＩＩＩ族元素は、ターゲット１０８の表面、基板１０７の表面、ターゲット１０８と基板１０７の間の空間のうち、少なくとも一つの領域で窒化し、基板上にＩＩＩ族窒化物半導体薄膜が形成される。一方、ターゲット表面から放出された窒化物分子の大部分は、基板に到達し、ＩＩＩ族窒化物半導体薄膜を形成する。
ターゲット表面から放出された窒化物分子の一部は、基板１０７の表面、又はターゲット１０８と基板１０７の間の空間で解離する可能性があるが、解離により生成されたＩＩＩ族元素は、基板１０７の表面、ターゲット１０８と基板１０７の間の空間の少なくとも一方で、再度窒化され、ＩＩＩ族窒化物半導体薄膜を形成する。
第一の工程における所定の圧力は、５×１０−４Ｐａ未満であることが望ましく、それ以上では、ＩＩＩ族窒化物半導体薄膜の内部に酸素等の不純物が取り込まれ、良好なエピタキシャル膜が得られにくい。また、第一の工程におけるヒーター１０３の温度について特に限定するものではないが、生産性の観点からは成膜時の基板温度を得るための温度に設定しておくことが望ましい。
第二の工程における所定の温度は、第四の工程における成膜温度に設定しておくことが生産性の観点から望ましく、また、第三の工程における所定の圧力は、第四の工程における成膜圧力に設定しておくことが生産性の観点から望ましい。第二の工程および第三の工程とは、実施のタイミングが入れ替わってもよく、また、同時に実施されても良い。また、第二の工程で設定された温度および第三の工程で設定された圧力は、少なくとも第四の工程を開始するまで保持されていることが生産性の観点から望ましい。
第四の工程を行う際の基板温度は、１００〜１２００℃の範囲となるように設定することが望ましく、更に４００〜１０００℃の範囲とすると好適である。１００℃未満の場合は、アモルファス構造の混在した膜が形成されやすく、１２００℃より高い温度では、膜自体が形成されないか、形成されたとしても熱応力のために欠陥の多いエピタキシャル膜が得られやすい。また、成膜圧力は０．１〜１００ｍＴｏｒｒ（１．３３×１０−２〜１．３３×１０１Ｐａ）の範囲に設定されることが望ましく、更に、１．０〜１０ｍＴｏｒｒ（１．３３×１０−１〜１．３３Ｐａ）の範囲に設定されると好適である。
０．１ｍＴｏｒｒ（１．３３×１０−２Ｐａ）未満では、高エネルギー粒子が基板表面に入射されやすくなるため、良質なＩＩＩ族窒化物半導体薄膜が得られにくく、１００ｍＴｏｒｒ（１．３３×１０１Ｐａ）より高い圧力では、成膜速度が極端に遅くなるため好ましくない。第四の工程を開始する際には、真空容器１０１の圧力を一時的に成膜圧力以上に高めて、プラズマの発生を促進することも可能である。この場合、プロセスガスの少なくとも一種類のガス流量を一時的に多く導入することで成膜圧力を高めてもよく、また、バリアブルコンダクタンスバルブ（不図示）の開度を一時的に小さくすることで成膜圧力を高めてもよい。
さらに、第一の工程の前には、前処理室（不図示）に基板１０７を搬送し、成膜温度以上の温度での基板１０７の熱処理やプラズマ処理を行う工程を有してもよいことももちろんである。
本実施形態における方法で形成されるＩＩＩ族窒化物半導体薄膜のエピタキシャル膜としては、図９に示す緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６が挙げられる。上記全ての層を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製してもよく、また、いずれかの層に限定して本実施形態に係るスパッタリング装置（成膜方法）を用いて作製してもよい。
例えば、図９のＬＥＤの素子工程の第一の例として、緩衝層８０２を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
また、第二の例として、緩衝層８０２およびＩＩＩ族窒化物半導体中間層８０３を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
第三の例としては、緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３およびｎ型ＩＩＩ族窒化物半導体層８０４を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
第四の例としては、緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４およびＩＩＩ族窒化物半導体活性層８０５を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ｐ型ＩＩＩ族窒化物半導体層８０６を作製することで、エピタキシャルウェハーを作製する方法がある。
第五の例としては、緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４およびＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製することで、エピタキシャルウェハーを作製する方法がある。
このようにして得たエピタキシャルウェハーに対し、リソグラフィー技術およびＲＩＥ（反応性イオンエッチング）技術を用い、図９に示すように透光性電極８１０、ｐ型ボンディングパッド電極８０８、ｎ型電極８０７、保護膜８０９を形成することによりＬＥＤ構造を得ることができる。なお、透光性電極８１０、ｐ型ボンディングパッド電極８０８、ｎ型電極８０７、保護膜８０９の材料は特に限定されず、この技術分野でよく知られた材料を制限なく用いることができる。
（第一の実施例）
本発明の第一の実施例として、本発明の一実施形態にかかる、ウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法を用いてＡｌＮ膜をα−Ａｌ２Ｏ３（０００１）基板上に成膜する例、より詳しくは、基板保持装置によりヒーターの基板対向面との隙間を有して載置したα−Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いて、ウルツ鉱構造を有するＡｌＮ膜を形成する例について説明する。なお、本実施例において、ＡｌＮ膜は図１と同様のスパッタリング装置を用いて成膜し、ヒーターの構造は図２、ヒーター電極のパターンは図４Ａ、基板保持装置は図５と同様のものを用いる。また、図５における基板支持部５０３ａとヒーター１０３の基板対向面Ｐとの間の隙間ｄ１と基板５０４とヒーター１０３の基板対向面Ｐとの間の隙間ｄ２は、それぞれ、１ｍｍ、２ｍｍとする。
本実施例においては、先ず、第一の工程により１×１０−４Ｐａ以下に保持された真空容器１０１にα−Ａｌ２Ｏ３（０００１）基板を搬送して基板保持装置５０３に配置し、第二の工程により基板を第四の工程の成膜温度である５５０℃に保持する。このときヒーター１０３は、内蔵した熱電対のモニター値が７５０℃になるよう制御する。次に、第三の工程によりＮ２とＡｒの混合ガスをＮ２／（Ｎ２＋Ａｒ）：２５％となるように導入し、真空容器１０１の圧力を第四の工程の成膜圧力である３．７５ｍＴｏｒｒ（０．５Ｐａ）に設定する。この状態で第四の工程により高周波電源１０６から２０００Ｗの高周波電力を金属Ａｌからなるターゲット１０８に印加し、スパッタリング法により基板上に膜厚５０ｎｍのＡｌＮ膜を形成する。
なお、本実施例における成膜温度は、熱電対を埋め込んだα−Ａｌ２Ｏ３（０００１）基板によりあらかじめ基板温度測定を行い、そのときの、α−Ａｌ２Ｏ３（０００１）基板の温度と、ヒーターに内蔵した熱電対のモニター値、すなわち、ヒーターの温度との関係より設定するものである。
本実施例において、作製したＡｌＮ膜は、対称反射位置での２θ／ωスキャンモードのＸ線回折（ＸＲＤ）測定と、対称面に対するωスキャンモードでのＸＲＣ測定、Ｉｎ−ｐｌａｎｅ配置でのφスキャンモードのＸＲＣ測定、および、同軸型直衝突イオン散乱分光（ＣＡＩＣＩＳＳ： Ｃｏａｘｉａｌ Ｉｍｐａｃｔ Ｃｏｌｌｉｓｉｏｎ Ｉｏｎ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定により評価する。ここで、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定は結晶配向の確認に用い、対称面に対するωスキャンモードでのＸＲＣ測定とＩｎ−ｐｌａｎｅ配置でのφスキャンモードでのＸＲＣ測定は、それぞれ、チルトとツイストのモザイク広がりの評価に用いる。また、ＣＡＩＣＩＳＳ測定は極性の判定手段として用いる。
まず、本実施例において作製したＡｌＮ膜に対し、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定を、測定範囲を２θ＝２０〜６０°の範囲として行うと、ＡｌＮ（０００２）面とα−Ａｌ２Ｏ３（０００６）面の回折ピークのみが観測され、ＡｌＮの他の格子面を示す回折ピークは観測されない。このことから、得られたＡｌＮ膜がｃ軸配向していることがわかる。
次に、本実施例に係るＡｌＮ膜に対し、対称面に対するωスキャンモードでのＸＲＣ測定を行う。なお、測定にはＡｌＮ（０００２）面を用いる。得られたＸＲＣプロファイルのＦＷＨＭは、検出器をオープンディテクタ状態とした場合は４５０ａｒｃｓｅｃ以下、検出器にアナライザー結晶を挿入した場合には１００ａｒｃｓｅｃ以下であり、作製したＡｌＮ膜におけるチルトのモザイク広がりが非常に小さいことを確認できる。また、作製条件によっては、検出器にアナライザー結晶を挿入した場合のＸＲＣ測定で、ＦＷＨＭが２０ａｒｃｓｅｃ以下となるものも得られる。
なお、検出器をオープンディテクタ状態とした場合が本来のＸＲＣ測定であるが、本実施例のように膜厚が薄い試料の場合には、膜厚効果や格子緩和によってＸＲＣプロファイルのＦＷＨＭが広がり、モザイク広がりを正しく評価することが困難となる。そのため、近年では上記のように、検出器にアナライザー結晶を挿入した場合も広義のＸＲＣ測定として扱われている。以下、特に断らない限り、ＸＲＣ測定ではオープンディテクタ状態を用いている。
次に、本実施例に係るＡｌＮ膜に対し、Ｉｎ−ｐｌａｎｅ配置でφスキャンモードのＸＲＣ測定を行う。なお、測定にはＡｌＮ｛１０−１０｝面を用いている。得られたＸＲＣプロファイルには６０°間隔に６本の回折ピークが現れ、ＡｌＮ膜が六回対称性を有していること、すなわち、ＡｌＮ膜がエピタキシャル成長していることが確認できる。また、最大強度の回折ピークから求めたＦＷＨＭは２．０°以下であり、作製したＡｌＮ膜のツイストのモザイク広がりが比較的小さいことがわかる。なお、α−Ａｌ２Ｏ３（０００１）基板とＡｌＮ膜の面内結晶方位を比較すると、α−Ａｌ２Ｏ３（０００１）基板のａ軸に対してＡｌＮ膜のａ軸が３０°面内回転していることを確認できる。これは、ＡｌＮ膜をα−Ａｌ２Ｏ３（０００１）基板上にエピタキシャル成長した際の一般的なエピタキシャル関係でＡｌＮ膜が形成されていることを示している。
図１２は、本実施例に係るＡｌＮ膜に対する、ＣＡＩＣＩＳＳ測定結果である。本測定において、Ａｌ信号をＡｌＮ［１１−２０］方位から入射角度を変えて検出しており、入射角度が７０°付近のピークが単一の形状として得られていることがわかる。このことは、得られたＡｌＮ膜が＋ｃ極性（Ａｌ極性）となっていることを示している。
以上のことから、本実施例に係るＡｌＮ膜は、＋ｃ極性（Ａｌ極性）で、且つ、チルトのモザイク広がりが極めて小さなｃ軸配向エピタキシャル膜となっていることが確認できる。すなわち、本発明によれば、チルトおよびツイストのモザイク広がりを低減しつつ、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られることが明らかである。
さらに、本実施例では、図１に示すように、重力方向上側にターゲットを保持するためのターゲット電極１０２を配置し、基板ホルダー９９を重力方向下側に配置しているので、基板１０７を保持するために該基板１０７の被成膜面の一部を支持部材（例えば、支持爪）等により覆う必要がない。従って、基板１０７の被成膜面の全面をターゲット１０８に対して露出することができる。よって、本実施例によれば、基板１０７の被成膜面の全面に、チルトおよびツイストのモザイク広がりを抑え、かつ均一な＋ｃ極性のＩＩＩ族窒化物半導体薄膜を形成することができる。
（第二の実施例）
次に、本発明の第二の実施例として、本発明の一実施形態に係るウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法を用いて緩衝層としてウルツ鉱構造を有するＡｌＮ膜を作製し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮ膜を形成する例について説明する。
スパッタリング法を用いて、α−Ａｌ２Ｏ３（０００１）基板上にＡｌＮ膜を第一の実施例と同じ条件で形成し、その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮ膜を形成する。
得られるアンドープＧａＮ膜の表面は鏡面であり、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定では、アンドープＧａＮ膜がｃ軸配向していることが示される。次に、対称面としてＧａＮ（０００２）面を用いたωスキャンモードのＸＲＣ測定と、Ｉｎ−ｐｌａｎｅ配置でＧａＮ｛１０−１０｝面に対するφスキャンモードのＸＲＣ測定を行うと、それぞれのＦＷＨＭが２５０ａｒｃｓｅｃ以下、５００ａｒｃｓｅｃ以下となっていることが確認される。このことから、このアンドープＧａＮ膜が、チルトおよびツイストのモザイク広がりが小さい高品質な結晶として得られる。更に、ＣＡＩＣＩＳＳ測定より、このアンドープＧａＮ膜の極性が＋ｃ極性（Ｇａ極性）であった。これは、第一の実施例の説明のように、緩衝層として用いたＡｌＮ膜の極性が＋ｃ極性に制御できているため、その上に形成したアンドープＧａＮ膜もその極性を引き継いだ結果と考えることができる。
以上のことから、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて、＋ｃ極性に制御されたＡｌＮ膜を緩衝層として作製することにより、その上にＭＯＣＶＤ法を用いて成長させるアンドープＧａＮ膜を、モザイク広がりが少なく、＋ｃ極性に制御された高品質なエピタキシャル膜として得ることが可能となる。すなわち、α−Ａｌ２Ｏ３基板上に、＋ｃ極性のＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させることができる。
なお、本実施例ではアンドープＧａＮ膜をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果を得ることができる。
（第三の実施例）
本発明の第三の実施例として、本発明の一実施形態に係るウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法を用いてウルツ鉱構造を有するＡｌＮ膜を緩衝層として作製し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を順次エピタキシャル成長し、更に、ｎ型電極層、透光性電極、ｐ型電極層、保護膜まで形成した後、ウェハーをスクライブにより分離しＬＥＤ素子を作製した例について説明する。
スパッタリング法を用いて、α−Ａｌ２Ｏ３（０００１）基板上にＡｌＮ膜を第一の実施例と同じ条件で形成する。その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、２μｍの膜厚のＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層を形成する。さらに、上記ＭＯＣＶＤ装置内にて、ＧａＮに始まりＧａＮに終わる積層構造であって、３ｎｍの膜厚の５層のＩｎＧａＮと１６ｎｍの膜厚の６層のＧａＮとを交互に積層したＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、２００ｎｍの膜厚のＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を形成する。
得られるエピタキシャルウェハーに対し、リソグラフィー技術およびＲＩＥ技術を用い、図９に示すように透光性電極８１０、ｐ型ボンディングパッド電極８０８、ｎ型電極８０７、保護膜８０９を形成する。なお本実施例では、透光性電極としてＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）、ｐ型ボンディングパッド電極としてチタン（Ｔｉ）、Ａｌ、金（Ａｕ）を積層した構造、ｎ型電極としてニッケル（Ｎｉ）、Ａｌ、Ｔｉ、Ａｕを積層した構造、保護膜としてＳｉＯ２を用いる。
このようにして得られるＬＥＤ構造を形成したウェハーをスクライブにより３５０μｍ角のＬＥＤチップに分離し、このＬＥＤチップをリードフレーム上に載置し、金線でリードフレームに結線することによりＬＥＤ素子とする。
得られるＬＥＤ素子のｐ型ボンディングパッド電極とｎ型電極とに順方向電流を流すと、電流２０ｍＡにおける順方向電圧が３．０Ｖ、発光波長が４７０ｎｍ、発光出力が１５ｍＷという良好な発光特性を示す。このような特性は、作製したウェハーほぼ全面から作製されたＬＥＤ素子について、ばらつきなく得られる。
以上のことから、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて、＋ｃ極性に制御されたＡｌＮ膜を緩衝層として作製することにより、良好な発光特性を有するＬＥＤ素子を得ることができる。なお、本実施例ではアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いてこれらの層を作製しても同様の結果を得ることができる。
（第一の比較例）
本発明の第一の比較例として、本発明に特徴的な基板保持装置を用いずヒーター上に接して載置したα−Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮ膜を形成する例について説明する。なお、本比較例において、ＡｌＮ膜は載置方法（α−Ａｌ２Ｏ３（０００１）基板をヒーターから隙間を有して配置すること）を除いて第一の実施例と同一のスパッタリング装置、ヒーター、ヒーター電極を用いる。また、ＡｌＮ膜の成膜条件も第一の実施例と同一の条件を用いる。
本比較例に係るＡｌＮ膜に対し、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定と、ＡｌＮ（０００２）面に対するωスキャンモードでのＸＲＣ測定（検出器にアナライザー結晶を挿入した場合と、オープンディテクタ状態の場合）、ＡｌＮ｛１０−１０｝面に対するφスキャンモードでのＸＲＣ測定を行なうと、第一の実施例に係るＡｌＮ膜と同様にｃ軸配向のエピタキシャル膜が得られ、チルトおよびツイストのモザイク広がりも同程度である。
一方、本比較例に係るＡｌＮ膜に対するＣＡＩＣＩＳＳ測定では、＋ｃ極性（Ａｌ極性）と−ｃ極性（Ｎ極性）が混在した膜であることが示される。
以上のことから、α−Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置した場合には、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られないことが明らかである。
（第二の比較例）
次に、本発明の第二の比較例として、ヒーター上に接して載置したα−Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮからなる緩衝層を形成し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮ膜を形成した例について説明する。なお、本比較例において、ＡｌＮからなる緩衝層は第一の比較例と同一のスパッタリング装置、ヒーター、ヒーター電極および成膜条件にて成膜を行い、アンドープＧａＮ膜は、第二の実施例と同様の条件にて成膜を行なう。
スパッタリング法を用いて、α−Ａｌ２Ｏ３（０００１）基板上にＡｌＮからなる緩衝層を第一の比較例と同一のスパッタリング装置、ヒーター、ヒーター電極および成膜条件にて成膜を行い、その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮ膜を形成する。
得られるアンドープＧａＮ膜の表面は白濁しており、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定では、アンドープＧａＮ膜がｃ軸配向していることが示される。次に、対称面としてＧａＮ（０００２）面を用いたωスキャンモードでのＸＲＣ測定と、Ｉｎ−ｐｌａｎｅ配置でＧａＮ｛１０−１０｝面に対するφスキャンモードでのＸＲＣ測定を行うと、それぞれのＦＷＨＭが３６０ａｒｃｓｅｃ程度、１０００ａｒｃｓｅｃ程度であった。このことから、本比較例により得られるアンドープＧａＮ膜が、第二の実施例で得られるアンドープＧａＮ膜に比べてチルトおよびツイストのモザイク広がりが大きい低品質な結晶であることがわかる。
更に、ＣＡＩＣＩＳＳ測定によれば、このアンドープＧａＮ膜の極性は＋ｃ極性（Ｇａ極性）と−ｃ極性（Ｎ極性）の混在した膜である。これは、第一の比較例において説明したように、ＡｌＮからなる緩衝層が＋ｃ極性と−ｃ極性との混在した膜にであるため、その上に形成したアンドープＧａＮ膜もその混在した極性を引き継いだ結果と考えることができる。
以上のことから、α−Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置したスパッタリング法によりＡｌＮからなる緩衝層を形成する場合、その上にＭＯＣＶＤ法を用いて成長させたアンドープＧａＮ膜は低品質なエピタキシャル膜として得られる。なお、本比較例ではアンドープＧａＮ膜をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果となる。
（第三の比較例）
本発明の第三の比較例として、α−Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置したスパッタリング法によりＡｌＮからなる緩衝層を形成し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を順次エピタキシャル成長させ、更に、ｎ型電極層、透光性電極、ｐ型電極層、保護膜まで形成した後、ウェハーをスクライブにより分離しＬＥＤ素子を作製する例について説明する。なお、ＡｌＮからなる緩衝層の成膜方法は第一の比較例と同様であり、ＭＯＣＶＤ法を用いて成膜するアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層と、その後形成するｎ型電極層、透光性電極、ｐ型電極層、保護膜の材料や成膜方法、およびその後の、素子化の工程については全て第三の実施例と同様である。
得られるＬＥＤ素子のｐ型ボンディングパッド電極とｎ型電極とに順方向電流を流すと、ＬＥＤ素子からは良好なダイオード特性が得られず、また、可視光領域での十分な発光強度も得られないなど、良好な素子特性は得られない。このような特性は、作製したウェハーほぼ全面から作製されたＬＥＤ素子について同様の結果である。
以上のことから、α−Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置したスパッタリング法により、ＡｌＮからなる緩衝層を形成する場合、良好な発光特性を有するＬＥＤ素子を得ることができないことが明らかである。なお、本実施例ではアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果である。
このように、本発明の大きな特徴は、α−Ａｌ２Ｏ３基板上に＋ｃ極性のＩＩＩ族窒化物半導体のエピタキシャル膜を形成するために、基板の載置方法に着目した点にあり、この均一な＋ｃ極性のエピタキシャル膜を得るために基板ホルダーに工夫を加えること、特に、基板ホルダーにて保持される基板の位置と、基板ホルダーが備えるヒーターとの位置関係を特定の関係にすることは従来にはない技術思想である。
本発明では、上記本発明に特有の技術思想の下、基板をヒーターの基板対向面と所定の距離だけ離間して配置するための基板保持装置（基板支持部）を基板ホルダーに設け、ＩＩＩ族窒化物半導体薄膜の成膜において基板をヒーターの基板対向面から離間させている。このように基板ホルダーを構成することにより、上述の第一〜第三の実施例および第一〜第三の比較例にて示したように、スパッタリング法により、チルトおよびツイストのモザイク広がりを低減し、かつ均一な＋ｃ極性を有するＩＩＩ族窒化物半導体薄膜を形成することができる。
なお、上記実施形態および実施例では、真空容器に基板のみを導入する場合について示したが、トレイを使用して基板を導入してもよく、本発明の思想の下、基板を載置したトレイが基板保持装置に配置される際、基板および基板を載置したトレイがヒーターと所定の距離だけ離間して配置されればよい。また、基板保持装置５０３や６０３、あるいは基板支持部７０４をトレイとして使用して基板を導入してもよい。
さらに本発明者らは、Ｓｉ（１１１）基板などの基板材料を用いる場合や、酸化亜鉛（ＺｎＯ）系半導体薄膜などの薄膜材料を形成する場合においても、上記の技術思想を適用することが高品質なエピタキシャル膜を得るうえで有効であることを見出した。以下に、本発明の一実施形態に係る成膜方法を用いてウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜をＳｉ（１１１）基板上に形成する例（第四の実施例）、本発明の一実施形態に係る成膜方法を用いずＩＩＩ族窒化物半導体薄膜をＳｉ（１１１）基板上に形成する例（第四の比較例）、本発明の一実施形態に係る成膜方法を用いてウルツ鉱構造を有するＺｎＯ系半導体薄膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する例（第五の実施例）、本発明の一実施形態に係る成膜方法を用いずＺｎＯ系半導体薄膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する例（第五の比較例）について述べる。
（第四の実施例）
本実施例では、フッ酸処理により表面の自然酸化膜を除去したＳｉ（１１１）基板を用い、その他は、第一の実施例と同様の方法・条件によってウルツ鉱構造を有するＡｌＮ膜を形成する。ただし、本実施例における成膜温度（５５０℃）は、熱電対を埋め込んだＳｉ（１１１）基板により、あらかじめ行う基板温度測定の結果に基づいて設定している。
本実施例においてＳｉ（１１１）基板上に形成されるＡｌＮ膜は、ＣＡＩＣＩＳＳ測定およびＸＲＤ測定の結果から、＋ｃ極性のエピタキシャル膜として形成されていることがわかる。また、得られたＡｌＮ膜上にＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られたアンドープＧａＮ膜の表面は鏡面となり、ｃ軸配向した単結晶膜として得られる。
さらに、得られるアンドープＧａＮ膜を利用して、ＬＥＤ素子およびＨＥＭＴ素子を作製すると、Ｓｉ（１１１）基板上のＬＥＤ素子およびＨＥＭＴ素子としては比較的良好な素子特性を得ることができる。
（第四の比較例）
本比較例では、基板をヒーターに接して載置し、その他は、第四の実施例と同様の方法・条件を用いて、Ｓｉ（１１１）基板上にＡｌＮ膜を形成する。その結果、得られるＡｌＮ膜は、＋ｃ極性と−ｃ極性の混在したエピタキシャル膜となる。また、得られるＡｌＮ膜上にＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られるアンドープＧａＮ膜の表面は白濁している。
さらに、得られるアンドープＧａＮ膜を利用して、ＬＥＤ素子およびＨＥＭＴ素子を作製すると、どちらの素子においても良好な素子特性を得ることはできない。
このように、本発明に係る成膜方法、すなわち、基板をヒーターから離間して載置した状態でＩＩＩ族窒化物半導体薄膜を成膜する方法は、＋ｃ極性で結晶性に優れたＩＩＩ族窒化物半導体薄膜を、Ｓｉ（１１１）基板上に形成する上でも極めて有効な手段であることがわかった。
（第五の実施例）
本実施例では、ターゲット材料とプロセスガス、成膜温度および膜厚を除いて、第一の実施例と同様の方法・条件によって、ウルツ鉱構造を有するＺｎＯ膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する。ターゲット材料は金属Ｚｎ、プロセスガスはＯ２とＡｒの混合ガス（Ｏ２／（Ｏ２＋Ａｒ）：２５％）、成膜温度は８００℃、膜厚は１００ｎｍとした。
本実施例に係るＺｎＯ膜は、ＩＩＩ族窒化物半導体と同様の結晶構造（ウルツ鉱構造）で、かつ、ＩＩＩ族窒化物半導体と同様のｃ軸配向のエピタキシャル膜として形成されており、その極性は＋ｃ極性（Ｚｎ極性）である。また、得られるＺｎＯ膜上に、ＭＢＥ法を用いてｎ型のＺｎＯ膜とｐ型のＺｎＯ膜の積層膜からなるエピタキシャルウェハー（ＬＥＤ構造）を形成し、その後、リソグラフィー技術およびＲＩＥ技術等を用いることで、ＬＥＤ素子を作製すると、ＺｎＯ膜を用いたＬＥＤ素子としては良好な素子特性を得ることができる。
また、本実施例に係るＺｎＯ膜上に、ＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られるアンドープＧａＮ膜の表面は鏡面となり、ｃ軸配向した単結晶膜として得られる。このため、本実施例に係るＺｎＯ膜は、ＩＩＩ族窒化物半導体薄膜を用いたＬＥＤ素子の製造における緩衝層などとしても利用できる。
また、金属Ｚｎターッゲットの代わりに、Ｍｇ−Ｚｎ合金からなるターゲットを用い、本発明の一実施形態にかかる成膜方法によって、ウルツ鉱構造を有するＭｇ添加ＺｎＯ膜（以下、ＭｇＺｎＯ膜）を成膜すると、ＺｎＯ膜と同様に、＋ｃ極性で結晶性に優れたＭｇＺｎＯ膜が得られる。ＭｇＺｎＯ膜は、Ｍｇの添加量に応じてバンドギャップエネルギーを制御することができるため、それを発光層として用いることで、ＺｎＯ膜のみ用いる場合とは異なる発光波長のＬＥＤ素子を実現することが可能となる。
（第五の比較例）
本比較例では、基板をヒーターに接して載置し、その他は、第五の実施例と同様の方法・条件を用いて、ＺｎＯ膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する。本比較例に係るＺｎＯ膜は、第五の実施例と同様にｃ軸配向したエピタキシャル膜として得られるが、その極性は＋ｃ極性と−ｃ極性（Ｏ極性）とが混在している。また、第五の実施例と同様に、得られるＺｎＯ膜を利用してＬＥＤ素子を作製したが、良好な素子特性を得ることはできない。
また、本比較例に係るＺｎＯ膜上に、ＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られたアンドープＧａＮ膜の表面は白濁し、結晶性に優れたＧａＮ膜を得ることはできない。さらに、Ｍｇ−Ｚｎ合金からなるターゲットを用いてＭｇＺｎＯ膜を成膜すると、得られるＭｇＺｎＯ膜は、＋ｃ極性と−ｃ極性とが混在しており結晶性の良好なものを得ることができない。
このように、本発明の一実施形態に係る成膜方法は、形成する薄膜材料がＺｎＯ膜またはＭｇＺｎＯ膜などのＺｎＯ系半導体薄膜であっても優れた効果を発揮し、＋ｃ極性で結晶性に優れたＺｎＯ系半導体薄膜を得る上で、極めて有効な手段である。
なお、第五の実施例と同様の実験を、Ｓｉ（１１１）基板を用いて実施すると、Ｓｉ（１１１）基板上でも＋ｃ極性のＺｎＯ系半導体薄膜が得られる。また、第五の比較例と同様の実験を、Ｓｉ（１１１）基板を用いて実施すると、得られたＺｎＯ系半導体薄膜の極性は、＋ｃ極性と−ｃ極性とが混在している。
なお、本発明に係る成膜方法において用いることが可能な基板は、α−Ａｌ２Ｏ３（０００１）基板とＳｉ（１１１）基板に限定されない。
例えば、α−Ａｌ２Ｏ３（０００１）基板やＳｉ（１１１）基板は、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有しているが、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜等の極性を制御しうるような結晶情報を、その基板表面に有していない。このような基板を本明細書では、非極性表面を有する基板、と記載する。
このため、本発明に係る成膜方法のような、ウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の極性を制御しうる成膜方法を用いなければ、非極性表面を有する基板上に、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることは困難である。しかしながら、本発明に係る成膜方法を用いることによって、非極性表面を有する基板上であっても、＋ｃ極性の、ウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の形成が可能となる。
このような非極性表面を有する基板としては、ゲルマニウム（Ｇｅ）（１１１）基板、（１１１）配向のＳｉＧｅエピタキシャル膜が表面に形成されたＳｉ（１１１）基板、（１１１）配向の炭素（Ｃ）ドープＳｉ（１１１）エピタキシャル膜が形成されたＳｉ（１１１）基板などがある。
また、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得るために、Ｓｉ面と呼ばれる基板表面を有する４Ｈ−ＳｉＣ（０００１）基板や６Ｈ−ＳｉＣ（０００１）基板、Ｇａ面と呼ばれる基板表面を有するＧａＮ（０００１）基板などが一般的によく利用されている。上記面を有する上記基板は、基板上に形成するＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を、＋ｃ極性に制御しうるような結晶情報を基板表面に有している。そのため、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の極性を制御しうるような特別な成膜技術を用いずとも、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得やすいという特徴がある。なお、このようにＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を＋ｃ極性に制御しうるような結晶情報を有する基板を、有極性表面を有する基板とする。
これらの有極性表面を有する基板上では、本発明の一実施形態に係る成膜方法を用いずとも、＋ｃ極性の存在割合が高く、比較的高品質なＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることができる。しかし、このような基板を用いた場合においても、本発明の一実施形態に係る成膜方法を用いることで、さらに高品質なウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることができる。
上記の有極性表面を有する基板を用いた場合、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜等は、ほぼ単一な＋ｃ極性のエピタキシャル膜として得られやすい。しかし、特に成長初期など、部分的に−ｃ極性の領域（以下、反転ドメイン領域と記載）がわずかに形成される場合があり、それが、反位境界などの欠陥を形成して、上記薄膜表面へ伝播されることがある。すなわち、本発明の一実施形態に係る成膜方法を用いることで、そのような反転ドメインの形成確率をさらに低減し、反位境界などの欠陥の形成をさらに抑制しているため、有極性表面を有する基板を用いた場合でも、本発明の効果を得ることができるものと考えられる。
このようなＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、非極性表面または有極性表面を有する基板の総称として、エピタキシャル成長用基板という用語を用いることとする。
本発明の大きな特徴は、エピタキシャル成長用基板上に、ウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を形成する際の、基板の載置方法に着目した点にある。均一な＋ｃ極性のエピタキシャル膜を得るために、基板ホルダーに工夫を加えること、特に、基板ホルダーにて保持される基板の位置と、基板ホルダーが備えるヒーターとの位置関係を特定の関係（基板がヒーターから所定距離だけ離間して基板ホルダーに保持される関係）にすることは従来にはない技術思想である。

Claims (10)

  1. ヒーターを用いて任意の温度に加熱されたエピタキシャル成長用基板に対して、スパッタリング法によってウルツ鉱構造の半導体薄膜を成長させる成膜方法であって、
    前記エピタキシャル成長用基板を、前記ヒーターの基板対向面と所定距離だけ離間して保持する工程と、
    前記エピタキシャル成長用基板が、フローティング状態、かつ前記ヒーターの前記基板対向面と前記所定距離だけ離間して保持された状態で、前記エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜の＋ｃ極性のエピタキシャル膜を形成する工程と、
    を有することを特徴とする成膜方法。
  2. 真空排気可能な真空容器と、
    エピタキシャル成長用基板を絶縁した状態で支持する基板保持手段と、
    前記基板保持手段に保持された前記エピタキシャル成長用基板を任意の温度に加熱できるヒーターとを備えた真空処理装置を用いて、前記エピタキシャル成長用基板上にスパッタリング法によりウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成する成膜方法であって、
    前記基板保持手段に保持された前記エピタキシャル成長用基板を、前記ヒーターの基板対向面と所定距離だけ離間して保持した状態で、前記エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜の＋ｃ極性のエピタキシャル膜を形成することを特徴とする成膜方法。
  3. 前記エピタキシャル成長用基板を搬送して、前記エピタキシャル成長用基板を前記ヒーターの基板対向面と前記所定距離だけ離間して保持されるように前記基板保持手段に保持させる基板搬送工程と、
    前記基板搬送工程によって前記基板保持手段に保持された前記エピタキシャル成長用基板を、前記ヒーターにより任意の温度に加熱する基板加熱工程と、
    前記基板加熱工程によって加熱された前記エピタキシャル成長用基板上に前記＋ｃ極性のエピタキシャル膜を形成する成膜工程と
    を有することを特徴とする請求項２に記載の成膜方法。
  4. 前記基板保持手段は、前記エピタキシャル成長用基板の重力方向下側の面に当接した状態で、前記エピタキシャル成長用基板を保持することを特徴とする請求項２に記載の成膜方法。
  5. 真空排気可能な真空容器と、
    エピタキシャル成長用基板を絶縁した状態で支持するための基板保持手段と、
    前記基板保持手段に保持された前記エピタキシャル成長用基板を任意の温度に加熱できるヒーターと、
    前記真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極とを備え、
    前記基板保持手段は、前記真空容器内において、前記ターゲット電極の重力方向下側に設けられており、
    前記ヒーターを用いて任意の温度に加熱された前記エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜の＋ｃ極性のエピタキシャル膜をスパッタリング法によってエピタキシャル成長させる真空処理装置であって、
    前記エピタキシャル成長用基板を前記ヒーターの基板対向面と所定距離だけ離間して保持することを特徴とする真空処理装置。
  6. 前記基板保持手段は、成膜時に、前記エピタキシャル成長用基板の外縁部分を重力方向下側から支持するように構成されている基板支持部と、該基板支持部と一体に形成され、前記ヒーターに接して配設される載置部とを有し、
    前記載置部を前記ヒーターに接して配設した際に、前記基板支持部は前記ヒーターの基板対向面と第２の所定距離だけ離間して配置されていることを特徴とする請求項５に記載の真空処理装置。
  7. 前記基板支持部は、前記エピタキシャル成長用基板の外縁部分を支持するように構成されたリング状の絶縁部材であることを特徴とする請求項６に記載の真空処理装置。
  8. 前記リング状の絶縁部材の外周部分を支持するリング状の導電材をさらに備え、
    前記リング状の導電材には高周波電力が印加されることを特徴とする請求項７に記載の真空処理装置。
  9. 請求項１に記載された成膜方法を有することを特徴とする半導体発光素子の製造方法。
  10. 請求項２に記載された成膜方法を有することを特徴とする半導体発光素子の製造方法。
JP2013540651A 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 Active JP5819978B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013540651A JP5819978B2 (ja) 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011236689 2011-10-28
JP2011236689 2011-10-28
JP2013540651A JP5819978B2 (ja) 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
PCT/JP2012/006769 WO2013061572A1 (ja) 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置

Publications (2)

Publication Number Publication Date
JPWO2013061572A1 JPWO2013061572A1 (ja) 2015-04-02
JP5819978B2 true JP5819978B2 (ja) 2015-11-24

Family

ID=48167425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013540651A Active JP5819978B2 (ja) 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置

Country Status (7)

Country Link
US (1) US9309606B2 (ja)
JP (1) JP5819978B2 (ja)
KR (1) KR101590496B1 (ja)
CN (1) CN103918060B (ja)
DE (1) DE112012004463T5 (ja)
TW (1) TWI505498B (ja)
WO (1) WO2013061572A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101484658B1 (ko) * 2010-04-30 2015-01-21 캐논 아네르바 가부시키가이샤 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101650353B1 (ko) 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
CN105190842B (zh) 2013-03-14 2017-07-28 佳能安内华股份有限公司 成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP6112089B2 (ja) 2014-09-17 2017-04-12 カシオ計算機株式会社 加熱装置、加熱方法、及び、立体形成システム
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP6724687B2 (ja) * 2016-08-01 2020-07-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
JP6186067B1 (ja) * 2016-12-13 2017-08-23 住友精密工業株式会社 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ
US20240040672A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Transparent heaters for improved epitaxy reactor productivity

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545123B2 (ja) * 1996-01-26 2004-07-21 アプライド マテリアルズ インコーポレイテッド ウエハ加熱器用成膜防護具
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2002020884A (ja) * 2000-07-04 2002-01-23 Canon Inc 酸化亜鉛積層薄膜体およびその製造方法
JP3947443B2 (ja) 2002-08-30 2007-07-18 Ｔｄｋ株式会社 電子デバイス用基板および電子デバイス
JP4428105B2 (ja) * 2004-03-23 2010-03-10 日立金属株式会社 化合物膜の製造方法および化合物半導体素子の製造方法
JP4712450B2 (ja) 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP4792802B2 (ja) 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5300345B2 (ja) * 2007-08-10 2013-09-25 キヤノン株式会社 発光膜、発光素子およびその製造方法
JPWO2009084441A1 (ja) * 2007-12-28 2011-05-19 株式会社アルバック 透明導電膜の成膜方法及び成膜装置
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
WO2009110187A1 (ja) * 2008-03-05 2009-09-11 パナソニック株式会社 発光素子
TWM373005U (en) * 2009-06-26 2010-01-21 Sino American Silicon Prod Inc Gallium-nitride LED structure
JP5648289B2 (ja) * 2010-01-14 2015-01-07 豊田合成株式会社 スパッタリング装置および半導体発光素子の製造方法
KR101484658B1 (ko) 2010-04-30 2015-01-21 캐논 아네르바 가부시키가이샤 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101564251B1 (ko) 2010-12-27 2015-10-29 캐논 아네르바 가부시키가이샤 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치

Also Published As

Publication number Publication date
US9309606B2 (en) 2016-04-12
CN103918060A (zh) 2014-07-09
KR101590496B1 (ko) 2016-02-01
WO2013061572A1 (ja) 2013-05-02
KR20140079507A (ko) 2014-06-26
US20140225154A1 (en) 2014-08-14
TWI505498B (zh) 2015-10-21
JPWO2013061572A1 (ja) 2015-04-02
CN103918060B (zh) 2016-11-02
TW201340379A (zh) 2013-10-01
DE112012004463T5 (de) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5819978B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5886426B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
US10844470B2 (en) Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
JP6196384B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150625

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151001

R150 Certificate of patent or registration of utility model

Ref document number: 5819978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250