KR101564251B1 - 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 - Google Patents

에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 Download PDF

Info

Publication number
KR101564251B1
KR101564251B1 KR1020137018029A KR20137018029A KR101564251B1 KR 101564251 B1 KR101564251 B1 KR 101564251B1 KR 1020137018029 A KR1020137018029 A KR 1020137018029A KR 20137018029 A KR20137018029 A KR 20137018029A KR 101564251 B1 KR101564251 B1 KR 101564251B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
nitride semiconductor
iii nitride
bias
Prior art date
Application number
KR1020137018029A
Other languages
English (en)
Other versions
KR20130095830A (ko
Inventor
요시아키 다이고
케이지 이시바시
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20130095830A publication Critical patent/KR20130095830A/ko
Application granted granted Critical
Publication of KR101564251B1 publication Critical patent/KR101564251B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 스퍼터링 방법에 의해 α-Al2O3 기판상에 고품질 Ⅲ족 질화물 반도체 박막을 에피텍셜로 성장시키기 위한 에피텍셜 막 형성 방법을 제공한다. 본 발명의 실시태양에 따른 에피텍셜 막 형성 방법에서, Ⅲ족 질화물 반도체 박막의 에피텍셜 막이 스퍼터링 장치(1)의 히터 전극(104) 및 바이어스 전극(103) 상에 배열된 α-Al2O3 기판상에 형성될 때, α-Al2O3 기판이 히터 전극(104)에 의해 소정 온도로 유지되는 상태로, 고주파 전력이 타겟 전극(102)에 인가되고 고주파 바이어스 전력이 바이어스 전극(103)에 인가된다. 이때에, 고주파 전력과 조푸자 바이어스 전력의 인가는 고주파 전력과 고주파 바이어스 전력 사이의 주파수 간섭이 일어나지 않는 방식으로 작용한다.

Description

에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치{Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device}
본 발명은 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치에 관한 것으로, 특히 고품질의 에피텍셜 막을 형성할 수 있는 엑피텍셜 막 형성방법, 이런 에피텍셜 막을 사용한 반도체 발광소자 제조방법, 스퍼터링 장치, 반도체 발광소자 및 조명장치에 관한 것이다.
Ⅲ족 질화물 반도체들은 ⅢB 원소들(이하 간단히 Ⅲ 원소들이라 함)인 알루미늄(Al) 원자, 갈륨(Ga) 원자, 및 인듐(In) 원자 및 VB족 원소(이하 간단히 Ⅴ족 원소라 함)인 질소(N) 원자의 화합물 반도체 재료이다. 즉, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 및 이들의 혼합 결정(AlGaN, InGaN, InAlN, 및 InGaAlN)은 Ⅲ족 질화물 반도체들이다.
Ⅲ족 질화물 반도체들을 사용하는 소자들은 원자외선/가시광선/근적외선 범위를 커버하는 발광다이오드(LEDs), 레이저 다이오드(LDs), 솔라셀(PVSC: Photovoltaic Solar Cell), 및 포토다이오드(PD) 등과 같은 광학 장치뿐만 아니라 고주파/고출력 응용분야를 위한 고 전자 이동도 트랜지스터(HEMT, High Electron Mobility Transistor), 금속산화물 반도체 전계트랜지스터(MOSFET) 등과 같은 전자 장치를 포함한다.
상기한 소자 응용분야를 구현하기 위해, 결정 결함이 거의 없는 고품질의 단결정(에피텍셜 막)을 얻도록 단결정 기판에 Ⅲ족 질화물 반도체 박막을 에피텍셜 성장시키는 것이 필요하다. 그러나, Ⅲ족 질화물 반도체로 제조된 단결정 기판은 매우 고가이고 따라서 몇몇 응용분야를 제외하고는 사용되지 않으며 단결정 막은 다른 종류의 기판상에 주로 사파이어(α-Al2O3), 실리콘 카바이드(SiC)의 헤테로에피텍셜 성장에 의해 얻어진다. 특히, α-Al2O3 기판은 저가이고, 대면적을 가지며, 고품질을 얻을 수 있으며, 따라서, 시장에서 판매되는 Ⅲ족 질화물 반도체 박막을 사용한 거의 모든 LEDs는 α-Al2O3 기판을 사용된다.
Ⅲ족 질화물 반도체 박막의 에피텍셜 성장을 위해, 고생산성 및 고품질 에피텍셜 막을 얻을 수 있는 금속 유기 화학기상증착(MOCVD) 방법이 사용된다. 그러나, MOCVD 방법은 생산단가가 높고, 입자들이 쉽게 발생될 수 있고 고수율을 달성하기 어려운 등의 문제가 있다.
한편, 스퍼터링은 생산단가를 절감할 수 있고 입자 발생 가능성이 낮은 특징이 있다. 따라서, Ⅲ족 질화물 반도체 박막의 막 형성 공정의 적어도 일부가 스퍼터링 방법으로 대체될 수 있다면, 상기 문제들 중 적어도 일부를 해결할 수 있다.
그러나, 스퍼터링 방법에 의해 제조된 Ⅲ족 질화물 반도체 박막은 그 결정 품질이 MOCVD 방법을 사용하여 제조된 결정 품질보다 더 열등한 경향이 있다는 문제가 있다. 예컨대, 스퍼터링 방법을 사용하여 제조된 Ⅲ족 질화물 반도체 박막의 결정이 비특허문헌 1에 개시된다. 비특허문헌 1에서, c-축 방위를 가진 GaN 막은 고주파 마그네트론 스퍼터링 방법을 사용해 α-Al2O3 (0001) 기판상에 에피텍셜로 성장된다. 비특허문헌 1은 GaN(002) 평면의 X선 로킹 커브(XRC) 측정에서, 이의 반치전폭(FWHM)은 35.1 arcmin(2106 arcsec)이다. 이 값은 현재 시장에서 판매되는 α-Al2O3 기판상의 GaN 막에 비해 상당히 큰 값이며 이하에서 기술될 틸트의 모자이크 팽창(mosaic expansion of tilt)이 크고 결정 품질이 열악한 것을 나타낸다.
본 발명에서, 결정 품질을 나타내는 지수로서 사용된 개념, 즉, (1) 틸트의 모자이크 팽창(mosaic expansion of tilt), (2) 트위스트(twist)의 모자이크 팽창 및 (3) 극성(polarity)이 간략하게 기술될 것이다. (1)의 틸트의 모자이크 팽창은 기판에 수직인 방향에서 결정 방위(배향, orientation)의 변화 정도를 나타내며, (2)의 트위스트의 모자이크 팽창은 기판 평면(in-plane) 방향에서 결정 방위의 변화 정도를 나타낸다. (3)의 극성은 결정의 방위를 의미하는 용어이며, c-축 방위 막의 경우에, 두 가지의 성장 모드, 즉, +c 극성 및 -c 극성이 존재한다. +c 극성을 가진 성장은 (0001) 방위에 해당하며 -c 극성을 가진 성장은 (000-1) 방위에 해당한다.
단일 결정은 틸트와 트위스트의 모자이크 팽창이 작으며, 극성이 +c 극성 또는 -c 극성의 둘 중의 어느 한 쪽에 편향되는 유리한 결정체를 갖는 것이 필수적이다. 특히, 유리한 형태와 뛰어난 결정체를 가진 Ⅲ족 질화물 반도체 박막은 +c 극성으로 쉽게 수득될 수 있기 때문에, +c 극성을 가진 Ⅲ족 질화물 반도체를 수득하는 방법의 확립이 요구된다. 한편, 스퍼터링 방법에 의해 우수한 품질의 Ⅲ족 질화물 반도체 박막을 얻기 위한 여러 시도들이 이루어졌다(특허문헌 1 및 2 참조).
특허문헌 1은 Ⅲ족 질화물 반도체 박막(특허문헌 1에서 AlN)이 스퍼터링 방법을 사용해 α-Al2O3 기판상에 형성되기 전에 기판에 플라즈마 처리를 적용하여 고품질의 Ⅲ족 질화물 반도체 박막을 구현하는 방법 또는 특히 매우 작은 틸트의 모자이크 팽창을 갖는 Ⅲ족 질화물 반도체 박막을 얻는 방법을 개시한다.
게다가, 특허문헌 2는 Ⅲ족 질화물 반도체(특허문헌 2에서 Ⅲ족 질화물 화합물 반도체) 발광소자를 제조하는 방법을 개시하며, 상기 발광소자에서 Ⅲ족 질화물 반도체로 제조된 버퍼층(특허문헌 2에서 중간층)이 스퍼터링에 의해 기판상에 형성된 후, 하부 막이 제공된 n형 반도체층, 발광층, 및 p형 반도체층이 순차적으로 Ⅲ족 질화물 반도체로 제조된 버퍼층에 적층된다.
특허문헌 2는 Ⅲ족 질화물 반도체로 제조된 버퍼층을 형성하기 위한 절차로서, 기판에 플라즈마 처리를 수행하는 전처리 과정 및 전처리 단계 후 스퍼터링 방법에 의해 Ⅲ족 질화물 반도체로 제조된 버퍼층을 증착하는 과정을 기술한다. 더욱이, 특허문헌 2에서, Ⅲ족 질화물 반도체로 제조된 기판과 버퍼층의 바람직한 형식으로서, α-Al2O3 기판 및 AlN이 사용되며, 하부 막이 제공된 n형 반도체층, 발광층, 및 p형 반도체층의 증착 방법으로서, MOCVD 방법이 바람직하게 사용된다.
인용목록
특허문헌
특허문헌 1: 국제특허출원 공개번호 No. 2009/096270
특허문헌 2: 일본특허출원 공개번호 NO. 2008-109084
비특허문헌
비특허문헌 1: 와이. 오아이고(Y. Oaigo), 엔. 무추 쿠라(N. Mutsu kura)의 "Synthesis of epitaxial GaN single-crystalline film by magnetron sputtering method", Thin Solid Films 483 (2005) p38-43.
미리 개시된 종래기술들(특허문헌 1 및 2)에 따라, 틸트 또는 트위스트의 작은 모자이크 팽창을 가진 Ⅲ족 질화물 반도체는 스퍼터링 방법에 의해 얻어진다. 그러나, 종래기술들은 극성을 제어하는 방법을 개시하지 않으며 Ⅲ족 질화물 반도체의 제조 과정으로서 스퍼터링 방법을 이용하는데 심각한 문제가 있다.
실제로, AlN 막은 특허문헌 1 및 2에 개시된 기술들을 사용하여 스퍼터링 방법에 의해 α-Al2O3 기판상에 형성될 때, 작은 틸트 또는 트위스트의 모자이크 팽창을 가진 AlN 막이 얻어질 수 있으나 극성에 관해서 +c 극성과 -c 극성이 혼합되었다. 또한, +c 극성과 -c 극성이 MOCVD 방법에 의해 혼합된 AlN 막 상에 GaN 막이 성장되었을 때, 고품질 GaN 막은 얻지 못했다. 또한, 발광 소자는 얻어진 GaN 막을 사용하여 제조되었으나, 유리한 방출 특성은 얻지 못했다. 따라서, +c 극성과 -c 극성의 혼합은 감소되지 않고 +c 극성을 가진 Ⅲ족 질화물 반도체 박막은 단지 특허문헌 1 및 2에 개시된 기술들에 의해서는 얻을 수 없다. 즉, 비록 특허문헌 1 및 2에 개시된 기술들은 틸트 또는 트위스트의 모자이크 팽창이 작게 될 수 있어서 효과적인 기술이지만, 고품질을 가진 Ⅲ족 질화물 반도체 박막을 얻기 위해서 가능한 한 극성의 통일이 요구된다.
본 발명은 상기한 문제들을 고려하여 완성되었고 +c 극성의 통일의 개선된 정도(개선된 (0001) 방위)를 가진 에피텍셜을 제조할 수 있는 에피텍셜 막 형성 방법을 제공하며 또한 이런 에피텍셜 막을 사용하는 반도체 발광 소자의 제조 방법, 스퍼터링 장치, 이런 제조 방법에 의해 제조된 반도체 발광 소자 및 조명 장치를 제공하는 것을 목적으로 한다.
본 발명자들은 에피텍셜 막의 극성은 이하에서 기술될 것과 같이 기판 홀더에 장착된 바이어스 전극에 인가된 고주파 바이어스 전력에 의해 제어될 수 있다는 민감한 검사의 결과로서 새로운 발견을 얻어서 본 발명을 완성하였다.
상기 목적을 달성하기 위해, 본 발명의 제 1 양태는 위에 타겟이 배열될 수 있는 타겟 전극 및 위에 기판이 타겟 전극 쪽으로 배열될 수 있고 히터 전극과 바이어스 전극이 제공될 수 있는 기판 홀더를 가진 스퍼터링 장치를 사용하며, 기판 홀더 상에 배열된 α-Al2O3 기판상에 스퍼터링 방법에 의해 Ⅲ족 질화물 반도체 박막을 에피텍셜로 성장시키는 에피텍셜 막 형성 방법이며, 다음 단계: 기판 홀더 상에 α-Al2O3 기판을 배열하는 단계; 및 기판 홀더 상에 배열된 α-Al2O3 기판상에 Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계를 포함하고, Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계는 히터 전극에 의해 소정의 온도로 α-Al2O3 기판을 유지하고, 타겟 전극에 고주파 전력을 인가하고 바이어스 전극에 고주파 바이어스 전력을 인가하며, 고주파 전력 및 고주파 바이어스 전력 사이의 주파수 간섭이 일어나지 않도록 고주파 전력 및 고주파 바이어스 전력이 인가된다.
또한, 본 발명의 제 2 양태에 따른 반도체 발광 소자의 제조 방법은 상기 제 1 양태에 따른 에피텍셜 막을 형성하는 방법에 의해 반도체 발광 소자의 버퍼층을 형성하는 단계를 가진다.
또한, 본 발명의 제 3 양태는 반도체 발광 소자이며 여기에 적어도 하나의 버퍼층, Ⅲ족 질화물 반도체 중간층, n-형 Ⅲ족 질화물 반도체층, Ⅲ족 질화물 반도체 활성층, p-형 Ⅲ족 질화물 반도체층 및 투명 전극이 α-Al2O3 기판상에 형성되며, 버퍼층, Ⅲ족 질화물 반도체 중간층, n-형 Ⅲ족 질화물 반도체층, Ⅲ족 질화물 반도체 활성층 및 p-형 Ⅲ족 질화물 반도체층의 적어도 하나의 층은 상기 제 1 양태에 따른 에피텍셜 막 형성 방법에 의해 제조된다. 또한, 본 발명의 제 4 양태는 상기 제 3 양태에 따른 반도체 발광 소자를 포함하는 것을 특징으로 하는 조명 장치이다.
또한, 본 발명의 제 4 양태는 위에 타겟이 배열될 수 있는 타겟 전극; 위에 기판이 타겟 전극 쪽으로 배열될 수 있고 히터 전극과 바이어스 전극이 제공될 수 있는 기판 홀더; 상기 제 1 양태에 따른 Ⅲ족 질화물 반도체 박막의 에피텍셀 막을 형성하는 단계가 실행될 때 타겟 전극에 인가된 고주파 전력 및 바이어스 전극에 인가된 고주파 바이어스 전력 사이에 주파수 간섭이 일어나는 것을 예방하기 위한 주파수 간섭 억제 수단을 포함하는 스퍼터링 장치이다.
본 발명에 따라, 틸트 또는 트위스트의 모자이크 팽창이 작고, +c 극성과 -c 극성의 혼합이 감소되며, +c 극성의 통일이 개선되는 Ⅲ족 질화물 반도체의 에피텍셜 막이 스퍼터링 방법에 의해 α-Al2O3 기판상에 제조될 수 있다. 또한, 이 스퍼터링 방법에 의해 제조된 Ⅲ족 질화물 반도체 에피텍셜 막을 사용함으로써, LED 및 LD와 같은 발광 소자들의 광 방출 특성은 개선될 수 있다.
본 발명의 내용에 포함되어 있다.
도 1은 본 발명의 일 실시태양에 따른 고주파 스퍼터링 장치의 개략적 단면도이다.
도 2는 본 발명의 일 실시태양에 따른 기판 홀더의 제 1 구성예이다.
도 3은 본 발명의 일 실시태양에 따른 기판 홀더의 제 2 구성예이다.
도 4는 본 발명의 일 실시태양에 따른 기판 홀더의 제 3 구성예이다.
도 5는 +c 극성을 가진 Ⅲ족 질화물 반도체 박막이 본 발명의 일 실시태양에 따라 형성되는 모델을 도시하는 도면이다.
도 6은 본 발명의 일 실시태양에 따른 에피텍셜 막 형성 방법에 의해 형성된 에피텍셜 막을 사용함으로써 제조된 LED 구조의 한 예를 도시하는 단면도이다.
도 7a는 본 발명의 일 실시태양에 따른 고주파 간섭 억제 수단을 도시하기 위한 도면이다.
도 7b는 본 발명의 일 실시태양에 따른 고주파 간섭 억제 수단을 도시하기 위한 도면이다.
본 발명의 일 실시태양은 이하에서 더 상세하게 설명될 것이다. 이하에서 기술될 도면에서, 동일한 참조부호가 동일한 기능을 갖는 것들에 제공되며 이에 대한 중복 설명은 생략될 것이다.
본 발명의 주요 특징은 Ⅲ족 질화물 반도체 박막이 고주파 스퍼터링 방법과 같은 스퍼터링 방법을 사용함으로써 α-Al2O3 기판상에 에피텍셜로 성장될 때, 예를 들어, α-Al2O3 기판은 히터 전극과 바이어스 전극이 제공된 기판 홀더에 의해 임의의 온도로 가열된 후 고주파 바이어스 전력이 바이어스 전극에 인가되는 동안 Ⅲ족 질화물 반도체의 막이 형성되는 것이다. 본 발명은 첨부된 도면들을 참조하여 기술될 것이다. 아래에 기술될 부재, 배열 등은 본 발명을 구현하기 위한 단지 예이며 본 발명을 한정하지 않으며 이들은 본 발명의 요지에 따라 다양한 방식으로 자연스럽게 변경될 수 있다.
도 1은 본 발명의 일 실시태양에 따른 Ⅲ족 질화물 반도체 박막을 형성하는데 사용된 스퍼터링 장치의 실시예를 도시하는 개략적 구성도이다. 스퍼터링 장치(1)를 도시하는 도 1에서, 참조부호(101)는 진공용기를, 참조부호(102)는 타겟 전극을; 참조부호(103)는 바이어스 전극을, 참보부호(104)는 히터 전극을, 참조부호(105)는 타겟 실드를; 참조부호(106)는 스퍼터링을 위한 고주파 전원을; 참조부호(107)는 기판을; 참조부호(108)는 타겟을; 참조부호(109)는 가스도입장치를; 참조부호(110)는 배기장치를; 참조부호(111)은 기판 홀더를, 참조부호(112)는 반사기를, 참조부호(113)는 절연재료를; 참조부호(114)는 챔버 실드를; 참조부호(115)는 자석유닛을; 참조부호(116)는 타겟실드 보유장치를; 참조부호(130)는 바이어스를 위한 고주파 전원을 각각 나타낸다. 도 1에서 참조부호(111)는 이하에서 기술될 기판 홀더(111a, 111b 및 111c)의 임의의 하나인 것으로 추측된다. 또한, 기판(107)으로서, α-Al2O3 기판(601)이 사용될 수 있다.
진공용기(101)는 스테인레스 및 알루미늄 합금과 같은 금속 부재로 형성되고, 전기적으로 접지된다. 또한, 도시되지 않은 냉각장치에 의해, 진공용기(101)는 벽면의 온도 상승을 예방하거나 감소시킨다. 또한, 진공용기(101)는 도시되지 않은 질량유량계를 통해 가스도입장치(109)에 연결되고 도시되지 않은 가변 도전밸브를 통해 배기장치(110)에 연결된다.
타겟실드(105)는 타겟실드 보유장치(116)를 통해 진공용기(101)에 장착된다. 타겟실드 보유장치(116) 및 타겟실드(105)는 스테인레스 및 알루미늄 합금과 같은 금속 부재로 제조될 수 있고 진공용기(101)에 전기적으로 연결된다.
타겟 전극(102)은 절연재료로(113)를 통해 진공용기(101)에 장착된다. 또한, 타겟(108)은 타겟 전극(102)에 장착되고, 타겟 전극(102)은 도시되지 않은 매칭박스를 통해 스퍼터링을 위한 고주파 전원(106)에 연결된다. 타겟(108)은 타겟 전극(102)에 직접 장착될 수 있거나 구리(Cu)와 같은 금속 부재로 제조된, 도시되지 않은 본딩 플레이트를 통해 타겟 전극(102)에 장착될 수 있다. 또한, 타겟(108)은 Al, Ga, 또는 In의 적어도 하나를 포함하는 금속 타겟 또는 상기 Ⅲ 원소들 중 적어도 하나를 포함하는 질화물 타겟일 수 있다. 타겟 전극(102) 상에, 타겟(108)의 온도 상승을 예방하기 위한, 도시되지 않은 냉각장치가 제공된다. 또한, 타겟 전극(102)은 자석유닛(115)을 포함한다. 스퍼터링을 위한 고주파 전원(106)으로부터 타겟 전극(102)에 전력이 입력될 것이기 때문에, 산업적으로 13.56 MHz가 쉽게 사용될 수 있으나, 다른 주파수의 고주파수를 사용하고, 고주파수에 DC 전류를 중첩시키거나, 펄스 형태로 이들을 이용할 수 있다.
챔버 실드(114)는 진공용기(101)에 장착되어 막 형성 동안 진공용기(101)에 막의 부착을 예방하거나 감소시킨다. 기판 홀더(111)는 그 안에 히터 전극(104) 및 바이어스 전극(103)을 포함한다. 히터 전극(104)에, 가열을 위한 도시되지 않은 전원이 연결되는 반면 바이어스 전극(103)에, 바이어스를 위한 고주파 전원(130)이 도시되지 않은 매칭 박스를 통해 연결된다.
도 2 내지 4는 각각 기판 홀더(111)의 구성예(111a, 111b 및 111c)를 도시하며, 각 도면에서 참조부호(M)는 기판 장착면을 나타낸다. 도 2(또는 도 3)에서, 참조부호(201)는 베이스를 나타내며, 참조부호(202)는 베이스 코트를 나타내며, 참조부호(103a)(또는 참조부호(103b))는 바이어스 전극을 나타내며, 참조부호(104)는 히터 전극을 나타내며, 참조부호(205)는 오버 코트를 나타낸다. 베이스(201)는 흑연으로 제조되며, 베이스 코트(202) 및 오버 코트(205)는 열분해질화붕소(PBN)로 제조되며, 바이어스 전극(103a)(또는 103b) 및 히터 전극(104)는 열분해성흑연(PG)로 제조되며, PBN으로 제조된 베이스 코트(202)와 오버 코트(205)는 고저항을 가진 유전 재료이다.
도 2(또는 도 3)에서, 도시되지 않은 가열을 위한 전원은 히터 전극(104)에 연결된다. 줄(Joule) 열은 히터 전극(104)를 통해 DC 또는 AC 전압을 인가함으로써 발생되며 기판 홀더(111a)(또는 111b) 상에 위치된 α-Al2O3 기판은 줄 열에 의해 가열된 기판 홀더로부터의 적외선에 의해 가열될 수 있다.
또한, 도 2(또는 도 3)에서, 바이어스를 위한 고주파 전원(130)은 도시되지 않은 매칭 박스를 통해 바이어스 전극(103a)(또는 103b)에 연결된다. 막 형성 동안 고주파수 바이어스 전력을 바이어스 전극(103a)(또는 103b)에 인가함으로써, 음성 DC 바이어스 전압이 기판 홀더(111a)(또는 111b) 상에 위치된 α-Al2O3 기판의 표면상에 발생될 수 있다.
또한 도시되지 않은 정전 척(electrostatic chuck)(ESC)을 위한 전원을 도시되지 않은 로우-패스 필터(low-pass filter)를 통해 도 2(또는 도 3)에 있는 바이어스 전극(103a)(또는 103b)에 추가로 연결하는 것이 가능하다. 이런 경우에, 바이어스 전극(103a)은 참조부호(A) 및 참조부호(B)(하나는 제 1 전극인 반면 다른 하나는 제 2 전극이다)로 나타낸 대로 전기적으로 분리된 전극으로 구성되며, 양극성 ESC는 각각 전극들에 양성 및 음성 DC 전압을 인가함으로써 구현될 수 있다. 이런 방식으로, α-Al2O3 기판은 기판 홀더에 정전기적으로 흡착될 수 있기 때문에, 기판 홀더(111a) 상에 놓인 α-Al2O3 기판은 효율적으로 가열될 수 있다. 또한 기판 홀더(111b)에 대해서도, 바이어스 전극(103b)은 참조부호(C) 및 참조부호(D)(하나는 제 1 전극인 반면 다른 하나는 제 2 전극이다)로 나타낸 대로 전기적으로 분리된 전극으로 구성되며, 양극성 ESC는 각각 전극들에 양성 및 음성 DC 전압을 인가함으로써 구현될 수 있다.
도 4는 기판 홀더(111)의 다른 구성예(111c)이다. 참조부호(401)는 베이스를 나타내며, 참조부호(402)는 베이스 코트를 나타내며, 참조부호(403)는 공통 전극을 나타내며, 참조부호(404)는 백사이드 코트를 나타내며, 참조부호(405)는 오버 코트를 나타낸다. 베이스(401)는 흑연으로 제조되며, 베이스 코트(402) 및 오버 코트(405)는 PBN으로 제조되며, 공통 전극(403) 및 백사이드 코트(404)는 PG로 제조되며, PBN으로 제조된 베이스 코트(402)와 오버 코트(405)는 고저항을 가진 유전 재료이다.
도 4에서, 공통 전극(403)에, 바이어스를 위한 고주파수 전원(130)이 매칭 박스를 통해 연결되며, 또한, 도시되지 않은 가열을 위한 전원은 도시되지 않은 로우-패스 필터를 통해 연결된다.
도 4에서, 공통 전극(403)은 도 2에서 히터 전극(104)과 바이어스 전극(103a)을 통합하는 기능을 가진다. 가열하기 위한 전원으로부터의 AC 또는 DC 전류를 공통 전극(403)에 인가함으로써, 기판 홀더(111c)는 열을 생산하며, 기판 홀더(111c) 상에 위치된 α-Al2O3 기판은 이의 적외선에 의해 가열된다. 또한, 가열을 위한 전류가 공통 전극(403)을 통해 흐르게 되는 상태로 바이어스를 위한 고주파 전원으로부터의 고주파 바이어스 전력을 인가함으로써, 음성 DC 바이어스 전압이 α-Al2O3 기판의 표면상에 발생될 수 있는 반면 기판 홀더(111c) 상에 위치된 α-Al2O3 기판이 가열된다. 이런 방식으로, 본 발명의 효과는 히터 전극과 바이어스 전극을 하나로 통합하는 공통 전극을 사용함으로써 얻어질 수 있다.
도 2에 도시된 구조를 가진 기판 홀더(111a)에서, 히터 전극(104)으로부터 발생된 줄 열은 베이스 코트(202), 베이스(201), 오버 코트(205) 및 바이어스 전극(103a)을 통해 기판 장착면(M) 측면에 전달된다. 이때에, 특히 베이스(201)는 소킹 플레이트(soaking plate)로 역할을 하기 때문에, 기판 평면에서 높은 소킹 성능이 쉽게 얻어질 수 있다.
또한, 도 3에 도시된 구조를 가진 기판 홀더(111b)에서, 바이어스 전극(103b)은 중앙 부분에서 실질적으로 디스크 형태 전극(참조부호 C에 해당)으로 형성되며 외부 말단 부분 상에서 실질적으로 고리 형태 전극(참조부호 D에 해당)으로 형성된다. 따라서, 바이어스 전극(103b)(특히 참조부호 C 부분)은 추가로 소킹 플레이트의 역할을 하며 추가로 도 2에 도시된 구조를 가진 기판 홀더(111a)보다 평면에서 소킹 성능을 개선할 수 있다. 특히, α-Al2O3 기판이 ESC에 의해 흡착되는 경우, 바이어스 전극(103a)의 패턴 모양에 따른 온도 분포는 도 2에 도시된 구조를 가진 기판 홀더(111a)에서 발생될 수 있으나 도 3의 구조에 의해, 이런 문제는 현저하게 개선될 수 있다.
ESC를 사용함으로써, α-Al2O3 기판이 기판 홀더(111a 및 111b) 상에 놓인 후 온도 상승 속도가 증가될 수 있고 따라서 ESC의 사용은 고생산성을 얻는데 바람직한 모드이다.
도 4에 도시된 구조를 가진 기판 홀더(111c)에서, 공통 전극(403)으로부터 발생된 줄 열은 베이스(401) 또는 베이스 코트(402)를 통하지 않고 기판 장착면(M) 측면에 전달된다. 따라서, 도 2 및 3에 도시된 기판 홀더와 비교하여, 높은 소킹 성능을 얻는 것이 어렵다. 한편, α-Al2O3 기판은 베이스(401) 또는 베이스 코트(402)를 통하지 않고 가열되기 때문에, 기판 장착면(M) 및 공통 전극(403)의 온도 기울기는 작아지며 기판은 ESC를 사용하지 않고 높은 전력 사용 효율로 가열될 수 있다.
도 2 내지 4에 도시된 기판 홀더를 구성하는 재료가 바람직하게 사용되는데 이는 α-Al2O3 기판을 가열하는 효율이 종래의 적외선 램프보다 높기 때문이나, α-Al2O3 기판이 소정의 온도로 가열될 수 있는 한 제한되지 않는다.
또한, 기판 홀더는 상기 기판 홀더(111a, 111b 및 111c)의 구조들에 제한되지 않는다. 상기 기판 홀더(111a, 111b 및 111c)의 구조들이 바람직한 모드이며 이는 이들이 소킹 성능과 전력 사용 효율을 개선할 수 있기 때문이며 따라서 구조는 목적에 따라 적절하게 선택될 수 있다. 그러나, 본 발명에서, 음성 DC 바이어스 전압이 고주파 바이어스 전력을 바이어스 전극에 소정의 온도에서 인가함으로써 α-Al2O3 기판의 표면상에서 발생되는 것이 중요하며, 그 결과, Ⅲ족 질화물 반도체의 에피택셜 막은 +c 극성을 갖게 형성될 수 있다. 따라서, 구조가 본 발명의 요점과 일치하는 한 임의의 구조가 본 실시태양에 적용될 수 있다는 것은 말할 필요도 없다.
도 5는 고주파 바이어스 전력을 바이어스 전극에 인가함으로써 +c 극성을 가진 Ⅲ족 질화물 반도체가 형성되는 메커니즘을 도시하는 모델 도면이다. 도 5에서, 참조부호(111)는 기판 홀더(111a, 111b 및 111c)에서 임의의 기판 홀더를 나타내며, 참조부호(107)는 α-Al2O3 기판이며, 참조부호(503)는 질화물 분자이다.
도 6은 본 발명의 실시태양에 따른 Ⅲ족 질화물 반도체 박막의 제조방법을 사용함으로써 반도체 발광소자로서 제조된 발광다이오드(LED)의 횡단면 구조의 예이다. 도 6에서, 참조부호(601)는 α-Al2O3 기판을 나타내며; 참조부호(602)는 버퍼층을 나타내며; 참조부호(603)는 Ⅲ족 질화물 반도체 중간층을 나타내며; 참조부호(604)는 n형 Ⅲ족 질화물 반도체층을 나타내며; 참조부호(605)는 Ⅲ족 질화물 반도체 활성층을 나타내며; 참조부호(606)는 p형 Ⅲ족 질화물 반도체층을 나타내며; 참조부호(607)는 투명 전극을 나타내며; 참조부호(608)는 n형 전극을 나타내며; 참조부호(609)는 p형 접합패드 전극을 나타내며; 참조부호(610)는 보호막을 나타낸다.
버퍼층(602)을 구성하는 재료로서, AlN, AlGaN, 또는 GaN가 바람직하게 사용된다. Ⅲ족 질화물 반도체 중간층(603), n형 Ⅲ족 질화물 반도체층(604), Ⅲ족 질화물 반도체 활성층(605), p형 Ⅲ족 질화물 반도체층(606)을 구성하는 재료로서, AlGaN, GaN 및 InGaN가 바람직하게 사용된다. 전도도의 제어를 실행하기 위해서, 각각 n형 Ⅲ족 질화물 반도체층(604)에 대해, 실리콘(Si) 또는 게르마늄(Ge)이 매우 소량으로 상기 재료에 첨가되는 것이 바람직하며 p형 Ⅲ족 질화물 반도체층(606)에 대해, 마그네슘(Mg) 또는 아연(Zn)이 매우 소량으로 상기 재료에 첨가되는 것이 바람직하다. 또한, Ⅲ족 질화물 반도체 활성층(605)은 바람직하게는 상기 재료의 다중 양자우물(MQW) 구조를 형성한다. 또한, 상기 발광다이오드(LED)를 사용함으로써 조명장치가 구성될 수 있다.
도 7a 및 7b는 본 발명의 실시태양에 따른 주파수 간섭 억제 수단을 설명하기 위한 도면이다.
도 7a는 스퍼터링을 위한 고주파 전원(106) 및 바이어스를 위한 고주파 전원(130)으로서 다른 주파수에서 고주파 전원들을 사용함으로써 이하에서 기술될 주파수 간섭을 억제하기 위한 수단(주파수 간섭 억제 수단)의 한 예이다. 참조부호(701 및 702)는 매칭 박스를 도시한다. 스퍼터링을 위한 고주파 전원(106)으로부터의 고주파 전력이 타켓 전극(102)에 인가되어 반사파는 매칭 박스(701)를 통과함으로써 감소되는 반면, 바이어스를 위한 고주파 전원(130)으로부터의 고주파 전력이 바이어스 전극(103)에 인가되어 반사파는 매칭 박스(702)를 통과함으로써 감소되었다. 스퍼터링을 위한 고주파 전원(106) 및 바이어스를 위한 고주파 전원(130)은 다른 주파수를 갖도록 설정된다. 예를 들어, 스퍼터링을 위한 고주파 전원(106)의 주파수가 13.56MHz로 설정된 경우, 바이어스를 위한 고주파 전원(130)으로서 13.54MHz 또는 13.58MHz의 주파수를 사용함으로써, 이하에서 기술될 주파수 간섭은 억제될 수 있다.
도 7b는 스퍼터링을 위한 고주파 전원(106) 및 바이어스를 위한 고주파 전원(130)으로부터의 고주파 전력의 상을 조절함으로써 이하에서 기술될 주파수 간섭을 억제하기 위한 수단(주파수 간섭 억제 수단)의 한 예이다. 도 7b에서, 참조부호(703)는 상 제어 유닛을 나타내며, 참조부호(704)는 고주파 진동자를 나타내며 참조부호(705) 및 참조부호(706)는 상 조절 회로를 나타낸다. 스퍼터링을 위한 고주파 전원(106)으로부터의 고주파 전력이 타켓 전극(102)에 인가되어 반사파는 매칭 박스(701)를 통과함으로써 감소되는 반면, 바이어스를 위한 고주파 전원(130)으로부터의 고주파 전력이 바이어스 전극(103)에 인가되어 반사파는 매칭 박스(702)를 통과함으로써 감소되었다.
상 제어 유닛(703)은 고주파 진동자(704) 및 상 조절 회로(705 및 706)를 가지며 상 조절 회로(705 및 706)에 의해 고주파 진동자(704)로부터의 고주파 신호의 상을 조절하여 외부 회로로 출력할 수 있다. 또한, 상 제어 유닛(703)의 출력부는 스퍼터링을 위한 고주파 전원(106) 및 바이어스를 위한 고주파 전원(130)의 외부 입력 단자부에 연결된다. 상 제어 유닛(703)에 의해 출력된 고주파 신호 및 조절된 이의 상에 의해(즉, 고주파 진동자(704)에 의해 진동된 고주파 신호 및 상이 상 조절 회로(705 및 706)에 의해 조절된 고주파 신호), 스퍼터링을 위한 고주파 전원(106) 및 바이어스를 위한 고주파 전원(130)으로부터의 고주파 전력 출력의 상은 제어된다. 예를 들어, 상 제어 유닛(703)을 조절하고 스퍼터링을 위한 고주파 전원(106) 및 바이어스를 위한 고주파 전원(130)으로부터의 고주파 전력 출력의 상 차이를 180°또는 기타의 상 차이로 설정함으로써, 이하에서 기술될 주파수 간섭은 억제될 수 있다.
상기한 대로 이하에 기술될 주파수 간섭이 일어나는 것을 예방하기 위해서, 타켓 전극(102)에 인가된 고주파 전력 및 바이어스 전극(103)에 인가된 고주파 전력을 설정하여 다른 주파를 갖게 하거나 타켓 전극(102)에 인가된 고주파 전력 및 바이어스 전극(103)에 인가된 고주파 전력을 소정의 상 차이로 유지하는 것이 효과적인 수단이다. 높은 재생성으로 본 발명의 효과를 얻기 위해서, 이런 주파수 억제 수단의 제공이 매우 효과적이다.
본 발명에 따른 스퍼터링 방법을 사용하여 Ⅲ족 질화물 반도체 박막의 에피텍셜 막 형성 방법은 첨부된 도면을 참조하여 이하에서 기술될 것이다. 이 실시태양에서, 에피텍셜 막이 다음 제 1 내지 제 4 단계를 가진 방법에 의해 α-Al2O3 기판상에 형성된다. 다음 설명에서, 기판 홀더(111)는 기판 홀더(111a, 111b 및 111c)의 임의의 하나를 의미하는 것으로 생각되며 바이어스 전극(103)은 임의의 기판 홀더(111)(111a, 111b 및 111c)에 제공된 바이어스 전극(103a, 103b 및 403(403은 공통 전극이다)를 의미하는 것으로 생각된다.
먼저, 제 1 단계로, 기판(107)이 배기장치(110)에 의해 소정의 압력으로 유지되는 진공용기(101)에 도입된다. 이때에, 도시되지 않은 컨베이어 로봇이 기판(α-Al2O3 기판)(107)을 기판 홀더(111)의 상부로 운송하고, 도시되지 않은 리프트 핀의 상부에 고정되어, 기판 홀더로부터 돌출된다. 그런 후에, 기판(107)을 보유한 리프트 핀이 내려져, 기판(107)이 기판 홀더(111) 상에 위치된다.
연이어, 제 2 단계로, 기판 홀더(111)에 포함된 히터 전극(104)에 인가될 전압은 기판(107)을 소정의 온도로 유지하도록 제어된다. 이때에, 기판 홀더(111)의 온도가 기판 홀더(111)에 포함된 써모커플(도시되지 않음)을 사용함으로써 모니터되거나, 진공용기(101)에 설치된 도시되지 않은 고온계를 사용함으로써 모니터하는데 사용되도록 제어가 실행되어 온도는 소정의 온도가 된다.
연이어, 제 3 단계로, N2 가스 또는 N2 가스와 희귀가스의 혼합 가스 중 어느 하나가 가스도입장치(109)로부터 진공용기(101)로 도입되고, 진공용기(101)의 압력은 질량유량계(도시되지 않음)와 가변 도전밸브(도시되지 않은)에 의해 소정의 압력으로 설정된다.
마지막으로, 제 4 단계로, 기판 홀더(111)에 포함된 바이어스 전극(103)에 고주파 바이어스 전극을 인간하고 스퍼터링을 위한 고주파 전원(106)에 의해 타겟(108)에 고주파 전력을 인가함으로써, 타겟(108)의 전면에 플라즈마가 발생된다. 그 결과, 플라즈마내 이온이 타겟(108)을 구성하는 원소들을 튀어나오게 하며 Ⅲ족 질화물 반도체 박막이 튀어나온 원소들에 의해 기판(107) 상에 형성된다.
제 1 단계에서 소정의 압력은 바람직하게는 5×10-4Pa 미만이며 압력이 5×10-4Pa보다 작지 않으면, 산소와 같은 불순물이 Ⅲ족 질화물 반도체 박막에 붙어져 적합한 에피텍셜 막을 얻는 것이 어렵다. 또한, 제 1 단계에서 기판 홀더(111)의 온도는 특히 제한되지 않으나, 생산성의 관점에서, 막 형성 동안 기판 온도를 얻기 위한 온도가 설정되는 것이 바람직하다.
제 2 단계에서 소정의 온도는 생산성의 관점에서 제 4 단계에서 막 형성온도로 설정되는 것이 바람직하며 제 3 단계에서 소정의 압력은 생산성의 관점에서 제 4 단계에서 막 형성 압력으로 설정되는 것이 바람직하다. 제 2 및 제 3 단계의 작동 시간은 교환될 수 있거나 상기 단계들은 동시에 수행될 수 있다. 또한, 제 2 단계에서 온도 세트와 제 3 단계에서 압력 세트는 적어도 생산성의 관점에서 제 4 단계가 시작할 때까지 유지되는 것이 바람직하다.
제 4 단계에서, 바이어스 전극(103)에 인가될 고주파 바이어스 전력은 소정의 전력으로 설정될 필요가 있고 이에 의해 높은 통일도의 +c 극성을 가진 Ⅲ족 질화물 반도체 막(+c 극성을 가진 Ⅲ족 질화물 반도체 박막)이 얻어질 수 있다. 전력이 너무 작은 경우, 극성이 혼합된 Ⅲ족 질화물 반도체 박막이 형성되는 반면, 전력이 너무 큰 경우, Ⅲ족 질화물 반도체 박막은 고에너지 입자들과의 충돌에 의해 손상되어 양질의 Ⅲ족 질화물 반도체 박막은 얻을 수 없다.
본 명세서에서, -c 극성이 존재하지 않거나 감소된 Ⅲ족 질화물 반도체 박막, 즉, +c 극성과 -c 극성의 혼합이 감소되고 +c 극성의 통일도가 높은 Ⅲ족 질화물 반도체 박막은 "+c 극성을 가진 Ⅲ족 질화물 반도체 박막"으로 불린다.
또한, 제 4 단계가 실행될 때 기판 온도는 바람직하게는 100 내지 1200℃ 범위 내에, 더 바람직하게는 400 내지 1000℃ 범위 내에 있다. 100℃ 미만인 경우, 비정질 구조가 혼합된 막이 쉽게 형성되는 반면, 1200℃보다 높은 경우, 막 자체가 형성되지 않거나, 심지어 막이 형성되더라도, 열적 스트레스로 인한 많은 결함을 가진 에피텍셜 막이 쉽게 얻어진다. 또한, 막 형성 압력은 바람직하게는 0.1 내지 100 mTorr(1.33×10-2Pa 내지 1.33×101Pa) 범위 내에, 더 바람직하게는 0.1 내지 10 mTorr(1.33×10-1Pa 내지 1.33Pa) 범위 내로 설정된다.
0.1 mTorr(1.33×10-2Pa) 미만인 경우, 고에너지 입자들이 기판 표면에 쉽게 들어갈 수 있어서, 양질의 Ⅲ족 질화물 반도체 박막을 얻기 어렵고, 100 mTorr(1.33×101Pa)보다 높을 경우, 막 형성 속도는 매우 낮아져서 바람직하지 않다. 제 4 단계 시작시, 진공용기(101)의 압력을 막 형성 압력 이상으로 일시적으로 높여 타겟 면 상에 플라즈마 발생을 촉진할 수 있다. 이 경우, 막 형성 압력은 프로세스 가스들 중 적어도 한 형태의 큰 가스 유속을 일시적으로 도입하거나 가변 도전밸브(도시되지 않음)의 개방 정도를 일시적으로 감소시킴으로써 증가될 수 있다.
제 4 단계에서, 바이어스 전극(103)에 고주파 바이어스 전력을 인가하는 시기 및 타겟 전극(102)에 고주파 전력을 인가하는 시기는 동일일 수 있거나 하나가 먼저 인가된 후 다른 하나가 인가되게 설정될 수 있다. 그러나, 고주파 전력이 먼저 타겟 전극(102)에 인가될 경우, 고주파 바이어스 전력은 α-Al2O3 기판(107)의 막 형성 표면이 Ⅲ족 질화물 반도체로 제조된 결정층에 의해 덮이기 전에 바이어스 전극(103)에 인가될 필요가 있다.
고주파 바이어스 전력이 바이어스 전극(103)에 인가되지 않은 상태로 형성된 Ⅲ족 질화물 반도체의 결정층은 극성이 혼합된 상태 또는 -c 극성의 상태로 쉽게 된다. -c 극성이 혼합된 상태가 발생하는 경우, 이 이후에 고주파 바이어스 전력이 바이어스 전극(103)에 인가되는 경우에도 +c 극성을 가진 Ⅲ족 질화물 반도체 박막은 얻은 것이 어렵다. 따라서, 고주파 전력이 타겟 전극(102)에 먼저 인가될 경우, 고주파 전력이 타겟 전극(102)에 인가되며 플라즈마가 타겟의 전면 상에 발생된 직후(즉, 스퍼터링이 시작된 이후), 고주파 바이어스 전력이 바이어스 전극(102)에 인가되며 Ⅲ족 질화물 반도체로 제조된 결정층이 α-Al2O3 기판(107) 상에 형성되기 전에, 고주파 바이어스 전력이 바이어스 전극(103)에 인가되는 것이 바람직하다.
고주파 바이어스 전력이 바이어스 전극(103)에 먼저 인가될 경우, 고주파 전력이 타겟 전극(102)에 인가될 때까지의 기간 동안 플라즈마가 타겟의 전면 상에 발생되며, 플라즈마에 N 원자를 포함하는 활성종들에 의해 유발된 α-Al2O3 기판(107)의 표면 질화는 피할 필요가 있다. 이것은, α-Al2O3 기판(107)의 표면이 질화되는 경우, -c 극성을 갖거나 혼합된 극성을 가진 AlN이 기판 표면상에 쉽게 형성되며 그 후에 Ⅲ족 질화물 반도체 박막을 형성하기 위해 고주파 전력이 타겟 전극(102)에 인가되는 경우에도 +c 극성을 가진 Ⅲ족 질화물 반도체 박막을 얻는 것이 어렵다. 따라서, 고주파 바이어스 전력이 바이어스 전극(103)에 먼저 인가될 경우, 고주파 바이어스 전력이 바이어스 전극(103)에 인가된 직후 고주파 전력이 타겟 전극(102)에 인가되고 스퍼터링이 시작되는 것이 바람직하다.
또한, 제 1 단계 전에, 막 형성 온도 이상의 온도로 기판(107)의 열 처리 또는 플라즈마 처리를 위한 전처리 챔버(도시되지 않음)로 기판(107)을 수송하는 단계가 제공될 수 있다는 것은 말할 필요도 없다. 그러나, 플라즈마 처리가 실행될 경우, 혼합된 극성을 가진 AlN 층 또는 -c 극성을 가진 AlN 층이 α-Al2O3 기판의 표면상에 형성되지 않는 조건을 선택하는 것이 중요하다.
상기 제 1 내지 제 4 단계에 의한 Ⅲ족 질화물 반도체 박막을 형성하는 메커니즘은 도 5를 사용하여 아래 기술될 것이다. 제 1 및 제 2 단계로서, α-Al2O3 기판(107)이 기판 홀더(111) 상에 놓여 기판은 소정의 온도에 있으며, 제 3 단계로서, N2 가스 또는 N2 가스와 희귀 가스의 혼합물 중 하나가 진공용기에 도입된다. 연이어, 제 4 단계로서, 고주파 바이어스 전력이 바이어스 전극에 인가되며, 플라즈마가 타겟 면상에 발생되어 Ⅲ족 질화물 반도체 박막을 형성한다.
금속 타겟이 제 4 단계에서 타겟으로 사용된 경우, 타겟 표면은 N 원자를 포함하는 활성종들에 의해 질화되며, 양이온으로 표면을 스퍼터링함으로써, 도 5에 도시된 질화물 분자(503)가 타겟 표면으로부터 방출되어 α-Al2O3 기판(107)의 표면에 도달한다는 것이 고려된다. 또한, 질화물 타겟이 사용된 경우, 양이온으로 표면을 스퍼터링함으로써, 도 5에 도시된 질화물 분자(503)가 타겟 표면으로부터 방출되어 α-Al2O3 기판(107)의 표면에 도달한다는 것이 고려된다. 간단하게 하기 위해 2-원자 분자의 질화물 분자(503)는 도 5에 도시되나, 분자는 질화물 분자인 한 2-원자 분자에 제한되지 않는다.
도 5에서, 고주파 바이어스 전력은 바이어스 전극(103)에 인가되며, α-Al2O3 기판(107)의 표면 측면을 향하고 있는 공간에, 참조부호(G)로 나타낸 플라즈마 영역 및 참조부호(S)로 나타낸 쉬스 영역(sheath reagion)이 형성된다. 쉬스 영역(S)은 플라즈마 영역(S)과 α-Al2O3 기판(107) 사이에 형성된다.
플라즈마 영역(G)에서, 양전하(양이온) 및 음전하(전자)의 밀도는 실질적으로 동일하고 실질적으로 전기적으로 중성 상태이다. 또한, 플라즈마 영역(G)은 주로 접지 전위에 대해 양성인 실질적으로 일정한 전위 상태(플라즈마 전위로 불림)이다. 반면에, 양이온과 전자는 고주파 바이어스 전력의 인가에 의해 발생된 고주파 전기장에서 변화에 대한 팔로우-업(follow-up)에 차이가 있기 때문에, 과도한 전자들이 α-Al2O3 기판(107)의 표면에 공급되며, 음성 DC 바이어스 전압이 발생된다. 쉬스 영역(S)에서, α-Al2O3 기판(107)의 표면을 향하는 방향에서 참조부호(E)로 나타낸 전기장은 상기한 대로 α-Al2O3 기판(107)의 표면상의 음성 전위 및 플라즈마 영역(G)의 플라즈마 전위 사이의 전위차에 의해 발생된다. 이런 전기장(E)의 크기는 고주파 바이어스 전력의 크기에 의해 조절될 수 있다.
바이어스 전극(103)에 인가될 전력의 모드로서, 고주파 전력이 바람직하다. DC 전력의 경우에, α-Al2O3 기판(107)은 절연 재료이기 때문에, α-Al2O3 기판(107)의 표면상에 음성 DC 바이어스 전압의 효과적으로 발생시키기 어렵게 되며, 이는 바람직하지 않다.
질화물 분자(503)는 Ⅲ족 원소(503a) 및 N 원자(503b)를 가지며, Ⅲ족 원소(503a)는 바이어스된 양전하를 가지며 N 원자(503b)는 바이어스된 음전하를 가진다. 즉, 질화물 분자(503)는 참조부호(P)로 나타낸 편광을 가진다. 이 질화물 분자(503)는 플라즈마 영역(G)에서 무작위 방향으로 배향될 것으로 생각되나, 쉬스 영역(S)에 도달할 때, 전기장(E)이 질화물 분자(503)의 편광(P)에 작용하며, Ⅲ족 원소(503a)는 α-Al2O3 기판(107)의 방향으로 배향되며 N 원자(503b)는 플라즈마 영역(G)의 방향으로 배향되는데, 즉, 편광(P)은 α-Al2O3 기판의 방향으로 배향된다.
+c 극성을 가진 Ⅲ족 질화물 반도체에서, 질화물 분자(503)의 편광(P)은 α-Al2O3 기판(107)의 방향으로 배향된다. 즉, 질화물 분자(503)의 편광(P)은 고주파 바이어스 전력의 인가에 의해 발생된 쉬스 영역(S)의 전기장(E)에 의해 α-Al2O3 기판의 방향으로 배향되며, 방위는 유지되면서 α-Al2O3 기판 표면에 대한 흡착에 의해, +c 극성을 가진 Ⅲ족 질화물 반도체 박막이 얻어진다.
고주파 바이어스 전력이 바이어스 전극(103)에 인가되는 경우에도, 고주파 바이어스 전력이 작은 경우, +c 극성을 가진 Ⅲ족 질화물 반도체를 얻지 못할 수 있다. 이유는 쉬스 영역(S)의 전기장(E)이 질화물 분자(503)의 편광(P)에 충분히 작용하지 않았고 방위를 제어하지 못했기 때문으로 생각된다.
또한, 고주파 바이어스 전력이 너무 큰 경우, 고품질 Ⅲ족 질화물 반도체를 얻지 못할 수 있다. 이유는 플라즈마에 있는 양이온이 쉬스 영역(S)의 전기장(E)에 의해 가속되어 큰 에너지로 α-Al2O3 기판의 표면에 충돌하며, 따라서 여러 결함이 Ⅲ족 질화물 반도체 박막 내부에 형성되기 때문으로 생각된다.
상기한 대로, +c 극성을 가진 Ⅲ족 질화물 반도체 박막을 얻기 위해서, 바이어스 전극(103)에 인가될 고주파 바이어스 전력의 크기를 적절한 값으로 조절하는 것이 필요하다. 이 고주파 바이어스 전력의 최적 범위는 스퍼터링 장치의 내부 구조에 따라 크게 다르며, 따라서 최적 조건은 각 장치에 대해 요구될 필요가 있다.
또한, 고주파 바이어스 전력으로 사용된 주파수는 특히 제한되지 않으나, 고주파 바이어스 전력의 주파수 및 타겟에 인가된 고주파 전력의 주파수가 서로 일치하는 경우, 고주파 전력의 간섭에 의해 유발된 저주파 비트(beat) 현상이 쉽게 일어날 수 있고, 막 형성 조건 또한 영향을 받을 수 있다(이하에서 이 저주파 비트 현상은 주파수 간섭으로 불린다). 이 실시태양에서 주파수 간섭이 일어는 경우, 플라즈마는 불안정해지고 α-Al2O3 기판의 표면상에 발생된 DC 바이어스 전압은 더 이상 안정하지 않게 되어 다른 주파수의 고주파 전력이 사용되는 것이 바람직하다. 한 예로서 도 7a를 사용함으로써, 타겟 전극(102)에 인가될 고주파 전력의 주파수(스퍼터링을 위한 고주파 전원(106)의 주파수)는 13.56MHz인 것으로 가정하고, 바이어스 전극(103)에 인가될 고주파 바이어스 전력의 주파수(바이어스를 위한 고주파 전원(103)의 주파수)에 대해 13.54MHz 또는 13.58MHz를 사용함으로써, 상기 주파수 간섭이 예방되거나 감소될 수 있다.
바이어스 전극에 인가될 고주파 바이어스 전력 및 타겟에 인가될 고주파 전력을 소정의 상 차이로 변화시킴으로써, 상기 주파수 간섭은 억제될 수 있다. 예로서 7b를 사용함으로써, 바이어스 전극에 인가될 고주파 바이어스 전력(103) 및 타겟 전극(102)에 인가될 고주파 전력 사이의 상 차이가 상 제어 장치(703)에 의해 180°조절되는 경우, 즉, 고주파 전력의 양극 피크 최상 전압이 타겟 전극(102)에 인가되고 동시에, 고주파 바이어스 전력의 음극 피크 최상 전압이 바이어스 전극(103)에 인가되는 경우, 주파수 간섭은 가장 효과적으로 예방되거나 감소될 수 있다. 또한, 상 차이는 고주파 전원들(스퍼터링을 위한 고주파 전원 및 바이어스를 위한 고주파 전원)의 각각에 대한 반사파가 추가로 감소되도록 정교하게 조절될 수 있다. 즉, 180°의 상 차이는 정교한 조절의 범위를 포함하는 것으로 생각된다.
또한, 다른 상 차이의 경우에도, 주파수 간섭이 일어나지 않는 한 문제 없이 사용될 수 있다. 상기한 주파수 간섭이 일어나는 경우, 플라즈마는 불안정하게 되고 고주파 전원들(스퍼터링을 위한 고주파 전원 및 바이어스를 위한 고주파 전원)의 각각에 대한 반사파가 쉽게 증가할 수 있고, 따라서 주파수 간섭을 최소화하도록(바람직하게는 제로) 상 차이에 대한 조절이 이루어지는 것이 바람직하다.
고주파 바이어스 전력이 바이어스 전극(103)에 인가되는 않는 경우에도, 전기장(E)이 쉬스 영역(S)에 발생되나, 이때 발생된 전기장(E)은 일반적으로 고주파 바이어스 전력이 인가될 때 발생된 것보다 작다. 따라서, 고주파 바이어스 전력이 바이어스 전극(103)에 인가되지 않는 경우 왜 +c 극성을 가진 Ⅲ족 질화물 반도체 박막이 얻어질 수 없는지에 대한 이유는 쉬스 영역(S)의 전기장(E)이 질화물 분자(503)의 편광(P)에 충분하게 작용하지 않고 방위를 제어할 수 없다는 것으로 생각된다.
금속 타겟(108)이 N2 가스 및 희귀 가스의 혼합 가스를 사용하여 플라즈마에 의해 스퍼터링될 때, N2 가스 및 희귀 가스의 혼합 가스에서 비율은 금속 성분(비-질화물 성분)이 다량으로 Ⅲ족 질화물 반도체 박막에 들어가지 않도록 제어돼야 한다. 다량의 금속 성분이 들어가는 경우, 금속 클러스터 상태로 타겟으로부터 방출된 금속 원자 또는 Ⅲ족 원소의 비율은 질화물 분자(503)보다 크게 되는 경향이 있고 따라서 본 발명의 효과는 고주파 바이어스 전력이 바이어스 전극(103)에 인가되는 경우에도 완전히 얻을 수 없을 것 같다.
이 실시태양의 방법에 의해 형성된 Ⅲ족 질화물 반도체 박막의 에피텍셜 막으로서, 도 6에 도시된 버퍼층(602), Ⅲ족 질화물 반도체 중간층(603), n형 Ⅲ족 질화물 반도체층(604), Ⅲ족 질화물 반도체 활성층(605) 및 p형 Ⅲ족 질화물 반도체층(606)을 예로 들 수 있다. 이들 층 모두가 본 발명에 따른 스퍼터링 장치(에피텍셜 막 형성 방법)를 사용하여 제조될 수 있거나, 단지 제한된 층들이 본 발명에 따른 스퍼터링 장치(에피텍셜 막 형성 방법)를 사용하여 제조될 수 있다.
제 1 예로서, 예를 들어, 본 발명에 따른 스퍼터링 장치(에피텍셜 막 형성 방법)를 사용하여 도 6의 LED 소자의 버퍼층(602)을 제조하는 단계와, 그런 후 MOCVD 방법을 사용하여 Ⅲ족 질화물 반도체 중간층(603), n형 Ⅲ족 질화물 반도체층(604), Ⅲ족 질화물 반도체 활성층(605) 및 p형 Ⅲ족 질화물 반도체층(606)을 연이어 적층하는 단계에 의해 에피텍셜 웨이퍼를 제조하는 방법이 있다.
제 2 예로서, 본 발명에 따른 스퍼터링 장치(에피텍셜 막 형성 방법)를 사용하여 버퍼층(602)과 Ⅲ족 질화물 반도체 중간층(603)을 제조하는 단계와, 그런 후 MOCVD 방법을 사용하여 n형 Ⅲ족 질화물 반도체층(604), Ⅲ족 질화물 반도체 활성층(605) 및 p형 Ⅲ족 질화물 반도체층(606)을 연이어 적층하는 단계에 의해 에피텍셜 웨이퍼를 제조하는 방법이 있다.
제 3 예로서, 본 발명에 따른 스퍼터링 장치(에피텍셜 막 형성 방법)를 사용하여 버퍼층(602), Ⅲ족 질화물 반도체 중간층(603), 및 n형 Ⅲ족 질화물 반도체층(604)을 제조하는 단계와, 그런 후 MOCVD 방법을 사용하여, Ⅲ족 질화물 반도체 활성층(605) 및 p형 Ⅲ족 질화물 반도체층(606)을 연이어 적층하는 단계에 의해 에피텍셜 웨이퍼를 제조하는 방법이 있다.
제 4 예로서, 본 발명에 따른 스퍼터링 장치(에피텍셜 막 형성 방법)를 사용하여 버퍼층(602), Ⅲ족 질화물 반도체 중간층(603), n형 Ⅲ족 질화물 반도체층(604), 및 Ⅲ족 질화물 반도체 활성층(605)을 제조하는 단계와, 그런 후 MOCVD 방법을 사용하여, p형 Ⅲ족 질화물 반도체층(606)을 적층하는 단계에 의해 에피텍셜 웨이퍼를 제조하는 방법이 있다.
제 5 예로서, 본 발명에 따른 스퍼터링 장치(에피텍셜 막 형성 방법)를 사용하여 버퍼층(602), Ⅲ족 질화물 반도체 중간층(603), n형 Ⅲ족 질화물 반도체층(604), Ⅲ족 질화물 반도체 활성층(605), 및 p형 Ⅲ족 질화물 반도체층(606)을 제조하는 단계에 의해 에피텍셜 웨이퍼를 제조하는 방법이 있다.
리소그래피 방법 및 RIE(반응성 이온에칭) 기술을 사용하여 도 6에 도시된 투명 전극(607), p형 접합패드 전극(609), n형 전극(608), 및 보호막(610)을 형성하여, 상기한 대로 얻은 에피텍셜 웨이퍼 상에, LED 구조를 얻을 수 있다. 투명 전극(607), p형 접합패드 전극(609), n형 전극(608), 및 보호막(610)의 재료는 특별히 제한되지 않으며, 이 기술분야에 잘 알려진 재료들이 제한 없이 사용될 수 있다.
(실시예)
(제 1 실시예)
본 발명의 제 1 실시예로서, 본 발명의 일 실시태양에 따른 Ⅲ족 질화물 반도체들 박막의 막 형성 방법을 사용하여 버퍼층(602)으로서 AlN 막(도 6 참조)을 α-Al2O3 (0001) 기판상에 형성한 한 실시예가 기술될 것이다. 보다 상세하게, 고주파 바이어스 전력이 바이어스 전극(103)에 인가된 상태로, 스퍼터링 방법을 사용하여 AlN 막을 α-Al2O3 (0001) 기판상에 형성한 한 실시예가 기술될 것이다. 제 1 실시예에서, 도 1의 장치와 유사한 스퍼터링 장치를 사용하여 AlN 막을 형성하였다. 또한, 바이어스 전극에 인가될 고주파 바이어스 전력(103) 및 타겟 전극(102)에 인가될 고주파 전력을 각각 13.56MHz와 13.54MHz로 설정한다.
제 1 실시예에서, 먼저, 제 1 단계로 α-Al2O3 (0001) 기판을 1×10-4Pa 이하로 유지되는 진공용기(101)로 운송하고 기판 홀더(111)에 놓았고, 제 2 단계로, 기판을 막 형성 온도인 550℃로 유지하였다. 이때에, 히터 전극(104)에 흐르게 한 전류를 기판 홀더(111)에 포함된 써모커플의 모니터 값이 750℃ 이도록 제어하였다.
연이어, 제 3 단계로, N2 및 Ar의 혼합 가스를 N2/(N2+Ar): 25%가 구현되도록 주입하였고, 진공용기(101)의 압력을 3.75 mTorr(0.5 Pa)로 설정하였다. 이 상태에서, 제 4 단계로, 10W의 고주파 바이어스 전력을 바이어스 전극(103)에 인가하고, 2000W의 고주파 전력을 스퍼터링을 위한 고주파 전원(106)으로부터 금속 Al으로 제조된 타겟(108)으로 인가하였고, 스퍼터링 방법에 의해 50㎚의 막 두께를 가진 AlN 막이 기판상에 형성되었다. 이때에 얻은 AlN 막이 금속 Al 성분을 거의 포함하지 않았다는 것을 X선 광전자 현미경(XPS)에 의해 확인하였다.
제 1 실시예에서 막 형성 온도는 사전에 써모커플이 매입된 α-Al2O3 (0001) 기판의 기판온도측정을 수행함으로써 α-Al2O3 (0001) 기판의 온도와 그 당시 히터에 포함된 써모커플의 모니터 값, 즉, 히터의 온도 사이의 관계로부터 설정했다.
제 1 실시예에서, 대칭 반사위치에서 2θ/ω 스캔모드로 X선 회절(XRD) 측정, 대칭면에 대한 ω 스캔모드로 XRC 측정, 인-플레인(In-plane) 배열에서 φ 스캔모드로 XRC 측정, 및 동축 충돌 이온산란 분광법(Coaxial Impact Collision Ion Scattering Spectroscopy, CAICISS) 측정에 의해 제조된 AlN을 평가하였다. 여기서, 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정은 결정방위를 검사하는데 사용하였고, 대칭면에 대한 ω 스캔모드로 XRC 측정 및 평면 배열에서 φ 스캔모드로 XRC 측정은 틸트 및 트위스트 모자이크 팽창을 평가하는데 각각 사용하였다. 또한, CAICISS 측정은 극성을 결정하기 위한 수단으로서 사용하였다.
먼저, 2θ=20°내지 60°의 측정범위를 사용하여 제 1 실시예에서 제조된 AlN 박막에 대해 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정을 실행하였고, AlN (0002)면과 α-Al2O3 (0006)면의 회절 피크들만이 관찰되었고 AlN의 다른 격자 면들을 나타내는 회절 피크들은 관찰되지 않는다. 이 사실로부터, 얻은 AlN 박막은 c축 방위를 가졌다는 것이 알려졌다.
연이어, 제 1 실시예에서 제조된 AlN 막에 대해 대칭면(제 1 실시예에서 AlN (0002) 면)에 대한 ω 스캔모드로 XRC 측정을 실행하였다. 얻은 XRC 프로파일의 FWHM은 검출기가 개방 검출기 상태로 있는 경우 450 arcsec 이하였고, 분석기 결정이 검출기에 삽입된 경우 100 arcsec 이하였다. 따라서, 제조된 AlN 막의 틸트 모자이크 팽창이 작은 것으로 확인되었다. 또한, 제조 조건에 따라, 20 arcsec 이하인 FWHM를 가진 박막들이 분석기 결정이 검출기에 삽입된 XRC 측정에서 얻었다.
XRC 측정은 검출기가 개방 검출기 상태로 수행되어야 하나, 제 1 실시예에서와 같이 작은 막 두께를 가진 샘플의 경우, 막 두께 효과 또는 격자 이완이 XRC 프로파일의 FWHM을 넓혀, 모자이크 팽창의 정확한 평가를 수행하기가 어렵게 된다. 따라서, 최근, 상술한 바와 같이 검출기에 분석기 결정이 삽입된 경우는 넓은 의미에서 XRC 측정으로 처리된다. 다르게 언급하지 않는 한, 이하에서 개방 검출기 상태를 XRC 측정에 사용하는 것으로 가정한다.
연이어, 제 1 실시예에서 제조된 AlN 막에 대해 인-플레인 배열에서 φ스캔모드로 XRC 측정을 실행하였다. AlN {10-10} 면을 측정에 사용하였다. 얻은 XRC 프로파일에서 6개 회절 피크들이 60°간격으로 나타났고, AlN 박막은 6각형 대칭을 가졌다는 것, 즉, AlN 막이 에피텍셜로 성장된 것이 확인되었다. 또한, 최대 크기를 갖는 회절 피크로부터 얻은 FWHM은 2.0°이하였고, 제조된 AlN 박막의 트위스트 모자이크 팽창이 상대적으로 작은 것을 알았다. α-Al2O3 (0001) 기판과 AlN 막 간의 인-플레인 결정 방위를 비교했을 때, AlN 박막의 축이 α-Al2O3 (0001) 기판의 a-축에 대해 30°인-플레인 회전한 것이 확인되었다. 이는 AlN 막이 α-Al2O3 (0001) 기판상에 에피텍셜로 성장되었을 때 공통 에피텍셜 관계로 AlN 막이 형성된 것을 나타낸다.
연이어, 제 1 실시예에서 제조된 AlN 막에 대해, CAICISS 측정을 실행하였다. 이 측정에서, AlN [11-20] 방위으로부터 변화된 입사각을 가진 Al 신호가 검출되었고, 70°입사각 부근에서 피크가 단일 형태로 얻었다는 것을 알았다. 이것은 얻어진 AlN 막이 +c 극성을 갖는 것을 나타낸다.
상기한 대로, 제 1 실시예에서 제조된 AlN 막은 +c 극성을 가졌고 틸트의 작은 모자이크 팽창을 가진 c축 방위 에피텍셜 박막인 것을 확인할 수 있다. 즉, 본 발명에 따라, +c 극성을 가진 Ⅲ족 질화물 반도체 박막을 얻을 수 있는 반면 틸트 및 트위스트 모자이크 팽창은 감소하였다는 것이 분명하였다. 제 1 실시예와 유사한 실험을 수회 반복했을 때, 재생성이 양호하다는 것을 확인하였다.
(제 2 실시예)
연이어, 본 발명의 제 2 실시예로, 본 발명에 따른 Ⅲ족 질화물 반도체 박막의 형성 방법을 사용하여 제조된 AlN 막을 버퍼층으로 사용하였고 도 6의 Ⅲ족 질화물 반도체 중간층(603)으로서 언도핑 GaN 막을 MOCVD 방법을 사용하여 버퍼층 상에 형성된 예가 기술될 것이다.
제 1 실시예와 동일한 장치와 조건으로 스퍼터링 방법을 사용하여 α-Al2O3 (0001) 기판상에 AlN 막을 형성하였고, 웨이퍼(기판)를 MOCVD 장치에 도입하여 5㎛의 막 두께를 가진 언도핑 GaN 막을 형성하였다.
얻은 언도핑 GaN 막의 표면은 거울면이었고, 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정에서 언도핑 GaN 막이 c축 방위를 가졌다는 것이 나타났다. 연이어, 대칭면으로서 GaN (0002)면을 사용하는 ω 스캔모드에서 XRC 측정과 인-플레인 배열에서 GaN {10-10}면에 대한 φ 스캔모드에서 XRC 측정을 수행하였고, FWHMs은 각각 250 arcsec 이하 및 500 arcsec 이하인 것을 확인하였다. 이 사실로부터, 얻어진 언도핑 GaN 막은 틸트 및 트위스트의 작은 모자이크 팽창을 가진 고품질의 결정으로 얻어진 것을 확인하였다. 또한, CAICISS 측정으로부터, 얻어진 언도핑 GaN 막의 극성이 +c 극성인 것을 확인하였다. 이는 제 1 실시예에 기술된 대로, 버퍼층으로 사용된 AlN 막의 극성이 +c 극성으로 제어될 수 있고, 따라서, 버퍼층 상에 형성된 언도핑 GaN 막도 또한 극성을 이어받은 결과로 생각될 수 있다.
상기한 대로, 본 발명에 따른 Ⅲ족 질화물 반도체 박막의 막 형성 방법을 사용하여 제조되고 버퍼층으로서 +c 극성으로 제어된 AlN 막을 사용함으로써, 버퍼층 상에 MOCVD 방법을 사용하여 성장된 언도핑 GaN은 작은 모자이크 팽창을 가진 +c 극성으로 제어된 고품질 에피텍셜 막으로 얻었다. 즉, +c 극성을 가진 Ⅲ족 질화물 반도체 박막이 α-Al2O3 기판에 에피텍셜로 성장될 수 있다.
제 2 실시에에서, 언도핑 GaN 막을 MOCVD 방법에 의해 형성하였으나, 스퍼터링 방법을 사용하여 유사한 결과를 얻을 수 있다는 것을 확인하였다. 또한, 제 2 실시예와 유사한 실험을 수회 반복하였을 때, 재생성이 양호하다는 것을 확인하였다.
(제 3 실시예)
본 발명의 제 3 실시예로서, 본 발명에 따른 Ⅲ족 질화물 반도체 박막의 형성 방법을 사용하여 제조된 AlN 막을 버퍼층으로 사용하고, 버퍼층 상에, MOCVD 방법을 사용하여, 언도핑 GaN으로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층이 순차적으로 버퍼층에 에피텍셜로 성장되고; 또한, n형 전극층, 투명 전극, p형 전극층, 및 보호막을 형성한 후, 웨이퍼가 스크라이빙함으로써 분리하고 LED 소자를 제조한 예가 기술될 것이다.
스퍼터링 방법을 사용함으로써, 버퍼층(602)으로서 AlN 막을 제 1 실시예와 동일한 조건 하에서 α-Al2O3 (0001) 기판상에 형성하였다. 그런 후, 웨이퍼를 MOCVD 장치에 도입하고 언도핑 GaN으로 제조되고 5㎛의 막 두께를 가진 Ⅲ족 질화물 반도체 중간층(603); Si 도핑된 GaN으로 제조되고 2㎛의 막 두께를 가진 n형 Ⅲ족 질화물 반도체층(604)을 형성하였다. 또한, GaN으로 시작해서 GaN로 끝나는 층 구조이며, 각각 3㎚의 막 두께를 가진 InGaN의 5개 층들과 각각 16㎚의 막 두께를 가진 GaN의 6개 층들이 번갈아 적층되는 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층(605) 및 Mg 도핑된 GaN으로 제조되고 200㎚의 막 두께를 가진 p형 Ⅲ족 질화물 반도체층(606)을 형성하였다.
얻은 에피텍셜 웨이퍼에 대해, 리소그래피 기술과 RIE 기술을 사용함으로써,도 6에 도시된 대로 투명 전극(607), p형 접합패드 전극(609), n형 전극(608), 및 보호막(610)을 형성하였다. 제 3 실시예에서, ITO(인듐-주석-산화물)를 투명 전극으로 사용하였고, 티타늄(Ti), Al, 및 금(Au)이 적층된 구조를 p형 접합패드 전극으로 사용하였고, 니켈(Ni), Al, Ti 및 Au이 적층된 구조를 n형 전극으로 사용하였고, SiO2를 보호막으로 사용하였다.
상기한 대로 얻은 그 위에 LED 구조가 형성된 웨이퍼를 350㎛2의 LED 칩으로 스크라이빙 함으로써 분할하였고 이 LED 칩을 리드 프레임에 놓았고 금속 와이어로 리드 프레임에 연결하여 LED 소자를 형성하였다.
얻은 LED 소자의 p형 접합패드 전극과 n형 접합패드 전극 사이에 순방향 전류를 흐르게 했을 때, 20mA의 전류에서 3.0V의 순방향 전압, 470㎚의 발광 파장, 및 15mW의 발광 출력의 양호한 발광 특성을 나타내었다. 이런 특성을 제조된 웨이퍼의 거의 전체 표면으로부터 제조된 LED 소자에 대한 변화없이 얻었다.
상기한 대로, 버퍼층(602)으로서, 본 발명에 따른 Ⅲ족 질화물 반도체 박막의 막 형성 방법을 사용함으로써 제조된 +c 극성으로 제어된 AlN 막을 사용함으로써, 양호한 방출 특성을 갖는 LED 소자를 얻을 수 있다. 제 3 실시예에서, 언도핑 GaN로 제조된 Ⅲ족 질화물 반도체 중간층(603), Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층(604), InGaN 및 GaN의 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층(605), 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층(606)을 MOCVD 방법에 의해 형성하였으나, 스퍼터링 방법을 사용하여 이런 층들을 제조함으로써 유사한 결과가 얻어질 수 있다는 것을 확인하였다. 또한, 제 3 실시예와 유사한 실험을 수회 반복하였을 때, 재생성이 양호하다는 것을 확인하였다.
(제 1 비교예)
본 발명의 제 1 비교예로서, 본 발명의 특징인 바이어스 전극에 고주파 바이어스 전력을 인가하지 않고 스퍼터링 방법을 사용하여 α-Al2O3 (0001) 기판상에 AlN 막을 형성한 예가 기술될 것이다. 제 1 비교예에서, 고주파 바이어스 전력이 바이어스 전극(103)에 인가되지 않는 것을 제외하고 제 1 실시예와 동일한 스퍼터링 장치(1), 기판 홀더(111) 및 믹 형성 조건을 사용하여 AlN 막을 형성하였다. 또한, 타겟 전극(102)에 인가될 고주파 전력의 주파수는 13.56MHz로 설정한다.
제 1 비교예에서 제조된 AlN 막의 경우, 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정, (분석기 결정이 검출기에 삽입되고 개방 검출기 상태일 때) AlN (0002)면에 대한 ω 스캔모드로 XRC 측정 및 AlN {10-10} 면에 대한 φ 스캔모드로 XRC 측정을 실시하였고, c축 방위를 가진 에피텍셜 막을 제 1 실시예에서 얻은 AlN 막과 유사하게 얻었고, 틸트 및 트위스트 모자이크 팽창이 동일한 등급이었다. 다른 한편으로, 제 1 비교예에서 제조된 AlN 막에 대해 CAICISS 측정을 실시했을 때, +c 극성 및 -c 극성이 막에 혼합된 것으로 나타났다.
상기한 대로, 막이 바이어스 전극(103)에 고주파 바이어스 전력을 인가하지 않고 형성되었을 경우, +c 극성을 가진 Ⅲ족 질화물 반도체 박막을 얻을 수 없음은 분명해졌다. 이 비교예와 유사한 실험을 수회 반복하였으나, +c 극성을 가진 AlN 막을 얻을 수 없었다.
(제 2 비교예)
연이어, 본 발명의 제 2 비교예로서, 바이어스 전극(103)에 고주파 바이어스 전력을 인가하지 않고 스퍼터링 방법을 사용하여 α-Al2O3 (0001) 기판상에 AlN으로 제조된 버퍼층을 형성하고 MOCVD 방법을 사용하여 버퍼층 상에 언도핑 GaN 막을 형성한 예가 기술될 것이다. 제 2 비교예에서, 제 1 비교예와 동일한 스퍼터링 장치(1), 기판 홀더(111) 및 막 형성 조건을 사용하여 AlN으로 제조된 버퍼층을 형성하였고, 제 2 실시예와 유사한 조건하에서 언도핑 GaN 막을 형성하였다.
제 1 비교예와 동일한 스퍼터링 장치(1), 기판 홀더(111) 및 막 형성 조건을 사용하여 스퍼터링 방법을 사용함으로써 α-Al2O3 (0001) 기판상에 AlN으로 제조된 버퍼층의 막을 형성한 후, 웨이퍼를 MOCVD 장치 속에 도입하여 5㎛의 막 두께를 가진 언도핑 GaN 막을 형성하였다.
얻은 언도핑 GaN 막의 표면은 흐렸고, 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정에서, 언도핑 GaN 박막이 c축 방위를 갖는 것을 나타냈다. 연이어, 대칭면으로 GaN (0002)면을 사용하여 ω 스캔모드로 XRC 측정과 인-플레인 배열에서 GaN {10-10} 면에 대한 φ 스캔모드로 XRC 측정을 실시하였고 FWHMs은 약 600 arcsec 및 1000 arcsec인 것을 각각 확인하였다. 이 사실로부터, 제 2 비교예에 의해 얻은 언도핑 GaN 막을 제 2 실시예에서 얻은 언도핑 GaN 막보다 틸트 및 트위스트 모자이크 팽창이 더 큰 저품질의 결정으로 얻은 것을 알았다.
또한, CAICISS 측정에 의해, 얻은 언도핑 GaN 막은 +c 극성 및 -c 극성이 혼합된 상태로 있는 막인 것을 확인하였다. 제 1 비교예에 설명된 것과 같이, AlN으로 제조된 버퍼층이 +c 극성 및 -c 극성이 혼합된 상태로 있는 막이기 때문에, 버퍼층 상에 형성된 언도핑 GaN 막이 혼합 극성을 이어받았다는 것을 결과로서 생각할 수 있다.
상기한 대로, 버퍼층이 바이어스 전극에 고주파 바이어스 전력을 인가하지 않고 스퍼터링 방법을 사용하여 α-Al2O3 (0001) 기판상에 AlN으로 제조된 버퍼층을 형성하는 경우, MOCVD 방법을 사용하여 버퍼층 상에 성장된 언도핑 GaN 막을 저품질 에피텍셜 막으로 얻는다. 언도핑 GaN 막을 제 2 비교예에서 MOCVD 방법에 의해 형성하였지만, 스퍼터링 방법이 사용될 때에도, 역시 유사한 결과를 얻는 것을 확인하였다. 또한, 이 비교예와 유사한 실험을 수회 반복하였으나, 거울면과 양호한 결정을 가진 GaN 막을 얻을 수 없었다.
(제 3 비교예)
본 발명의 제 3 비교예로서, 바이어스 전극에 고주파 바이어스 전력을 인가하지 않고 스퍼터링 방법을 사용하여 α-Al2O3 (0001) 기판상에 AlN으로 제조된 버퍼층을 형성하고 버퍼층 상에, MOCVD 방법을 사용하여 언도핑 GaN으로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층을 순차적으로 버퍼층에 에피텍셜로 성장하였고, 또한, n형 전극층, 투명 전극, p형 전극층, 및 보호막을 형성한 후, 웨이퍼가 스크라이빙함으로써 분리하고 LED 소자를 제조한 예가 기술될 것이다.
AlN으로 제조된 버퍼층의 막 형성 방법은 제 1 비교예와 유사하며, 재료 및 막이 MOCVD 방법을 사용하여 형성된 언도핑 GaN로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN의 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층, 그 후에 제조된 n형 전극층, 투명 전극, p형 전극층, 및 보호막의 막 형성 방법 및 그 후에 소자를 제조하는 단계가 제 3 실시예와 모두 유사하다.
얻은 LED 소자의 p형 접합패드 전극과 n형 접합패드 전극 사이에 순방향 전류를 흐르게 했을 때, 양호한 소자 특성들이 얻어질 수 없어서 LED 소자로부터 양호한 다이오드 특성을 얻을 수 없었고, 충분한 발광 강도가 가시광 및 기타에서 얻을 수 없었다. 이런 특성들을 제조된 웨이퍼의 실질적으로 모든 표면으로부터 제조된 LED 소자에 대한 변화 없이 얻었다.
상기한 대로, 바이어스 전극에 고주파 바이어스 전력을 인가하지 않고 스퍼터링 방법을 사용하여 α-Al2O3 (0001) 기판상에 AlN으로 제조된 버퍼층을 형성한 경우 양호한 방출 특성을 갖는 LED 소자를 얻을 수 없다는 것이 분명해졌다. 이 실시예에서, 언도핑 GaN로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN의 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층을 MOCVD 방법을 사용하여 형성하였으나, 스퍼터링 방법을 사용한 경우에도 역시 유사한 결과를 얻었다는 것을 확인하였다. 이런 비교예와 유사한 실험을 수회 반복하였으나, 양호한 방출 특성을 가진 LED 소자는 얻을 수 없었다.
(제 4 실시예)
본 발명의 제 4 실시예로서, 타겟 전극(102)에 인가될 고주파 전력 및 바이어스 전극(103)에 인가될 고주파 전력의 주파수를 13.56MHz로 모두 설정하였고, 상을 180°변화시켰고, 제 1 실시예와 유사한 장치와 조건을 다른 것에 대해 사용하였고, AlN 막을 본 발명에 따른 Ⅲ족 질화물 반도체 박막의 막 형성 방법을 사용하여 α-Al2O3 (0001) 기판상에 형성한 예를 기술할 것이다.
제 4 실시예의 실험은 반복적으로 실행하였고 제 1 실시예와 유사한 +c 극성을 가진 AlN 막을 우수한 재생성으로 얻을 수 있었다는 것을 확인하였다.
(제 4 비교예)
본 발명의 제 4 실시예로서, 타겟 전극(102)에 인가될 고주파 전력 및 바이어스 전극(103)에 인가될 고주파 전력의 주파수를 13.56MHz로 모두 설정하였고, 제 1 실시예와 유사한 장치와 조건을 다른 것에 대해 사용하였고, AlN 막을 본 발명에 따른 Ⅲ족 질화물 반도체 박막의 막 형성 방법을 사용하여 α-Al2O3 (0001) 기판상에 형성한 예를 기술할 것이다. 제 4 비교예에서, 타겟 전극(102)에 인가될 고주파 전력 및 바이어스 전극(103)에 인가될 고주파 전력의 상은 제어하지 않았다.
제 4 비교예의 실험을 반복하여 실행하였고 주파수 간섭이 일어나지 않았던 경우, +c 극성을 가진 AlN 막을 얻었으나, 주파수 간섭이 일어난 경우, +c 극성을 가진 AlN 막을 얻기 어렵게 되었다는 것이 분명해졌다.
본 발명에 대해 상기한 대로, 본 발명의 주요 특징은 스퍼터링 방법에 의해 Ⅲ족 질화물 반도체의 에피텍셜 막을 형성하는데 바이어스 전극에 고주파 바이어스 전력의 인가에 주목한다는 것이다. 바이어스 전극에 고주파 바이어스 전력의 인가에 의해 기판의 막 형성 표면 측면 상에 발생된 쉬스 영역(S)의 전기장은 타겟으로부터 방출된 질화물 분자의 편광에 작용하여 방위를 제어하며, 방위를 사용함으로써, +c 극성을 가진 Ⅲ족 질화물 반도체 박막을 얻었고, 이는 전례없는 기술적 아이디어이다.
또한, 타겟 전극에 인가될 고주파 전력 및 바이어스 전극에 인가될 고주파 전력 사이의 간섭, 즉, 주파수 간섭에 의해 유발된 저주파 비트를 예방하거나 감소시킴으로써, +c 극성을 가진 Ⅲ족 질화물 반도체 박막을 우수한 재생성으로 얻을 수 있으며, 이는 전례없는 기술적 아이디어이다.
본 발명에서, 본 발명에 고유한 기술적 아이디어하에서, 히터 전극과 바이어스 전극이 기판 홀더 상에 제공된다. 상기한 제 1 내지 제 4 실시예 및 제 1 내지 제 4 비교예에 도시된 대로, 상기와 같이 기판 홀더를 구성함으로써, 틸트 및 트위스트 모자이크 팽창이 감소하고 +c 극성을 갖는 Ⅲ족 질화물 반도체 박막이 스퍼터링 방법에 의해 형성될 수 있다.

Claims (13)

  1. 위에 타겟이 배열될 수 있는 타겟 전극 및 위에 기판이 타겟 전극 쪽으로 배열될 수 있고 히터 전극과 바이어스 전극이 제공될 수 있는 기판 홀더를 가진 스퍼터링 장치를 사용하며, 기판 홀더 상에 배열된 α-Al2O3 기판상에 스퍼터링 방법에 의해 Ⅲ족 질화물 반도체 박막을 에피텍셜로 성장시키는 에피텍셜 막 형성 방법으로서,
    기판 홀더 상에 α-Al2O3 기판을 배열하는 단계; 및
    타겟 전극에 고주파 전력을 인가하고 바이어스 전극에 고주파 바이어스 전력을 인가함으로써 기판 홀더 상에 배열된 α-Al2O3 기판상에 즉시 Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계를 포함하며,
    α-Al2O3 기판상에 즉시 Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계는
    히터 전극에 의해 소정의 온도로 α-Al2O3 기판을 유지하고,
    타겟 전극에 고주파 전력을 인가함으로써 타겟 전극 상에 배열된 타겟으로부터 Ⅲ족 질화물 분자를 방출시키고 Ⅲ족 질화물 분자의 음전하로부터 양전하로 편광이 기판 홀더 상에 배열된 α-Al2O3 기판에 대해 배향되는 전기장을 생성하기 위해 바이어스 전극에 고주파 바이어스 전력을 인가하며,
    고주파 전력 및 고주파 바이어스 전력 사이의 주파수 간섭이 일어나지 않도록 고주파 전력 및 고주파 바이어스 전력이 인가되는 에피텍셜 막 형성 방법.
  2. 제 1 항에 있어서,
    고주파 전력과 고주파 바이어스 전력의 주파수에 대해, 각각 다른 주파수가 선택되는 에피텍셜 막 형성 방법.
  3. 제 1 항에 있어서,
    동일한 주파수가 선택된 고주파 전력과 고주파 바이어스 전력이 인가되어 상 차이가 180°가 되는 에피텍셜 막 형성 방법.
  4. 제 1 항에 있어서,
    바이어스 전극은 한 극성을 가지 DC 전압이 인가되는 제 1 전극 및 다른 극성을 가진 DC 전압이 인가되는 제 2 전극을 가지며,
    DC 전압이 제 1 전극 및 제 2 전극에 인가되는 상태에서, α-Al2O3 기판은 기판 홀더에 의해 정전기적으로 흡착되며 고주파 바이어스 전력이 제 1 전극과 제 2 전극에 인가되며,
    Ⅲ족 질화물 반도체 박막의 에피텍셜 막이 α-Al2O3 기판상에 형성되는 에피텍셜 막 형성 방법.
  5. 제 1 항에 있어서,
    고주파 전력이 인가된 후 그리고 α-Al2O3 기판의 막 형성 표면이 Ⅲ족 질화물 반도체로 제조된 결정층으로 덮이기 전에 고주파 바이어스 전력이 인가되는 에피텍셜 막 형성 방법.
  6. 제 1 항에 따른 에피텍셜 막 형성 방법에 의해 반도체 발광 소자의 버퍼층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  7. 삭제
  8. 삭제
  9. 위에 타겟이 배열될 수 있는 타겟 전극;
    위에 기판이 타겟 전극 쪽으로 배열될 수 있고 히터 전극과 바이어스 전극이 제공될 수 있는 기판 홀더;
    상기 제 1 항에 따른 Ⅲ족 질화물 반도체 박막의 에피텍셀 막을 형성하는 단계가 실행될 때 타겟 전극에 인가된 고주파 전력 및 바이어스 전극에 인가된 고주파 바이어스 전력 사이에 주파수 간섭이 일어나는 것을 예방하기 위한 주파수 간섭 억제 수단;
    타겟 전극 상에 배열된 타겟으로부터 Ⅲ족 질화물 분자를 방출하기 위한 고주파 전력인 고주파 전력을 타겟 전극에 인가하는 수단; 및
    방출된 Ⅲ족 질화물 분자의 음전하로부터 양전하로 편광이 기판 홀더 상에 배열된 α-Al2O3 기판에 대해 배향되는 전기장을 생성하기 위한 고주파 바이어스 전력인 고주파 바이어스 전력을 바이어스 전극에 인가하는 수단을 포함하는 스퍼터링 장치.
  10. 제 9 항에 있어서,
    제 1 항에 따른 Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계가 실행될 때,
    고주파 전력 및 고주파 바이어스 전력의 주파수에 대해, 각각 다른 주파수가 선택되는 스퍼터링 장치.
  11. 제 9 항에 있어서,
    제 1 항에 따른 Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계가 실행될 때,
    동일한 주파수가 선택된 고주파 전력 및 고주파 바이어스 전력이 인가되어 상 차이가 180°가 되는 스퍼터링 장치.
  12. 제 9 항에 있어서,
    바이어스 전극은 한 극성을 가지 DC 전압이 인가되는 제 1 전극 및 다른 극성을 가진 DC 전압이 인가되는 제 2 전극을 가지며,
    제 1 항에 따른 Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계가 실행될 때,
    DC 전압이 제 1 전극 및 제 2 전극에 인가되고, α-Al2O3 기판은 기판 홀더에 의해 정전기적으로 흡착되며, 고주파 바이어스 전력이 제 1 전극과 제 2 전극에 인가되는 스퍼터링 장치.
  13. 제 9 항에 있어서,
    제 1 항에 따른 Ⅲ족 질화물 반도체 박막의 에피텍셜 막을 형성하는 단계가 실행될 때,
    고주파 전력이 바이어스 전극에 인가된 후 그리고 α-Al2O3 기판의 막 형성 표면이 Ⅲ족 질화물 반도체로 제조된 결정층으로 덮이기 전에 고주파 바이어스 전력이 인가되는 스퍼터링 장치.
KR1020137018029A 2010-12-27 2011-12-16 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 KR101564251B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010289265 2010-12-27
JPJP-P-2010-289265 2010-12-27
PCT/JP2011/007040 WO2012090422A1 (ja) 2010-12-27 2011-12-16 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Publications (2)

Publication Number Publication Date
KR20130095830A KR20130095830A (ko) 2013-08-28
KR101564251B1 true KR101564251B1 (ko) 2015-10-29

Family

ID=46382563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137018029A KR101564251B1 (ko) 2010-12-27 2011-12-16 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치

Country Status (5)

Country Link
US (2) US20130277206A1 (ko)
JP (1) JP5576507B2 (ko)
KR (1) KR101564251B1 (ko)
CN (1) CN103329248B (ko)
WO (1) WO2012090422A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136016A1 (ja) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
DE112012004463T5 (de) 2011-10-28 2014-07-24 Canon Anelva Corporation Schichtbildungsverfahren, vakuumverarbeitungsvorrichtung, herstellungsverfahren eines lichtemittierenden halbleiterelements, lichtemittierendes halbleiterelement und beleuchtungseinrichtung
KR101650353B1 (ko) * 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
WO2014141601A1 (ja) 2013-03-14 2014-09-18 キヤノンアネルバ株式会社 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置
JP6001194B2 (ja) * 2014-07-18 2016-10-05 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP6899705B2 (ja) * 2016-09-05 2021-07-07 株式会社ニューフレアテクノロジー 気相成長装置及び気相成長方法
JP6730141B2 (ja) * 2016-09-06 2020-07-29 アルバック成膜株式会社 位相シフタ膜の製造方法、位相シフトマスクブランクの製造方法、及び、位相シフトマスクの製造方法
US20180182916A1 (en) * 2016-12-26 2018-06-28 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor light-emitting device and production method therefor
CN109306457A (zh) * 2018-10-26 2019-02-05 江苏特丽亮镀膜科技有限公司 高频溅射装置及高频溅射方法
CN109686820B (zh) * 2018-11-21 2020-12-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
US20240040672A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Transparent heaters for improved epitaxy reactor productivity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001270795A (ja) 2000-03-28 2001-10-02 Toshiba Corp 酸化物エピタキシャル歪格子膜の製造法
JP2008294449A (ja) 2008-06-03 2008-12-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008311421A (ja) * 2007-06-14 2008-12-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747820B2 (ja) 1989-09-22 1995-05-24 株式会社日立製作所 成膜装置
JPH0714769A (ja) * 1993-06-22 1995-01-17 Hitachi Ltd 半導体製造装置
US6055150A (en) * 1996-05-02 2000-04-25 Applied Materials, Inc. Multi-electrode electrostatic chuck having fuses in hollow cavities
JPH10251849A (ja) * 1997-03-07 1998-09-22 Tadahiro Omi スパッタリング装置
JP2004193462A (ja) * 2002-12-13 2004-07-08 Canon Inc プラズマ処理方法
KR100784381B1 (ko) * 2004-07-23 2007-12-11 삼성전자주식회사 증착 장치 및 방법
JP5162108B2 (ja) 2005-10-28 2013-03-13 日新電機株式会社 プラズマ生成方法及び装置並びにプラズマ処理装置
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008153286A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体積層構造および窒化物半導体装置、ならびに窒化物半導体積層構造の製造方法
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
US8569794B2 (en) 2008-03-13 2013-10-29 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
CN102047406B (zh) 2008-06-20 2013-06-05 佳能安内华股份有限公司 真空处理设备、真空处理方法和电子装置制造方法
WO2011136016A1 (ja) 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101650353B1 (ko) * 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001270795A (ja) 2000-03-28 2001-10-02 Toshiba Corp 酸化物エピタキシャル歪格子膜の製造法
JP2008311421A (ja) * 2007-06-14 2008-12-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) 2008-06-03 2008-12-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ

Also Published As

Publication number Publication date
CN103329248A (zh) 2013-09-25
KR20130095830A (ko) 2013-08-28
US20130277206A1 (en) 2013-10-24
JPWO2012090422A1 (ja) 2014-06-05
US10844470B2 (en) 2020-11-24
US20170309480A1 (en) 2017-10-26
CN103329248B (zh) 2015-12-16
JP5576507B2 (ja) 2014-08-20
WO2012090422A1 (ja) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101564251B1 (ko) 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
JP5886426B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
US9252322B2 (en) Epitaxial film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
CN103918060B (zh) 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
TWI582826B (zh) Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component
KR20150007350A (ko) Iii족 질화물 반도체 필름을 증착하는 방법
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP3816759B2 (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant