JP5819414B2 - 表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法 - Google Patents

表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法 Download PDF

Info

Publication number
JP5819414B2
JP5819414B2 JP2013514619A JP2013514619A JP5819414B2 JP 5819414 B2 JP5819414 B2 JP 5819414B2 JP 2013514619 A JP2013514619 A JP 2013514619A JP 2013514619 A JP2013514619 A JP 2013514619A JP 5819414 B2 JP5819414 B2 JP 5819414B2
Authority
JP
Japan
Prior art keywords
chip carrier
chip
carrier
cavity
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013514619A
Other languages
English (en)
Other versions
JP2013534719A (ja
JP2013534719A5 (ja
Inventor
ミヒャエル ツィッツルスペルガー
ミヒャエル ツィッツルスペルガー
ハラルト イェーガー
ハラルト イェーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013534719A publication Critical patent/JP2013534719A/ja
Publication of JP2013534719A5 publication Critical patent/JP2013534719A5/ja
Application granted granted Critical
Publication of JP5819414B2 publication Critical patent/JP5819414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

表面実装可能なオプトエレクトロニクス部品と、そのような部品の製造方法を開示する。
表面実装可能な半導体部品（表面実装デバイス（ＳＭＤ））（例えば発光ダイオード）を製造するとき、金属リードフレームを有するあらかじめ作製されたハウジングの中にオプトエレクトロニクス半導体チップを配置することができる。半導体チップは、一般には導電性銀接着剤（conductive silver adhesive）による接着によって装着されるが、導電性銀接着剤では廃熱の放散が限られ、したがってＬＥＤの性能が制限される。
本出願の目的は、動作時に発生する廃熱を効率的に放散させることができ、容易、低コスト、かつ高い信頼性で製造することのできる、表面実装可能なオプトエレクトロニクス部品を提供することである。本発明のさらなる目的は、このような部品の製造方法を提供することである。
この目的は、独立請求項の特徴を有する表面実装可能なオプトエレクトロニクス部品およびその製造方法によって達成される。構造形態およびさらなる発展形態は、従属請求項の主題である。
一実施形態によると、表面実装可能なオプトエレクトロニクス部品は、放射通過面と、オプトエレクトロニクス半導体チップと、チップキャリアとを備えている。チップキャリアには空洞が形成されており、この空洞の中に半導体チップが配置されている。チップキャリアは、少なくとも一部分が成形体によって囲まれている。チップキャリアは、放射通過面に直角な垂直方向において成形体を完全に貫いている。
したがって、半導体チップの動作時に発生する廃熱を、半導体チップからチップキャリアを介して部品の外に直接放散させることができる。垂直方向には、チップキャリアは、放射通過面の側の上部と、下部との間に延在している。空洞は、チップキャリアの上部に形成されていることが好ましい。
半導体チップは、チップキャリアに接合されていることが好ましい。接合の場合、接合要素（好ましくはあらかじめ作製されている）は、原子間力もしくは分子間力またはその両方によって互いに保持されている。接合は、例えば、接合材（例：接着剤、はんだ）によって達成することができる。一般には、接合を分離すると、それに伴って、接合材（例：接合層）もしくは接合要素の少なくとも一方、またはその両方が破壊される。
チップキャリアと半導体チップとの間に形成されている接合層は、はんだ層であることが好ましい。はんだ層は、特に高い熱伝導率を特徴としており、したがって、半導体チップとチップキャリアとの間の熱抵抗が減少し、したがって、半導体チップからの熱放散が大幅に改善される。
成形体は、プラスチック材料を含んでいる、またはプラスチック材料からなることが好ましい。このような材料は、部品の製造時、容易に、高い信頼性で、かつ低コストで、チップキャリアの周囲に成形することができる。
半導体チップは、空洞の完全に内側に配置されていることが好ましく、すなわち、半導体チップは、チップキャリアの上部よりも突き出していないことが好ましい。
本部品は、オプトエレクトロニクス半導体チップに加えて、さらなる半導体チップ、特に、電子半導体チップまたはオプトエレクトロニクス（光電子）半導体チップを備えていることもできる。このさらなる半導体チップは、空洞の中、またはさらなる空洞の中に配置することができる。
好ましい構造形態においては、成形体は、垂直方向には、チップキャリアの上部によって決まる第１の主面と、チップキャリアの下部によって決まる第２の主面との間に、その全体が形成されている。言い換えれば、成形体の最大厚さは、チップキャリアの厚さよりも小さいかまたは等しい。本明細書において、「厚さ」とは、垂直方向における範囲を意味する。
さらには、成形体は、少なくとも、チップキャリアに隣接している領域において、チップキャリアの下部もしくはチップキャリアの上部またはその両方と、垂直方向において同じ高さにあることが好ましい。さらには、成形体は、横方向においてチップキャリアを完全に囲んでいることができ、特に、チップキャリアの周囲の領域全体においてチップキャリアの上部および下部と同じ高さにあることができる。
好ましい構造形態においては、成形体の中にコンタクト構造が配置されている。コンタクト構造は、成形体を垂直方向に完全に貫いていることが好ましい。コンタクト構造は、接続線（例えばワイヤボンド接続）を介して半導体チップに導電接続されていることが好ましい。コンタクト構造によって、外部から半導体チップとの電気的接触を、放射通過面とは反対側の面から形成することができる。
接続線は、その一部分が第１の主面と放射通過面との間に延びていることが好ましい。したがって、接続線は、垂直方向において一部分が成形体およびチップキャリアより上に突き出している。この場合、部品の平面視において、接続線は、チップキャリアとコンタクト構造との間の横方向距離を橋渡ししている（bridges）。
さらなる好ましい構造形態においては、チップキャリアは第１のコンタクトを形成しており、この第１のコンタクトを介して半導体チップに外部から電気的に接触することができる。この場合、コンタクト構造がさらなるコンタクトを形成していることができ、第１のコンタクトおよびさらなるコンタクトは、放射通過面とは反対側の部品の面に配置されていることが好ましい。
これに代えて、チップキャリアが外部からの電気的接触を目的とせず、特に、熱放散の役割を果たすことも考えられる。この場合、本部品において少なくとも２つの外部からの電気的接触が提供されるように、本部品は少なくとも１つのさらなるコンタクト構造を備えていることが好ましい。
好ましい一構造形態においては、空洞の底面が第１のコーティングを備えている。第１のコーティングは、特に、オプトエレクトロニクス半導体チップとのはんだ付け結合を単純化することを目的とする。したがって、第１のコーティングによって、チップキャリアと半導体チップとの間に、熱抵抗の小さい結合部が単純に形成される。第１のコーティングは、金、または金を含んだ金属合金からなることが好ましい。
さらなる好ましい構造形態においては、空洞の側面は、オプトエレクトロニクス部品の動作時にオプトエレクトロニクス半導体チップによって生成される放射、もしくはオプトエレクトロニクス半導体チップによって受信される放射、またはその両方に対して反射性であるように構成されている。
特に、この側面は、第２のコーティングを備えていることができる。第２のコーティングは、金属または金属合金を含んでいることが好ましい。可視スペクトル領域または紫外スペクトル領域においては、例えば、銀、アルミニウム、ロジウム、クロムは、高い反射率を特徴とする。赤外スペクトル領域においては、第２のコーティングとして例えば金が適している。
これに代えて、またはこれに加えて、チップキャリアは、プラスチック材料を含んでいることもできる。反射率を高めるため、プラスチック材料の中に充填材（例えば二酸化チタン）を含めることができる。
好ましい一構造形態においては、オプトエレクトロニクス半導体チップは、カバー体（covering）に埋め込まれている。カバー体は、半導体チップを封止する役割を果たしており、外部からの悪影響（例えば湿気やダスト）から半導体チップを保護する。カバー体は、成形体の少なくとも一部分も覆っていることが好ましい。さらに、カバー体は、垂直方向には、放射通過面の方向に成形体の第１の主面より上に延在していることが好ましい。特に、放射通過面をカバー体によって形成することができる。カバー体は、例えば、少なくとも一部分をレンズ状とする（例えば、本部品の平面視において凸状に湾曲している）ことができる。カバー体は、オプトエレクトロニクス半導体チップによって生成される放射、もしくはオプトエレクトロニクス半導体チップによって受信される放射、またはその両方に対して透明である、または少なくとも半透明であることが好ましい。
好ましいさらなる一発展形態においては、チップキャリアは、アンカー構造（anchoring structure）を備えており、このアンカー構造の上にカバー体もしくは成形体またはその両方が成形されている。アンカー構造は、カバー体もしくは成形体またはその両方がチップキャリアから剥離することを防止するように、または少なくとも剥離しにくくなるように、永久的に設けられている。
例えば、チップキャリアは、放射通過面から見たとき、アンダーカット（undercut）を備えていることができる。
特に、成形体のためのアンカー構造は、横方向にチップキャリアを完全に、または少なくとも部分的に囲んでいる玉縁（bead）の形をとることができる。
カバー体のためのアンカー構造は、特に、空洞内に設ける、または空洞に隣接していることができる。
さらなる好ましい構造形態においては、カバー体および成形体は、少なくとも、放射通過面に沿って延びる方向において、端部が揃っている。カバー体および成形体は、部品の周囲全体にわたり、端部が互いに揃っていることが好ましい。製造時、製造ステップにおいてカバー体と成形体を切断することによって、このような部品を、隣接する部品領域の集合体から特に単純に個片化することができる。
表面実装可能なオプトエレクトロニクス部品の製造方法においては、一実施形態によると、チップキャリアを形成し、チップキャリアの上部に空洞が形成される。この空洞の中にオプトエレクトロニクス半導体チップを配置し、好ましくは固定する。チップキャリアを補助キャリアの上に配置する。チップキャリアを有する補助キャリアを成形型（forming mould）の中に配置し、このとき空洞は、成形型とチップキャリアの上部とによって密閉される。成形型に成形用組成物を満たす。成形用組成物は、空洞の外側において、チップキャリアの少なくとも一部分に成形される。成形型を除去する。次いで補助キャリアを除去する。
本方法は、記載した製造ステップの順序で実行されることが好ましい。しかしながら、記載した順序とは異なる順序も可能である。例えば、空洞の中に半導体チップを配置するステップは、チップキャリアに成形用組成物を成形した後に行うこともできる。
「密閉される」とは、本明細書においては、成形型に満たすとき、成形用組成物がチップキャリアの空洞の中に浸入しないことを意味するものと理解されたい。空洞を囲んでいる領域において、チップキャリアと成形型が互いに直接隣接していることが好ましい。
説明した方法では、複数のオプトエレクトロニクス部品を同時に製造することができる。互いに隣接して配置されている部品は、特に、成形用組成物を例えばソーイングによって切断することによって、個片化することができる。このステップは、成形型を除去した後に行うことが好ましい。
チップキャリアは自立性であることが好ましく、すなわち、チップキャリアは、特に、自身の上にすでに装着されているオプトエレクトロニクス半導体チップと一緒に、単純かつ高い信頼性で補助キャリアの上に配置することができる。
好ましい一構造形態においては、補助キャリアの上にコンタクト構造を設ける。コンタクト構造は、リードフレームとして設けられることが好ましい。さらには、特に、チップキャリアを補助キャリアの上に配置する前に、コンタクト構造を補助キャリアの上にあらかじめ作製することが好ましい。
さらなる好ましい一発展形態においては、コンタクト構造を、垂直方向にパターニングする。このパターニングにより、コンタクト構造はさまざまな厚さを示すことができる。コンタクト構造に成形用組成物を成形するとき、このパターニングにより、コンタクト構造と成形体の良好な相互結合性をもたらすことができ、したがって部品の機械的堅牢性が向上する。
成形型に満たすとき、成形体用として使用される成形用組成物によって、コンタクト構造とチップキャリアとを永久的かつ堅牢に互いに機械的に結合することができる。
成形型を除去した後、半導体チップを接続線によってコンタクト構造に導電接続することができる。このステップは、例えば、ワイヤボンディング法によって行うことができる。
好ましい一構造形態においては、チップキャリアは、チップキャリアの上部から下部まで延在する外側側面を備えている。外側側面は、成形用組成物によって完全に囲まれていることが好ましい。
成形体は、射出成形またはトランスファ成形によって形成されることが好ましい。原理的には、成形型に単純かつ高い信頼性で満たすことのできるあらゆる製造方法を使用することができる。
成形型を除去した後、半導体チップにカバー体を設けることが好ましい。このカバー体は、成形体を少なくとも部分的に、好ましくは完全に覆うことができる。部品を個片化するとき、カバー体を成形体と一緒に切断することができる。これによって複数のオプトエレクトロニクス部品が得られ、それぞれのオプトエレクトロニクス部品において、部品の縁部に沿ってカバー体と成形体の端部が互いに揃っている。
上述した方法は、前述したオプトエレクトロニクス半導体チップを製造するのに特に適している。したがって、本部品に関連して記載した特徴は、本方法にもあてはまり、逆も同様である。
以下では、例示的な実施形態について図面を参照しながら説明する。さらなる特徴、構造形態、および有利な態様は、以下の説明から明らかになるであろう。
表面実装可能なオプトエレクトロニクス半導体部品の第１の例示的な実施形態を、概略的な断面図として示している。 表面実装可能なオプトエレクトロニクス半導体部品の第１の例示的な実施形態を、概略的な平面図として示している。 表面実装可能なオプトエレクトロニクス部品の第２の例示的な実施形態の概略的な断面図である。 断面図として概略的に示した中間ステップを使用してオプトエレクトロニクス部品を製造する方法の例示的な実施形態を示している。 断面図として概略的に示した中間ステップを使用してオプトエレクトロニクス部品を製造する方法の例示的な実施形態を示している。 断面図として概略的に示した中間ステップを使用してオプトエレクトロニクス部品を製造する方法の例示的な実施形態を示している。 断面図として概略的に示した中間ステップを使用してオプトエレクトロニクス部品を製造する方法の例示的な実施形態を示している。 断面図として概略的に示した中間ステップを使用してオプトエレクトロニクス部品を製造する方法の例示的な実施形態を示している。 断面図として概略的に示した中間ステップを使用してオプトエレクトロニクス部品を製造する方法の例示的な実施形態を示している。 オプトエレクトロニクス部品を製造するための部品集合体（component assembly）の例示的な実施形態を示している。
図面において、同じ要素、類似する要素、または機能が同じ要素には、同じ参照数字を付してある。
これらの図と、図に示してある要素の互いの大きさの比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、もしくは深く理解できるようにする目的で、個々の要素を誇張して大きな縮尺で示してある。
図１Ａおよび図１Ｂは、表面実装可能なオプトエレクトロニクス部品１の第１の例示的な実施形態を、概略平面図として（図１Ｂ）、および線Ａ−Ａ’に沿った対応する概略断面図（図１Ａ）として、概略的に示している。
表面実装可能なオプトエレクトロニクス部品１は、チップキャリア３の空洞３１の中に配置されている半導体チップ２を備えている。半導体チップ２は、チップキャリア３の底面３１０に接合層９によって機械的に堅牢に接合されている。
接合層９は、はんだ層の形をとることが好ましく、特に接着剤による接合と比較して、チップキャリア３と半導体チップ２との間に熱的に特に効率的な接合が形成される。
空洞３１は、本部品の放射通過面１０の側の、チップキャリア３の上部３５に形成されている。チップキャリア３は、上部３５とは反対側の下部３６において、外部からの電気的接触のために設けられている第１のコンタクト６１を形成している。
横方向（すなわち垂直方向に直角に延びる方向）においては、チップキャリア３は成形体５によって囲まれている。成形体５は、垂直方向（すなわち放射通過面１０に直角な方向、したがって放射の主通過方向に平行な方向）において、上部３５および下部３６と同じ高さにある。成形体５は、チップキャリア３の外側側面３９に成形されており、外側側面３９を完全に覆っている。
成形体５の中には、コンタクト構造４がさらに配置されている。コンタクト構造４は、放射通過面１０とは反対側の面に、外部からアクセス可能なさらなるコンタクト６２を形成している。コンタクト構造４は、ワイヤボンド接続の形の接続線８によって半導体チップ２に導電接続されている。半導体チップ２の動作時、第１のコンタクト６１およびさらなるコンタクト６２を介して、半導体チップ２に電荷担体を注入する、または半導体チップ２から放出させることができる。
コンタクト構造４は、チップキャリア３から横方向に隔置されている。チップキャリア３とコンタクト構造４との間の機械的に堅牢な結合は、成形体５によってのみもたらされている。
チップキャリア３とコンタクト構造４との間の横方向の距離は、接続線８によって橋渡しされている。接続線８は、チップキャリア３の上部３５よりも突き出しており、チップキャリア３とコンタクト構造４との間の領域において、上部３５と放射通過面１０との間に延びている。このようにすることで、接続線８のための成形体５の中の追加の凹部を省くことが可能である。
成形体５は、コンタクト構造４の領域に凹部５１を備えており、したがって、接続線８を接続するとき、放射通過面１０の側の面においてコンタクト構造４にアクセス可能である。
コンタクト構造４は、外周部アンダーカット４１をさらに備えており、コンタクト構造４の厚さは第２のコンタクト６２の領域におけるよりも小さい。アンダーカット４１は、成形体５とコンタクト構造４の相互結合性を改善する役割を果たす。
コンタクト構造４は、成形体５を垂直方向に完全に貫いている。したがって、外部からコンタクト構造４との電気的接触は、放射通過面１０の側、部品１の内側からと、放射通過面１０とは反対側の面から形成することができる。垂直方向において、コンタクト構造４の厚さは、チップキャリア３の厚さよりも小さいことが好ましい。このようにすることで、コンタクト構造４に要求される材料を低減することができる。
チップキャリア３は、外側アンカー構造３２ａを有するアンカー構造３２を備えている。外側アンカー構造３２ａは、チップキャリア３の外側外面３９に沿って延在しており、チップキャリア３を成形体５に固定する役割を果たす。
さらには、空洞３１の側面３１１に内側アンカー構造３２ｂが設けられている。
オプトエレクトロニクス部品１は、半導体チップ２を封止しているカバー体７をさらに備えている。さらに、ワイヤボンド接続の形の接続線８がカバー体７の中に設けられている。したがって、カバー体７は、特に、半導体チップ２および接続線８を、機械的な損傷と、外部からのさらなる悪影響（湿気やダストなど）とから保護する役割を果たす。
カバー体７とチップキャリア３との間の結合の機械的堅牢性は、内側アンカー構造３２ｂによって改善することができる。したがって、カバー体７が剥離する危険性を最大限に低減することができる。
成形体５は、垂直方向には、第１の主面５５と第２の主面５６との間に延在している。これらの主面は、それぞれ、チップキャリア３の上部３５および下部３６によって決まる。
接続線８は、垂直方向には、その一部分が第１の主面５５と放射通過面１０との間に延在している。したがって、接続線８は第１の主面５５より上に突き出している。
放射通過面１０は、カバー体７によって形成されている。カバー体７の一領域は、動作時にオプトエレクトロニクス半導体チップ２において生成される放射、もしくはオプトエレクトロニクス半導体チップ２において検出される放射、またはその両方のためのレンズ７１の形をとる。
カバー体７は、放射に対して透明である、または少なくとも半透明であることが好ましい。カバー体７は、シリコーン、エポキシド、またはシリコーンおよびエポキシドの混合物を含んでいる、またはこのような材料あるいはこのような材料の混合物からなることが好ましい。
カバー体７には、光散乱性粒子または光反射性粒子、もしくはルミネセンス変換材料、またはその両方を、さらに含めることができる。
成形体５の材料は、その光学特性にほぼ無関係に選択することができるが、特に、放射に対して吸収性とすることもできる。成形体５は、プラスチック材料を含んでいる、またはプラスチック材料からなることが好ましい。
成形体５は、横方向には縁部５２によって画成されている。成形体５およびカバー体７は、この縁部５２に沿って、好ましくは部品の周囲全体にわたり端部が揃っている。
この例示的な実施形態においては、チップキャリア３は、導電性材料、好ましくは金属（例えば、銅、アルミニウム、銀、金、または少なくとも１種類のこのような金属との金属合金）から形成されている。
しかしながら、説明した例示的な実施形態のバリエーションとして、チップキャリア３を電気絶縁構造とすることもできる。この場合、オプトエレクトロニクス部品１は、さらなるコンタクト構造を備えていることが好ましく、したがって、コンタクト構造４およびさらなるコンタクト構造（図示していない）がオプトエレクトロニクス部品１の２つの外部コンタクトを形成している。
電気絶縁性のチップキャリア３の場合、例えば、セラミック（例：窒化アルミニウム、窒化ホウ素）、またはプラスチック材料（例：シリコーン）を使用することができる。反射率を高めるため、プラスチック材料に例えば二酸化チタンを含めることができる。セラミックは、高い熱伝導率を特徴とする。
半導体チップ２は、チップキャリア３の空洞３１の完全に内側に設けられている。したがって、半導体チップ２は、チップキャリア３の上部３５よりも突き出していない。
オプトエレクトロニクス半導体チップ２は、例えば、ＬＥＤチップ、レーザチップ、または放射検出器チップの形をとることができる。
半導体チップ２は、ＩＩＩ−Ｖ族半導体材料を含んでいることが好ましい。ＩＩＩ−Ｖ族半導体材料は、紫外スペクトル領域の放射（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ）から可視スペクトル領域の放射（特に青〜緑の放射の場合にはＡｌｘＩｎｙＧａ１−ｘ−ｙＮ、特に黄〜赤の放射の場合にはＡｌｘＩｎｙＧａ１−ｘ−ｙＰ）、さらには赤外スペクトル領域の放射（ＡｌｘＩｎｙＧａ１−ｘ−ｙＡｓ）を生成するのに特に適している。いずれの場合も、０≦ｘ≦１、０≦ｙ≦１、かつｘ＋ｙ≦１が成り立ち、特に、ｘ≠１、ｙ≠１、ｘ≠０、ｙ≠０の少なくとも１つが成り立つ。ＩＩＩ−Ｖ族半導体材料、特に記載した材料系のＩＩＩ−Ｖ族半導体材料を使用すると、放射の生成における高い内部量子効率をさらに達成することが可能である。
図２は、オプトエレクトロニクス部品１の第２の例示的な実施形態を断面図として概略的に示している。この第２の例示的な実施形態は、図１に関連して説明した第１の例示的な実施形態に実質的に対応している。
第１の例示的な実施形態とは異なり、チップキャリア３の空洞３１が反射器として構成されている。空洞３１の側面３１１は、空洞３１の底面３１０に対して２０゜〜７０゜の範囲内（両端値を含む）の角度をなしていることが好ましい。
チップキャリア３は、被コーティング体（例えば、コーティングされた銅体）の形をとる。
底面３１０は、第１のコーティング３３によって形成されている。第１のコーティング３３は、チップキャリア３と半導体チップ２との間のはんだ付け接合部が単純に生成されるように設けられていることが好ましい。第１のコーティング３３は、金、または金を含んだ合金からなることが好ましい。
側面３１１は、第２のコーティング３４によって形成されている。第２のコーティング３４は、動作時に半導体チップ２において生成される放射、もしくは検出される放射、またはその両方に対して高い反射率、好ましくは６０％以上の反射率を示すことが好ましい。第２のコーティング３４は、金属または金属合金を含んでいることが好ましい。可視スペクトル領域および紫外スペクトル領域においては、例えば、銀、アルミニウム、ロジウム、またはクロムが高い反射率を有する。特に、赤外スペクトル領域の放射の場合、金が適している。
チップキャリア３の上述した多層構造は、図１に関連して説明した第１の例示的な実施形態においても使用することができる。
この例示的な実施形態においては、アンカー構造３２は、チップキャリア３を成形体５に固定する役割を果たすのみである。しかしながら、記載した例示的な実施形態のバリエーションとして、図１Ａに関連して説明したように、カバー体７のためのアンカー構造を設けることもできる。
図３Ａ〜図３Ｆは、表面実装可能なオプトエレクトロニクス部品１を、断面図として概略的に図解した中間ステップを使用して製造する方法の例示的な一実施形態を示している。図を見やすくする目的で、図３Ａ〜図３Ｆは、部品集合体の一部のみを示しており、製造時、この部分から１つの部品が得られる。個々の部品に個片化される前の部品集合体１１の平面視は、図４に平面図として示してある。
図３Ａに示したように、上部３５および下部３６を備えたチップキャリア３を形成する。チップキャリア３には、上部３５において空洞３１を形成する。さらに、オプトエレクトロニクス半導体チップ２を設ける。オプトエレクトロニクス半導体チップ２を、チップキャリア３の空洞３１の内側に、導電的に、かつ機械的に堅牢に、接合層９によって接合する。図２に関連して説明したように、半導体チップ２をチップキャリア３にはんだ付けすることができるように、チップキャリア３は、少なくとも空洞３１の底面３１０の領域にコーティングを備えている。
半導体チップ２を有するチップキャリア３を、補助キャリア１５の上に配置する。補助キャリア１５に適する材料の例はプラスチックフィルムであり、プラスチックフィルムは、少なくともチップキャリア３の側の面において接着性を有することが好ましい。
補助キャリア１５の上に、さらにコンタクト構造４を配置する。コンタクト構造４は、半導体チップ２を補助キャリア１５に固定する前に補助キャリア１５の上に設けることが好ましい。
チップキャリア３およびコンタクト構造４を有する補助キャリア１５を、成形型５９の中に配置する（図３Ｄ）。チップキャリア３の上部３５と成形型５９とが互いに直接隣接して空洞３１が密閉されるように、チップキャリア３と成形型５９が互いに位置合わせされる。したがって、成形型５９に成形用組成物５０を満たすとき、成形用組成物５０は、空洞３１の中に浸入することなくチップキャリア３に成形される。
成形型５９は、コンタクト構造４の領域において突起部５９１を備えている。突起部５９１はコンタクト構造４に直接隣接しており、したがって、突起部５９１の領域においてはコンタクト構造４に成形用組成物５０が存在しない。成形型５９への充填は、成形法または注入法によって（例えば射出成形またはトランスファ成形によって）行うことが好ましい。
成形用組成物５０が硬化または少なくとも部分的に硬化した後、成形型５９を除去することができる。形成された成形体５によって、コンタクト構造４がチップキャリア３に機械的に堅牢に結合される。
成形型５９を除去した後、補助キャリア１５も除去することができる。
半導体チップ２とコンタクト構造４を、接続線８（例えばワイヤボンド接続）によって互いに導電接続する（図３Ｅ）。
電気接続が形成された時点で、半導体チップ２および成形体５にカバー体７を設けることができる。カバー体７は、さらなる射出成形法またはトランスファ成形法によって形成することができる。
カバー体７は、半導体チップ２および接続線８を完全に覆うように構成されていることが好ましい。さらには、成形体５全体もカバー体７によって覆われていることが好ましい。
カバー体７が形成された時点で、成形体５およびカバー体７を例えばソーイングによって切断することによって、部品集合体１１を個々の部品に個片化することができる。
本方法は、一例として、図２を参照しながら説明したように構築されている部品（図３Ｆ）の製造に関連して説明した。当然ながら、本方法は、図１Ａおよび図１Ｂを参照しながら説明した第１の例示的な実施形態による部品を製造する場合にも適している。
図４は、部品に個片化する前の部品集合体１１の概略的な平面図である。
コンタクト構造４の集合体４０は、補助キャリア１５の上に形成されている。コンタクト構造４の集合体４０においては、連続する部品の個々のコンタクト構造４がウェブ４２によって互いに結合されている。したがって、コンタクト構造４の集合体４０は、コンタクト構造４の連続的な集合体を形成している。コンタクト構造４の集合体４０は、例えば、リードフレームの金属板の形をとることができる。金属板は、例えば、プレス加工、エンボス加工、またはエッチングすることができる。特に、金属板は、銅を含んでいる、または銅からなることができる。複合材料（例えば「フレックス基板」）、あるいは剛性または可撓性のプリント基板（ＰＣＢ）を使用することもできる。
部品集合体１１を個片化するとき、少なくとも１個の半導体チップ２と、１つのチップキャリア３と、１つのコンタクト構造４とをそれぞれが有する個々の部品領域１１ａが、点線の分離線１２に沿って個片化される。
上述した方法においては、成形体５を形成する前に、オプトエレクトロニクス半導体チップ２をチップキャリア３に固定することができる。しかしながら、上述した例示的な実施形態のバリエーションとして、チップキャリア３に成形体５を成形した後に半導体チップ２をチップキャリア３に固定することも考えられる。
いずれの場合も、半導体チップ２とチップキャリア３との間に、はんだ付け接合部によって導電接続を形成することができる。はんだ付け接合部の形成を単純化するには、チップキャリア３の空洞３１の底面３１０に単にコーティングを設ければ十分である。
チップキャリア３とは異なり、コンタクト構造４は、はんだ付けが行われず、したがって、はんだとの接合性に関して特定の要件を満たす必要はない。したがって、リードフレームの広範な金めっきを必要とすることなく、半導体チップ２を、はんだ付け接合部によって装着することができる。チップキャリア３の比較的小さい表面領域またはチップキャリア３の底面に、そのようなコーティングを設けるのみで十分である。このようにすることで、製造方法の信頼性を損なうことなく、製造時の資源と、したがってコストとを節約することができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１００２３８１５．５号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (13)

  1. 表面実装可能なオプトエレクトロニクス部品（１）であって、
    放射通過面（１０）と、
    オプトエレクトロニクス半導体チップ（２）と、
    空洞（３１）が形成されているチップキャリア（３）であって、前記空洞（３１）の中に前記オプトエレクトロニクス半導体チップ（２）が配置されている、前記チップキャリア（３）と、
    前記チップキャリア（３）の少なくとも一部分を囲んでいる成形体（５）と、
    を備えており、
    前記放射通過面（１０）に直角な垂直方向において、前記チップキャリア（３）が前記成形体（５）を完全に貫いており、
    前記成形体（５）が、垂直方向には、前記チップキャリア（３）の上部（３５）に相当する高さである第１の主面（５５）と、前記チップキャリア（３）の下部（３６）に相当する高さである第２の主面（５６）との間に、その全体が形成されており、前記成形体（５）が、コンタクト構造（４）の領域に凹部（５１）を備えており、
    前記成形体（５）の中に前記コンタクト構造（４）が配置されており、前記コンタクト構造（４）が垂直方向に前記成形体を完全に貫いており、前記コンタクト構造（４）が、接続線（８）を介して前記半導体チップ（２）に導電接続されており、前記接続線（８）の一部分が、前記第１の主面（５５）と前記放射通過面（１０）との間に延びている、
    表面実装可能なオプトエレクトロニクス部品。
  2. 前記チップキャリア（３）が第１のコンタクト（６１）を形成しており、前記コンタクト構造（４）がさらなるコンタクト（６２）を形成しており、前記第１のコンタクト（６１）および前記さらなるコンタクト（６２）が、前記放射通過面（１０）とは反対側の前記部品（１）の面に配置されている、
    請求項１に記載の表面実装可能なオプトエレクトロニクス部品。
  3. 前記空洞（３１）の側面（３１１）が、前記オプトエレクトロニクス部品（１）の動作時に前記オプトエレクトロニクス半導体チップ（２）によって生成される放射、もしくは前記オプトエレクトロニクス半導体チップ（２）によって受信される放射、またはその両方に対して、反射性であるように構成されている、
    請求項１または請求項２に記載の表面実装可能なオプトエレクトロニクス部品。
  4. 前記空洞（３１）の底面（３１０）が第１のコーティングを備えており、前記空洞（３１）の前記側面（３１１）が第２のコーティングを備えており、前記第１のコーティングが金を含んでおり、前記第２のコーティングが、銀、アルミニウム、ロジウム、またはクロムを含んでいる、
    請求項３に記載の表面実装可能なオプトエレクトロニクス部品。
  5. 前記オプトエレクトロニクス半導体チップ（２）がカバー体（７）に埋め込まれており、前記カバー体（７）が前記成形体（５）を少なくとも部分的に覆っている、
    請求項１から請求項４の何れか１項に記載の表面実装可能なオプトエレクトロニクス部品。
  6. 前記チップキャリア（３）がアンカー構造（３２，３２ａ，３２ｂ）を備えており、前記アンカー構造（３２，３２ａ，３２ｂ）の上に前記カバー体（７）もしくは前記成形体（５）またはその両方が成形されている、
    請求項５に記載の表面実装可能なオプトエレクトロニクス部品。
  7. 前記カバー体（７）と前記成形体（５）が、少なくとも、前記放射通過面（１０）に沿って延びる方向において、端部が揃っている、
    請求項５または請求項６に記載の表面実装可能なオプトエレクトロニクス部品。
  8. 表面実装可能な部品（１）の製造方法であって、
    ａ）チップキャリア（３）を形成するステップであって、上方が開口した空洞（３１）を有する前記チップキャリア（３）を形成するステップと、
    ｂ）前記空洞（３１）の中にオプトエレクトロニクス半導体チップ（２）を配置するステップと、
    ｃ）前記チップキャリア（３）を補助キャリア（１５）の上に配置するステップと、
    ｄ）前記チップキャリア（３）を有する前記補助キャリア（１５）を成形型（５９）の中に配置するステップであって、前記空洞（３１）が、前記成形型（５９）と前記チップキャリア（３）の前記上部（３５）とによって密閉されるステップと、
    ｅ）前記成形型（５９）に成形用組成物（５０）を満たすステップであって、前記成形用組成物（５０）が、前記空洞（３１）の外側において、前記チップキャリア（３）の少なくとも一部分に成形されるステップと、
    ｆ）前記成形型（５９）を除去するステップと、
    ｇ）前記補助キャリア（１５）を除去するステップと、
    を含んでいる、方法。
  9. 前記補助キャリア（１５）の上にコンタクト構造（４）が設けられ、
    前記チップキャリア（３）と前記コンタクト構造（４）が前記ステップｅ）において満たされる前記成形用組成物（５０）により形成される成形体（５）によって機械的に互いに結合される、
    請求項８に記載の方法。
  10. 前記チップキャリア（３）が外側側面（３９）を備えており、前記外側側面（３９）が前記チップキャリア（３）の前記上部（３５）から前記下部（３６）まで延在しており、前記外側側面（３９）が前記成形用組成物（５０）によって完全に囲まれる、
    請求項８または請求項９に記載の方法。
  11. 前記成形体（５）が、射出成形またはトランスファ成形によって形成される、
    請求項９に記載の方法。
  12. ステップｅ）の後、前記半導体チップ（２）にカバー体（７）が設けられ、前記カバー体（７）が前記成形体（５）を完全に覆う、
    請求項９に記載の方法。
  13. 請求項１から請求項７の何れか１項に記載のオプトエレクトロニクス部品が製造される、
    請求項８から請求項１２の何れか１項に記載の方法。

JP2013514619A 2010-06-15 2011-05-25 表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法 Expired - Fee Related JP5819414B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010023815.5 2010-06-15
DE102010023815A DE102010023815A1 (de) 2010-06-15 2010-06-15 Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
PCT/EP2011/058583 WO2011157522A1 (de) 2010-06-15 2011-05-25 Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements

Publications (3)

Publication Number Publication Date
JP2013534719A JP2013534719A (ja) 2013-09-05
JP2013534719A5 JP2013534719A5 (ja) 2014-07-10
JP5819414B2 true JP5819414B2 (ja) 2015-11-24

Family

ID=44246372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013514619A Expired - Fee Related JP5819414B2 (ja) 2010-06-15 2011-05-25 表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法

Country Status (8)

Country Link
US (2) US9240536B2 (ja)
EP (1) EP2583318B1 (ja)
JP (1) JP5819414B2 (ja)
KR (1) KR101843402B1 (ja)
CN (1) CN102939669B (ja)
DE (1) DE102010023815A1 (ja)
TW (1) TWI491081B (ja)
WO (1) WO2011157522A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010023815A1 (de) 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
DE102011114641B4 (de) * 2011-09-30 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP5991575B2 (ja) * 2012-05-02 2016-09-14 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
DE102012211220A1 (de) * 2012-06-28 2014-01-02 Osram Opto Semiconductors Gmbh Elektrisches Bauteil und Verfahren zum Herstellen von elektrischen Bauteilen
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102013207111B4 (de) 2013-04-19 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement
US9335034B2 (en) 2013-09-27 2016-05-10 Osram Sylvania Inc Flexible circuit board for electronic applications, light source containing same, and method of making
DE102013225552A1 (de) * 2013-12-11 2015-06-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP6592902B2 (ja) * 2014-03-28 2019-10-23 日亜化学工業株式会社 発光装置
DE102016101942B4 (de) 2016-02-04 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung
DE102017105017A1 (de) * 2017-03-09 2018-09-13 Osram Opto Semiconductors Gmbh Herstellung von strahlungsemittierenden bauelementen
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange
US12002909B2 (en) 2020-08-25 2024-06-04 Nichia Corporation Surface-mounted multi-colored light emitting device
US11955466B2 (en) 2020-08-25 2024-04-09 Nichia Corporation Light emitting device
DE102020133755A1 (de) * 2020-12-16 2022-06-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit strukturiertem leiterrahmen und verfahren zur herstellung eines bauelements
DE102021113592A1 (de) 2021-05-26 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und paneel

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556821Y2 (ja) 1991-12-09 1997-12-08 シャープ株式会社 発光装置
DE19549818B4 (de) * 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
TW466720B (en) * 2000-05-22 2001-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with flash-prevention structure and manufacture method
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
US6949771B2 (en) 2001-04-25 2005-09-27 Agilent Technologies, Inc. Light source
JP4009097B2 (ja) 2001-12-07 2007-11-14 日立電線株式会社 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
US7429757B2 (en) * 2002-06-19 2008-09-30 Sanken Electric Co., Ltd. Semiconductor light emitting device capable of increasing its brightness
DE10229067B4 (de) 2002-06-28 2007-08-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US6830496B2 (en) * 2003-01-22 2004-12-14 Kaylu Industrial Corporation Method of fabricating light emitting diode device with multiple encapsulants
US6803607B1 (en) * 2003-06-13 2004-10-12 Cotco Holdings Limited Surface mountable light emitting device
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
KR100631903B1 (ko) 2005-02-17 2006-10-11 삼성전기주식회사 고출력 ｌｅｄ 하우징 및 그 제조 방법
JP4711715B2 (ja) 2005-03-30 2011-06-29 株式会社東芝 半導体発光装置及び半導体発光ユニット
DE102005041064B4 (de) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
TW200718478A (en) 2005-09-28 2007-05-16 Sipix Imaging Inc In mold manufacturing of an object comprising a functional element
US20070069418A1 (en) 2005-09-28 2007-03-29 Chih-Yuan Liao In mold manufacturing of an object comprising a functional element
JP2007109887A (ja) 2005-10-13 2007-04-26 Toshiba Corp 半導体発光装置
DE102006046678A1 (de) 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauelement, optoelektronisches Bauelement und Verfahren zum Herstellen eines Gehäuses für ein optoelektronisches Bauelement
KR100998233B1 (ko) 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
DE102008024704A1 (de) 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
JP2010003877A (ja) 2008-06-20 2010-01-07 Panasonic Corp リードフレームおよび光半導体パッケージおよび光半導体装置および光半導体パッケージの製造方法
US8258526B2 (en) * 2008-07-03 2012-09-04 Samsung Led Co., Ltd. Light emitting diode package including a lead frame with a cavity
DE102008038748B4 (de) 2008-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares, optoelektronisches Halbleiterbauteil
DE102008051928A1 (de) 2008-10-16 2010-04-22 Osram Opto Semiconductors Gmbh Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters
DE102008053489A1 (de) 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements

Also Published As

Publication number Publication date
US10020434B2 (en) 2018-07-10
KR101843402B1 (ko) 2018-03-29
CN102939669B (zh) 2016-08-03
DE102010023815A1 (de) 2011-12-15
EP2583318A1 (de) 2013-04-24
WO2011157522A1 (de) 2011-12-22
US9240536B2 (en) 2016-01-19
TWI491081B (zh) 2015-07-01
KR20130058721A (ko) 2013-06-04
TW201208152A (en) 2012-02-16
JP2013534719A (ja) 2013-09-05
US20160087182A1 (en) 2016-03-24
CN102939669A (zh) 2013-02-20
US20130126935A1 (en) 2013-05-23
EP2583318B1 (de) 2017-11-01

Similar Documents

Publication Publication Date Title
JP5819414B2 (ja) 表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法
TWI316747B (en) Surface mountable optoelectronic component and its production method
TWI613737B (zh) 發光裝置之製造方法
JP5440010B2 (ja) 光半導体装置及びその製造方法
JP4945106B2 (ja) 半導体発光装置
JP4045781B2 (ja) 発光装置
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
JP5496570B2 (ja) 発光装置
JP5685249B2 (ja) 発光ダイオードおよび発光ダイオードの製造方法
JP2012195430A (ja) 発光ダイオード及びその製造方法
JP2009200321A (ja) 発光装置及びその製造方法
JP2012533182A5 (ja)
JP6029188B2 (ja) Ｌｅｄパッケージ及びその製造方法
JP6825436B2 (ja) リードフレーム
JP6245286B2 (ja) 光半導体装置及びその製造方法
JP6551210B2 (ja) 発光装置
JP2015038902A (ja) Ｌｅｄモジュール装置及びその製造方法
JP2013504185A (ja) 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法
KR101863549B1 (ko) 반도체 발광소자
JP7206505B2 (ja) 発光装置及びその製造方法
JP2012195361A (ja) 発光ダイオード及びその製造方法
JP2003060240A (ja) 発光ダイオード及びその製造方法
KR101824589B1 (ko) 반도체 발광소자 구조물
KR101855189B1 (ko) 반도체 발광소자
KR101538083B1 (ko) 반도체 소자 구조물

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150930

R150 Certificate of patent or registration of utility model

Ref document number: 5819414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees