JP5813335B2 - リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 - Google Patents
リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5813335B2 JP5813335B2 JP2011025132A JP2011025132A JP5813335B2 JP 5813335 B2 JP5813335 B2 JP 5813335B2 JP 2011025132 A JP2011025132 A JP 2011025132A JP 2011025132 A JP2011025132 A JP 2011025132A JP 5813335 B2 JP5813335 B2 JP 5813335B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- resin
- die pad
- lead frame
- section bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
(第1実施形態)
以下、第1実施形態を図1〜図4に従って説明する。
リードフレーム1の開口部15の内壁面15Aに、表面が粗面化された粗面めっき層17が形成される。そして、この粗面めっき層17の粗化面17Aに接するように、開口部15内に絶縁性の樹脂層18が形成される。これにより、その粗面めっき層17の粗化面17Aと樹脂層18との接触面積が、開口部15の内壁面15Aが平滑面である場合よりも増大され、粗面めっき層17(基板フレーム2)と樹脂層18との密着性を向上させることができる。したがって、基板フレーム2からの樹脂層18の剥離等の発生を好適に抑制することができる。
まず、図2(a)に示す導電性基板30を準備する。この導電性基板30としては、例えばCu、Cuをベースにした合金、Fe−Ni又はFe−Niをベースにした合金等の金属板を用いることができる。また、この導電性基板30の厚さは、例えば100〜500μmである。
図3に示すように、めっき処理装置40は、処理槽41とめっき液42とを有している。処理槽41に処理対象である上記基板形成工程後の基板フレーム2が浸漬される。処理槽41は、付属の案内ローラ(図示略)によって上記基板フレーム2が矢印方向に搬送可能なように構成されている。また、処理槽41は、電解めっきのため、整流器43に接続された2枚の白金電極板(+)44,45を備えている。整流器43は、基板フレーム2にも給電している。
塩化ニッケル 75g/L
チオシアン酸ナトリウム 15g/L
塩化アンモニウム 30g/L
pH: 約4.5〜5.5
浴温: 常温(約25℃)
陰極電流密度: 約1〜3A/cm2
このように、予め使用するめっき液の組成や電流密度等を適切に調整することにより、粗面めっき層17の表面が粗面化され、その粗化面17Aの粗度を所望の表面粗度に設定させることができる。なお、上述しためっき液の組成やめっき条件は一例であり、粗面めっき層17の粗化面17Aが所望の表面粗度になるように調整されるのであれば、その組成や条件は特に限定されない。
次に、図2(f)に示すように、粗化後の基板フレーム2の一側面(ここでは、下面)側に、半硬化状態とされた樹脂シート33を配置する。ここで、樹脂シート33の材料としては、例えばビルドアップ樹脂(フィラー入りのエポキシ樹脂など)や封止用樹脂などを使用することができる。
(粗面めっき層の密着性評価)
次に、上述した条件1にて製造された粗面めっき層の密着性についての評価を行った結果について説明する。
サンプルB1:膜厚1.0μm
サンプルC1:膜厚3.0μm
サンプルD1:膜厚5.0μm
この評価用サンプルA1〜D1の作製に使用した電解めっき浴の組成及びめっき条件は、上述した条件1である。
サンプルB2:膜厚1.0μm
サンプルC2:膜厚3.0μm
サンプルD2:膜厚5.0μm
この比較用サンプルA2〜D2の作製に使用した電解めっき浴の組成及びめっき条件は、次の通りである(条件2)。
スルファミン酸ニッケル 320g/L
硼酸 30g/L
臭化ニッケル 10g/L
pH: 約3.0〜4.0
浴温: 約30〜50℃
陰極電流密度: 約3〜30A/cm2
このように作製された全てのサンプル、すなわち評価用サンプルA1〜D1及び比較用サンプルA2〜D2のそれぞれについて、表面粗さRaを求めた。その結果を表1に示す。
(1)基板フレーム2の開口部15の内壁面15Aに、表面が粗化面17Aである粗面めっき層17を形成し、その粗化面17Aに接するように樹脂層18を開口部15内に埋め込むようにした。この粗化面17Aにより、開口部15の内壁面と樹脂層18との接触面積が増大されるため、粗面めっき層17(基板フレーム2)と樹脂層18との密着性を向上させることができる。したがって、基板フレーム2からの樹脂層18の剥離等の発生を好適に抑制することができる。
・上記第1実施形態では、ダイパッド13の端面及びリード14の端面を露出させるようにしたが、図5に示すように、ダイパッド13の端面及びリード14の端面の各々にめっき層13C,14Cを形成するようにしてもよい。このめっき層13C,14Cは、例えば図2(g)に示す研磨工程後の基板フレーム2にめっき処理を施すことにより形成することができる。めっき処理としては、順にNiめっき、Auめっきを施すめっき処理や、Agめっきを施すめっき処理などが挙げられるが、これに限定されない。
以下、第2実施形態を図6及び図7に従って説明する。先の図1〜図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、図7(a)に示す導電性基板50を準備する。この導電性基板50としては、例えばCu、Cuをベースにした合金、Fe−Ni又はFe−Niをベースにした合金等の金属板を用いることができる。また、この導電性基板50の厚さは、例えば100〜500μmである。
(5)樹脂56を加圧及び加熱しながら注入することにより、開口部15及び凹部16内に樹脂層18を形成するようにした。これにより、リードフレーム1A(基板フレーム2A)の外表面が樹脂56で汚染されることを好適に抑制することができる。
・上記第2実施形態におけるゲート部4を設ける位置は、製品となる単位リードフレーム10よりも外側の領域であれば、特に限定されない。
(第3実施形態)
以下、第3実施形態を図8〜図10に従って説明する。先の図1〜図7に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、図9(a)に示す導電性基板60を準備する。この導電性基板60としては、例えばCu、Cuをベースにした合金、Fe−Ni又はFe−Niをベースにした合金等の金属板を用いることができる。また、この導電性基板60の厚さは、例えば100〜500μmである。
なお、上記第3実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、開口部15のうち第1凹部21の内壁面21Aに粗面めっき層23を形成し、その第1凹部21に樹脂層24を形成するようにした。これに限らず、例えば図11に示すように、開口部15のうち第2凹部22の内壁面22Aに粗面めっき層23を形成し、その第2凹部22に樹脂層24を形成するようにしてもよい。なお、このリードフレーム1Cを製造する方法は、図9及び図10に示したリードフレーム1Bの製造工程と略同様であるため、その説明を省略する。
以下、第4実施形態を図12及び図13に従って説明する。先の図1〜図11に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、先の図2で説明した製造方法によりリードフレーム1を製造し、図13(a)に示すように、ダイパッド13の端面及びリード14の端面の各々にめっき層13C,14Cを形成した後、そのめっき層13Cが形成された各ダイパッド13上に半導体素子71を搭載する。その後、各半導体素子71の電極とインナーリード14Aとをボンディングワイヤ72により電気的に接続する。これにより、半導体素子71が単位リードフレーム10に実装されたことになる。
なお、上記第4実施形態は、これを適宜変更した以下の態様にて実施することもできる。
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態において、図3に示しためっき処理装置40の白金電極板44,45の代わりに、ニッケルチップを使用するようにしてもよい。
・上記各実施形態のリードフレーム1,1A,1B,1Cの形状に特に制限はない。すなわち、ダイパッド13及びリード14を画定する開口部15の内壁面15Aの少なくとも一部が粗化され、その粗化した面と接するように樹脂が開口部15の少なくとも一部に埋め込まれた構成を有するリードフレームであれば、その形状は特に制限されない。
2、2A、2B、2C 基板フレーム
4 ゲート部
10,10B,10C 単位リードフレーム
13 ダイパッド
14 リード
15 開口部
17 粗面めっき層
18 樹脂層
21 第1凹部
22 第2凹部
23 粗面めっき層
24 樹脂層
30,50,60 導電性基板
31,51 レジスト層
54,55 金型
56 樹脂
70,80〜82 半導体装置
71 半導体素子
72 ボンディングワイヤ
73 封止樹脂
Claims (16)
- セクションバーと、前記セクションバーによって支持されたダイパッド及びリードを有する単位リードフレームが複数個連設されたリードフレームであって、
前記セクションバー及び前記ダイパッド及び前記リードを画定する開口部と、
前記セクションバーの下面に形成された凹部と、
前記ダイパッドの側面又は前記リードの側面である前記開口部の内壁面の少なくとも一部及び前記凹部の内壁面のみに形成される、表面が粗面化された粗面めっき層と、
前記粗面めっき層に接するように前記開口部の少なくとも一部と前記凹部とに埋め込まれた絶縁性の樹脂層と、
を有することを特徴とするリードフレーム。 - 前記開口部は、前記ダイパッドの下面側に形成された第1凹部と、前記ダイパッドの上面側に形成された第2凹部とが連通して形成されてなり、
前記樹脂層は、前記第1凹部及び前記第2凹部及び前記凹部を充填するように埋め込まれていることを特徴とする請求項1に記載のリードフレーム。 - 前記開口部は、前記ダイパッドの下面側に形成された第1凹部と、前記ダイパッドの上面側に形成された第2凹部とが連通して形成されてなり、
前記樹脂層は、前記凹部と前記第1凹部を充填するように埋め込まれ、
前記第2凹部の内壁面は、前記樹脂層から露出されていることを特徴とする請求項1に記載のリードフレーム。 - 前記粗面めっき層の表面粗さRaが100nm以上であることを特徴とする請求項1〜3のいずれか一項に記載のリードフレーム。
- 前記ダイパッドの下面は前記ダイパッドの上面よりも幅が狭いことを特徴とする請求項1〜4のいずれか一項に記載のリードフレーム。
- 請求項1〜3のいずれか一項に記載のリードフレームの前記単位リードフレームと、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リードとを電気的に接続するボンディングワイヤと、
前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂と、を有し、
前記リードの外側面と、前記凹部に充填された前記樹脂層の外側面とが面一に形成されていることを特徴とする半導体装置。 - セクションバーと、前記セクションバーによって支持されたダイパッド及びリードとを画定するとともに、前記ダイパッドの下面側に形成された第1凹部と、前記ダイパッドの上面側に形成された第2凹部とが連通して形成されてなる開口部と、
前記セクションバーの下面に形成された第3凹部と、
前記第1凹部の内壁面及び前記第2凹部の内壁面及び前記第3凹部の内壁面のみに形成される、表面が粗面化された粗面めっき層と、
前記粗面めっき層に接するように、且つ前記第1凹部及び前記第2凹部及び前記第3凹部のみを充填するように埋め込まれた絶縁性の樹脂層と、を有する単位リードフレームと、
前記ダイパッド上に搭載された半導体素子と、
前記セクションバーの上面と前記ダイパッドの上面と前記リードの上面と前記樹脂層の上面と接し、前記半導体素子を封止する封止樹脂と、
を有することを特徴とする半導体装置。 - セクションバーと、前記セクションバーによって支持されたダイパッド及びリードとを画定するとともに、前記ダイパッドの下面側に形成された第1凹部と、前記ダイパッドの上面側に形成された第2凹部とが連通して形成されてなる開口部と、
前記セクションバーの下面に形成された第3凹部と、
前記第1凹部の内壁面及び前記第3凹部の内壁面のみに形成される、表面が粗面化された粗面めっき層と、
前記粗面めっき層に接するように、且つ前記第1凹部及び前記第3凹部のみを充填するように埋め込まれた絶縁性の樹脂層と、を有する単位リードフレームと、
前記ダイパッド上に搭載された半導体素子と、
前記セクションバーの上面と前記ダイパッドの上面と前記リードの上面と前記樹脂層の上面と接し、前記第2凹部を充填し、前記半導体素子を封止する封止樹脂と、
を有することを特徴とする半導体装置。 - セクションバーと、前記セクションバーによって支持されたダイパッド及びリードを有する単位リードフレームが複数個連設されるリードフレームの製造方法であって、
前記セクションバー及び前記ダイパッド及び前記リードを画定するための開口部を導電性基板に形成するとともに、前記セクションバーとなる前記導電性基板の下面に凹部を形成して基板フレームを形成する基板形成工程と、
前記ダイパッドの側面又は前記リードの側面である前記開口部の内壁面の少なくとも一部及び前記凹部の内壁面のみに、表面が粗面化された粗面めっき層を形成する粗化工程と、
前記粗面めっき層に接するように絶縁性の樹脂を、前記開口部の少なくとも一部と前記凹部とに埋め込む樹脂埋め込み工程と、
を有することを特徴とするリードフレームの製造方法。 - 前記基板形成工程は、前記開口部が空間的に連続して形成されるように前記基板フレームを形成し、
前記樹脂埋め込み工程は、
前記粗化工程後の基板フレームを金型で固定し、前記単位リードフレームよりも外側に設けられたゲート部から絶縁性の前記樹脂を加熱及び加圧しながら注入することにより、前記樹脂を前記開口部に充填することを特徴とする請求項9に記載のリードフレームの製造方法。 - 前記基板形成工程は、
前記導電性基板の両面に前記開口部及び前記凹部の形状に対応する開口部を有するレジスト層を形成する工程と、
前記レジスト層をエッチングマスクとして、前記導電性基板を両面からエッチングする工程と、を含み、
前記粗面めっき層を形成する工程は、前記レジスト層をマスクとした電解めっきにより前記粗面めっき層を形成し、
前記樹脂埋め込み工程は、前記開口部及び前記凹部を充填するように、前記樹脂を前記開口部及び前記凹部に埋め込むことを特徴とする請求項9又は10に記載のリードフレームの製造方法。 - セクションバーと、前記セクションバーによって支持されたダイパッド及びリードを有する単位リードフレームが複数個連設されるリードフレームの製造方法であって、
前記セクションバー及び前記ダイパッド及び前記リードを画定する開口部を構成する第1凹部を導電性基板の下面に形成するとともに、前記セクションバーとなる前記導電性基板の下面に凹部を形成する第1基板加工工程と、
前記第1凹部の内壁面及び前記凹部の内壁面のみに、表面が粗面化された粗面めっき層を形成する粗化工程と、
前記粗面めっき層に接するように、且つ前記第1凹部及び前記凹部を充填するように、絶縁性の樹脂を前記第1凹部及び前記凹部に埋め込む樹脂埋め込み工程と、
前記導電性基板の上面に、前記第1凹部と連通する第2凹部を形成して前記開口部を形成する第2基板加工工程と、
を有することを特徴とするリードフレームの製造方法。 - 前記第1基板加工工程は、前記第1凹部が空間的に連続して形成されるように前記導電性基板を加工し、
前記樹脂埋め込み工程は、
前記粗化工程後の導電性基板を金型で固定し、前記単位リードフレームよりも外側に設けられたゲート部から絶縁性の樹脂を加熱及び加圧しながら注入することにより、前記樹脂を前記第1凹部に充填することを特徴とする請求項12に記載のリードフレームの製造方法。 - 請求項9〜13のいずれか一項に記載のリードフレームの製造方法によって製造されたリードフレームを用いた半導体装置の製造方法であって、
前記リードフレームの各ダイパッド上に半導体素子を搭載する工程と、
前記半導体素子の電極と前記リードとをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子及び前記ボンディングワイヤを封止樹脂により封止する工程と、
所定の位置における前記封止樹脂と、前記セクションバーと、前記凹部に充填された樹脂を切断して、各半導体装置単位に分割する工程と、
を有することを特徴とする半導体装置の製造方法。 - セクションバー及びダイパッド及びリードを画定する開口部を構成する第1凹部を導電
性基板の下面に形成するとともに、前記第1凹部と連通する第2凹部を前記導電性基板の上面に形成して前記開口部を形成し、前記セクションバーとなる前記導電性基板の下面に第3凹部を形成して基板フレームを形成する基板形成工程と、
前記第1凹部の内壁面及び前記第2凹部の内壁面及び前記第3凹部の内壁面のみに、表面が粗面化された粗面めっき層を形成する粗化工程と、
前記粗面めっき層に接するように、且つ前記第1凹部及び前記第2凹部及び前記第3凹部のみを充填するように絶縁性の樹脂を埋め込む樹脂埋め込み工程と、
前記ダイパッド上に半導体素子を搭載する工程と、
前記セクションバーの上面と前記ダイパッドの上面と前記リードの上面と前記樹脂の上面と接し、前記半導体素子を封止する封止樹脂を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - セクションバー及びダイパッド及びリードを画定する開口部を構成する第1凹部を導電性基板の下面に形成するとともに、前記セクションバーとなる前記導電性基板の下面に第3凹部を形成する第1基板加工工程と、
前記第1凹部の内壁面及び前記第3凹部の内壁面のみに、表面が粗面化された粗面めっき層を形成する粗化工程と、
前記粗面めっき層に接するように、且つ前記第1凹部及び前記第3凹部のみを充填するように絶縁性の樹脂を埋め込む樹脂埋め込み工程と、
前記第1凹部と連通する第2凹部を前記導電性基板の上面に形成して前記開口部を形成する第2基板加工工程と、
前記ダイパッド上に半導体素子を搭載する工程と、
前記セクションバーの上面と前記ダイパッドの上面と前記リードの上面と前記樹脂の上面と接し、前記第2凹部を充填し、前記半導体素子を封止する封止樹脂を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011025132A JP5813335B2 (ja) | 2011-02-08 | 2011-02-08 | リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011025132A JP5813335B2 (ja) | 2011-02-08 | 2011-02-08 | リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012164877A JP2012164877A (ja) | 2012-08-30 |
JP2012164877A5 JP2012164877A5 (ja) | 2013-12-19 |
JP5813335B2 true JP5813335B2 (ja) | 2015-11-17 |
Family
ID=46843958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011025132A Active JP5813335B2 (ja) | 2011-02-08 | 2011-02-08 | リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5813335B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6052734B2 (ja) * | 2013-03-18 | 2016-12-27 | Shマテリアル株式会社 | 半導体素子搭載用リードフレーム及びその製造方法 |
JP6266350B2 (ja) * | 2014-01-08 | 2018-01-24 | 新日本無線株式会社 | 電子部品およびその製造方法 |
JP6493952B2 (ja) * | 2014-08-26 | 2019-04-03 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP6362108B2 (ja) * | 2014-09-08 | 2018-07-25 | 大口マテリアル株式会社 | 半導体素子搭載用リードフレーム及びその製造方法 |
JP6362111B2 (ja) * | 2014-12-01 | 2018-07-25 | 大口マテリアル株式会社 | リードフレームの製造方法 |
CN104779224B (zh) * | 2015-04-15 | 2017-07-28 | 苏州聚达晟芯微电子有限公司 | 一种功率器件的qfn封装结构 |
JP6493975B2 (ja) * | 2015-07-03 | 2019-04-03 | 大口マテリアル株式会社 | 多列型led用リードフレーム及びledパッケージ、並びにそれらの製造方法 |
KR102474509B1 (ko) * | 2015-11-25 | 2022-12-07 | 해성디에스 주식회사 | 리드 프레임 스트립 및 리드 프레임 스트립의 제조방법 |
JP2017147272A (ja) * | 2016-02-15 | 2017-08-24 | ローム株式会社 | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 |
KR102232994B1 (ko) * | 2017-02-21 | 2021-03-26 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
JP6964477B2 (ja) * | 2017-09-20 | 2021-11-10 | 新光電気工業株式会社 | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 |
JP7039245B2 (ja) | 2017-10-18 | 2022-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
KR102260622B1 (ko) * | 2019-10-28 | 2021-06-08 | 주식회사 코스텍시스 | 고방열 큐에프엔 패키지 |
JP7468056B2 (ja) | 2020-03-26 | 2024-04-16 | 大日本印刷株式会社 | リードフレーム及びその製造方法、並びに半導体装置及びその製造方法 |
WO2023228898A1 (ja) * | 2022-05-23 | 2023-11-30 | 大日本印刷株式会社 | リードフレーム及びその製造方法 |
JP7486065B1 (ja) | 2022-11-16 | 2024-05-17 | 大日本印刷株式会社 | リードフレーム及びその製造方法 |
WO2024106469A1 (ja) * | 2022-11-16 | 2024-05-23 | 大日本印刷株式会社 | リードフレーム及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307043A (ja) * | 1996-05-10 | 1997-11-28 | Dainippon Printing Co Ltd | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 |
JP2000031366A (ja) * | 1998-07-14 | 2000-01-28 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
JP2001320007A (ja) * | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用フレーム |
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2003309241A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP4329678B2 (ja) * | 2004-11-11 | 2009-09-09 | 株式会社デンソー | 半導体装置に用いるリードフレームの製造方法 |
-
2011
- 2011-02-08 JP JP2011025132A patent/JP5813335B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012164877A (ja) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5813335B2 (ja) | リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 | |
US9741641B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
US9842792B2 (en) | Method of producing a semiconductor package | |
KR101609405B1 (ko) | 리드 프레임 기판 및 그 제조 방법 | |
US20050189627A1 (en) | Method of surface mounting a semiconductor device | |
KR20020050148A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
TWI492352B (zh) | 半導體裝置、引線框架及引線框架之製造方法 | |
CN205609512U (zh) | 半导体封装体 | |
KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
US5176366A (en) | Resin-encapsulated semiconductor device package with nonconductive tape embedded between outer lead portions | |
JP2019176034A (ja) | 半導体装置および半導体装置の製造方法 | |
KR101628785B1 (ko) | 리드 프레임 및 그 제조방법 | |
KR20220121173A (ko) | 선택적 몰딩을 통한 도금을 위한 패키징 프로세스 | |
JP4970388B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN110943064A (zh) | 引线框架及其制造方法 | |
JP2003309241A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
TWI421993B (zh) | 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板 | |
JP2018200994A (ja) | リードフレーム及びその製造方法 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP6191664B2 (ja) | 半導体装置の多面付け体および半導体装置 | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JP2017108191A (ja) | 半導体装置 | |
TWM552187U (zh) | 具線路之導線架結構 | |
KR101297662B1 (ko) | 리드프레임의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150708 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150916 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5813335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |