JP5811329B2

JP5811329B2 - 電源装置

Info

Publication number: JP5811329B2
Application number: JP2011151975A
Authority: JP
Inventors: 加藤　剛; 剛加藤; 拓朗平松; 健治坂井; 慈子片野; 拓志武長; 智章清水
Original assignee: Toshiba Lighting and Technology Corp
Current assignee: Toshiba Lighting and Technology Corp
Priority date: 2011-07-08
Filing date: 2011-07-08
Publication date: 2015-11-11
Anticipated expiration: 2031-07-08
Also published as: EP2544351A1; CN102869149A; US8976558B2; JP2013021786A; US20130010509A1

Description

本発明の実施形態は、負荷を駆動する電源装置に関する。

従来、例えばＬＥＤ素子を負荷とする電源装置では、交流電源の交流電圧を直流電圧に変換し、この直流電圧をＬＥＤ素子の両端間に出力してＬＥＤ素子を点灯させている。

このようなＬＥＤ素子を負荷とする電源装置では、電力容量（ＶＡ）を削減することを目的として力率の向上が求められている。高い力率を得るために、例えばフライバック方式の電源回路を用いた電源装置が提案されているが、構成部品が大形になる。

特表２０１１−５０１３５１号公報

従来の電源装置では、高い力率を得るには大形化する問題がある。

本発明が解決しようとする課題は、小形でかつ高い力率を得られる電源装置を提供することである。

実施形態の電源装置は、交流電源を整流する整流回路、整流後電圧を平滑する第１のキャパシタ、および負荷に電力を供給する降圧チョッパ回路を備える。第１のキャパシタは、交流電源を整流した半周期内に平滑後電圧が負荷への出力電圧まで下がる区間が設けられる容量に設定される。降圧チョッパ回路は、負荷が接続される第１のインダクタ部と、平滑後電圧が入力されるとともに、ゲートに印加される電圧に基づいて駆動され、オン時に第１のインダクタ部に電流を供給するスイッチング素子と、スイッチング素子に直列に接続され、スイッチング素子のオフ時に第１のインダクタ部に蓄えられた電流を放出させるダイオードと、第１のインダクタ部と磁気結合され、第１のインダクタ部に電流が流れるとスイッチング素子をオンさせる電圧が誘起されるとともに、ダイオードによって第１のインダクタ部に蓄えられた電流が放出されているときにスイッチング素子をオフさせる電圧が誘起され、誘起された電圧をスイッチング素子のゲートに供給する第２のインダクタ部と、出力側に設けられ第１のキャパシタよりも容量の大きい第２のキャパシタとを有し、スイッチング素子は平滑後電圧が出力電圧を超える区間で動作しかつ出力電圧の区間で休止する。

本発明によれば、第１のキャパシタの容量を交流電源を整流した半周期内に平滑後電圧が負荷への出力電圧まで下がる区間が設けられる容量に設定し、降圧チョッパ回路のスイッチング素子を平滑後電圧が出力電圧を超える区間で動作し、出力電圧の区間で休止することにより、小形でかつ高い力率を得られる電源装置を提供することが期待できる。

一実施形態を示す電源装置の回路図である。同上電源装置の第１のキャパシタによる平滑後電圧の波形図である。同上電源装置の第１のキャパシタによる平滑後電流の波形図であり、(a)は比較例の波形図、(b)は本実施形態の波形図である。同上電源装置の出力電流を示す波形図である。同上電源装置の第１のキャパシタによるサージ吸収を示す波形図であり、(a)は交流電源の入力電圧の波形図、(b)は第１のキャパシタによる平滑後電圧の波形図である。

以下、一実施形態を、図面を参照して説明する。

図１において、電源装置10は、負荷11として直列接続された複数のＬＥＤ素子12を点灯させるものである。電源装置10は、商用交流電源Ｅが接続される入力部13、商用交流電源Ｅの交流電圧を整流する整流回路14、整流された交流電圧を平滑する平滑回路15、平滑後電圧を降圧する降圧チョッパ回路16、および負荷11が接続されて降圧チョッパ回路16からの出力電圧を出力する出力部17を備えている。

入力部13の両端間には、ヒューズF1を介して、ノイズフィルタ回路を構成するコンデンサC1およびインダクタL1，L2が接続されている。

また、整流回路14は、全波整流器DB1が用いられており、インダクタL1，L2に全波整流器DB1の入力端が接続されている。

また、平滑回路15は、全波整流器DB1の出力端に、雑音防止用のコンデンサC2と並列に接続された第１のキャパシタ21を備えている。第１のキャパシタ21は、所定の容量に設定された電解コンデンサC3で構成されている。

また、降圧チョッパ回路16は、電解コンデンサC3の両端に、スイッチング素子としてのＭＯＳＦＥＴである電界効果トランジスタQ1とコンデンサC4との並列回路、抵抗R1、インダクタL3の第１のインダクタ部L31および出力部17を介して負荷11が接続されている。出力部17には抵抗R2および第２のキャパシタ22が並列に接続されている。第２のキャパシタ22は、第１のキャパシタ21の容量との関係で、第１のキャパシタ21の容量より大きい所定の容量に設定された電解コンデンサC5で構成されている。

抵抗R1とインダクタL3との間にダイオードD1のカソードが接続され、負荷11および電解コンデンサC5の負極側にダイオードD1のアノードが接続されている。このダイオードD1は、電界効果トランジスタQ1がオフしているときにインダクタL3に蓄えられたエネルギを負荷11および電解コンデンサC5を介して放出する作用を有する。

インダクタL3の第１のインダクタ部L31に磁気結合された第２のインダクタ部L32の一端がコンデンサC6および抵抗R3を介して電界効果トランジスタQ1のゲートに接続され、他端が抵抗R1と第１のインダクタ部L31との間に接続されている。

電界効果トランジスタQ1のドレインとゲートとの間に抵抗R4，R5が接続され、電界効果トランジスタQ1のゲートと抵抗R1を介したソースとの間に抵抗R6が接続されている。

抵抗R6と並列に、カソードを電界効果トランジスタQ1のゲートに接続してツェナーダイオードZD1が接続されているとともに、コレクタを電界効果トランジスタQ1のゲートに接続してＮＰＮ型のトランジスタQ2のコレクタおよびエミッタが接続されている。

トランジスタQ2のベースに制御部ICが接続されている。この制御部ICは、電界効果トランジスタQ1のソースと抵抗R1との間が制御部ICのプラス端子に接続され、電界効果トランジスタQ1に流れる電圧を抵抗R1を介して検出するとともに基準値と比較し、比較結果に応じてトランジスタQ2をオンオフする。

第２のインダクタ部L32の一端と他端との間に制御部ICに電源を供給する電源供給回路25が接続されている。電源供給回路25では、第２のインダクタ部L32の一端がダイオードD2、抵抗R7、ＮＰＮ型のトランジスタQ3のエミッタおよびコレクタを介して制御部ICのＶＤＤ端子に接続され、他端がコンデンサC7を介して制御部ICのマイナス端子に接続されている。トランジスタQ3のベースにツェナーダイオードZD2のカソードが接続され、トランジスタQ3のエミッタとツェナーダイオードZD2のアノードとの間にコンデンサC8が接続され、トランジスタQ3のコレクタベース間に抵抗R8が接続されている。抵抗R7および抵抗R8の間とコンデンサC7を介した制御部ICのマイナス端子との間に抵抗R9、ダイオードD3およびツェナーダイオードZD3が接続され、ダイオードD3およびツェナーダイオードZD3と並列に抵抗R10，R11が接続され、抵抗R10，R11間と制御部ICのマイナス端子とが接続されている。抵抗R7および抵抗R9の間と第２のインダクタ部L32の他端との間にコンデンサC9が接続されている。

次に、第１のキャパシタ21である電解コンデンサC3の容量について説明する。

整流後電圧を平滑する場合、図２に破線で示すように、平滑後電圧の波形としていることが一般的であるが、本実施形態の電解コンデンサC3は容量を小さくしており、図２に実線で示すように、商用交流電源Ｅを整流した半周期内に平滑後電圧が負荷11への出力電圧Vfまで下がる区間が設けられる波形としている。すなわち、電解コンデンサC3の容量は、商用交流電源Ｅを整流した半周期内に平滑後電圧が負荷11への出力電圧Vfの区間が設けられる容量に設定されている。

図２に破線で示す平滑後電圧の波形の場合に流れる電流は、図３(a)に示すように、平滑後電圧波形のピーク付近のみに電流が流れるインプット形の電流波形となり、電源装置10の力率が低下する原因となっている。

図２に実線で示す平滑後電圧の波形の場合に流れる電流は、図３(b)に示すように、インプット形電流波形よりもサイン波に近い電流波形となり、電源装置10の力率を向上できる。

また、第２のキャパシタ22である電解コンデンサC5の容量について説明する。

電解コンデンサC5の容量は、電解コンデンサC3の容量より大きく設定されている。

電解コンデンサC3の容量が小さいために出力電流に含まれる脈流が大きくなりやすく、図４に破線で示すように、電解コンデンサC5の容量が小さいとリップルを十分に抑制することができないが、図４に実線で示すように、本実施形態の電解コンデンサC5の容量が電解コンデンサC3に比べて十分に大きいと脈流を十分に抑制することができ、負荷11の点灯時のちらつきを防止できる。ここで、出力電流の脈流の程度を示すパラメータとして、電流平均値（実効電流値）Ｉaと出力電流の変動幅Ｉppとを用いてリプル率RFで規定することができる。リプル率RFとは、電源装置10の出力電流の変動幅Ｉppをランプ電流平均値（実効電流値）Ｉaにより除したものであり（RF＝Ｉpp／Ｉa）、また、出力電流の変動幅Ｉppとは、出力電流の最大値Ｉmaxから最小値Ｉminを減じたものである（Ｉpp＝Ｉmax−Ｉmin）。そして、本実施形態では、例えば電解コンデンサC3を平滑後電圧が出力電圧Vfまで下がる容量に設定された場合に、電解コンデンサC5の容量は出力電流のリプル率が５以下、好ましくは１．３以下になるように設定されている。

そして、制御部ICは、電界効果トランジスタQ1を、電解コンデンサC3による平滑後電圧が出力電圧Vfを超える区間で動作させ、電解コンデンサC3による平滑後電圧が出力電圧Vfを下回る区間で休止するように制御する。具体的には、抵抗R4及び抵抗R5と抵抗R6との分圧比を所定値に設定しておくことで、出力電圧Vfをわずかに超える区間から電界効果トランジスタQ1を動作させることができる。これにより、電解効果トランジスタQ1を安定して動作をさせることができる。これにより、負荷11のＬＥＤ素子12に対して、ＬＥＤ素子12の順方向電圧以上の出力電圧を供給し、ＬＥＤ素子12が消灯する期間が発生するのを防止できる。

次に、電源装置10の動作を説明する。

商用交流電源Ｅを全波整流器DB1で整流し、電解コンデンサC3で平滑し、整流および平滑した直流電圧を降圧チョッパ回路16に供給する。

降圧チョッパ回路16では、直流電流が抵抗R4，R5を通じて電界効果トランジスタQ1のゲートに出力電圧Vf以上の所定の電圧が印加されると、電界効果トランジスタQ1がオンし、電界効果トランジスタQ1、抵抗R1、インダクタL3の第１のインダクタ部L31を経由して電解コンデンサC5に電流が流れる。電解コンデンサC5の充電電圧が負荷11のＬＥＤ素子12の順方向電圧以上になると、負荷11のＬＥＤ素子12に電流が流れ、負荷11のＬＥＤ素子12が点灯する。

インダクタL3の第１のインダクタ部L31に電流が流れると、第２のインダクタ部L32に電圧が誘起され、この電圧がコンデンサC6および抵抗R3を介して電界効果トランジスタQ1のゲートに駆動信号として印加され、電界効果トランジスタQ1はオン動作を維持する。

制御部ICは、電界効果トランジスタQ1に流れる電圧すなわち電解コンデンサC3による平滑後電圧を抵抗R1を介して検出して基準値と比較し、検出電圧が基準値を超えると、トランジスタQ2をオンする。トランジスタQ2のオンにより、電界効果トランジスタQ1のゲートに印加されていた電圧が低下し、電界効果トランジスタQ1がターンオフする。

電界効果トランジスタQ1がオフすると、インダクタL3の第１のインダクタ部L31に蓄えられていたエネルギが電解コンデンサC5、負荷11のＬＥＤ素子12、ダイオードD1の閉回路で放出される。このエネルギの放出により流れる電流によって、負荷11のＬＥＤ素子12が点灯するとともに、インダクタL3の第２のインダクタ部L32に発生する電圧の極性が反転するので、電界効果トランジスタQ1のオフ状態が維持される。

その後、インダクタL3の第１のインダクタ部L31から放出される電流が無くなると、インダクタL3の第２のインダクタ部L32に発生する電圧の極性が再度反転し、今度は電界効果トランジスタQ1をターンオンするように作用する。こうして、電界効果トランジスタQ1は再びオン動作を開始し、電界効果トランジスタQ1から抵抗R1、インダクタL3の第１のインダクタ部L31を経由して負荷11のＬＥＤ素子12に電流が流れる。

以降、この動作が繰り返され、電界効果トランジスタQ1は高周波スイッチング動作し、負荷11のＬＥＤ素子12を点灯させる。

また、制御部ICは、電界効果トランジスタQ1を、平滑後電圧が出力電圧Vfを超える区間で動作させ、平滑後電圧が出力電圧Vfの区間で休止するように制御する。すなわち、制御部ICは、電界効果トランジスタQ1に流れる電解コンデンサC3による平滑後電圧を抵抗R1を介して検出して基準値と比較しており、この基準値を超えているか否かを判定し、判定結果に応じて電界効果トランジスタQ1を制御できる。

そして、上記したように、本実施形態の電源装置10では、電解コンデンサC3の容量を、商用交流電源Ｅを整流した半周期内に平滑後電圧が負荷11への出力電圧Vfの区間が設けられる小さい容量に設定しているため、平滑後の電流波形を力率のよいものとし、力率を向上できる。

また、降圧チョッパ回路16を用いることにより、電源装置10を小形化できる。しかも、降圧チョッパ回路16では、電界効果トランジスタQ1を、電解コンデンサC3による平滑後電圧が出力電圧Vfを超える区間で動作させ、電解コンデンサC3による平滑後電圧が出力電圧Vfの区間で休止するように制御するため、負荷11のＬＥＤ素子12に対して、ＬＥＤ素子12の順方向電圧以上の出力電圧を供給し、ＬＥＤ素子12が消灯する期間が発生するのを防止できる。

このように、本実施形態によれば、第１のキャパシタ21の容量を、交流電源を整流した半周期内に平滑後電圧が負荷11への出力電圧の区間が設けられる容量に設定し、降圧チョッパ回路16の電界効果トランジスタQ1を、平滑後電圧が出力電圧を超える区間で動作し、平滑後電圧が出力電圧を下回る区間で休止することにより、小形でかつ高い力率を得られる電源装置10を提供できる。

また、第２のキャパシタ22を第１のキャパシタ21よりも大きい容量とし、かつ、リプル率RFが５以下、好ましくは１．３以下になるように第２のキャパシタ22を設定したので、ちらつきを抑制することができる。

さらに、第１のキャパシタ21は、容量の小さい電解コンデンサC3であるため、電解コンデンサC3による平滑前より平滑後のサージを低減することができる。図５(a)に示すように、商用交流電源Ｅの交流電圧に重畳して例えば１ｋＶ程度のサージが電源装置10に入ってくることがあるが、第１のキャパシタ21が電解コンデンサC3であることとこの電解コンデンサC3の容量が小さいことにより、図５(b)に示すように、電解コンデンサC3による平滑後電圧に重畳されるサージを例えば０．６ｋＶ程度に低減することができる。そのため、入力部13と整流回路14との間に例えばバリスタなどのサージ吸収素子を用いるのが一般的であるが、このような特別なサージ吸収素子を省略することが可能となり、部品点数を削減し、小形化できる。

なお、各キャパシタ21，22は、電解コンデンサC3，C5に限らず、例えばフイルムコンデンサなどを用いてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

10 電源装置
11 負荷
14 整流回路
16 降圧チョッパ回路
21 第１のキャパシタ
22 第２のキャパシタ
C3 電解コンデンサ
L31 第１のインダクタ部
L32 第２のインダクタ部
D1 ダイオード
Q1 スイッチング素子としての電界効果トランジスタ

Claims

交流電源を整流する整流回路と；
前記交流電源を整流した半周期内に平滑後電圧が負荷への出力電圧まで下がる区間が設けられる容量に設定され、整流後電圧を平滑する第１のキャパシタと；
前記負荷が接続される第１のインダクタ部と、平滑後電圧が入力されるとともに、ゲートに印加される電圧に基づいて駆動され、オン時に前記第１のインダクタ部に電流を供給するスイッチング素子と、このスイッチング素子に直列に接続され、前記スイッチング素子のオフ時に前記第１のインダクタ部に蓄えられた電流を放出させるダイオードと、前記第１のインダクタ部と磁気結合され、前記第１のインダクタ部に電流が流れると前記スイッチング素子をオンさせる電圧が誘起されるとともに、前記ダイオードによって前記第１のインダクタ部に蓄えられた電流が放出されているときに前記スイッチング素子をオフさせる電圧が誘起され、誘起された電圧を前記スイッチング素子の前記ゲートに供給する第２のインダクタ部と、出力側に設けられ第１のキャパシタよりも容量の大きい第２のキャパシタとを有し、前記スイッチング素子は平滑後電圧が出力電圧を超える区間で動作しかつ出力電圧の区間で休止する降圧チョッパ回路と；
を具備していることを特徴とする電源装置。
前記第１のキャパシタは、電解コンデンサである
ことを特徴とする請求項１記載の電源装置。