JP5769990B2 - コルピッツ発振回路 - Google Patents
コルピッツ発振回路 Download PDFInfo
- Publication number
- JP5769990B2 JP5769990B2 JP2011056321A JP2011056321A JP5769990B2 JP 5769990 B2 JP5769990 B2 JP 5769990B2 JP 2011056321 A JP2011056321 A JP 2011056321A JP 2011056321 A JP2011056321 A JP 2011056321A JP 5769990 B2 JP5769990 B2 JP 5769990B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- voltage
- transistor
- emitter
- colpitts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 128
- 238000001514 detection method Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、出力波形歪を改善したコルピッツ発振回路に関する。
従来例のコルピッツ発振回路４０を図８に示す（例えば、非特許文献１参照）。このコルピッツ発振回路４０はコレクタ接地型であり、Ｑ１は発振トランジスタ、Ｒ１，Ｒ２は発振トランジスタＱ１のバイアス抵抗、Ｃ１，Ｃ２は発振周波数を決める正帰還用キャパシタ、Ｘは水晶振動子あるいは圧電セラミック振動子等からなる振動子、Ｃ３は発振周波数調整用キャパシタ、Ｃ４は電源安定化用キャパシタである。
このコルピッツ発振回路４０は、発振トランジスタＱ１の動作電流が抵抗Ｒ１，Ｒ２で設定され、発振トランジスタＱ１の増幅度βが十分に大きいとすると、抵抗Ｒ１に流れるベース電流による電圧降下はほぼ無視できるので、電源電圧Ｖccと、発振トランジスタＱ１のベース・エミッタ間電圧Ｖbeと、抵抗Ｒ２とによって動作電流が定まる、比較的低電圧電源に向いた発振回路である。
このコルピッツ発振回路４０は、電源投入により発振動作が開始して発振が成長し、振動子Ｘの側の損失と発振トランジスタＱ１から供給される電力がバランスしたところで発振が安定する。発振出力は、例えば、発振トランジスタＱ１のエミッタから取り出される。このコルピッツ発振回路４０は、この発振が確実に行われることを重視するため、使用する振動子の等価抵抗に比べて、例えば５倍程度の負性抵抗になるように目標動作電流を定めることが行われる。
稲葉保著、「発振回路の設計と応用」、１７９頁、ＣＱ出版社、１９９３年１２月２５日初版発行。
ところが、負性抵抗の大きな回路にすると、発振が安定した定常状態での発振振幅が大きくなるので、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入ってしまい、発振する正弦波の波形に大きな歪が発生してしまう問題点があった。
本発明の目的は、発振の定常状態において発振波形の歪みを低減することにある。
上記目的を達成するために、請求項１にかかる発明のコルピッツ発振回路は、コルピッツ発振回路本体と、該コルピッツ発振回路本体の発振トランジスタのエミッタとコレクタの差電圧の最小値を検出する最小値検出手段と、該最小値検出手段で検出された前記最小値と前記発振トランジスタのコレクタ・エミッタ間飽和電圧とを比較する判定手段とを備え、該判定手段の判定結果に応じて、前記発振トランジスタのコレクタ・エミッタ間電圧が飽和領域に入らないように、前記発振トランジスタのベース電圧が制御されるようにしたコルピッツ発振回路において、前記発振トランジスタはエミッタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とする。
請求項２にかかる発明は、請求項１に記載のコルピッツ発振回路において、前記発振トランジスタを発振ＦＥＴに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とする。
請求項２にかかる発明は、請求項１に記載のコルピッツ発振回路において、前記発振トランジスタを発振ＦＥＴに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とする。
本発明によれば、発振トランジスタのコレクタ・エミッタ間電圧が飽和状態に入ったことを判定して発振トランジスタのベース電圧を制御し、発振トランジスタが飽和領域に入らないようにするので、発振トランジスタの動作電流が調整され、振動子の側に供給される電力を調整でき、正弦波の発振波形の歪を低減することができる。
＜第１の実施例＞
図１に本発明の第１の実施例のコレクタ接地型のコルピッツ発振回路を示す。１０はコレクタ接地型のコルピッツ発振回路本体、２０はＶce最小値検出回路、３０は判定回路である。コルピッツ発振回路本体１０は、発振トランジスタＱ１、バイアス抵抗Ｒ２，Ｒ３、発振周波数を決める正帰還用キャパシタＣ１，Ｃ２、水晶振動子あるいは圧電セラミック振動子の振動子Ｘ等を備える。Ｖce最小値検出回路２０は、発振トランジスタＱ１のコレクタ電圧Ｖｃからエミッタ電圧Ｖｅを減算する減算器２１と、その減算器２１の出力電圧Ｖ１のボトム値ＶＬを保持するボトムホールド回路２２とから構成される。判定回路３０は、発振トランジスタＱ１のコレクタ・エミッタ間飽和電圧Ｖce_satに設定された基準電圧源３１と、演算増幅器３２とから構成されている。演算増幅器３２の非反転入力端子にはボトムホールド回路２２の出力電圧ＶＬが入力し、反転入力端子には基準電圧源３１の電圧Ｖce_satが入力する。発振出力は発振トランジスタＱ１のエミッタから取り出される。
図１に本発明の第１の実施例のコレクタ接地型のコルピッツ発振回路を示す。１０はコレクタ接地型のコルピッツ発振回路本体、２０はＶce最小値検出回路、３０は判定回路である。コルピッツ発振回路本体１０は、発振トランジスタＱ１、バイアス抵抗Ｒ２，Ｒ３、発振周波数を決める正帰還用キャパシタＣ１，Ｃ２、水晶振動子あるいは圧電セラミック振動子の振動子Ｘ等を備える。Ｖce最小値検出回路２０は、発振トランジスタＱ１のコレクタ電圧Ｖｃからエミッタ電圧Ｖｅを減算する減算器２１と、その減算器２１の出力電圧Ｖ１のボトム値ＶＬを保持するボトムホールド回路２２とから構成される。判定回路３０は、発振トランジスタＱ１のコレクタ・エミッタ間飽和電圧Ｖce_satに設定された基準電圧源３１と、演算増幅器３２とから構成されている。演算増幅器３２の非反転入力端子にはボトムホールド回路２２の出力電圧ＶＬが入力し、反転入力端子には基準電圧源３１の電圧Ｖce_satが入力する。発振出力は発振トランジスタＱ１のエミッタから取り出される。
このコルピッツ発振回路では、減算器２１から出力する電圧Ｖ１は発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceの反転電圧であり、ボトムホールド回路２２において、図６に示すように、その反転電圧の振幅のボトム値を示す電圧ＶＬが出力する。この電圧ＶＬは発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceの最低電圧であり、発振振幅が大きくなるほど低下する。そして、その電圧ＶＬが基準電圧源３１の電圧Ｖce_satよりも低くなると、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。
このように、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。
＜第２の実施例＞
図２に本発明の第２の実施例のコレクタ接地型のコルピッツ発振回路を示す。図１に示したものと同じものには同じ符号を付けた。Ｖce最小値検出回路２０Ａは、減算器２１とピークホールド回路２３からなる。ピークホールド回路２３は発振トランジスタＱ１のエミッタ電圧Ｖｅのピーク値ＶＨを保持する。判定回路３０は、演算増幅器３２の非反転入力端子に減算器２１の出力電圧Ｖ３が入力し、反転入力端子に基準電圧源３１の電圧Ｖce_satが入力する。
図２に本発明の第２の実施例のコレクタ接地型のコルピッツ発振回路を示す。図１に示したものと同じものには同じ符号を付けた。Ｖce最小値検出回路２０Ａは、減算器２１とピークホールド回路２３からなる。ピークホールド回路２３は発振トランジスタＱ１のエミッタ電圧Ｖｅのピーク値ＶＨを保持する。判定回路３０は、演算増幅器３２の非反転入力端子に減算器２１の出力電圧Ｖ３が入力し、反転入力端子に基準電圧源３１の電圧Ｖce_satが入力する。
このコルピッツ発振回路では、ピークホールド回路２３において、図７に示すようにエミッタ電圧Ｖｅの振幅のピーク値を示す電圧ＶＨが出力する。この電圧ＶＨは発振振幅が大きくなるほど高くなる。減算器２１においてコレクタ電圧Ｖｃ（＝Ｖcc）から電圧ＶＨを減算した電圧Ｖ３は、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceの最低電圧であり、発振振幅が大きいほど低下する。そして、その電圧Ｖ３が基準電圧源３１の電圧Ｖce_satよりも低くなると、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。
このように、第２の実施例においても、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。
＜第３の実施例＞
図３に本発明の第３の実施例のコレクタ接地型のコルピッツ発振回路を示す。図１、図２に示したものと同じものには同じ符号を付けた。Ｖce最小値検出回路２０Ｂは、発振トランジスタＱ１のエミッタ電圧Ｖｅのピーク値ＶＨを保持するピークホールド回路２３からなる。また、判定回路３０Ａは、演算増幅器３２の非反転入力端子と電源端子との間に電圧Ｖce_satの基準電圧源３３が接続され、演算増幅器３２の反転入力端子にピークホールド回路２３の出力側が接続されている。
図３に本発明の第３の実施例のコレクタ接地型のコルピッツ発振回路を示す。図１、図２に示したものと同じものには同じ符号を付けた。Ｖce最小値検出回路２０Ｂは、発振トランジスタＱ１のエミッタ電圧Ｖｅのピーク値ＶＨを保持するピークホールド回路２３からなる。また、判定回路３０Ａは、演算増幅器３２の非反転入力端子と電源端子との間に電圧Ｖce_satの基準電圧源３３が接続され、演算増幅器３２の反転入力端子にピークホールド回路２３の出力側が接続されている。
このコルピッツ発振回路では、発振振幅が大きくなるとピークホールド回路２３の出力電圧ＶＨが高くなる。そして、その電圧ＶＨが電圧「Ｖcc−Ｖce_sat」よりも高くなると、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。
このように、第３の実施例においても、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。
＜第４の実施例＞
図４に本発明の第４の実施例のエミッタ接地型のコルピッツ発振回路を示す。図１〜図３におけるものと同じもには同じ符号を付けた。本実施例は、エミッタ接地型のコルピッツ発振回路本体１０Ａに適用したものであり、Ｒ４は負荷抵抗、Ｃ５は発振周波数を決めるキャパシタである。Ｖce最小値検出回路２０Ｃは、発振トランジスタＱ１のコレクタ電圧Ｖｃのボトム値ＶＬを保持するボトムホールド回路２３と、そのボトムホールド回路２３の出力電圧ＶＬから発振トランジスタＱ１のエミッタ電圧Ｖｅ（＝ＧＮＤ）を減算する減算器２１からなる。
図４に本発明の第４の実施例のエミッタ接地型のコルピッツ発振回路を示す。図１〜図３におけるものと同じもには同じ符号を付けた。本実施例は、エミッタ接地型のコルピッツ発振回路本体１０Ａに適用したものであり、Ｒ４は負荷抵抗、Ｃ５は発振周波数を決めるキャパシタである。Ｖce最小値検出回路２０Ｃは、発振トランジスタＱ１のコレクタ電圧Ｖｃのボトム値ＶＬを保持するボトムホールド回路２３と、そのボトムホールド回路２３の出力電圧ＶＬから発振トランジスタＱ１のエミッタ電圧Ｖｅ（＝ＧＮＤ）を減算する減算器２１からなる。
このコルピッツ発振回路では、発振振幅が大きくなるとボトムホールド回路２３の出力電圧ＶＬが低くなる。そして、その電圧ＶＬが基準電圧源３１の電圧Ｖce_satよりも低いとき、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。
このように、第４の実施例においても、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。
＜第５の実施例＞
図５に本発明の第５の実施例のエミッタ接地型のコルピッツ発振回路を示す。図１〜図４におけるものと同じものには同じ符号を付けた。図４のコルピッツ発振回路において、減算器２１の減算側のエミッタ電圧Ｖｅは接地電圧であるので、演算増幅器３２の非反転入力端子には電圧ＶＬがそのまま入力する。よって、減算器２１は省略できる。本実施例では、第４の実施例における減算器２１を削除したものであり、第４の実施例と同様に動作する。
図５に本発明の第５の実施例のエミッタ接地型のコルピッツ発振回路を示す。図１〜図４におけるものと同じものには同じ符号を付けた。図４のコルピッツ発振回路において、減算器２１の減算側のエミッタ電圧Ｖｅは接地電圧であるので、演算増幅器３２の非反転入力端子には電圧ＶＬがそのまま入力する。よって、減算器２１は省略できる。本実施例では、第４の実施例における減算器２１を削除したものであり、第４の実施例と同様に動作する。
＜その他の実施例＞
なお、以上では発振トランジスタとしてバイポーラトランジスタを使用した例で説明したが、ＦＥＴ（電界効果トランジスタ）を使用することもできることは勿論であり、このときは、ベースはゲートに、コレクタはドレインに、エミッタはソースに置き換わる。
なお、以上では発振トランジスタとしてバイポーラトランジスタを使用した例で説明したが、ＦＥＴ（電界効果トランジスタ）を使用することもできることは勿論であり、このときは、ベースはゲートに、コレクタはドレインに、エミッタはソースに置き換わる。
１０，１０Ａ：コルピッツ発振回路本体、Ｑ１：発振トランジスタ、Ｒ１〜Ｒ４：抵抗、Ｃ１〜Ｃ５：キャパシタ、Ｘ：振動子
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ：Ｖce最小値検出回路、２１：減算器、２２：ボトムホールド回路、２３：ピークホールド回路
３０，３０Ａ：判定回路、３１：基準電圧源、３２：演算増幅器、３３：基準電圧源
４０：コルピッツ発振回路
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ：Ｖce最小値検出回路、２１：減算器、２２：ボトムホールド回路、２３：ピークホールド回路
３０，３０Ａ：判定回路、３１：基準電圧源、３２：演算増幅器、３３：基準電圧源
４０：コルピッツ発振回路
Claims (2)
- コルピッツ発振回路本体と、該コルピッツ発振回路本体の発振トランジスタのエミッタとコレクタの差電圧の最小値を検出する最小値検出手段と、該最小値検出手段で検出された前記最小値と前記発振トランジスタのコレクタ・エミッタ間飽和電圧とを比較する判定手段とを備え、該判定手段の判定結果に応じて、前記発振トランジスタのコレクタ・エミッタ間電圧が飽和領域に入らないように、前記発振トランジスタのベース電圧が制御されるようにしたコルピッツ発振回路において、
前記発振トランジスタはエミッタ接地されてなり、
前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とするコルピッツ発振回路。 - 請求項１に記載のコルピッツ発振回路において、
前記発振トランジスタを発振ＦＥＴに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とするコルピッツ発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011056321A JP5769990B2 (ja) | 2011-03-15 | 2011-03-15 | コルピッツ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011056321A JP5769990B2 (ja) | 2011-03-15 | 2011-03-15 | コルピッツ発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012195646A JP2012195646A (ja) | 2012-10-11 |
| JP5769990B2 true JP5769990B2 (ja) | 2015-08-26 |
Family
ID=47087186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011056321A Active JP5769990B2 (ja) | 2011-03-15 | 2011-03-15 | コルピッツ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5769990B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6870403B2 (ja) | 2017-03-16 | 2021-05-12 | セイコーエプソン株式会社 | 発振回路、回路装置、発振器、電子機器及び移動体 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3982210A (en) * | 1975-10-22 | 1976-09-21 | Motorola, Inc. | Automatic gain control circuit for a crystal oscillator |
| JPS5688675A (en) * | 1979-12-19 | 1981-07-18 | Tsuneo Ikegami | Rectifier |
| JP3525269B2 (ja) * | 1995-03-09 | 2004-05-10 | 光洋精工株式会社 | パワーステアリング装置 |
| JPH11308103A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｐｌｌ発振回路のノイズ低減方法とその回路 |
| JP3634228B2 (ja) * | 2000-03-02 | 2005-03-30 | 日本電波工業株式会社 | 恒温槽を用いた発振器 |
| JP2003008350A (ja) * | 2001-06-19 | 2003-01-10 | Takehiko Adachi | 圧電発振器 |
| JP4025158B2 (ja) * | 2002-09-17 | 2007-12-19 | 日本無線株式会社 | 発振回路 |
-
2011
- 2011-03-15 JP JP2011056321A patent/JP5769990B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012195646A (ja) | 2012-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4738090B2 (ja) | Ｂｔｌ方式の増幅回路 | |
| JP5390932B2 (ja) | 電源回路 | |
| JP5774016B2 (ja) | 物理量センサ | |
| JP4640739B2 (ja) | 安定化直流電源装置 | |
| JP5769990B2 (ja) | コルピッツ発振回路 | |
| JP2017158419A (ja) | 制振装置 | |
| KR20010085563A (ko) | 피드백 회로에 대한 피드 포워드 보상 기법 | |
| US20070222532A1 (en) | Temperature-compensated crystal oscillator | |
| JP2005311664A (ja) | 周波数出力回路 | |
| JP6368591B2 (ja) | チャージアンプ回路 | |
| JP6046536B2 (ja) | Ｆｍ復調装置 | |
| JP6128483B2 (ja) | 電圧制御型発振回路 | |
| Bajer et al. | Voltage-mode balanced-outputs quadrature oscillator using FB-VDBAs | |
| JP6698045B2 (ja) | 増幅器 | |
| KR20100025789A (ko) | 무선통신용 주파수 체배기 및 이의 구동방법 | |
| JP4867066B2 (ja) | 増幅回路 | |
| JP4978134B2 (ja) | 電圧制御型発振回路 | |
| JP2010161437A (ja) | 温度補償型圧電発振器 | |
| JP2006033200A (ja) | 増幅回路及びこの増幅回路を有する半導体装置 | |
| JP6933797B2 (ja) | オーディオアンプおよびオーディオパワーアンプ | |
| JP4190874B2 (ja) | 圧電発振回路 | |
| JP2020043406A (ja) | 増幅装置及びセンサ信号出力装置 | |
| JP2022041766A (ja) | 電圧増幅回路 | |
| JP4936133B2 (ja) | 増幅器 | |
| WO2014203473A1 (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150624 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5769990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |